JP5528612B1 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP5528612B1
JP5528612B1 JP2013144016A JP2013144016A JP5528612B1 JP 5528612 B1 JP5528612 B1 JP 5528612B1 JP 2013144016 A JP2013144016 A JP 2013144016A JP 2013144016 A JP2013144016 A JP 2013144016A JP 5528612 B1 JP5528612 B1 JP 5528612B1
Authority
JP
Japan
Prior art keywords
thin film
substrate
semiconductor device
oxide
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013144016A
Other languages
Japanese (ja)
Other versions
JP2015018881A (en
Inventor
俊実 人羅
真也 織田
潤二郎 城川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ROCA K.K.
Original Assignee
ROCA K.K.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ROCA K.K. filed Critical ROCA K.K.
Priority to JP2013144016A priority Critical patent/JP5528612B1/en
Application granted granted Critical
Publication of JP5528612B1 publication Critical patent/JP5528612B1/en
Publication of JP2015018881A publication Critical patent/JP2015018881A/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

【課題】インジウム、アルミニウム、ガリウムを含む半導体結晶を用いた半導体装置、又は基板において、チャネル層以外での損失を低減すること、安価で大口径化可能な下地材料上に半導体層を形成すること、窒化物半導体の下地材料として用いられること、Si半導体装置との複合化を実現することにある。
【解決手段】本発明によれば、一軸に配向している白金、金又はパラジウムの薄膜又は基板の上に形成した少なくともインジウム、アルミニウム、ガリウムのいずれか一つ、又はこれらを組み合わせた結晶性酸化物薄膜を含む半導体装置、又は基板が提供される。
【選択図】図1
In a semiconductor device or substrate using a semiconductor crystal containing indium, aluminum, and gallium, a loss other than a channel layer is reduced, and a semiconductor layer is formed on a base material that is inexpensive and can have a large diameter. It is intended to be used as a base material for nitride semiconductors and to be combined with Si semiconductor devices.
According to the present invention, at least one of indium, aluminum, and gallium formed on a uniaxially oriented platinum, gold, or palladium thin film or substrate, or a crystalline oxidation that is a combination thereof. A semiconductor device or substrate including a physical thin film is provided.
[Selection] Figure 1

Description

本発明は、電力用または受発光用半導体装置に関する。   The present invention relates to a power or light emitting / receiving semiconductor device.

高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな酸化ガリウム(Ga)を用いた半導体装置が注目されており、インバータなどの電力用半導体装置への適用が期待されている。しかも、広いバンドギャップからLEDやセンサー等の受発光装置としての応用も期待されている。当該酸化ガリウムは非特許文献1によると、インジウムやアルミニウムをそれぞれ、あるいは組み合わせて混晶することによりバンドギャップ制御することが可能であり、InAlGaO系半導体として極めて魅力的な材料系統を構成している。ここでInAlGaO系半導体とはInAlGa(0≦X≦2、0≦Y≦2、0≦Z≦2、X+Y+Z=1.5〜2.5)を示し、酸化ガリウムを内包する同一材料系統として俯瞰することができる。 A semiconductor device using gallium oxide (Ga 2 O 3 ) having a large band gap has been attracting attention as a next-generation switching element that can achieve high breakdown voltage, low loss, and high heat resistance. Application is expected. Moreover, application as a light emitting / receiving device such as an LED or a sensor is also expected from a wide band gap. According to Non-Patent Document 1, the gallium oxide can control the band gap by mixing crystals of indium and aluminum, respectively, or in combination, and constitutes an extremely attractive material system as an InAlGaO-based semiconductor. . Here, the InAlGaO-based semiconductor means In X Al Y Ga Ga Z O 3 (0 ≦ X ≦ 2, 0 ≦ Y ≦ 2, 0 ≦ Z ≦ 2, X + Y + Z = 1.5 to 2.5). It can be overlooked as the same material system to be included.

これらのInAlGaO系半導体を用いた半導体装置を実現するために用いる下地材料としては、β酸化ガリウム基板やサファイア基板が検討されてきた。
特許文献1によると、βガリウム基板を用いる場合、酸化ガリウムのホモエピタキシャル成長が可能であり、酸化アルミニウムガリウム薄膜の高品質化が可能である。しかしながら、調達可能な基板サイズは限られておりシリコンやサファイア等の既に大量生産が進んでいる材料と比較して大口径化が困難であった。
特許文献2および特許文献3によると、サファイア基板を用いる場合、コランダム構造を有するAlXGaY(0≦X≦2、0≦Y≦2、X+Y=2)薄膜の高品質化は可能であるが、βガリア構造膜の高品質化は困難である。また、サファイアが絶縁体であるために下地材料に電流を流すことができない問題もある。この場合、下地材料上にソース、ドレインのいずれかの電極を形成することができず、半導体装置の単位面積当たり出力電流に限界が生じてしまう。6インチ、8インチに大口径化した場合には、これらの大口径化サファイアの産業応用はそれほど進んでいないため安定調達不安があるとともに調達コスト上昇という問題もあった。
As a base material used for realizing a semiconductor device using these InAlGaO-based semiconductors, a β-gallium oxide substrate and a sapphire substrate have been studied.
According to Patent Document 1, when a β gallium substrate is used, gallium oxide can be homoepitaxially grown, and the quality of the aluminum gallium oxide thin film can be improved. However, the substrate size that can be procured is limited, and it has been difficult to increase the diameter compared to materials that are already mass-produced, such as silicon and sapphire.
According to Patent Document 2 and Patent Document 3, when a sapphire substrate is used, it is possible to improve the quality of an Al x Ga Y O 3 (0 ≦ X ≦ 2, 0 ≦ Y ≦ 2, X + Y = 2) thin film having a corundum structure. However, it is difficult to improve the quality of the β-gallia structure film. In addition, since sapphire is an insulator, there is a problem that current cannot flow through the base material. In this case, either the source or drain electrode cannot be formed on the base material, and the output current per unit area of the semiconductor device is limited. When the diameter was increased to 6 inches or 8 inches, industrial applications of these large diameter sapphires were not so advanced, and there was a problem of stable procurement and an increase in procurement costs.

また酸化ガリウムやサファイアの低い熱伝導率も半導体装置の高耐熱化に際して課題となっている。
さらに、下地材料の特性は低損失な半導体装置を実現するための電気特性上の課題も引き起こしている。例えば、高耐圧、低損失な半導体装置を実現するためにはチャネル層での低損失化に加えて、チャネル層以外での損失を低減する必要がある。例えば、半導体装置を構成するコンタクト領域の低損失化が要求されており、さらに、縦型半導体装置では下地材料や、下地材料とチャネル層との間の層の低損失化が要求されている。
In addition, the low thermal conductivity of gallium oxide and sapphire is also a problem in increasing the heat resistance of semiconductor devices.
Furthermore, the characteristics of the base material also cause problems in electrical characteristics for realizing a low-loss semiconductor device. For example, in order to realize a semiconductor device having a high breakdown voltage and a low loss, it is necessary to reduce the loss other than the channel layer in addition to the reduction of the loss in the channel layer. For example, the contact region constituting the semiconductor device is required to have a low loss, and the vertical semiconductor device is also required to reduce the loss of the base material and the layer between the base material and the channel layer.

加えて、携帯機器等の発展に伴い、情報処理端末の単位体積あたり処理能力向上を背景として、半導体装置の小型化が要求されており、異なる機能を有する半導体装置を複合化して半導体装置の個数を低減する市場要求もある。ここでは、産業応用が圧倒的に進んでいるSiを用いた半導体装置、又は基板との複合化が強く求められている。これまでに結晶成長技術の実証されている酸化ガリウム、サファイア基板いずれを用いた場合であっても、この複合化を実現するには下地材料等の張り替えが必要であり、実現困難であった。   In addition, with the development of mobile devices, etc., there is a demand for downsizing of semiconductor devices against the background of improving the processing capacity per unit volume of information processing terminals. The number of semiconductor devices by combining semiconductor devices having different functions There are also market demands to reduce Here, there is a strong demand for compounding with a semiconductor device or substrate using Si, for which industrial applications are overwhelmingly advanced. Even when using a gallium oxide or sapphire substrate for which crystal growth technology has been demonstrated so far, it has been difficult to realize the composite because it is necessary to replace the base material and the like.

ところで、InAlGaO系半導体の重要な応用分野としてGaN、AlN、InN、AlGaN、InGaN、InAlGaN等の窒化物半導体の下地材料応用も重要である。窒化物半導体はLED、レーザー等の受発光分野で産業応用されているが、もっとも一般的なサファイア基板を下地材料として用いたときには導電層であるn層による電圧降下・発熱損失・電流分布の不均一等が問題になるとともに、サファイア基板が絶縁であるために両極性の電極を同じInAlGaN半導体上に形成しなければならないことに起因する電流密度の限界等が問題となっている。LED素子とSi半導体装置との複合化が困難という課題もある。Si{111}面上での窒化物半導体の成膜技術は緩衝層等の工夫により注目されているが、量産化されているSi{100}面上での窒化物半導体の成膜技術は進展しておらず、産業応用はいまだ困難である。   By the way, as an important application field of InAlGaO-based semiconductors, the application of underlying materials for nitride semiconductors such as GaN, AlN, InN, AlGaN, InGaN, and InAlGaN is also important. Nitride semiconductors are industrially applied in the field of receiving and emitting light such as LEDs and lasers. However, when the most common sapphire substrate is used as a base material, the voltage drop, heat loss, and current distribution are not good due to the n layer, which is a conductive layer. In addition to problems such as uniformity, the limit of the current density due to the fact that bipolar electrodes must be formed on the same InAlGaN semiconductor due to the insulating sapphire substrate. There is also a problem that it is difficult to combine the LED element and the Si semiconductor device. Nitride semiconductor film formation technology on the Si {111} surface has attracted attention due to a device such as a buffer layer, but the nitride semiconductor film formation technology on the Si {100} surface, which has been mass-produced, has progressed. Industrial applications are still difficult.

特許文献3によるとβ酸化ガリウム基板を下地材料として用いて窒化ガリウムの結晶成長をすることができるが、調達可能な基板サイズは限られておりシリコンやサファイア等の既に大量生産が進んでいる材料と比較して大口径化が困難であった。   According to Patent Document 3, a gallium nitride crystal can be grown using a β-gallium oxide substrate as a base material, but the substrate size that can be procured is limited, and materials that have already been mass-produced such as silicon and sapphire It was difficult to increase the diameter compared to the above.

非特許文献2によるとMITのTomas Palaciosらは、 Si{111}上に成長したAlGaN/GaN膜をSi{111}基板から剥離し、AlGaN/GaN薄膜をSi{100}基板へ貼り付け、SiデバイスとGaNデバイスの集積を図っている。しかしながら、作業工数が多く基板全面に綺麗に剥離することが困難という問題があった。   According to Non-Patent Document 2, Tomas Palacios et al. Of MIT peels an AlGaN / GaN film grown on Si {111} from a Si {111} substrate, and attaches an AlGaN / GaN thin film to the Si {100} substrate. Integration of devices and GaN devices is planned. However, there is a problem that the number of work steps is large and it is difficult to cleanly peel off the entire surface of the substrate.

国際公開番号WO2013/035842International Publication Number WO2013 / 035842 国際公開番号WO2013/035844International publication number WO2013 / 035844 特開2013−58636JP2013-58636A

金子健太郎、「コランダム構造酸化ガリウム系混晶薄膜の成長と物性」、京都大学博士論文、平成25年3月Kentaro Kaneko, “Growth and Physical Properties of Corundum Structure Gallium Oxide Mixed Crystal Thin Films”, Kyoto University Doctoral Dissertation, March 2013 IEEE EDL、30、1015、2009年IEEE EDL, 30, 1015, 2009

本発明は上記の如き事情に鑑みてなされたものであり、
その第一の目的はInAlGaO系半導体向けの応用分野としては、少なくともインジウム、アルミニウム、ガリウムを含む半導体結晶を用いた半導体装置、又は基板において、チャネル層以外での損失を低減すること、安価で大口径化可能な下地材料上に半導体層を形成すること、β酸化ガリウム基板やサファイア基板よりも熱伝導率の良い下地材料上に半導体層を形成すること、Si半導体装置との複合化を実現することにある。
その第二の目的は、窒化物半導体向けの応用分野としては、InAlGaO系半導体を下地材料として用いることにより、受発光層以外での損失を低減させ無駄な発熱を低減すること、安価で大口径化可能な下地材料上に半導体層を形成すること、Si半導体装置との複合化を実現することにある。
The present invention has been made in view of the above circumstances,
The first purpose of the application for InAlGaO-based semiconductors is to reduce loss other than the channel layer in a semiconductor device or substrate using a semiconductor crystal containing at least indium, aluminum, and gallium, and to be inexpensive and large. Forming a semiconductor layer on a base material that can be calibrated, forming a semiconductor layer on a base material having better thermal conductivity than a β-gallium oxide substrate or a sapphire substrate, and realizing a composite with a Si semiconductor device There is.
The second purpose is to use an InAlGaO-based semiconductor as a base material as an application field for nitride semiconductors, to reduce loss other than the light receiving and emitting layers and reduce wasteful heat generation. It is to form a semiconductor layer on a base material that can be formed and to realize a composite with a Si semiconductor device.

本発明によれば、一軸に配向している白金、金又はパラジウムの薄膜又は基板の上に形成した少なくともインジウム、アルミニウム、ガリウムのいずれか一つ、又はこれらを組み合わせた結晶性酸化物薄膜を含む半導体装置、又は基板が提供される。   According to the present invention, a uniaxially oriented platinum, gold, or palladium thin film or a crystalline oxide thin film formed by combining at least one of indium, aluminum, and gallium, or a combination thereof is included. A semiconductor device or substrate is provided.

本発明者らは、上記課題を解決する方法として、さまざまな金属や金属酸化物上に少なくともインジウム、アルミニウム、ガリウムのいずれか、又はこれらを組み合わせた酸化物薄膜の成膜を行ったところ、一軸に配向した白金又は金の薄膜又は基板の上に前記の結晶性酸化物薄膜を成膜できることを見出した。当該結晶性酸化物薄膜は、どのような金属や金属酸化物上にでも形成されるわけでない。従来は、本分野の当業者は、上記酸化物薄膜の下地として一軸に配向した白金又は金の薄膜又は基板を用いることは全く想定していなかったところ、本発明者らが実際に成膜を試みたところ、白金又は金の薄膜又は基板上に結晶性の上記酸化物薄膜を形成することができることが分かった。そこでいくつかの方法で成膜した白金又は金の薄膜又は基板上に前記酸化物薄膜を形成したところ、(1)白金又は金の薄膜又は基板の何れも、成膜開始前から一軸に配向しているか、又は(2)成膜開始前には一軸に配向していないが成膜時に白金又は金の薄膜又は基板が高温にさらされることによって白金又は金の薄膜又は基板が一軸に配向する場合にのみ結晶性酸化物薄膜を形成できることを見出した。   As a method for solving the above problems, the inventors of the present invention formed an oxide thin film on at least one of indium, aluminum, gallium, or a combination thereof on various metals and metal oxides. The present inventors have found that the crystalline oxide thin film can be formed on a platinum or gold thin film or substrate oriented in the above manner. The crystalline oxide thin film is not formed on any metal or metal oxide. Conventionally, those skilled in the art have never assumed that a uniaxially oriented platinum or gold thin film or substrate is used as a base for the oxide thin film. Trials have shown that the crystalline oxide thin film can be formed on a platinum or gold thin film or substrate. Therefore, when the oxide thin film was formed on a platinum or gold thin film or substrate formed by several methods, (1) either the platinum or gold thin film or substrate was uniaxially oriented before the start of film formation. Or (2) when the platinum or gold thin film or substrate is not uniaxially oriented before the start of film formation, but is exposed to a high temperature during the film formation, so that the platinum or gold thin film or substrate is uniaxially oriented. It was found that a crystalline oxide thin film can be formed only in

本発明者らは、シリコン基板上に白金又は金を蒸着したものを下地として上記酸化物薄膜を成膜したが、この場合には、白金又は金は成膜後にも一軸に配向せず、得られた酸化物薄膜はアモルファスであった。一方、サファイア基板上に白金又は金を蒸着した上に上記酸化物薄膜を形成したところ、白金又は金の薄膜は成膜後には一軸に配向し、得られた酸化物薄膜は結晶性であった。   The inventors of the present invention formed the oxide thin film using a platinum or gold vapor-deposited material on a silicon substrate as a base, but in this case, the platinum or gold was not oriented uniaxially even after the film formation. The obtained oxide thin film was amorphous. On the other hand, platinum or gold was deposited on a sapphire substrate and the oxide thin film was formed. The platinum or gold thin film was uniaxially oriented after the film formation, and the obtained oxide thin film was crystalline. .

また、シリコン基板上にシリコン酸化膜を形成し、チタン、白金とスパッタ法を用いて高温アニールしながら成膜することにより、配向した白金薄膜を形成した。その上に上記酸化物薄膜を形成したところ、上記酸化物薄膜が結晶性となることを見出した。
白金や金は貴金属であり、表面酸化膜がほとんど生じないことが知られており、白金や金の表面が、上層に形成する前記金属酸化膜の結晶成長の工程で変化せず、白金や金の面方位を保つことができることが重要と考えられる。さらに、前記金属酸化膜の格子定数と、白金や金の格子定数とが比較的近いことも本結果をもたらした重要な要因であったと類推できる。
同様の金属としてパラジウムが存在しており、表面酸化膜がほとんど生じず、白金や金と格子定数が近いことから、白金や金と同様の効果をもたらすものと合理的に類推できる。白金、パラジウム、金は、酸化膜形成による高抵抗化が生じにくいため、本発明の構成をコンタクト領域や電気伝導層として利用すれば、損失低減が実現できる。
Further, an oriented platinum thin film was formed by forming a silicon oxide film on a silicon substrate and forming the film while performing high-temperature annealing using titanium and platinum and a sputtering method. When the oxide thin film was formed thereon, it was found that the oxide thin film became crystalline.
Platinum and gold are noble metals, and it is known that surface oxide films hardly occur. The surface of platinum or gold does not change during the crystal growth process of the metal oxide film formed on the upper layer, and platinum or gold It is considered important to be able to maintain the plane orientation. Furthermore, it can be inferred that the fact that the lattice constant of the metal oxide film is relatively close to the lattice constant of platinum or gold was also an important factor that brought this result.
Palladium exists as a similar metal, and almost no surface oxide film is formed, and since the lattice constant is close to that of platinum or gold, it can be reasonably analogized that the same effect as that of platinum or gold is brought about. Since platinum, palladium, and gold are less likely to have high resistance due to oxide film formation, loss reduction can be realized by utilizing the structure of the present invention as a contact region or an electrically conductive layer.

本発明は、以下の形態でも実施可能である。
好ましくは、白金又は金、パラジウムの薄膜又は基板が{111}面に配向している。
好ましくは、前記下地材料がSi基板、サファイア基板、ガラス基板のいずれかであるSi基板としては大量に使われ、コストが安く、汎用性の高いSi{100}基板が好ましい。
好ましくは、下地材料と白金又は金、パラジウムとの間に一軸に配向していない層が形成される。これにより、白金又は金、パラジウムが配向しやすくなる。一軸に配向していない層として、金属酸化物や窒化物が挙げられる。例えば、酸化シリコン、酸化亜鉛、酸化スズ、InGaZnO、ITO、InAlGa(0≦X≦2、0≦Y≦2、0≦Z≦2、X+Y+Z=1.5〜2.5)のいずれか一つ又はこれらを同一層中あるいは層状に組み合わせた層である。一軸に配向していない層としては、アモルファス層を含む。一軸に配向していない層として導電性酸化物を形成することで、下地基板とプラチナ又は金、パラジウムとの間の電気伝導性を良好に保つことができる。一軸に配向していない層として酸化シリコン等の絶縁膜を用いることで、下地材料とプラチナ又は金、パラジウムとの間の絶縁性を良好に保つことができる。
好ましくは、下地材料と白金や金、パラジウムとの間にチタン、ニッケル等の1つ又は複数の金属を組み合わせた層を形成する。あるいは導電性酸化物を一つ又は組み合わせた層を介する。これにより、下地材料と白金や金とを低抵抗に接続すること、あるいはオーミック特性を賦与することができる。
The present invention can also be implemented in the following forms.
Preferably, a platinum or gold, palladium thin film or substrate is oriented in the {111} plane.
Preferably, a Si {100} substrate that is used in a large amount as the base material is any one of a Si substrate, a sapphire substrate, and a glass substrate, is inexpensive, and has high versatility.
Preferably, a layer that is not uniaxially oriented is formed between the base material and platinum, gold, or palladium. Thereby, platinum, gold | metal | money, and palladium become easy to orient. Examples of the layer that is not uniaxially oriented include metal oxides and nitrides. For example, silicon oxide, zinc oxide, tin oxide, InGaZnO, ITO, In X Al Y Ga Z O 3 (0 ≦ X ≦ 2,0 ≦ Y ≦ 2,0 ≦ Z ≦ 2, X + Y + Z = 1.5~2. 5) Any one of 5) or a combination of these in the same layer or in layers. The layer that is not uniaxially oriented includes an amorphous layer. By forming the conductive oxide as a layer that is not uniaxially oriented, the electrical conductivity between the base substrate and platinum, gold, or palladium can be kept good. By using an insulating film such as silicon oxide as a layer that is not uniaxially oriented, the insulating property between the base material and platinum, gold, or palladium can be kept good.
Preferably, a layer in which one or more metals such as titanium and nickel are combined is formed between the base material and platinum, gold, or palladium. Alternatively, a layer containing one or a combination of conductive oxides is interposed. As a result, the base material and platinum or gold can be connected to each other with low resistance, or ohmic characteristics can be imparted.

好ましくは、前記結晶性酸化物はコランダム構造、βガリア構造、ビックスバイト構造を有する。
好ましくは、前記結晶性酸化物は、InAlGa(0≦X≦2、0≦Y≦2、0≦Z≦2、X+Y+Z=1.5〜2.5)である。X、Y、Zは、それぞれ、具体的には例えば、0、0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、1、1.1、1.2、1.3、1.4、1.5、1.6、1.7、1.8、1.9、2であり、ここで例示した数値の何れか2つの間の範囲内であってもよい。X+Y又はX+Y+Zは、具体的には例えば、1.5、1.6、1.7、1.8、1.9、2、2.1、2.2、2.3、2.4、2.5であり、ここで例示した数値の何れか2つの間の範囲内であってもよい。
Preferably, the crystalline oxide has a corundum structure, a β-gallia structure, and a bixbite structure.
Preferably, the crystalline oxide is In X Al Y Ga Z O 3 (0 ≦ X ≦ 2,0 ≦ Y ≦ 2,0 ≦ Z ≦ 2, X + Y + Z = 1.5~2.5). Specifically, X, Y, and Z are, for example, 0, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0, respectively. .1, 1, 1.1, 1.2, 1.3, 1.4, 1.5, 1.6, 1.7, 1.8, 1.9, 2 and the numerical values exemplified here It may be within the range between any two. Specifically, X + Y or X + Y + Z is, for example, 1.5, 1.6, 1.7, 1.8, 1.9, 2, 2.1, 2.2, 2.3, 2.4, 2 .5, and may be within a range between any two of the numerical values exemplified here.

好ましくは、結晶性酸化物として、α型InAlGa(0≦X≦2、0≦Y≦2、0≦Z≦2、X+Y+Z=1.5〜2.5)であるが、少なくともインジウム、アルミニウム、ガリウムのいずれか、又はこれらを組み合わせたものであり構造体としてインジウム、アルミニウム、ガリウム以外の元素を混晶又は不純物混入した半導体装置又は結晶でも良い。 Preferably, the crystalline oxide is the α-type In X Al Y Ga Z O 3 (0 ≦ X ≦ 2,0 ≦ Y ≦ 2,0 ≦ Z ≦ 2, X + Y + Z = 1.5~2.5) However, at least one of indium, aluminum, and gallium, or a combination thereof, and a semiconductor device or crystal in which an element other than indium, aluminum, or gallium is mixed or mixed with impurities may be used as the structure.

好ましくは、少なくともインジウム、アルミニウム、ガリウムのいずれか一つ、又はこれらを組み合わせた結晶性酸化物薄膜を含む半導体装置、又は基板であるが、非結晶性酸化物や多結晶酸化物として利用することもできる。従来技術では当該酸化物薄膜をさまざまな被成膜材料上に成膜すること自体が困難であったことから、当該発明により、さまざまな応用領域への適応が期待される。   Preferably, a semiconductor device or a substrate including a crystalline oxide thin film containing at least one of indium, aluminum, and gallium, or a combination thereof, but used as an amorphous oxide or a polycrystalline oxide. You can also. In the prior art, since it was difficult to form the oxide thin film on various deposition materials, the invention is expected to be applied to various application fields.

好ましくは、前記酸化物薄膜の上に直接、又は他の層を介して、インジウム、アルミニウム、ガリウムのいずれか一つ、又はこれらを組み合わせた窒化物半導体を成膜した半導体装置である。この場合、下地基板としては特に限定しないが、Si{100}基板、サファイア基板、酸化シリコン基板、銅などの金属基板が好ましい。酸化シリコン基板としては水晶やガラス、石英ガラス、結晶化ガラスなどの基板を含む。好ましくは窒化物半導体はInAlGaN(0≦X≦1.1、0≦Y≦1.1、0≦Z≦1.1、X+Y+Z=0.9〜1.1)半導体である。X、Y、Zは、それぞれ、具体的には例えば、0、0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、1.0、1.1であり、ここで例示した数値の何れか2つの間の範囲内であってもよい。少なくともインジウム、アルミニウム、ガリウムのいずれか、又はこれらを組み合わせたものであり構造体としてインジウム、アルミニウム、ガリウム以外、例えばボロンなど元素を混晶又は不純物混入した半導体装置又は結晶でも良い。 Preferably, it is a semiconductor device in which a nitride semiconductor in which any one of indium, aluminum, gallium, or a combination thereof is formed directly on the oxide thin film or through another layer. In this case, the base substrate is not particularly limited, but a metal substrate such as a Si {100} substrate, a sapphire substrate, a silicon oxide substrate, or copper is preferable. Examples of the silicon oxide substrate include quartz, glass, quartz glass, and crystallized glass. Preferably nitride semiconductor In X Al Y Ga Z N ( 0 ≦ X ≦ 1.1,0 ≦ Y ≦ 1.1,0 ≦ Z ≦ 1.1, X + Y + Z = 0.9~1.1) in the semiconductor is there. Specifically, X, Y, and Z are, for example, 0, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0, respectively. .9, 1.0, 1.1, and may be within a range between any two of the numerical values exemplified here. At least one of indium, aluminum, and gallium, or a combination thereof, and a semiconductor device or crystal in which an element other than indium, aluminum, or gallium, for example, boron or the like is mixed or impurities mixed may be used as the structure.

本発明をさらに展開させて、白金、金又はパラジウムの薄膜上にさまざまな半導体層を形成することに応用することもできる。この場合、半導体層として、少なくともインジウム、アルミニウム、ガリウムのいずれか又はこれらを組み合わせた酸化物薄膜に加え、Si半導体や窒化物半導体、III−IV族半導体等のさまざまな半導体を用いることができる。下地材料としては特に限定しないが、Si{100}基板を用いれば、さまざまな半導体装置、又は基板と複合化しやすい。従来は半導体装置の張替え技術を利用することで半導体装置の複合化を行うことがあったが、本発明によれば、Si半導体装置等の半導体装置上に白金、金又はパラジウムの薄膜を介して異なる機能を有する半導体層を成膜することで半導体装置を形成し、半導体装置の複合化を行うことを特徴とする。白金、金又はパラジウムの薄膜上に半導体層を形成する方法としては、CVD反応やスパッタ法を用いるが好ましく、下層に形成された白金、金又はパラジウムの薄膜の面方位に影響を受けて成長を引き起こすことが好ましい。白金、金又はパラジウムの薄膜は、その直下に適切な中間層を形成することで白金、金又はパラジウムの薄膜自体を一軸に配向させることが好ましく、ここで当該適切な中間層としては、一軸に配向しておらず、中間層の下層に位置する下地材料の面方位による影響を低減させる効果を生み出すものが好ましい。
なお、本発明におけるSi{100}の記載には、同一面方位である(100)、(010)、(001)など等価な対称面を持つ面を全て含んでいる。
The present invention can be further developed and applied to the formation of various semiconductor layers on a platinum, gold or palladium thin film. In this case, various semiconductors such as a Si semiconductor, a nitride semiconductor, and a group III-IV semiconductor can be used as the semiconductor layer in addition to an oxide thin film of at least indium, aluminum, gallium, or a combination thereof. Although it does not specifically limit as base material, If Si {100} board | substrate is used, it will be easy to compound with various semiconductor devices or a board | substrate. Conventionally, there has been a case where a semiconductor device is compounded by using a semiconductor device re-covering technique, but according to the present invention, a thin film of platinum, gold, or palladium is formed on a semiconductor device such as a Si semiconductor device. A semiconductor device is formed by forming semiconductor layers having different functions, and the semiconductor devices are combined. As a method for forming a semiconductor layer on a platinum, gold or palladium thin film, a CVD reaction or a sputtering method is preferably used, and the growth is influenced by the plane orientation of the platinum, gold or palladium thin film formed in the lower layer. It is preferable to cause. The platinum, gold or palladium thin film is preferably formed by uniaxially orienting the platinum, gold or palladium thin film itself by forming an appropriate intermediate layer directly below the thin film. Those that are not oriented and that produce an effect of reducing the influence of the plane orientation of the underlying material located under the intermediate layer are preferred.
Note that the description of Si {100} in the present invention includes all surfaces having equivalent symmetry planes such as (100), (010), and (001) having the same plane orientation.

本発明の実施の形態の事例を示す半導体装置、基板の断面図である。It is sectional drawing of the semiconductor device which shows the example of embodiment of this invention, and a board | substrate. 本発明の実施の形態の他の例を示す半導体装置、基板の断面図である。It is sectional drawing of the semiconductor device which shows the other example of embodiment of this invention, and a board | substrate. 本発明の実施の形態の他の例を示す半導体装置、基板の断面図である。It is sectional drawing of the semiconductor device which shows the other example of embodiment of this invention, and a board | substrate. 本発明の実施の形態の他の例を示す半導体装置、基板の断面図である。It is sectional drawing of the semiconductor device which shows the other example of embodiment of this invention, and a board | substrate. 本発明の実施の形態の他の例を示す半導体装置、基板の断面図である。It is sectional drawing of the semiconductor device which shows the other example of embodiment of this invention, and a board | substrate. 本発明の実施の形態の事例を示す成膜装置の構成図である。It is a block diagram of the film-forming apparatus which shows the example of embodiment of this invention. 本発明の実施の形態の事例を示す成膜装置の構成図である。It is a block diagram of the film-forming apparatus which shows the example of embodiment of this invention. 本発明の実施例のX線回折プロファイルの一例を示す図である。It is a figure which shows an example of the X-ray-diffraction profile of the Example of this invention. 本発明の実施例のX線回折プロファイルの一例を示す図である。It is a figure which shows an example of the X-ray-diffraction profile of the Example of this invention. 本発明の実施例のX線回折プロファイルの一例を示す図である。It is a figure which shows an example of the X-ray-diffraction profile of the Example of this invention. 本発明の実施例のX線回折プロファイルの一例を示す図である。It is a figure which shows an example of the X-ray-diffraction profile of the Example of this invention.

以下、添付図面を参照して、白金、金又はパラジウムの薄膜又は基板形成に関する形態、酸化物薄膜の成膜に関する形態を説明する。好ましい実施形態の一つである、ミストCVD法を用いたもので説明する。なお、各図において同一の符号を付した構成要素は同一であるものとする。   Hereinafter, with reference to the attached drawings, a form relating to the formation of a platinum, gold or palladium thin film or substrate and a form relating to the formation of an oxide thin film will be described. A description will be given using a mist CVD method, which is one of the preferred embodiments. In addition, the component which attached | subjected the same code | symbol in each figure shall be the same.

1.白金、金又はパラジウムの薄膜又は基板形成
白金、金又はパラジウムの基板を使用するときは、市販の材料を購入すれば良い。成膜、デバイスプロセス等の工程で損傷せず、扱いやすい100μm以上の厚みを有するものが望ましく、成膜面は化学研磨等の方法で平坦に加工されていることが望ましい。白金や金の薄膜はスパッタ、蒸着、メッキをはじめる種々の成膜手法を利用することができる。面方位{111}の試料を作製するために、成膜中に加熱処理しても良いし、成膜後に加熱処理しても良い。少なくともインジウム、アルミニウム、ガリウムのいずれか一つ、又はこれらを組み合わせた結晶性酸化物薄膜成膜時の熱エネルギーにより白金、金、又はパラジウムを配向させても良い。
1. Formation of platinum, gold or palladium thin film or substrate When using a platinum, gold or palladium substrate, a commercially available material may be purchased. Those having a thickness of 100 μm or more that are easy to handle without being damaged in steps such as film formation and device process are desirable, and the film formation surface is desirably processed flat by a method such as chemical polishing. For platinum and gold thin films, various film forming techniques such as sputtering, vapor deposition and plating can be used. In order to manufacture a sample with a surface orientation of {111}, heat treatment may be performed during film formation, or heat treatment may be performed after film formation. At least one of indium, aluminum, and gallium, or a combination thereof, may be used to align platinum, gold, or palladium by thermal energy when forming a crystalline oxide thin film.

白金、金又はパラジウムの薄膜を成膜する前に、被成膜材料との間に酸化シリコンやチタン、ニッケルなどの層をブロック層として、あるいは密着度強化層を入れることもできる。ブロック層は各層の下地材料が上層に熱処理等のプロセスにより拡散、混入することを防ぐ目的で導入される。ブロック層より上の層に形成された半導体装置の周波数特性を改善する効果もある。ブロック層や密着度強化層にチタン、ニッケル等の金属や酸化亜鉛、酸化スズ、ITO、InGaZnO、InO、GaO、InAlGaO等の低抵抗金属酸化膜を用いることで、白金、金又はパラジウムと下地材料とを低抵抗に接続すること、あるいは当該接続にオーミック特性を賦与することができる。このときの金属酸化膜は必ずしも一軸に配向する必要はなく、アモルファスや多結晶でも構わない。密着強度向上には材料特性に加えて各層の下地材料との相性を踏まえて選定され、好適にはチタンやニッケルが用いられる。チタンのようにブロック層と密着度強化層とを兼ねることができる層もある。   Before the platinum, gold, or palladium thin film is formed, a layer of silicon oxide, titanium, nickel, or the like can be provided as a block layer or an adhesion enhancement layer between the film-forming material. The block layer is introduced for the purpose of preventing the base material of each layer from diffusing and mixing into the upper layer by a process such as heat treatment. There is also an effect of improving the frequency characteristics of the semiconductor device formed in a layer above the block layer. By using low resistance metal oxide films such as metals such as titanium and nickel, zinc oxide, tin oxide, ITO, InGaZnO, InO, GaO, and InAlGaO for the block layer and adhesion enhancement layer, platinum, gold, or palladium and a base material Can be connected to a low resistance, or ohmic characteristics can be imparted to the connection. At this time, the metal oxide film does not necessarily have to be uniaxially oriented, and may be amorphous or polycrystalline. In order to improve the adhesion strength, the material is selected on the basis of the compatibility with the base material of each layer in addition to the material characteristics, and titanium or nickel is preferably used. Some layers, such as titanium, can also serve as a block layer and an adhesion enhancement layer.

好ましい実施形態の一例としては、c面サファイア上に白金、金又はパラジウムの薄膜を蒸着又はスパッタ法により形成する方法がある。薄膜の厚みは特に限定しないが500nm以下、より好適には50nm以下であることが好ましい。
好ましい実施形態の一例としては、Si{100}面に酸化シリコン膜を熱酸化により形成したのち、加熱処理を加えながら、スパッタ法によって白金、金又はパラジウムを成膜する方法がある。成膜後の加熱処理を行うことにより、更に白金、金又はパラジウムの結晶性を向上することができる。
As an example of a preferred embodiment, there is a method of forming a thin film of platinum, gold or palladium on c-plane sapphire by vapor deposition or sputtering. The thickness of the thin film is not particularly limited, but is preferably 500 nm or less, more preferably 50 nm or less.
As an example of a preferred embodiment, there is a method in which a silicon oxide film is formed on a Si {100} surface by thermal oxidation, and then a platinum, gold, or palladium film is formed by sputtering while applying heat treatment. By performing the heat treatment after the film formation, the crystallinity of platinum, gold, or palladium can be further improved.

2.酸化物薄膜の成膜
<原料>
結晶性酸化物の原料については特に限定しないが、ガリウム化合物とインジウム化合物、アルミニウム化合物のいずれか、又はこれらを組み合わせた金属化合物を材料として用いることができる。ガリウム金属やインジウム金属を出発材料として成膜直前にガリウム化合物やインジウム化合物を形成しても良い。ガリウム化合物とインジウム化合物には、有機錯体やハロゲン化物をはじめ、非常に多くの種類のものがあるが、本実施形態では、ガリウム化合物、インジウム化合物としてはガリウムアセチルアセトナート、インジウムアセチルアセトナートを用い、アルミニウム化合物としてはアルミニウムアセチルアセトナートを用いる。
2. Oxide thin film deposition <Raw material>
The raw material for the crystalline oxide is not particularly limited, and any of a gallium compound, an indium compound, and an aluminum compound, or a metal compound in combination of these can be used as a material. A gallium compound or an indium compound may be formed immediately before film formation using gallium metal or indium metal as a starting material. There are many types of gallium compounds and indium compounds, including organic complexes and halides. In this embodiment, gallium acetylacetonate and indium acetylacetonate are used as the gallium compound and indium compound. As the aluminum compound, aluminum acetylacetonate is used.

原料溶液の溶媒は、水、過酸化水素水、有機溶媒であることが好ましい。原料溶液中には、ドーパント化合物を添加することができ、これによって、形成される薄膜に導電性を付与することができるため、半導体層として利用することができる。   The solvent of the raw material solution is preferably water, hydrogen peroxide solution, or an organic solvent. In the raw material solution, a dopant compound can be added, whereby conductivity can be imparted to the thin film to be formed, so that it can be used as a semiconductor layer.

InAlGa(0≦X≦2、0≦Y≦2、0≦Z≦2、X+Y+Z=1.5〜2.5)でX,Y,Zのうち少なくとも2つが0よりも大きい場合のように、2種類以上の金属元素を含む薄膜(混晶膜)を形成する場合、1種類の原料溶液中に2種類以上の金属化合物を溶解させてもよく、金属化合物ごとに原料溶液を準備し、それぞれの原料溶液を別々に微粒子化してもよい。 From In X Al Y Ga Z O 3 (0 ≦ X ≦ 2,0 ≦ Y ≦ 2,0 ≦ Z ≦ 2, X + Y + Z = 1.5~2.5) in X, Y, at least two 0 of Z In the case of forming a thin film (mixed crystal film) containing two or more kinds of metal elements as in the case of large, two or more kinds of metal compounds may be dissolved in one kind of raw material solution. A raw material solution may be prepared, and each raw material solution may be finely divided separately.

なお、本明細書中のInAlGaという表記はあくまで金属イオンと酸素イオンの比率を表現するために用いるのであって、「X+Y+Z=2」と表記していないことからも明らかなように、ノンストイキオメトリー酸化物も含んでおり、これは、金属不足酸化物、金属過剰酸化物だけでなく、酸素不足酸化物、酸素過剰酸化物も含む。 It should be noted that the notation “In X Al Y Ga Z O 3 ” in this specification is used only to express the ratio of metal ions to oxygen ions, and is not clear from the notation “X + Y + Z = 2”. Thus, non-stoichiometric oxides are included, which include not only metal-deficient oxides and metal-excess oxides, but also oxygen-deficient oxides and oxygen-excess oxides.

<微粒子化>
原料溶液を微粒子化して原料微粒子を生成する方法は、特に限定されないが、原料溶液に超音波振動を印加して微粒子化する方法が一般的である。また、これ以外の方法でも、例えば、原料溶液を噴霧することによって原料溶液を微粒子化することによっても原料微粒子を生成することができる。
<Mineralization>
The method for producing the raw material fine particles by making the raw material solution into fine particles is not particularly limited, but a general method is to apply ultrasonic vibration to the raw material solution to form fine particles. Also, in other methods, for example, the raw material fine particles can be generated by atomizing the raw material solution by spraying the raw material solution.

<キャリアガス>
キャリアガスは、例えば窒素であるが、アルゴン、酸素、オゾン、空気などのガスを用いてもよい。また、キャリアガスの流量は、特に限定されないが、例えば、0.1〜50L/minである。原料溶液に有機溶媒を使用するときは酸素元素を含む酸素、オゾン等のガスを用いることが好ましい。
<Carrier gas>
The carrier gas is, for example, nitrogen, but a gas such as argon, oxygen, ozone, or air may be used. Moreover, the flow volume of carrier gas is although it does not specifically limit, For example, it is 0.1-50 L / min. When an organic solvent is used for the raw material solution, it is preferable to use a gas such as oxygen containing oxygen element or ozone.

<成膜室・被成膜試料・成膜>
原料微粒子は、キャリアガスによって成膜室に供給され、成膜室において反応が起こって成膜室内に載置された被成膜試料上に薄膜が形成される。被成膜試料上に形成される薄膜は、酸化物結晶(好ましくは酸化物単結晶)の薄膜である。
<Deposition chamber / deposition sample / deposition>
The raw material fine particles are supplied to the film formation chamber by the carrier gas, and a reaction occurs in the film formation chamber, so that a thin film is formed on the film formation sample placed in the film formation chamber. The thin film formed on the deposition target sample is an oxide crystal (preferably oxide single crystal) thin film.

成膜室は、薄膜形成が行われる空間であり、その構成や材料は特に限定されない。成膜室は、一例では、実施例のように石英管の一端から原料微粒子を含むキャリアガスを供給し、石英管の他端から排ガスを排出する構成である。この構成の場合、被成膜試料は、成膜面が水平になるように配置してもよく、キャリアガスの供給側に向けて例えば45度に傾斜するように配置してもよい。また、数mm以下のチャネルを反応領域として利用するファインチャネル法や、基板上に直線状のノズルを設け、ここから基板に垂直方向に原料微粒子(およびキャリアガス)を吹き付け、さらにノズルを直線状の出口とは垂直方向に移動させるというリニアソース法や、複数の方式を混合した、あるいは派生させた方式による成膜法を利用してもよい。ファインチャネル法では、均質な薄膜作製と原料の利用効率の向上が可能であるし、リニアソース法では、将来の大面積基板およびロールツーロールでの連続成膜が可能である。成膜室は、例えば成膜室の周囲をヒータで取り囲む等によって内部空間を所望温度に加熱できる構成になっている。また、成膜室は、大気圧ではなく加圧や減圧をしてもよい。   The film formation chamber is a space in which a thin film is formed, and its configuration and material are not particularly limited. In one example, the film forming chamber is configured to supply a carrier gas containing raw material fine particles from one end of a quartz tube and to discharge exhaust gas from the other end of the quartz tube as in the embodiment. In the case of this configuration, the film formation sample may be arranged so that the film formation surface is horizontal, or may be arranged so as to be inclined at, for example, 45 degrees toward the carrier gas supply side. In addition, a fine channel method using a channel of several mm or less as a reaction region, or a linear nozzle is provided on the substrate, from which raw material fine particles (and carrier gas) are sprayed in a direction perpendicular to the substrate, and the nozzle is linear A linear source method of moving in the vertical direction with respect to the outlet of the film, or a film forming method by a method in which a plurality of methods are mixed or derived may be used. With the fine channel method, it is possible to produce a homogeneous thin film and improve the utilization efficiency of raw materials, and with the linear source method, it is possible to continuously form a film on the future large-area substrate and roll-to-roll. The film forming chamber is configured such that the inner space can be heated to a desired temperature by, for example, surrounding the film forming chamber with a heater. Further, the film formation chamber may be pressurized or depressurized instead of atmospheric pressure.

成膜時の成膜室の加熱温度は、原料溶液に含まれる原料溶質(ガリウム化合物、インジウム化合物等)を化学反応させることができる温度であれば特に限定されず、例えば300〜1500℃であり、400〜700℃が好ましく、450〜550℃がさらに好ましい。加熱温度が低すぎると原料溶質の反応速度が遅くて成膜速度が遅くなり、加熱温度が高すぎると、形成された薄膜のエッチング速度が大きくなってしまって成膜速度が遅くなってしまうからである。加熱温度は、具体的には例えば、300、350、400、450、500、550、600、650、700、750、800、900、1000、1500℃であり、ここで例示した数値の何れか2つの間の範囲内であってもよい。ただし、酸化物薄膜がコランダム構造(α層)である場合、成膜温度が高温の場合はβ相が成長しやすいため、α相単相を得たい場合は温度ごとに、溶液の濃度および、組成、成膜時の流量などの条件の最適化が必要である。酸化物薄膜は、いずれも単一組成膜であっても混晶膜であってもよい。混晶膜とする場合は、2種類以上の溶質を 混合した溶液13aからミストを発生させるか、または、別々に発生させた2種類以上のミストを同時に成膜室16に導入すればよい。   The heating temperature of the film formation chamber at the time of film formation is not particularly limited as long as it is a temperature at which a raw material solute (gallium compound, indium compound, etc.) contained in the raw material solution can be chemically reacted, and is, for example, 300 to 1500 ° C. 400 to 700 ° C is preferable, and 450 to 550 ° C is more preferable. If the heating temperature is too low, the reaction rate of the raw material solute will be slow and the film forming rate will be slow, and if the heating temperature is too high, the etching rate of the formed thin film will become large and the film forming rate will be slow. It is. Specifically, the heating temperature is, for example, 300, 350, 400, 450, 500, 550, 600, 650, 700, 750, 800, 900, 1000, 1500 ° C., and any of the numerical values exemplified here is 2 It may be within a range between the two. However, when the oxide thin film has a corundum structure (α layer), the β phase tends to grow when the film formation temperature is high. It is necessary to optimize conditions such as composition and flow rate during film formation. Each oxide thin film may be a single composition film or a mixed crystal film. In the case of a mixed crystal film, mist may be generated from the solution 13a in which two or more types of solutes are mixed, or two or more types of mist generated separately may be introduced into the film forming chamber 16 at the same time.

被成膜試料は、白金、金又はパラジウムの薄膜又は基板、好ましくは面方位の配向した薄膜又は基板、例えば{111}に配向したものが形成可能であれば特に限定されない。白金、金又はパラジウムの薄膜を形成する場合の好適な例としては下地材料としてSi基板、ガラス基板、サファイア基板のいずれかを用いても良い。Si基板としては{100}が特に好ましいが{111}基板でも良い。被成膜試料の、その他の好適な下地材料例としてはコランダム構造を有する薄膜又は基板、GaNやZnOに代表される六方晶の結晶構造を有する薄膜又は基板、YSZに代表されるような立方晶の結晶構造を有する薄膜又は基板、またはβ型酸化ガリウム薄膜又は基板、γ型酸化ガリウム薄膜又は基板等が挙げられる。白金、金又はパラジウムの薄膜と下地材料との間にはアモルファス酸化物を形成することが好ましい。当該アモルファス酸化物が導電性酸化物であれば、下地材料上に電極を形成することができ、半導体装置の面積を小型化できる場合もある。   The sample to be deposited is not particularly limited as long as a thin film or substrate of platinum, gold or palladium, preferably a thin film or substrate oriented in a plane direction, for example, oriented in {111} can be formed. As a suitable example when forming a thin film of platinum, gold, or palladium, any of a Si substrate, a glass substrate, and a sapphire substrate may be used as a base material. As the Si substrate, {100} is particularly preferable, but a {111} substrate may be used. Examples of other suitable underlayer materials for the film formation target include a thin film or substrate having a corundum structure, a thin film or substrate having a hexagonal crystal structure typified by GaN and ZnO, and a cubic crystal typified by YSZ. And a β-type gallium oxide thin film or substrate, a γ-type gallium oxide thin film or substrate, and the like. An amorphous oxide is preferably formed between the platinum, gold or palladium thin film and the underlying material. If the amorphous oxide is a conductive oxide, an electrode can be formed over the base material, and the area of the semiconductor device can be reduced in some cases.

白金、金又はパラジウムの薄膜又は基板と少なくともインジウム、アルミニウム、ガリウムを含む酸化物薄膜との間に緩衝層を入れることも可能である。緩衝層は少なくともインジウム、アルミニウム、ガリウムを含む、酸化物薄膜と異なる組成の酸化物でも良い。緩衝層は白金、金又はパラジウムの薄膜と酸化物薄膜との間に形成される。例えば、低い成膜温度で形成され、白金、金又はパラジウムの表面状態を良好に保った状態で酸化物薄膜の形成を可能とする。他の例では、白金や金との接触抵抗を低減するために白金、金又はパラジウムと上層の酸化物薄膜との間に形成された、仕事関数の低いチタンなどの金属又は酸化亜鉛、酸化インジウム、ITO、InGaZnOなどの金属酸化物の薄膜でも良い。コランダム構造、βガリア構造、ビックスバイト構造を有していても良く、酸化物薄膜層と同一の結晶構造を有することが好ましい。   It is also possible to put a buffer layer between the platinum, gold or palladium thin film or substrate and the oxide thin film containing at least indium, aluminum and gallium. The buffer layer may be an oxide containing at least indium, aluminum, and gallium and having a composition different from that of the oxide thin film. The buffer layer is formed between a platinum, gold or palladium thin film and an oxide thin film. For example, an oxide thin film can be formed while being formed at a low film formation temperature and maintaining a good surface state of platinum, gold, or palladium. In another example, a low work function metal such as titanium or zinc oxide or indium oxide formed between platinum, gold or palladium and an upper oxide thin film to reduce contact resistance with platinum or gold. A thin film of metal oxide such as ITO, InGaZnO may be used. It may have a corundum structure, a β-gallia structure, a bixbite structure, and preferably has the same crystal structure as the oxide thin film layer.

本実施形態の方法によって製造可能な半導体装置又は結晶体の例を図1〜6に示す。
図1の例では、白金、金又はパラジウムの基板2上にInAlGa(0≦X≦2、0≦Y≦2、0≦Z≦2、X+Y+Z=1.5〜2.5)膜1がこの順で形成される。
図2の例では、下地材料5上に白金、金又はパラジウムの薄膜4が成膜され、その上にInAlGa(0≦X≦2、0≦Y≦2、0≦Z≦2、X+Y+Z=1.5〜2.5)膜3がこの順で形成される。白金、金又はパラジウムの薄膜4は配向していることが好ましく、特に{111}面に配向していることが好ましい。下地材料5としてはSi基板、サファイア基板、ガラス基板が好ましく、Cuをはじめとする金属基板でも良い。
Examples of semiconductor devices or crystals that can be manufactured by the method of this embodiment are shown in FIGS.
In the example of FIG. 1, In X Al Y Ga Z O 3 (0 ≦ X ≦ 2, 0 ≦ Y ≦ 2, 0 ≦ Z ≦ 2, X + Y + Z = 1.5 to 2 on a platinum, gold or palladium substrate 2. .5) The film 1 is formed in this order.
In the example of FIG. 2, a thin film 4 of platinum, gold or palladium is formed on the base material 5, and In X Al Y Ga Z O 3 (0 ≦ X ≦ 2, 0 ≦ Y ≦ 2, 0 ≦ Z ≦ 2, X + Y + Z = 1.5 to 2.5) The film 3 is formed in this order. The platinum, gold or palladium thin film 4 is preferably oriented, and particularly preferably oriented in the {111} plane. The base material 5 is preferably a Si substrate, a sapphire substrate, or a glass substrate, and may be a metal substrate such as Cu.

図3の例では白金、金又はパラジウムの薄膜7と下地材料9との間にブロック層8を成膜している。ブロック層8は下地材料9が白金、金又はパラジウムの薄膜7に表出することを防ぐ目的で形成され、チタンや酸化シリコンが好適である。これにより、下地材料由来の不純物を防いだInAlGa(0≦X≦2、0≦Y≦2、0≦Z≦2、X+Y+Z=1.5〜2.5)膜6を形成することができる。
図4の例では白金、金又はパラジウムの薄膜11と下地材料13との間に密着度強化層12を成膜している。密着度強化層12は下地材料13と白金、金又はパラジウムの薄膜11との密着度を強化する目的で形成され、チタンやニッケルが好適である。
図5の例では白金、金又はパラジウムの薄膜15と下地材料18との間にブロック層16と密着度強化層17とを成膜している。
In the example of FIG. 3, a block layer 8 is formed between a platinum, gold or palladium thin film 7 and a base material 9. The block layer 8 is formed for the purpose of preventing the base material 9 from appearing on the platinum, gold or palladium thin film 7, and titanium or silicon oxide is preferable. Thereby, In X Al Y Ga Z O 3 (0 ≦ X ≦ 2, 0 ≦ Y ≦ 2, 0 ≦ Z ≦ 2, X + Y + Z = 1.5 to 2.5) film 6 which prevents impurities derived from the base material. Can be formed.
In the example of FIG. 4, an adhesion enhancement layer 12 is formed between the platinum, gold or palladium thin film 11 and the base material 13. The adhesion enhancement layer 12 is formed for the purpose of enhancing the adhesion between the base material 13 and the platinum, gold, or palladium thin film 11, and titanium or nickel is preferable.
In the example of FIG. 5, the block layer 16 and the adhesion enhancement layer 17 are formed between the platinum, gold or palladium thin film 15 and the base material 18.

ブロック層16と密着度強化層17とは上下逆転する構造で形成されても良い。密着度強化層17をブロック層16上層に成膜するときには、密着度強化層17が白金、金又はパラジウムの薄膜15と成膜工程あるいは成膜後工程により反応しないことが好ましい。この反応が生じた場合、白金、金又はパラジウムの薄膜に密着度強化層が混合してしまい、良質なInAlGa(0≦X≦2、0≦Y≦2、0≦Z≦2、X+Y+Z=1.5〜2.5)膜を形成する妨げとなるためである。しかも、ブロック層16と下地材料18との密着が強固であることが好ましい。
図6の例では酸化物薄膜19と白金、金又はパラジウムの薄膜21との間に緩衝層が形成されている。
The block layer 16 and the adhesion enhancement layer 17 may be formed in a structure that is turned upside down. When the adhesion enhancing layer 17 is formed on the block layer 16, it is preferable that the adhesion enhancing layer 17 does not react with the platinum, gold or palladium thin film 15 in the film forming process or the post-film forming process. When this reaction occurs, the adhesion enhancement layer is mixed with a thin film of platinum, gold, or palladium, and a good quality In X Al Y Ga Z O 3 (0 ≦ X ≦ 2, 0 ≦ Y ≦ 2, 0 ≦ Z ≦ 2, X + Y + Z = 1.5 to 2.5) This is because it prevents the film from being formed. In addition, the adhesion between the block layer 16 and the base material 18 is preferably strong.
In the example of FIG. 6, a buffer layer is formed between the oxide thin film 19 and the platinum, gold or palladium thin film 21.

<取り出し>
酸化物薄膜の成膜が完了すると、酸化物薄膜付きの下地材料が成膜室から取り出される。
酸化物薄膜をGaN、AlN、InN、AlGaN、InGaN、InAlGaN半導体等の窒化物半導体の下地材料として利用する場合は、MOCVD等の成膜プロセスにより窒化物半導体を成膜する。窒化物半導体の成膜前に窒化処理を施して酸化物薄膜の最表面を窒素化しておくことでInAlGaN等の窒化物半導体の結晶品質を向上することができる。窒化処理には窒素プラズマ処理やアンモニアガスを流しながら高温アニールする方法を用いることができる。
<Removal>
When film formation of the oxide thin film is completed, the base material with the oxide thin film is taken out from the film formation chamber.
When the oxide thin film is used as a base material for a nitride semiconductor such as GaN, AlN, InN, AlGaN, InGaN, or InAlGaN semiconductor, the nitride semiconductor is formed by a film formation process such as MOCVD. By performing nitriding treatment before forming the nitride semiconductor to nitride the outermost surface of the oxide thin film, the crystal quality of the nitride semiconductor such as InAlGaN can be improved. For the nitriding treatment, nitrogen plasma treatment or a method of annealing at a high temperature while flowing ammonia gas can be used.

特に、コランダム構造の酸化物薄膜を形成する場合は、低温成長可能であり、Si{100}等を用いて複合化する場合であっても成膜温度等を低く抑えることができるため、コランダム構造以外の同一基板上に形成された材料、薄膜、半導体装置の熱ダメージを低減させることができる。但し、窒化物半導体層を形成する際に熱エネルギーが必要な場合は、コランダム構造を維持するために、相転移防止の手法を導入しても良い。例えば窒化物半導体の低温緩衝層導入などの手法が挙げられる。   In particular, when forming an oxide thin film having a corundum structure, it can be grown at a low temperature, and even when it is combined with Si {100} or the like, the film forming temperature can be kept low. Thermal damage to materials, thin films, and semiconductor devices formed on the same substrate other than the above can be reduced. However, if thermal energy is required when forming the nitride semiconductor layer, a method for preventing phase transition may be introduced in order to maintain the corundum structure. For example, a technique such as introduction of a low-temperature buffer layer of a nitride semiconductor can be mentioned.

相転移を防止又は制御するための手法の一例を以下で紹介する。
例えば、酸化物薄膜の上の層としてよりAl濃度の大きな酸化物薄膜を形成することで、コランダム構造酸化物薄膜、好適にはInAlGaO系半導体の相転移を防止、又は制御することができる。
例えば、窒化物半導体層の成膜温度を下地材料であるコランダム構造酸化物薄膜が相転移しない低い温度に抑えること、詳しくはAl濃度にも依存するが、InAlGaO系半導体の場合は800℃以下に抑えること、特に酸化ガリウム半導体の場合は500℃以下に抑えることが好ましい。
An example of a technique for preventing or controlling phase transition is introduced below.
For example, by forming an oxide thin film having a higher Al concentration as a layer on the oxide thin film, a phase transition of a corundum structure oxide thin film, preferably an InAlGaO-based semiconductor, can be prevented or controlled.
For example, the film forming temperature of the nitride semiconductor layer is suppressed to a low temperature at which the corundum structure oxide thin film, which is the base material, does not undergo phase transition. In particular, in the case of a gallium oxide semiconductor, it is preferable to suppress it to 500 ° C. or lower.

例えば、InAlGaN半導体等の窒化物半導体層とInAlGaO半導体層との間に窒化物半導体の低温緩衝層を入れて、界面形成時の成膜温度を、コランダム構造酸化物薄膜が相転移しない温度に抑えることでInAlGaO系半導体等の酸化物薄膜とInAlGaN等の窒化物半導体との界面を良好に保つことができる。この場合、低温緩衝層形成後の窒化物半導体層の形成温度は、必ずしもコランダム構造酸化物薄膜が相転移するよりも低い温度に抑える必要はない。   For example, a low-temperature buffer layer of a nitride semiconductor is inserted between a nitride semiconductor layer such as an InAlGaN semiconductor and an InAlGaO semiconductor layer, and the film formation temperature at the time of interface formation is suppressed to a temperature at which the corundum structure oxide thin film does not undergo phase transition. Thus, the interface between the oxide thin film such as an InAlGaO-based semiconductor and the nitride semiconductor such as InAlGaN can be maintained well. In this case, the formation temperature of the nitride semiconductor layer after forming the low-temperature buffer layer is not necessarily limited to a temperature lower than the phase transition of the corundum structure oxide thin film.

また、上記実施形態では、ミストCVD法により酸化物薄膜を成膜したが、他の手法により成膜してもよい。ミストCVD法を用いることで、比較的低温で酸化物薄膜を形成することができる。その結果、白金や金のマイグレーションが生じにくく、また、材料種による熱膨張係数の違いが問題になりにくいというメリットを生じる。酸化物薄膜を成膜可能な他の手法としては、有機金属気相成長法、分子線エピタキシー法、スパッタ法、蒸着法等があり、適宜、成膜後の加熱処理と組み合わせて実施される。成膜後の加熱処理は、その後の製造工程で置かれる、酸化物薄膜の成膜、結晶性向上等を直接の目的としない工程における加熱処理で代替することもできる。   Moreover, in the said embodiment, although the oxide thin film was formed into a film by mist CVD method, you may form into a film by another method. By using the mist CVD method, an oxide thin film can be formed at a relatively low temperature. As a result, there is an advantage that platinum or gold migration hardly occurs, and that a difference in coefficient of thermal expansion depending on the material type hardly becomes a problem. Other methods capable of forming an oxide thin film include metal organic chemical vapor deposition, molecular beam epitaxy, sputtering, vapor deposition, and the like, which are appropriately performed in combination with heat treatment after film formation. The heat treatment after film formation can be replaced by heat treatment in a process that is not directly aimed at film formation of an oxide thin film, crystallinity improvement, and the like, which are placed in a subsequent manufacturing process.

なお、本発明では、酸化物薄膜、緩衝層、ブロック層、窒化物半導体層にインジウム、アルミニウム、ガリウム以外の元素を不純物ドーピングしてもよいし混晶としても良い。例えば不純物ドーピングにはGe、Sn、Si、Zn、Mg等の元素を用いても良いし、ブロック層や酸化物薄膜層にはInGaZnOなどの混晶を用いても良い。これにより、導電性ならびに絶縁性を調整することができる。   In the present invention, the oxide thin film, the buffer layer, the block layer, and the nitride semiconductor layer may be doped with an element other than indium, aluminum, and gallium or may be a mixed crystal. For example, elements such as Ge, Sn, Si, Zn, and Mg may be used for impurity doping, and mixed crystals such as InGaZnO may be used for the block layer and the oxide thin film layer. Thereby, electroconductivity and insulation can be adjusted.

さらに、本発明では、酸化物薄膜、緩衝層、ブロック層、白金、金又はパラジウムの一部に、膜組成および元素ドーピング濃度についての一定の繰り返し構造を導入しても良い。これにより、応力緩和の促進、あるいはキャリア濃度の増減、キャリア移動度の大小、密着度、他層の混入防止程度(ブロック度)を調整することが可能である。   Furthermore, in the present invention, a certain repetitive structure regarding the film composition and element doping concentration may be introduced into a part of the oxide thin film, buffer layer, block layer, platinum, gold or palladium. As a result, it is possible to promote stress relaxation, or to adjust the carrier concentration increase / decrease, the carrier mobility level, the degree of adhesion, and the degree of prevention of mixing of other layers (blocking degree).

以上により、本発明に係る半導体装置の成膜工程は終了し、イオン注入やエッチング、フォトリソグラフィー、加熱処理、電極形成、等のデバイスプロセスへと移される。
その後、白金や金の薄膜は、下地材料の剥離技術に活用することもできる。例えば、白金や金を薬液等で溶解させ、あらかじめ支持基板に固定した白金や金より上の層を剥離することができる。この場合、白金や金よりを上の層で剥離後に指示基板に固定化させる目的の層は、白金や金を溶解させた薬液で溶解しないよう、薬液を適切に選定しなければならない。
Thus, the film forming process of the semiconductor device according to the present invention is completed, and the process proceeds to device processes such as ion implantation, etching, photolithography, heat treatment, and electrode formation.
Thereafter, the platinum or gold thin film can also be used in a base material peeling technique. For example, platinum or gold can be dissolved with a chemical solution or the like, and the layer above platinum or gold fixed to the support substrate in advance can be peeled off. In this case, the chemical solution must be appropriately selected so that the target layer to be immobilized on the indicator substrate after peeling off platinum or gold from the upper layer is not dissolved by the chemical solution in which platinum or gold is dissolved.

以下、本発明の実施例を説明する。
1.実験1
1−1.被成膜試料作成
サファイア基板(並木精密宝石株式会社製、C面、0.55mm厚)上に蒸着装置を利用して白金薄膜を成膜したものを被成膜試料とした。
また、別の例では、Si{100)基板(熱酸化膜100nm、N型、0.525mm厚)上に、スパッタ装置(キャノンアネルバ製EB1100)を用いてチタンを600℃で10nm成膜し、その後スパッタ装置(同上)を使用して成膜中の被成膜試料温度を600℃として膜厚35nmで白金薄膜を成膜したものを被成膜試料とした。
また、上述のサファイア基板、又はSi{100}基板を被成膜試料として用い、蒸着装置を利用して金薄膜を35nm成膜した。
Examples of the present invention will be described below.
1. Experiment 1
1-1. Film formation sample preparation What formed the platinum thin film into a film using the vapor deposition apparatus on the sapphire substrate (Namiki precision jewelry Co., Ltd. make, C surface, 0.55mm thickness) was made into the film formation sample.
In another example, titanium is deposited at a thickness of 10 nm at 600 ° C. on a Si {100) substrate (thermal oxide film 100 nm, N-type, 0.525 mm thickness) using a sputtering apparatus (EB 1100 manufactured by Canon Anelva) Then, using a sputtering apparatus (same as above), the film formation sample temperature during film formation was 600 ° C., and a platinum thin film having a film thickness of 35 nm was formed as a film formation sample.
Further, a gold thin film having a thickness of 35 nm was formed using a vapor deposition apparatus using the above-described sapphire substrate or Si {100} substrate as a film formation sample.

1−2.ミストCVD装置
まず、図7を用いて、本実施例で用いたミストCVD装置25を説明する。被成膜試料26には上述1−1に記載の方法にて作製した被成膜試料を用いた。ミストCVD装置25は、下地材料等の被成膜試料26を載置する試料台27と、キャリアガスを供給するキャリアガス源28と、キャリアガス源28から送り出されるキャリアガスの流量を調節するための流量調節弁29と、原料溶液30aが収容されるミスト発生源24と、水31aが入れられる容器31と、容器31の底面に取り付けられた超音波振動子32と、内径40mmの石英管からなる成膜室33と、成膜室の周辺部に設置されたヒータ34を備えている。試料台27は、石英からなり、被成膜試料26を載置する面が傾斜している。成膜室33と試料台27をどちらも石英で作製することにより、被成膜試料26上に形成される薄膜内に装置由来の不純物が混入することを抑制している。
1-2. Mist CVD apparatus First, the mist CVD apparatus 25 used in the present embodiment will be described with reference to FIG. As the film formation sample 26, the film formation sample prepared by the method described in 1-1 above was used. The mist CVD apparatus 25 adjusts the flow rate of the carrier gas sent from the sample stage 27 on which the film-forming sample 26 such as the base material is placed, the carrier gas source 28 for supplying the carrier gas, and the carrier gas source 28. A flow rate adjusting valve 29, a mist generating source 24 in which a raw material solution 30a is stored, a container 31 in which water 31a is placed, an ultrasonic transducer 32 attached to the bottom surface of the container 31, and a quartz tube having an inner diameter of 40 mm. A film forming chamber 33, and a heater 34 installed in the periphery of the film forming chamber. The sample table 27 is made of quartz, and the surface on which the film formation sample 26 is placed is inclined. Both the film formation chamber 33 and the sample stage 27 are made of quartz, so that impurities derived from the apparatus are prevented from being mixed into the thin film formed on the film formation target sample 26.

1−3.原料溶液の作製
表1に示す原料溶質を超純水中に溶解させることによって所望の濃度の原料溶液30aを作製した。
1-3. Preparation of Raw Material Solution A raw material solution 30a having a desired concentration was prepared by dissolving the raw material solutes shown in Table 1 in ultrapure water.

1−4.成膜準備
次に、被成膜試料26として、1辺が10mmの正方形で厚さ600μmの下地材料を試料台27上に設置させ、ヒータ34を作動させて成膜室33内を500℃に昇温させた。次に、流量調節弁29を開いてキャリアガス源29からキャリアガスを成膜室33内に供給し、成膜室33の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を5ml/分に調節した。キャリアガスとしては、窒素ガスを用いた。
1-4. Preparation of film formation Next, as a film formation sample 26, a base material having a square of 10 mm on one side and a thickness of 600 μm was placed on the sample stage 27, and the heater 34 was operated to bring the inside of the film formation chamber 33 to 500 ° C. The temperature was raised. Next, the flow rate adjusting valve 29 is opened to supply the carrier gas from the carrier gas source 29 into the film forming chamber 33, and the atmosphere in the film forming chamber 33 is sufficiently replaced with the carrier gas. Adjusted to minutes. Nitrogen gas was used as the carrier gas.

1−5.薄膜形成
次に、超音波振動子を2.4MHzで振動させ、その振動を水31aを通じて原料溶液30aに伝播させることによって原料溶液30aを微粒子化させて原料微粒子を生成した。
この原料微粒子が、キャリアガスによって成膜室33内に導入され、成膜室33内で反応して、被成膜試料26の成膜面でのCVD反応によって被成膜試料26上に薄膜を形成した。
1-5. Thin Film Formation Next, the ultrasonic vibrator was vibrated at 2.4 MHz, and the vibration was propagated to the raw material solution 30a through the water 31a, whereby the raw material solution 30a was made into fine particles to produce raw material fine particles.
The raw material fine particles are introduced into the film formation chamber 33 by the carrier gas, react in the film formation chamber 33, and form a thin film on the film formation sample 26 by the CVD reaction on the film formation surface of the film formation sample 26. Formed.

1−6.評価
表1の実験についてのX線回折結果を図8〜図11に示す。サファイア基板上に形成した試料である図8では白金、図9では金が{111}面に配向していることが確認された。そしてそれぞれの薄膜上にコランダム構造の酸化ガリウム(α−Ga)が形成されていることを確認した。白金薄膜・金薄膜が一軸に配向し、その結果、白金薄膜・金薄膜上に結晶性の酸化ガリウム薄膜が形成されたと考えられる。また、酸化ガリウムの成膜温度を600℃にして白金又は金の薄膜上に酸化ガリウム薄膜を成膜したところ、β型の酸化ガリウム薄膜を形成することができた。この場合にも、白金薄膜・金薄膜は成膜後に一軸に配向していることを確認した。
1-6. Evaluation The X-ray diffraction results for the experiment of Table 1 are shown in FIGS. In FIG. 8, which is a sample formed on the sapphire substrate, it was confirmed that platinum was oriented in the {111} plane in FIG. And it confirmed that the gallium oxide corundum structure (α-Ga 2 O 3) is formed on each of the thin film. It is considered that the platinum thin film and the gold thin film were oriented uniaxially, and as a result, a crystalline gallium oxide thin film was formed on the platinum thin film and the gold thin film. When a gallium oxide thin film was formed on a platinum or gold thin film at a gallium oxide film forming temperature of 600 ° C., a β-type gallium oxide thin film could be formed. Also in this case, it was confirmed that the platinum thin film / gold thin film was uniaxially oriented after the film formation.

図10で示したSi{100}基板(熱酸化膜100nm、N型、0.525mm厚)上で、チタンを10nm、白金薄膜を35nm成膜した試料では、ミストCVD法を用いた酸化ガリウム形成後に、βガリア構造の酸化ガリウム(β−Ga)が確認された。この白金薄膜は、酸化ガリウムの成膜前にすでに一軸に配向しており、一軸に配向している白金薄膜上にβ型酸化ガリウム薄膜を形成することができた。
図11で示したSi{100}基板(熱酸化膜100nm、N型、0.525mm厚)上に、金を蒸着法で35nm成膜した試料においても、ミストCVD法を用いた酸化ガリウム形成後にβガリア構造の酸化ガリウム(β−Ga)が確認された。この金薄膜は、酸化ガリウムの成膜前にすでに一軸に配向しており、一軸に配向している金薄膜上にβ型酸化ガリウム薄膜を形成することができた。
On the Si {100} substrate (thermal oxide film 100 nm, N-type, 0.525 mm thickness) shown in FIG. 10, gallium oxide formation using mist CVD is performed on a sample in which titanium is 10 nm and platinum thin film is 35 nm. Later, β-gallium gallium oxide (β-Ga 2 O 3 ) was confirmed. This platinum thin film was already uniaxially oriented before the gallium oxide film was formed, and a β-type gallium oxide thin film could be formed on the uniaxially oriented platinum thin film.
Even in the sample in which gold was deposited to 35 nm by a vapor deposition method on the Si {100} substrate (thermal oxide film 100 nm, N-type, 0.525 mm thickness) shown in FIG. 11, after gallium oxide formation using the mist CVD method was performed. A gallium oxide (β-Ga 2 O 3 ) having a β-gallia structure was confirmed. This gold thin film was already uniaxially oriented before the gallium oxide film was formed, and a β-type gallium oxide thin film could be formed on the uniaxially oriented gold thin film.

各実験についての考察は、以下の通りである。
Si基板、具体的には、面方位{100}、{111}、{110}上に、直接、酸化ガリウムを成膜した場合、酸化ガリウムがアモルファスになってしまい、結晶性酸化ガリウムを形成することができなかった。また、Si基板上に白金薄膜を直接形成し、その上に酸化ガリウムの成膜を行ったところ、酸化ガリウムがアモルファスになってしまい、結晶性酸化ガリウムを形成することができなかった。なお、白金薄膜は、酸化ガリウムの成膜後にも一軸に配向していなかった。
The considerations for each experiment are as follows.
When a gallium oxide film is formed directly on the Si substrate, specifically, the plane orientations {100}, {111}, {110}, the gallium oxide becomes amorphous and forms crystalline gallium oxide. I couldn't. Moreover, when a platinum thin film was directly formed on a Si substrate and a gallium oxide film was formed thereon, the gallium oxide became amorphous, and crystalline gallium oxide could not be formed. The platinum thin film was not uniaxially oriented even after the gallium oxide film was formed.

サファイア基板上に、上記のスパッタ装置を用いてアルミニウム膜を形成し、その上に、酸化ガリウムを成膜した場合、酸化ガリウムがアモルファスになってしまい、結晶性酸化ガリウムを形成することができなかった。
以上のように、白金又は金の薄膜が酸化物薄膜の成膜時までに一軸に配向している場合には、良好な結晶性を有する酸化物薄膜を成膜することに成功した。
When an aluminum film is formed on a sapphire substrate using the above sputtering apparatus and gallium oxide is formed on the aluminum film, the gallium oxide becomes amorphous and crystalline gallium oxide cannot be formed. It was.
As described above, when the platinum or gold thin film is uniaxially oriented by the time of forming the oxide thin film, the oxide thin film having good crystallinity has been successfully formed.

1 酸化物薄膜
2 白金、金又はパラジウムの薄膜又は基板
3 酸化物薄膜
4 白金、金又はパラジウムの薄膜
5 下地材料
6 酸化物薄膜
7 白金、金又はパラジウムの薄膜
8 ブロック層
9 下地材料
10 酸化物薄膜
11 白金、金又はパラジウムの薄膜
12 密着度強化層
13 下地材料
14 酸化物薄膜
15 白金、金又はパラジウムの薄膜
16 ブロック層
17 密着度強化層
18 下地材料
19 酸化物薄膜
20 緩衝層
21 白金、金又はパラジウムの薄膜
22 ブロック層
23 密着度強化層
24 下地材料
25:ミストCVD装置
26:被成膜試料
27:試料台
28:キャリアガス源
29:流量調節弁
30:ミスト発生源
30a:原料溶液
31:ミスト発生源
31a :水
32:超音波振動子
33:成膜室
34:ヒータ
1 Oxide thin film 2 Platinum, gold or palladium thin film or substrate 3 Oxide thin film 4 Platinum, gold or palladium thin film 5 Base material 6 Oxide thin film 7 Platinum, gold or palladium thin film 8 Block layer 9 Base material 10 Oxide Thin film 11 Thin film of platinum, gold or palladium 12 Adhesion enhancement layer 13 Base material 14 Oxide thin film 15 Thin film of platinum, gold or palladium 16 Block layer 17 Adhesion enhancement layer 18 Base material 19 Oxide thin film 20 Buffer layer 21 Platinum, Gold or palladium thin film 22 Block layer 23 Adhesion enhancement layer 24 Base material 25: Mist CVD device 26: Film formation sample 27: Sample stage 28: Carrier gas source 29: Flow rate control valve 30: Mist generation source 30a: Raw material solution 31: Mist generation source 31a: Water 32: Ultrasonic vibrator 33: Film formation chamber 34: Heater

Claims (15)

一軸に配向している白金、金又はパラジウムの金属薄膜又は金属基板からなる下地体上に結晶成長させた少なくともインジウム、アルミニウム、ガリウムのいずれか一つ、又はこれらを組み合わせた結晶性酸化物薄膜を含み、
前記結晶性酸化物薄膜は、インジウムとガリウムの少なくとも一方を含む、半導体装置、又は基板。
A crystalline oxide thin film comprising at least one of indium, aluminum, gallium, or a combination thereof, which is grown on a base made of a metal thin film or metal substrate of platinum, gold or palladium that is uniaxially oriented. seen including,
The crystalline oxide thin film is a semiconductor device or a substrate containing at least one of indium and gallium .
一軸に配向している金又はパラジウムの金属薄膜又は金属基板からなる下地体上に形成した少なくともインジウム、アルミニウム、ガリウムのいずれか一つ、又はこれらを組み合わせた結晶性酸化物薄膜を含む半導体装置、又は基板。 Least indium was formed on an underlying body comprising oriented have Rukin or palladium metal thin film or metal substrate in a uniaxial, aluminum, any one of gallium, or a crystalline oxide film of a combination of these, the semiconductor device Or substrate. 前記結晶性酸化物薄膜は、前記下地体上に前記下地体側から結晶成長した酸化物薄膜である、請求項1又は2に記載の半導体装置、又は基板。The semiconductor device or substrate according to claim 1, wherein the crystalline oxide thin film is an oxide thin film that is crystal-grown on the base body from the base body side. 前記結晶性酸化物薄膜は、ガリウム化合物とインジウム化合物、アルミニウム化合物のいずれか、又はこれらを組み合わせた金属化合物の酸化反応によって、前記下地体上に前記下地体側から結晶成長した酸化物薄膜である、請求項3に記載の半導体装置、又は基板。The crystalline oxide thin film is an oxide thin film that is crystal-grown on the base body from the base body side by an oxidation reaction of a gallium compound, an indium compound, an aluminum compound, or a metal compound that is a combination thereof. The semiconductor device or substrate according to claim 3. 前記結晶性酸化物薄膜は、InThe crystalline oxide thin film is made of In. X AlAl Y GaGa Z O 3 (0≦X≦2、0≦Y≦2、0≦Z≦2、X+Y+Z=1.5〜2.5)である、請求項1〜請求項4の何れか1つに記載の半導体装置、又は基板。5. The semiconductor device according to claim 1, wherein (0 ≦ X ≦ 2, 0 ≦ Y ≦ 2, 0 ≦ Z ≦ 2, X + Y + Z = 1.5 to 2.5). Or substrate. 前記下地体が{111}に配向していることを特徴とする請求項1〜請求項5の何れか1つに記載の半導体装置、又は基板。 The semiconductor device or substrate according to any one of claims 1 to 5, wherein the base body is oriented in {111}. 前記下地体は、金属薄膜であり、
前記金属薄膜の下層に直接又は他の層を介して、一軸に配向していない非配向層が形成されていることを特徴とする請求項1〜請求項6の何れか1つに記載の半導体装置、又は基板。
The base is a metal thin film,
The semiconductor according to any one of claims 1 to 6, wherein a non-oriented layer that is not uniaxially oriented is formed directly or via another layer under the metal thin film. Device or substrate.
前記非配向層が、以下の何れかの構成を備える、請求項7に記載の半導体装置、又は基板。
(1)金属酸化物を一つ又は組み合わせている
(2)導電性酸化物を一つ又は組み合わせている。
(3)酸化シリコン、酸化亜鉛、酸化インジウム、酸化スズ、ITO、InGaZnO、In Al Ga (0≦X≦2、0≦Y≦2、0≦Z≦2、X+Y+Z=1.5〜2.5)のいずれか一つ又はこれらを組み合わせた層である。
The semiconductor device or substrate according to claim 7, wherein the non-oriented layer has any of the following configurations.
(1) One or a combination of metal oxides .
(2) One or a combination of conductive oxides.
(3) a silicon oxide, zinc oxide, indium oxide, tin oxide, ITO, InGaZnO, In X Al Y Ga Z O 3 (0 ≦ X ≦ 2,0 ≦ Y ≦ 2,0 ≦ Z ≦ 2, X + Y + Z = 1. 5 to 2.5) or a combination of these.
前記下地体は、金属薄膜であり、
前記金属薄膜がSi、サファイア、酸化シリコンのいずれかの下地材料上に直接又は他の層を介して形成されていることを特徴とする請求項1〜請求項8の何れか一つに記載の半導体装置、又は基板。
The base is a metal thin film,
9. The metal thin film according to claim 1 , wherein the metal thin film is formed directly or via another layer on a base material of Si, sapphire, or silicon oxide. Semiconductor device or substrate.
前記下地材料と前記金属薄膜との間に一つ又は複数の金属を組み合わせた層が形成されていることを特徴とする請求項9に記載の半導体装置、又は基板 The semiconductor device or substrate according to claim 9 , wherein a layer in which one or a plurality of metals is combined is formed between the base material and the metal thin film . 前記下地材料は、Si{100}基板からなる、請求項9又は請求項10に記載の半導体装置、又は基板。The semiconductor device or substrate according to claim 9 or 10, wherein the base material is made of a Si {100} substrate. 前記下地材料にはSi半導体装置が形成され、前記結晶性酸化物薄膜は、前記Si半導体装置とは異なる機能を有する半導体装置の形成に用いられる、請求項11に記載の半導体装置、又は基板。The semiconductor device or substrate according to claim 11, wherein a Si semiconductor device is formed on the base material, and the crystalline oxide thin film is used for forming a semiconductor device having a function different from that of the Si semiconductor device. 記結晶性酸化物薄膜がコランダム構造又はβガリア構造、ビックスバイト構造を有することを特徴とする請求項1〜請求項12の何れか1つに記載の半導体装置、又は基板 Semiconductor device, or the substrate according to any one of claims 1 to 12, characterized in that before Kiyui crystalline oxide thin film having corundum structure or β gallia structure, the bixbyite structure. 前記結晶性酸化物薄膜上に、少なくともインジウム、アルミニウム、ガリウムのいずれか一つ又はこれらを組み合わせた窒化物半導体、直接又は他の層を介して形成されていることを特徴とする、請求項1〜請求項13の何れか1つに記載の半導体装置、又は基板 The crystalline oxide thin film, at least indium, aluminum, any one or a nitride semiconductor which is a combination of these gallium, characterized in that it is formed directly or via another layer, claims The semiconductor device or substrate according to any one of claims 1 to 13 . 前記窒化物半導体は、InThe nitride semiconductor is In X2X2 AlAl Y2Y2 GaGa Z2Z2 N(0≦X2≦1.1、0≦Y2≦1.1、0≦Z2≦1.1、X2+Y2+Z2=0.9〜1.1)からなる、請求項14に記載の半導体装置、又は基板。15. The semiconductor device or substrate according to claim 14, comprising N (0 ≦ X2 ≦ 1.1, 0 ≦ Y2 ≦ 1.1, 0 ≦ Z2 ≦ 1.1, X2 + Y2 + Z2 = 0.9 to 1.1). .
JP2013144016A 2013-07-09 2013-07-09 Semiconductor device Active JP5528612B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013144016A JP5528612B1 (en) 2013-07-09 2013-07-09 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013144016A JP5528612B1 (en) 2013-07-09 2013-07-09 Semiconductor device

Publications (2)

Publication Number Publication Date
JP5528612B1 true JP5528612B1 (en) 2014-06-25
JP2015018881A JP2015018881A (en) 2015-01-29

Family

ID=51175786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013144016A Active JP5528612B1 (en) 2013-07-09 2013-07-09 Semiconductor device

Country Status (1)

Country Link
JP (1) JP5528612B1 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150325660A1 (en) * 2014-05-08 2015-11-12 Flosfia Inc. Crystalline multilayer structure and semiconductor device
JP2016018900A (en) * 2014-07-08 2016-02-01 株式会社Flosfia Crystal semiconductor film and semiconductor device
WO2016035696A1 (en) * 2014-09-02 2016-03-10 株式会社Flosfia Laminated structure, method for manufacturing same, semiconductor device, and crystalline film
JP2016050347A (en) * 2014-08-29 2016-04-11 株式会社Flosfia Metal film forming method
JP2016066756A (en) * 2014-09-25 2016-04-28 株式会社Flosfia Method for manufacturing crystal laminate structure, and semiconductor device
JP2016072526A (en) * 2014-09-30 2016-05-09 株式会社Flosfia Laminate structure
US20170200790A1 (en) * 2014-07-22 2017-07-13 Flosfia Inc. Crystalline semiconductor film, plate-like body and semiconductor device
JP2017220672A (en) * 2017-07-07 2017-12-14 株式会社Flosfia Crystal semiconductor film and semiconductor device
JP2019036737A (en) * 2014-10-09 2019-03-07 株式会社Flosfia Peeling method
CN110869543A (en) * 2017-07-10 2020-03-06 株式会社田村制作所 Semiconductor substrate, semiconductor element, and method for manufacturing semiconductor substrate
WO2024058277A1 (en) * 2022-09-15 2024-03-21 株式会社Flosfia Power conversion circuit and control system

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6638152B2 (en) * 2015-02-25 2020-01-29 株式会社Flosfia Method for producing phosphor composition and light emitting device
JP6967213B2 (en) * 2015-04-10 2021-11-17 株式会社Flosfia Crystalline oxide semiconductor membranes and semiconductor devices
JP2017082317A (en) * 2015-10-30 2017-05-18 出光興産株式会社 Novel laminate
JP7065440B2 (en) * 2017-09-04 2022-05-12 株式会社Flosfia Manufacturing method of semiconductor device and semiconductor device
WO2020027244A1 (en) * 2018-08-01 2020-02-06 出光興産株式会社 Compound

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0937391A (en) * 1995-07-21 1997-02-07 Hitachi Constr Mach Co Ltd Piezoelectric element and its manufacture
WO2005078169A1 (en) * 2004-02-18 2005-08-25 Dai Nippon Printing Co., Ltd. Corundum crystal formed item
JP2011029399A (en) * 2009-07-24 2011-02-10 Utec:Kk Ferroelectric film, electronic component, and method of manufacturing the ferroelectric film
JP2011192975A (en) * 2004-03-29 2011-09-29 Canon Inc Dielectric, method of manufacturing the dielectric, piezoelectric body, inkjet head, and inkjet recording device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0937391A (en) * 1995-07-21 1997-02-07 Hitachi Constr Mach Co Ltd Piezoelectric element and its manufacture
WO2005078169A1 (en) * 2004-02-18 2005-08-25 Dai Nippon Printing Co., Ltd. Corundum crystal formed item
JP2011192975A (en) * 2004-03-29 2011-09-29 Canon Inc Dielectric, method of manufacturing the dielectric, piezoelectric body, inkjet head, and inkjet recording device
JP2011029399A (en) * 2009-07-24 2011-02-10 Utec:Kk Ferroelectric film, electronic component, and method of manufacturing the ferroelectric film

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JPN6013055203; WILSON K et al: 'Electronic, Structural, and Reactive Properties of Ultrathin Aluminum Oxide Films on Pt(111)' The Journal of Physical Chemistry B Vol.102, 1998, P.1736-1744 *
JPN6014011624; BABAN C.-I. et al: 'High Temperature Oxygen Sensor Using a Pt-Ga2O3-Pt Sandwich Structure' Japanese Journal of Applied Physics Vol.43, No.10, 2004, P.7213-7216 *
JPN6014011625; 本保 栄治、外2名: '光導波路の開発と制御の研究-Pt薄膜上へのAl2O3およびMgO薄膜の作製-' 富山県工業技術センター研究報告 No.5, 19910705, P.1-35〜1-36 *
JPN6014011627; CHEN P. J. et al: 'Epitaxial growth of ultrathin Al2O3 films on Ta(110)' Surface Science Vol.312, 1994, P.L767-L773 *

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150325660A1 (en) * 2014-05-08 2015-11-12 Flosfia Inc. Crystalline multilayer structure and semiconductor device
US9590050B2 (en) * 2014-05-08 2017-03-07 Flosfia, Inc. Crystalline multilayer structure and semiconductor device
JP2016018900A (en) * 2014-07-08 2016-02-01 株式会社Flosfia Crystal semiconductor film and semiconductor device
JP2019033271A (en) * 2014-07-22 2019-02-28 株式会社Flosfia Peeling method, crystalline semiconductor film, and semiconductor device
US11069781B2 (en) 2014-07-22 2021-07-20 Flosfia Inc. Crystalline semiconductor film, plate-like body and semiconductor device
US20170200790A1 (en) * 2014-07-22 2017-07-13 Flosfia Inc. Crystalline semiconductor film, plate-like body and semiconductor device
US10439028B2 (en) * 2014-07-22 2019-10-08 Flosfia, Inc. Crystalline semiconductor film, plate-like body and semiconductor device
JP2016050347A (en) * 2014-08-29 2016-04-11 株式会社Flosfia Metal film forming method
WO2016035696A1 (en) * 2014-09-02 2016-03-10 株式会社Flosfia Laminated structure, method for manufacturing same, semiconductor device, and crystalline film
US10043664B2 (en) 2014-09-02 2018-08-07 Flosfia Inc. Multilayer structure, method for manufacturing same, semiconductor device, and crystalline film
JP2016066756A (en) * 2014-09-25 2016-04-28 株式会社Flosfia Method for manufacturing crystal laminate structure, and semiconductor device
JP2016072526A (en) * 2014-09-30 2016-05-09 株式会社Flosfia Laminate structure
JP2019036737A (en) * 2014-10-09 2019-03-07 株式会社Flosfia Peeling method
JP2017220672A (en) * 2017-07-07 2017-12-14 株式会社Flosfia Crystal semiconductor film and semiconductor device
CN110869543A (en) * 2017-07-10 2020-03-06 株式会社田村制作所 Semiconductor substrate, semiconductor element, and method for manufacturing semiconductor substrate
WO2024058277A1 (en) * 2022-09-15 2024-03-21 株式会社Flosfia Power conversion circuit and control system

Also Published As

Publication number Publication date
JP2015018881A (en) 2015-01-29

Similar Documents

Publication Publication Date Title
JP5528612B1 (en) Semiconductor device
JP6875627B2 (en) Crystalline laminated structure and semiconductor device
JP7352226B2 (en) Crystalline semiconductor film and semiconductor device
JP6680435B2 (en) Peeling method
JP6063035B2 (en) Film forming method, semiconductor light emitting device manufacturing method, semiconductor light emitting device, and lighting device
JP2016081946A (en) Semiconductor structure and semiconductor device
CN111733456B (en) Composite seed crystal for AlN single crystal growth and preparation method thereof

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140415

R150 Certificate of patent or registration of utility model

Ref document number: 5528612

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250