JP2019036737A - Peeling method - Google Patents
Peeling method Download PDFInfo
- Publication number
- JP2019036737A JP2019036737A JP2018183432A JP2018183432A JP2019036737A JP 2019036737 A JP2019036737 A JP 2019036737A JP 2018183432 A JP2018183432 A JP 2018183432A JP 2018183432 A JP2018183432 A JP 2018183432A JP 2019036737 A JP2019036737 A JP 2019036737A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- oxide semiconductor
- crystalline oxide
- film
- peeling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
本発明は、半導体装置に有用な導電性積層構造体の製造方法および前記導電性積層構造体を備えた半導体装置ならびに結晶性酸化物半導体膜の剥離方法に関する。 The present invention relates to a method for manufacturing a conductive multilayer structure useful for a semiconductor device, a semiconductor device including the conductive multilayer structure, and a method for peeling a crystalline oxide semiconductor film.
高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな酸化ガリウム（Ｇａ２Ｏ３）を用いた半導体装置が注目されており、インバータなどの電力用半導体装置への適用が期待されている。しかも、広いバンドギャップからＬＥＤやセンサー等の受発光装置としての応用も期待されている。当該酸化ガリウムは非特許文献１によると、インジウムやアルミニウムをそれぞれ、あるいは組み合わせて混晶することによりバンドギャップ制御することが可能であり、ＩｎＡｌＧａＯ系半導体として極めて魅力的な材料系統を構成している。ここでＩｎＡｌＧａＯ系半導体とはＩｎＸＡｌＹＧａＺＯ３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５〜２．５）を示し、酸化ガリウムを内包する同一材料系統として俯瞰することができる。 A semiconductor device using gallium oxide (Ga 2 O 3 ) having a large band gap has been attracting attention as a next-generation switching element that can achieve high breakdown voltage, low loss, and high heat resistance. Application is expected. Moreover, application as a light emitting / receiving device such as an LED or a sensor is also expected from a wide band gap. According to Non-Patent Document 1, the gallium oxide can control the band gap by mixing crystals of indium and aluminum, respectively, or in combination, and constitutes an extremely attractive material system as an InAlGaO-based semiconductor. . Here, the InAlGaO-based semiconductor means In X Al Y Ga Ga Z O 3 (0 ≦ X ≦ 2, 0 ≦ Y ≦ 2, 0 ≦ Z ≦ 2, X + Y + Z = 1.5 to 2.5). It can be overlooked as the same material system to be included.
これらのＩｎＡｌＧａＯ系半導体を用いた半導体装置を実現するために用いる下地材料としては、β酸化ガリウム基板やサファイア基板が検討されてきた。
特許文献１によると、β酸化ガリウム基板を用いる場合、酸化ガリウムのホモエピタキシャル成長が可能であり、酸化アルミニウムガリウム薄膜の高品質化が可能である。しかしながら、調達可能な基板サイズは限られておりシリコンやサファイア等の既に大量生産が進んでいる材料と比較して大口径化が困難であった。
特許文献２および特許文献３によると、サファイア基板を用いる場合、コランダム構造を有するＡｌＸＧａＹＯ３（０≦Ｘ≦２、０≦Ｙ≦２、Ｘ＋Ｙ＝２）薄膜の高品質化は可能であるが、βガリア構造膜の高品質化は困難である。また、サファイアが絶縁体であるために下地材料に電流を流すことができない問題もある。この場合、下地材料上に電極を形成することができず、半導体装置の単位面積当たり出力電流に限界が生じてしまう。６インチ、８インチに大口径化した場合には、これらの大口径化サファイアの産業応用はそれほど進んでいないため安定調達の不安があるとともに調達コスト上昇という問題もあった。
As a base material used for realizing a semiconductor device using these InAlGaO-based semiconductors, a β-gallium oxide substrate and a sapphire substrate have been studied.
According to Patent Document 1, when a β gallium oxide substrate is used, homoepitaxial growth of gallium oxide is possible, and the quality of the aluminum gallium oxide thin film can be improved. However, the substrate size that can be procured is limited, and it has been difficult to increase the diameter compared to materials that are already mass-produced, such as silicon and sapphire.
According to Patent Document 2 and Patent Document 3, when a sapphire substrate is used, it is possible to improve the quality of an Al X Ga Y O 3 (0 ≦ X ≦ 2, 0 ≦ Y ≦ 2, X + Y = 2) thin film having a corundum structure. However, it is difficult to improve the quality of the β-gallia structure film. In addition, since sapphire is an insulator, there is a problem that current cannot flow through the base material. In this case, an electrode cannot be formed on the base material, and the output current per unit area of the semiconductor device is limited. When the diameters were increased to 6 inches and 8 inches, industrial applications of these large diameter sapphires were not so advanced, and there were concerns about stable procurement and an increase in procurement costs.
また酸化ガリウムやサファイアの低い熱伝導率も半導体装置の大電流化に伴う発熱や高温動作の課題となっている。
さらに、下地材料の特性は低損失な半導体装置を実現するための電気特性上の課題も引き起こしている。例えば、高耐圧、低損失な半導体装置を実現するためにはチャネル層での低損失化に加えて、チャネル層以外での損失を低減する必要がある。例えば、半導体装置を構成するコンタクト領域の低損失化が要求されており、さらに、縦型半導体装置では下地材料や、下地材料とチャネル層との間の層の低損失化が要求されている。
In addition, the low thermal conductivity of gallium oxide and sapphire is also a problem of heat generation and high-temperature operation accompanying the increase in current of semiconductor devices.
Furthermore, the characteristics of the base material also cause problems in electrical characteristics for realizing a low-loss semiconductor device. For example, in order to realize a semiconductor device having a high breakdown voltage and a low loss, it is necessary to reduce the loss other than the channel layer in addition to the reduction of the loss in the channel layer. For example, the contact region constituting the semiconductor device is required to have a low loss, and the vertical semiconductor device is also required to reduce the loss of the base material and the layer between the base material and the channel layer.
加えて、携帯機器等の発展に伴い、情報処理端末の単位体積あたり処理能力向上を背景として、半導体装置の小型化が要求されており、異なる機能を有する半導体装置を複合化して半導体装置の個数を低減する市場要求もある。ここでは、産業応用が圧倒的に進んでいるＳｉを用いた半導体装置、又は基板との複合化が強く求められている。これまでに結晶成長技術の実証されている酸化ガリウムおよびサファイア基板のいずれを用いた場合であっても、この複合化を実現するには下地材料等の張り替えが必要であり、実現困難であった。 In addition, with the development of mobile devices, etc., there is a demand for downsizing of semiconductor devices against the background of improving the processing capacity per unit volume of information processing terminals. The number of semiconductor devices by combining semiconductor devices having different functions There are also market demands to reduce Here, there is a strong demand for compounding with a semiconductor device or substrate using Si, for which industrial applications are overwhelmingly advanced. Regardless of whether gallium oxide or sapphire substrate, which has been proven as a crystal growth technology, is used, it is difficult to realize this combination because it is necessary to replace the base material. .
ところで、ＩｎＡｌＧａＯ系半導体の重要な応用分野として、ＧａＮ、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ等の窒化物半導体の下地材料応用も重要である。窒化物半導体はＬＥＤ、レーザ等の受発光分野で産業応用されているが、もっとも一般的なサファイア基板を下地材料として用いたときには導電層であるｎ層による電圧降下・発熱損失・電流分布の不均一等が問題になるとともに、サファイア基板が絶縁であるために両極性の電極を同じＩｎＡｌＧａＮ半導体上に形成しなければならないことに起因する電流密度の限界等が問題となっている。ＬＥＤ素子とＳｉ半導体装置との複合化が困難という課題もある。Ｓｉ｛１１１｝面上での窒化物半導体の成膜技術は緩衝層等の工夫により注目されているが、産業応用上、最も普及しているＳｉ｛１００｝面上での窒化物半導体の成膜技術は進展しておらず、産業応用はいまだ困難である。そのため、ＩｎＡｌＧａＯ系半導体については、放熱性および耐圧性に優れたものが待ち望まれていた。 By the way, as an important application field of InAlGaO-based semiconductors, it is also important to apply a base material of a nitride semiconductor such as GaN, AlN, InN, AlGaN, InGaN, or InAlGaN. Nitride semiconductors are industrially applied in the light receiving and emitting fields such as LEDs and lasers. However, when the most common sapphire substrate is used as the base material, the voltage drop, heat loss, and current distribution caused by the n layer, which is a conductive layer, are reduced. In addition to problems such as uniformity, the limit of the current density due to the fact that bipolar electrodes must be formed on the same InAlGaN semiconductor due to the insulating sapphire substrate. There is also a problem that it is difficult to combine the LED element and the Si semiconductor device. Nitride semiconductor film formation technology on the Si {111} surface has been attracting attention by devising a buffer layer or the like, but the formation of nitride semiconductors on the Si {100} surface, which is most widely used in industrial applications, has been attracting attention. Membrane technology has not progressed and industrial application is still difficult. For this reason, an InAlGaO-based semiconductor that has excellent heat dissipation and pressure resistance has been awaited.
また、特許文献３には、α−Ａｌ２Ｏ３基板上に形成されたα−（ＡｌｘＧａ１−ｘ）２Ｏ３単結晶薄膜が記載されており、イオン注入によって、多種多様なドーパントを含有させて半導体装置を製造することが記載されている。しかしながら、α−Ａｌ２Ｏ３基板が熱伝導に悪影響を与えるため、放熱性に課題があった。また、特許文献３では、イオン注入後に８００℃以上の温度で３０分以上の条件にてアニール処理を薄膜に施さなければならず、そもそも、薄膜の結晶構造が壊れるなどの問題があり、とても半導体装置に用いることができるものではなかった。 Patent Document 3 describes an α- (Al x Ga 1-x ) 2 O 3 single crystal thin film formed on an α-Al 2 O 3 substrate, and various dopants can be formed by ion implantation. It is described that a semiconductor device is manufactured by containing. However, since the α-Al 2 O 3 substrate adversely affects heat conduction, there is a problem in heat dissipation. Further, in Patent Document 3, annealing must be performed on a thin film at a temperature of 800 ° C. or higher after ion implantation for 30 minutes or longer. In the first place, there is a problem that the crystal structure of the thin film is broken, which is very semiconductor. It could not be used for the device.
また、非特許文献２によるとＭＩＴのＴｏｍａｓ Ｐａｌａｃｉｏｓらは、Ｓｉ｛１１１｝上に成長したＡｌＧａＮ／ＧａＮ膜をＳｉ｛１１１｝基板から剥離し、ＡｌＧａＮ／ＧａＮ薄膜をＳｉ｛１００｝基板へ貼り付け、ＳｉデバイスとＧａＮデバイスの集積を図っている。しかしながら、基板全面に綺麗に剥離することが困難であり、また、耐圧性などの半導体特性に課題があった。 According to Non-Patent Document 2, MIT Thomas Palacios et al. Peel off the AlGaN / GaN film grown on Si {111} from the Si {111} substrate and paste the AlGaN / GaN thin film on the Si {100} substrate. , Si devices and GaN devices are integrated. However, it is difficult to cleanly peel off the entire surface of the substrate, and there are problems in semiconductor characteristics such as pressure resistance.
本発明は、半導体装置、特に縦型の素子に有用な導電性積層構造体や結晶性酸化物半導体膜を工業的有利に製造できる方法を提供することを目的とする。 An object of the present invention is to provide a method capable of industrially advantageously producing a conductive laminated structure or a crystalline oxide semiconductor film useful for a semiconductor device, particularly a vertical element.
本発明者らは、上記目的を達成すべく鋭意検討した結果、絶縁体基板上に、コランダム構造を有する結晶性酸化物半導体を主成分とする結晶性酸化物半導体膜を積層した後、前記結晶性酸化物半導体膜に、導電性接着剤を介して、導電性基板を貼り付け、ついで、前記絶縁体基板を除去することにより、コランダム構造を有する結晶性酸化物半導体であっても、縦型半導体装置に有用な導電性積層構造体を容易に製造できることを知見し、上記した従来の課題を一挙に解決できることを見出した。 As a result of diligent studies to achieve the above object, the present inventors have laminated a crystalline oxide semiconductor film mainly composed of a crystalline oxide semiconductor having a corundum structure on an insulator substrate, and then the crystal Even if it is a crystalline oxide semiconductor having a corundum structure by attaching a conductive substrate to the conductive oxide semiconductor film via a conductive adhesive and then removing the insulator substrate, The present inventors have found that a conductive laminated structure useful for a semiconductor device can be easily manufactured, and found that the conventional problems described above can be solved at once.
本発明の方法によれば、半導体装置、特に縦型の素子に有用な導電性積層構造体や結晶性酸化物半導体膜を工業的有利に製造できる。 According to the method of the present invention, a conductive laminated structure or a crystalline oxide semiconductor film useful for a semiconductor device, particularly a vertical element, can be produced industrially advantageously.
本発明の製造方法は、（１）絶縁体基板上に、コランダム構造を有する結晶性酸化物半導体を主成分とする結晶性酸化物半導体膜を積層した後、（２）前記結晶性酸化物半導体膜に、導電性接着剤を介して、導電性基板を貼り付け、ついで、（３）前記絶縁体基板を除去することを特徴とする。 The manufacturing method of the present invention includes (1) laminating a crystalline oxide semiconductor film mainly composed of a crystalline oxide semiconductor having a corundum structure on an insulator substrate, and (2) the crystalline oxide semiconductor. A conductive substrate is attached to the film via a conductive adhesive, and (3) the insulator substrate is removed.
工程（１）では、絶縁体基板上に、そのまま又は他の層を介して、インジウム、アルミニウムおよびガリウムから選ばれる１種または２種以上の元素を含有する結晶性酸化物半導体を主成分として含む結晶性酸化物半導体膜を積層する。工程（１）によって、例えば図１に示すような結晶性積層構造体を得ることができる。図１に示される結晶性積層構造体１０は、絶縁体基板９上に結晶性酸化物半導体膜１が積層されている。本発明では、工程（１）で得られた結晶性酸化物半導体膜を、半導体層として用いることができる。以下、工程（１）につき、説明する。 In the step (1), a crystalline oxide semiconductor containing one or more elements selected from indium, aluminum, and gallium is included as a main component on an insulator substrate as it is or via another layer. A crystalline oxide semiconductor film is stacked. By the step (1), for example, a crystalline laminated structure as shown in FIG. 1 can be obtained. In the crystalline laminated structure 10 shown in FIG. 1, the crystalline oxide semiconductor film 1 is laminated on an insulator substrate 9. In the present invention, the crystalline oxide semiconductor film obtained in the step (1) can be used as a semiconductor layer. Hereinafter, step (1) will be described.
＜絶縁体基板＞
絶縁体基板は、上記の結晶性酸化物半導体膜の支持体となるものであれば特に限定されない。本発明においては、前記絶縁体基板が、コランダム構造を有する結晶物を主成分として含む基板であるのが好ましい。コランダム構造を有する結晶物を主成分として含む基板は、基板中の組成比で、コランダム構造を有する結晶物を５０％以上含むものであれば、特に限定されないが、本発明においては、７０％以上含むものであるのが好ましく、９０％以上であるのがより好ましい。コランダム構造を有する結晶を主成分とする基板としては、例えば、サファイア基板などが挙げられる。絶縁体基板の厚さは、本発明においては特に限定されないが、好ましくは、５０〜２０００μｍであり、より好ましくは２００〜８００μｍである。
<Insulator substrate>
The insulator substrate is not particularly limited as long as it serves as a support for the crystalline oxide semiconductor film. In the present invention, the insulator substrate is preferably a substrate containing a crystal having a corundum structure as a main component. The substrate containing a crystal having a corundum structure as a main component is not particularly limited as long as the composition ratio in the substrate includes 50% or more of the crystal having a corundum structure, but in the present invention, 70% or more. It is preferable that it is contained, and more preferably 90% or more. Examples of the substrate mainly composed of a crystal having a corundum structure include a sapphire substrate. Although the thickness of an insulator substrate is not specifically limited in this invention, Preferably, it is 50-2000 micrometers, More preferably, it is 200-800 micrometers.
前記絶縁体基板が、表面に金属膜を有する基板である場合には、前記金属膜は、基板表面の一部または全部に設けられていてもよく、メッシュ状やドット状の金属膜が設けられていてもよい。また、前記金属膜の厚さは、特に限定されないが、好ましくは、１０〜１０００ｎｍであり、より好ましくは１０〜５００ｎｍである。前記金属膜の構成材料としては、例えば、白金（Ｐｔ）、金（Ａｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、クロム（Ｃｒ）、銅（Ｃｕ）、鉄（Ｆｅ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、マンガン（Ｍｎ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）もしくはハフニウム（Ｈｆ）等の金属またはこれらの合金などが挙げられる。なお、前記金属は、一軸に配向しているのが好ましい。一軸に配向している金属は、膜厚方向または膜面内方向などの一定の方向に単一の結晶方位をもつ金属であればそれでよく、一軸に優先配向している金属も含む。本発明においては、膜厚方向に一軸に配向しているのが好ましい。配向については、一軸に配向しているのか否かをＸ線回折法により確認することができる。例えば、一軸に配向している結晶面に由来するピークとその他の結晶面に由来するピークとの積分強度比と、ランダムに配向した同一結晶粉末の一軸に配向している結晶面に由来するピークとその他の結晶面に由来するピークとの積分強度比と比較して、大きい場合（好ましくは倍以上大きい場合、より好ましくは一桁以上大きい場合）に、一軸に配向していると判断することができる。 When the insulator substrate is a substrate having a metal film on its surface, the metal film may be provided on a part or all of the substrate surface, and a mesh-like or dot-like metal film is provided. It may be. Moreover, the thickness of the metal film is not particularly limited, but is preferably 10 to 1000 nm, and more preferably 10 to 500 nm. Examples of the constituent material of the metal film include platinum (Pt), gold (Au), palladium (Pd), silver (Ag), chromium (Cr), copper (Cu), iron (Fe), and tungsten (W). , Titanium (Ti), tantalum (Ta), niobium (Nb), manganese (Mn), molybdenum (Mo), metal such as aluminum (Al) or hafnium (Hf), or alloys thereof. Note that the metal is preferably uniaxially oriented. The uniaxially oriented metal may be any metal that has a single crystal orientation in a certain direction such as the film thickness direction or the in-plane direction, and includes metals that are preferentially uniaxially oriented. In the present invention, the film is preferably uniaxially oriented in the film thickness direction. As for the orientation, it can be confirmed by X-ray diffraction method whether or not the orientation is uniaxial. For example, an integrated intensity ratio between a peak derived from a uniaxially oriented crystal plane and a peak derived from another crystal plane, and a peak derived from a uniaxially oriented crystal plane of the same crystal powder that is randomly oriented If the ratio is larger (preferably more than double, more preferably more than an order of magnitude) compared to the integrated intensity ratio between the peak and the peak derived from other crystal planes, it should be determined as being uniaxially oriented. Can do.
＜結晶性酸化物半導体膜＞
前記結晶性酸化物半導体膜は、コランダム構造を有する結晶性酸化物半導体を主成分として含んでいれば特に限定されないが、本発明においては、インジウム、アルミニウムおよびガリウムから選ばれる１種または２種以上の元素を含有する結晶性酸化物半導体を主成分として含むのが、放熱性および耐圧性の更なる向上の観点から好ましい。なお、本発明において、「主成分」とは、原子比で、全体に対し、好ましくは５０％以上、より好ましくは７０％以上、更に好ましくは９０％以上含まれることを意味し、１００％であってもよいことを意味する。前記結晶性酸化物半導体膜は、単結晶膜であってもよく、多結晶膜であってもよいが、本発明においては、前記結晶性酸化物半導体膜が、多結晶が含まれていてもよい単結晶膜であるのが好ましく、単結晶を主成分とする単結晶膜であるのがより好ましい。
<Crystalline oxide semiconductor film>
The crystalline oxide semiconductor film is not particularly limited as long as it contains a crystalline oxide semiconductor having a corundum structure as a main component, but in the present invention, one or more selected from indium, aluminum, and gallium are used. It is preferable to contain a crystalline oxide semiconductor containing any of these elements as a main component from the viewpoint of further improving heat dissipation and pressure resistance. In the present invention, the “main component” means an atomic ratio of preferably 50% or more, more preferably 70% or more, and still more preferably 90% or more based on the whole, and 100% It means that there may be. The crystalline oxide semiconductor film may be a single crystal film or a polycrystalline film. However, in the present invention, the crystalline oxide semiconductor film may include a polycrystal. A good single crystal film is preferable, and a single crystal film containing a single crystal as a main component is more preferable.
前記コランダム構造を有する結晶性酸化物半導体としては、例えば、Ａｌ、Ｇａ、Ｉｎ、Ｆｅ、Ｃｒ、Ｖ、Ｔｉ、Ｒｈ、ＮｉおよびＣｏ等から選ばれる１種または２種以上の金属を含む金属酸化物半導体などが挙げられる。本発明においては、前記コランダム構造を有する結晶性酸化物半導体が少なくともインジウムまたは／およびガリウムを含んでいるのが好ましく、少なくともガリウムを含んでいるのがより好ましい。なお、前記金属酸化物半導体には、本発明の目的を阻害しない限り、インジウムおよびガリウム以外の金属およびその金属酸化物などが含まれていてもよい。前記金属およびその金属酸化物としては、例えば、Ａｌ、Ｆｅ、Ｃｒ、Ｖ、Ｔｉ、Ｒｈ、ＮｉおよびＣｏ等から選ばれる１種または２種以上の金属およびその金属酸化物などが挙げられる。 Examples of the crystalline oxide semiconductor having the corundum structure include a metal oxide containing one or more metals selected from Al, Ga, In, Fe, Cr, V, Ti, Rh, Ni, Co, and the like. Examples include physical semiconductors. In the present invention, the crystalline oxide semiconductor having the corundum structure preferably contains at least indium and / or gallium, and more preferably contains at least gallium. The metal oxide semiconductor may contain a metal other than indium and gallium and a metal oxide thereof as long as the object of the present invention is not impaired. Examples of the metal and metal oxide thereof include one or more metals selected from Al, Fe, Cr, V, Ti, Rh, Ni, Co, and the like, and metal oxides thereof.
また、本発明においては、前記結晶性酸化物半導体が、α型ＩｎＸＡｌＹＧａＺＯ３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５〜２．５であり、０＜Ｘ又は０＜Ｚである。）であるのが好ましい。前記結晶性酸化物半導体がα型ＩｎＸＡｌＹＧａＺＯ３である場合の好ましい組成は、本発明の目的を阻害しない限り、特に限定されないが、前記結晶性酸化物半導体膜に含まれる金属元素中のガリウム、インジウムおよびアルミニウムの合計の原子比が０．５以上であることが好ましく、０．８以上であることがより好ましい。また、前記結晶性酸化物半導体がガリウムを含む場合の好ましい組成は、前記結晶性酸化物半導体膜に含まれる金属元素中のガリウムの原子比が０．５以上であることが好ましく、０．８以上であるのがより好ましい。また、結晶性酸化物半導体膜の厚さは、特に限定されず、１μｍ以下であってもよいし、１μｍ以上であってもよいが、好ましくは、約５０ｎｍ〜５ｍｍであり、より好ましくは、０．１μｍ〜１００μｍである。 In the present invention, the crystalline oxide semiconductor may be α-type In X Al Y Ga Z O 3 (0 ≦ X ≦ 2, 0 ≦ Y ≦ 2, 0 ≦ Z ≦ 2, X + Y + Z = 1.5 to 2.5, preferably 0 <X or 0 <Z). The preferred composition in the case where the crystalline oxide semiconductor is α-type In X Al Y Ga Z O 3 is not particularly limited as long as the object of the present invention is not impaired, but the metal contained in the crystalline oxide semiconductor film The total atomic ratio of gallium, indium and aluminum in the element is preferably 0.5 or more, and more preferably 0.8 or more. The preferable composition in the case where the crystalline oxide semiconductor contains gallium is such that the atomic ratio of gallium in the metal element contained in the crystalline oxide semiconductor film is preferably 0.5 or more, and 0.8 The above is more preferable. In addition, the thickness of the crystalline oxide semiconductor film is not particularly limited, and may be 1 μm or less, or 1 μm or more, preferably about 50 nm to 5 mm, more preferably 0.1 μm to 100 μm.
前記結晶性酸化物半導体膜中には、ドーパントが含まれていてもよい。前記ドーパントは、本発明の目的を阻害しない限り、特に限定されない。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のｎ型ドーパントまたはｐ型ドーパントなどが挙げられる。ドーパントの濃度は、通常、約１×１０１６／ｃｍ３〜１×１０２２／ｃｍ３であってよいし、また、ドーパントの濃度を例えば約１×１０１７／ｃｍ３以下の低濃度にして、例えばｎ型ドーパントの場合には、ｎ−型半導体等とすることができる。また、さらに、本発明によれば、ドーパントを約１×１０１９／ｃｍ３以上の高濃度で含有させて、例えばｎ型ドーパントの場合にはｎ＋型半導体等とすることもできる。本発明においては、ｎ型ドーパントが、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブであるのが好ましく、ｎ−型半導体層を形成する場合、前記結晶性酸化物半導体膜中のゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブの濃度を、約１×１０１３〜１×１０１７／ｃｍ３にすることが好ましく、約１×１０１５〜１×１０１７／ｃｍ３にすることがより好ましい。また、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブをｎ型ドーパントとしてｎ＋型半導体層を形成する場合には、前記結晶性酸化物半導体中のゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブの濃度を、約１×１０１９／ｃｍ３〜１×１０２１／ｃｍ３にすることが好ましく、約１×１０１９／ｃｍ３〜１×１０２０／ｃｍ３にすることがより好ましい。以上のようにして、前記結晶性酸化物半導体膜に、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブを含ませることで、Ｓｎをドーパントとして用いたときよりも、電気特性に優れた結晶性酸化物半導体膜とすることができる。 The crystalline oxide semiconductor film may contain a dopant. The dopant is not particularly limited as long as the object of the present invention is not impaired. Examples of the dopant include n-type dopants or p-type dopants such as tin, germanium, silicon, titanium, zirconium, vanadium or niobium. The concentration of the dopant may usually be about 1 × 10 16 / cm 3 to 1 × 10 22 / cm 3 , and the concentration of the dopant is set to a low concentration of about 1 × 10 17 / cm 3 or less, for example. For example, in the case of an n-type dopant, it can be an n-type semiconductor or the like. Furthermore, according to the present invention, the dopant can be contained at a high concentration of about 1 × 10 19 / cm 3 or more, for example, in the case of an n-type dopant, an n + -type semiconductor or the like can be obtained. In the present invention, the n-type dopant is preferably germanium, silicon, titanium, zirconium, vanadium or niobium. When forming an n-type semiconductor layer, germanium, silicon, The concentration of titanium, zirconium, vanadium or niobium is preferably about 1 × 10 13 to 1 × 10 17 / cm 3, and more preferably about 1 × 10 15 to 1 × 10 17 / cm 3 . In the case where an n + type semiconductor layer is formed using germanium, silicon, titanium, zirconium, vanadium or niobium as an n-type dopant, the concentration of germanium, silicon, titanium, zirconium, vanadium or niobium in the crystalline oxide semiconductor Is preferably about 1 × 10 19 / cm 3 to 1 × 10 21 / cm 3, and more preferably about 1 × 10 19 / cm 3 to 1 × 10 20 / cm 3 . As described above, by including germanium, silicon, titanium, zirconium, vanadium or niobium in the crystalline oxide semiconductor film, the crystalline oxide has better electrical characteristics than when Sn is used as a dopant. A semiconductor film can be obtained.
前記結晶性酸化物半導体膜は、絶縁体基板上に直接形成してもよく、別の層を介して形成してもよい。別の層としては、別の組成のコランダム構造結晶薄膜、コランダム構造以外の結晶薄膜、又はアモルファス薄膜などが挙げられる。構造としては、単層構造であってもよく、複数層構造であってもよい。また、同一の層内に２相以上の結晶相が混じっていてもよい。複数層構造の場合、結晶性酸化物半導体膜は、例えば、絶縁性薄膜と導電性薄膜が積層されて構成されるが、本発明においては、これに限定されるものではない。なお、絶縁性薄膜と導電性薄膜とが積層されて複数層構造が構成される場合、絶縁性薄膜と導電性薄膜の組成は、同じであっても互いに異なっていてもよい。絶縁性薄膜と導電性薄膜の厚さの比は、特に限定されないが、例えば、（導電性薄膜の厚さ）／（絶縁性薄膜の厚さ）の比が０．００１〜１００であるのが好ましく、０．１〜５がさらに好ましい。このさらに好ましい比は、具体的には例えば、０．１、０．２、０．３、０．４、０．５、０．６、０．７、０．８、０．９、１、１．１、１．２、１．３、１．４、１．５、１．６、１．７、１．８、１．９、２，３、４、５であり、ここで例示した数値の何れか２つの間の範囲内であってもよい。 The crystalline oxide semiconductor film may be formed directly on the insulator substrate or may be formed through another layer. As another layer, a corundum structure crystal thin film having a different composition, a crystal thin film other than the corundum structure, an amorphous thin film, or the like can be given. The structure may be a single layer structure or a multi-layer structure. Two or more crystal phases may be mixed in the same layer. In the case of a multi-layer structure, the crystalline oxide semiconductor film is configured by laminating an insulating thin film and a conductive thin film, for example, but is not limited to this in the present invention. In addition, when an insulating thin film and an electroconductive thin film are laminated | stacked and a multiple layer structure is comprised, the composition of an insulating thin film and an electroconductive thin film may be the same, or may mutually differ. The ratio of the thickness of the insulating thin film to the conductive thin film is not particularly limited. For example, the ratio of (thickness of the conductive thin film) / (thickness of the insulating thin film) is 0.001 to 100. Preferably, 0.1-5 is more preferable. This more preferable ratio is specifically, for example, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1, 1.1, 1.2, 1.3, 1.4, 1.5, 1.6, 1.7, 1.8, 1.9, 2, 3, 4, 5 and illustrated here It may be within a range between any two of the numerical values.
本発明においては、ミストＣＶＤ法により、前記結晶性酸化物半導体膜を前記絶縁体基板上に形成することができる。原料溶液を微粒子化して生成される原料微粒子をキャリアガスによって成膜室に供給して前記成膜室内に配置された絶縁体基板上に結晶性酸化物半導体膜を形成する。なお、前記結晶性酸化物半導体膜形成の際に、ドーパントを用いて、ドーピング処理を行うことができる。本発明においては、ドーピング処理を、前記原料溶液に異常粒抑制剤を含めて行うのが好ましい。前記原料溶液に異常粒抑制剤を含めてドーピング処理を行うことで、効率よく、工業的有利に表面粗さが０．１μｍ以下の結晶性酸化物半導体膜を備える結晶性積層構造体を製造することができる。ドーピング量は、本発明の目的を阻害しない限り、特に限定されないが、原料溶液中、モル比で、０．０１〜１０％であるのが好ましく、０．１〜５％であるのがより好ましい。 In the present invention, the crystalline oxide semiconductor film can be formed on the insulator substrate by mist CVD. The raw material fine particles generated by making the raw material solution into fine particles are supplied to the film formation chamber by a carrier gas to form a crystalline oxide semiconductor film over the insulator substrate disposed in the film formation chamber. Note that when the crystalline oxide semiconductor film is formed, doping treatment can be performed using a dopant. In the present invention, the doping treatment is preferably performed by including an abnormal grain inhibitor in the raw material solution. By performing a doping treatment including an abnormal grain inhibitor in the raw material solution, a crystalline stacked structure including a crystalline oxide semiconductor film having a surface roughness of 0.1 μm or less is produced efficiently and industrially advantageously. be able to. The doping amount is not particularly limited as long as the object of the present invention is not hindered, but is preferably 0.01 to 10%, more preferably 0.1 to 5% in terms of molar ratio in the raw material solution. .
異常粒抑制剤は、成膜過程で副生する粒子の発生を抑制する効果を有するものをいい、結晶性酸化物半導体膜の表面粗さを０．１μｍ以下とすることができれば特に限定されないが、本発明においては、Ｂｒ、Ｉ、ＦおよびＣｌから選択される少なくとも１種からなる異常粒抑制剤であるのが好ましい。安定的に膜形成をするために異常粒抑制剤として、ＢｒやＩを薄膜中に導入すると異常粒成長による表面粗さの悪化を抑制することができる。異常粒抑制剤の添加量は、異常粒を抑制できれば特に限定されないが、原料溶液中、体積比で５０％以下であることが好ましく、３０％以下であることがより好ましく、１〜３０％の範囲内であることが最も好ましい。このような好ましい範囲で異常粒抑制剤を使用することにより、異常粒抑制剤として機能させることができるので、結晶性酸化物半導体膜の異常粒の成長を抑制して表面を平滑にすることができる。 An abnormal grain inhibitor refers to an agent that has the effect of suppressing the generation of particles by-produced during the film formation process, and is not particularly limited as long as the surface roughness of the crystalline oxide semiconductor film can be 0.1 μm or less. In the present invention, the abnormal grain inhibitor is preferably at least one selected from Br, I, F and Cl. When Br or I is introduced into the thin film as an abnormal grain inhibitor for stable film formation, deterioration of the surface roughness due to abnormal grain growth can be suppressed. The added amount of the abnormal grain inhibitor is not particularly limited as long as abnormal grains can be suppressed, but in the raw material solution, the volume ratio is preferably 50% or less, more preferably 30% or less, and 1 to 30%. Most preferably within the range. By using an abnormal grain inhibitor in such a preferable range, it can function as an abnormal grain inhibitor, and thus the growth of abnormal grains in the crystalline oxide semiconductor film can be suppressed to smooth the surface. it can.
結晶性酸化物半導体膜の形成方法は、本発明の目的を阻害しない限り、特に限定されないが、例えば、ガリウム化合物及び所望によりインジウム化合物またはアルミニウム化合物等を結晶性酸化物半導体膜の組成に合わせて組み合わせた原料化合物を反応させることによって形成可能である。これによって、絶縁体基板上に、絶縁体基板側から結晶性酸化物半導体膜を結晶成長させることができる。ガリウム化合物としては、ガリウム金属を出発材料として成膜直前にガリウム化合物に変化させたものであってもよい。ガリウム化合物としては、例えば、ガリウムの有機金属錯体（例：アセチルアセトナート錯体等）やハロゲン化物（例：フッ化、塩化、臭化又はヨウ化物等）などが挙げられるが、本発明においては、ハロゲン化物（例：フッ化、塩化、臭化又はヨウ化物等）を用いることが好ましい。原料化合物にハロゲン化物を用いてミストＣＶＤで成膜することで、前記結晶性酸化物半導体膜に炭素を実質的に含まないようにすることができる。 The method for forming the crystalline oxide semiconductor film is not particularly limited as long as the object of the present invention is not hindered. For example, a gallium compound and, if desired, an indium compound or an aluminum compound are matched with the composition of the crystalline oxide semiconductor film. It can be formed by reacting the combined raw material compounds. Accordingly, the crystalline oxide semiconductor film can be grown on the insulator substrate from the insulator substrate side. The gallium compound may be a gallium compound that is changed to a gallium compound immediately before film formation using gallium metal as a starting material. Examples of the gallium compound include organometallic complexes of gallium (e.g., acetylacetonate complex) and halides (e.g., fluoride, chloride, bromide, iodide, etc.). In the present invention, It is preferable to use a halide (eg, fluoride, chloride, bromide or iodide). The crystalline oxide semiconductor film can be substantially free of carbon by forming a film by mist CVD using a halide as a raw material compound.
より具体的には、結晶性酸化物半導体膜は、原料化合物が溶解した原料溶液から生成された原料微粒子を成膜室に供給して、前記成膜室内で前記原料化合物を反応させることによって形成することができる。原料溶液の溶媒は、特に限定されないが、水、過酸化水素水または有機溶媒であることが好ましい。本発明においては、通常、ドーパント原料の存在下で、上記原料化合物を反応させる。なお、ドーパント原料は、好ましくは、原料溶液に含められて、原料化合物と共に又は別々に微粒子化される。前記結晶性酸化物半導体膜に含まれる炭素が、ドーパントよりも少なくなり、好ましくは、前記結晶性酸化物半導体膜に炭素を実質的に含まないようにことができる。なお、本発明の結晶性酸化物半導体膜が、ハロゲン（好ましくはＢｒ）を含むのも良好な積層構造体を形成するため好ましい。ドーパント原料としては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブの金属単体又は化合物（例：ハロゲン化物、酸化物等）などが挙げられる。 More specifically, the crystalline oxide semiconductor film is formed by supplying the raw material fine particles generated from the raw material solution in which the raw material compound is dissolved to the film formation chamber and reacting the raw material compound in the film formation chamber. can do. The solvent of the raw material solution is not particularly limited, but is preferably water, hydrogen peroxide solution or an organic solvent. In the present invention, the above raw material compound is usually reacted in the presence of a dopant raw material. The dopant raw material is preferably included in the raw material solution and finely divided together with the raw material compound or separately. Carbon contained in the crystalline oxide semiconductor film is less than that of the dopant, and preferably, the crystalline oxide semiconductor film can be substantially free of carbon. Note that it is preferable that the crystalline oxide semiconductor film of the present invention contain a halogen (preferably Br) in order to form a favorable stacked structure. Examples of the dopant raw material include tin, germanium, silicon, titanium, zirconium, vanadium, or niobium, which are simple metals or compounds (eg, halides, oxides, etc.).
本発明においては、成膜後、アニール処理を行ってもよい。アニール処理の温度は、特に限定されないが、６００℃以下が好ましい。このような好ましい温度でアニール処理を行うことにより、より好適に前記結晶性酸化物半導体膜のキャリア濃度を調節することができる。アニール処理の処理時間は、本発明の目的を阻害しない限り、特に限定されないが、１０秒〜１０時間であるのが好ましく、１０秒〜１時間であるのがより好ましい。 In the present invention, annealing may be performed after film formation. The annealing temperature is not particularly limited, but is preferably 600 ° C. or lower. By performing the annealing treatment at such a preferable temperature, the carrier concentration of the crystalline oxide semiconductor film can be adjusted more suitably. The treatment time of the annealing treatment is not particularly limited as long as the object of the present invention is not impaired, but is preferably 10 seconds to 10 hours, and more preferably 10 seconds to 1 hour.
工程（２）では、導電性接着剤を介して、工程（１）で得られた前記結晶性酸化物半導体膜と、導電性基板とを貼り合わせる。工程（２）によって、例えば、図２に示すような貼合せ積層構造体を得ることができる。図２に示される貼合せ積層構造体は、前記結晶性積層構造体１０と導電性基板とが導電性接着剤を介して貼り合せられており、絶縁体基板９上に、半導体層１、導電性接着層２および導電性基板３が形成されている。 In the step (2), the crystalline oxide semiconductor film obtained in the step (1) and a conductive substrate are bonded to each other through a conductive adhesive. By the step (2), for example, a laminated laminate structure as shown in FIG. 2 can be obtained. In the bonded laminated structure shown in FIG. 2, the crystalline laminated structure 10 and the conductive substrate are bonded to each other through a conductive adhesive, and the semiconductor layer 1 and the conductive layer are formed on the insulator substrate 9. A conductive adhesive layer 2 and a conductive substrate 3 are formed.
導電性接着剤は、前記結晶性酸化物半導体膜と前記導電性基板との間に導電性接着層を形成することができるものであれば、特に限定されない。前記導電性接着剤としては、例えば、例えば、Ａｌ、Ａｕ、Ｐｔ、Ａｇ、Ｔｉ、Ｎｉ、Ｂｉ、Ｃｕ、Ｇａ、Ｉｎ、Ｐｂ、ＳｎおよびＺｎから選択された少なくとも一種を含む金属や共晶材（例えば、Ａｕ−Ｓｎ等）、カーボンペーストまたは鑞材などが挙げられる。なお、前記導電性接着剤は、ペースト状でなくてもよく、シート状等であってもよい。本発明においては、前記導電性接着剤が、金属を主成分として含むのが好ましく、該金属が、金、銀、白金、チタンおよびニッケルから選ばれる１種または２種以上の金属であるのがより好ましい。
本発明においては、前記導電性接着剤を用いることにより、導電性接着層が形成される。前記導電性接着層は、単層であってもよいし、多層であってもよいが、本発明においては、２層以上の多層であるのが好ましい。前記導電性接着層が２層以上の多層である場合には、前記導電性接着剤は通常２種以上用いられる。また、前記導電性接着層は、通常、非晶性であるが、結晶などの副成分が含まれていてもよい。また、前記導電性接着層の厚みは、本発明の目的を阻害しない限り、特に限定されないが、１０ｎｍ〜２００μｍであるのが好ましく、３０ｎｍ〜５０μｍであるのがより好ましい。
The conductive adhesive is not particularly limited as long as it can form a conductive adhesive layer between the crystalline oxide semiconductor film and the conductive substrate. Examples of the conductive adhesive include, for example, metals and eutectic materials containing at least one selected from Al, Au, Pt, Ag, Ti, Ni, Bi, Cu, Ga, In, Pb, Sn, and Zn. (For example, Au-Sn etc.), carbon paste or brazing material. The conductive adhesive may not be in the form of a paste, but may be in the form of a sheet. In the present invention, the conductive adhesive preferably contains a metal as a main component, and the metal is one or more metals selected from gold, silver, platinum, titanium and nickel. More preferred.
In the present invention, a conductive adhesive layer is formed by using the conductive adhesive. The conductive adhesive layer may be a single layer or a multilayer, but in the present invention, it is preferably a multilayer of two or more layers. When the conductive adhesive layer is a multilayer of two or more layers, two or more kinds of the conductive adhesives are usually used. In addition, the conductive adhesive layer is usually amorphous, but may contain subcomponents such as crystals. The thickness of the conductive adhesive layer is not particularly limited as long as it does not hinder the object of the present invention, but is preferably 10 nm to 200 μm, and more preferably 30 nm to 50 μm.
前記導電性基板は、導電性を有しており、少なくとも導電性接着層を介して、前記結晶性酸化物半導体膜を支持できるものであれば特に限定されないが、本発明においては、前記導電性基板が、前記結晶性酸化物半導体と熱膨張係数が異なる導電性材料（導電性基板材料）を主成分として含んでいるのが好ましい。前記導電性基板材料は、半導体または導体であって、前記結晶性酸化物半導体と熱膨張係数が異なるものであるのが好ましく、本発明においては、前記導電性基板材料が、前記結晶性酸化物半導体と熱膨張係数が１．２倍以上異なるものであるのが好ましく、１．５倍以上異なるものであるのがより好ましく、２倍以上異なるものであるのが最も好ましい。本発明においては、前記導電性基板材料の熱膨張係数が、前記結晶性酸化物半導体の熱膨張係数よりも高くてもよいし、低くてもよい。なお、本発明において、「熱膨張係数」は、ＪＩＳ Ｚ ２２８５に従って測定される。 The conductive substrate is not particularly limited as long as it has conductivity and can support the crystalline oxide semiconductor film through at least a conductive adhesive layer. In the present invention, the conductive substrate is not limited. The substrate preferably contains a conductive material (conductive substrate material) having a thermal expansion coefficient different from that of the crystalline oxide semiconductor as a main component. The conductive substrate material is preferably a semiconductor or a conductor and has a coefficient of thermal expansion different from that of the crystalline oxide semiconductor. In the present invention, the conductive substrate material is the crystalline oxide. The thermal expansion coefficient is preferably 1.2 times or more different from that of the semiconductor, more preferably 1.5 times or more, and most preferably 2 times or more. In the present invention, the thermal expansion coefficient of the conductive substrate material may be higher or lower than the thermal expansion coefficient of the crystalline oxide semiconductor. In the present invention, the “thermal expansion coefficient” is measured according to JIS Z 2285.
本発明においては、前記導電性基板が、熱伝導性の高い導電性基板であるのが好ましい。熱伝導性の高い導電性基板を用いることにより、放熱性をさらに向上させることができ、耐圧性や放熱性に優れた縦型デバイスとすることができる。前記導電性基板は、少なくとも導電性接着層を介して、前記結晶性酸化物半導体膜を支持する。前記導電性基板の主成分としては、例えば、半導体や導電体などが挙げられる。前記半導体としては、例えば、Ｓｉ、ＳｉＧｅ、ＳｉＣなどのシリコン系半導体、ＧａＡｓ、ＧａＮ、ＧａＰなどのガリウム系半導体、ＩｎＰ、ＩｎＡｓなどのインジウム系半導体などが挙げられる。本発明においては、前記導電性基板が、シリコン系半導体またはガリウム系半導体を主成分として含むのが好ましく、Ｓｉを含有するシリコン系半導体を主成分として含むのがより好ましく、Ｓｉ単結晶基板であるのが最も好ましい。また、前記導電体としては、例えば、金属（例えば、アルミニウム、ニッケル、クロム、ニクロム、銅、金、銀、白金、ロジウム、インジウム）もしくは導電性金属酸化物（例えば、ＩＴＯ（ＩｎＳｎＯ化合物）やＦＴＯ（フッ素などがドープされた酸化スズ）、酸化亜鉛等）、ケイ素（Ｓｉ）、導電性カーボン等の基板などが挙げられる。なお、前記導電性基板は、前記導電性接着剤と同じ成分で構成されていてもよい。
また、本発明においては、前記導電性基板が、半導体層または導電体層等の導電性の層を形成する。前記導電性基板の厚みは、本発明の目的を阻害しない限り、特に限定されないが、０．１μｍ〜５０００μｍであるのが好ましく、１０μｍ〜２０００μｍであるのがより好ましく、５０〜１０００μｍであるのが最も好ましい。
なお、本発明においては、工程（２）または（３）の後、研削や研磨等の公知の手段を用いて、前記導電性基板の厚みを制御することもできる。
In the present invention, the conductive substrate is preferably a conductive substrate having high thermal conductivity. By using a conductive substrate with high thermal conductivity, heat dissipation can be further improved, and a vertical device having excellent pressure resistance and heat dissipation can be obtained. The conductive substrate supports the crystalline oxide semiconductor film through at least a conductive adhesive layer. Examples of the main component of the conductive substrate include a semiconductor and a conductor. Examples of the semiconductor include silicon-based semiconductors such as Si, SiGe, and SiC, gallium-based semiconductors such as GaAs, GaN, and GaP, and indium-based semiconductors such as InP and InAs. In the present invention, the conductive substrate preferably includes a silicon-based semiconductor or a gallium-based semiconductor as a main component, more preferably includes a silicon-based semiconductor containing Si as a main component, and is a Si single crystal substrate. Is most preferred. Examples of the conductor include metal (for example, aluminum, nickel, chromium, nichrome, copper, gold, silver, platinum, rhodium, indium) or conductive metal oxide (for example, ITO (InSnO compound) or FTO). (Tin oxide doped with fluorine or the like), zinc oxide or the like), silicon (Si), conductive carbon or the like. The conductive substrate may be composed of the same components as the conductive adhesive.
In the present invention, the conductive substrate forms a conductive layer such as a semiconductor layer or a conductor layer. The thickness of the conductive substrate is not particularly limited as long as the object of the present invention is not impaired, but is preferably 0.1 μm to 5000 μm, more preferably 10 μm to 2000 μm, and more preferably 50 to 1000 μm. Most preferred.
In the present invention, after the step (2) or (3), the thickness of the conductive substrate can be controlled using a known means such as grinding or polishing.
工程（３）では、前記絶縁体基板を前記結晶性酸化物半導体膜から剥離する。剥離手段は、本発明の目的を阻害しない限り、特に限定されず、公知の手段であってもよい。剥離手段としては、例えば、機械的衝撃を加えて剥離する手段、熱を加えて熱応力を利用して剥離する手段、超音波等の振動を加えて剥離する手段、エッチングして剥離する手段、研削して除去する手段、スマートカット法等のイオン注入を行った後、熱処理をすることにより剥離する手段、レーザリフトオフ法により剥離する手段などが挙げられるが、本発明においては、レーザリフトオフ法が好ましい。レーザリフトオフ法を採用する場合には、波長が、２００ｎｍ以上であるのが好ましく、２５５ｎｍ以上であるのがより好ましい。
なお、工程（２）で得られた貼合せ積層構造体の絶縁体基板が、表面に金属膜が形成されている基板である場合には、本工程において、基板部分のみを剥離すればよく、金属膜が半導体層表面に残っていてもよい。金属膜を半導体層表面に残すことで、半導体表面上の電極形成が容易かつ良好なものとなる。
In the step (3), the insulator substrate is peeled from the crystalline oxide semiconductor film. The peeling means is not particularly limited as long as the object of the present invention is not impaired, and may be a known means. As the peeling means, for example, means for peeling by applying a mechanical impact, means for peeling by applying heat and applying thermal stress, means for peeling by applying vibration such as ultrasonic waves, means for peeling by etching, Examples include means for removing by grinding, means for peeling by heat treatment after ion implantation such as smart cut method, means for peeling by laser lift-off method, etc.In the present invention, the laser lift-off method is used. preferable. When employing the laser lift-off method, the wavelength is preferably 200 nm or more, and more preferably 255 nm or more.
In addition, when the insulator substrate of the laminated laminated structure obtained in the step (2) is a substrate having a metal film formed on the surface, in this step, only the substrate portion may be peeled off. A metal film may remain on the surface of the semiconductor layer. By leaving the metal film on the surface of the semiconductor layer, the electrode formation on the semiconductor surface is easy and good.
また、上記と同様にして、基板上に、前記のコランダム構造を有する結晶性酸化物半導体を主成分とする結晶性酸化物半導体膜を積層した後、前記結晶性酸化物半導体と前記基板とを剥離する方法もまた本発明の態様の一つであり、該剥離において、前記導電性接着剤と前記導電性基板とを用いるか、またはレーザを用いて、前記基板を前記結晶性酸化物半導体膜から除去することを特長とする。ここで、前記基板としては、前記絶縁体基板などが好適な例として挙げられる。レーザを用いる除去手段としては、レーザリフトオフ法などが好適な例として挙げられる。なお、本発明においては、導電性接着剤や導電性基板を用いないで剥離する場合には、レーザリフトオフ法におけるレーザの波長が、２００ｎｍ〜３５５ｎｍであるのが好ましく、２５５ｎｍ〜３５５ｎｍであるのがより好ましい。このような剥離方法によれば、従来より剥離が困難であったコランダム構造の結晶性に優れた良質な結晶性酸化物半導体膜を工業的有利に製造することができる。 Further, in the same manner as described above, after a crystalline oxide semiconductor film containing the crystalline oxide semiconductor having the corundum structure as a main component is stacked over the substrate, the crystalline oxide semiconductor and the substrate are stacked. A method of peeling is also one aspect of the present invention. In the peeling, the conductive adhesive and the conductive substrate are used, or a laser is used to remove the substrate from the crystalline oxide semiconductor film. It is characterized by removing from. Here, the said board | substrate etc. are mentioned as a suitable example as said board | substrate. As a removing means using a laser, a laser lift-off method or the like can be cited as a suitable example. In the present invention, when peeling without using a conductive adhesive or a conductive substrate, the laser wavelength in the laser lift-off method is preferably 200 nm to 355 nm, and preferably 255 nm to 355 nm. More preferred. According to such a peeling method, a high-quality crystalline oxide semiconductor film excellent in crystallinity of a corundum structure that has been difficult to peel can be produced industrially advantageously.
本発明においては、工程（３）によって、例えば図３に示すような導電性積層構造体を得ることができる。図３の導電性積層構造体は、半導体層１、導電性接着層２および導電性基板３から形成されている。本発明においては、前記半導体層や前記導電性基板上に、導体層、絶縁体層、半絶縁体層、半導体層（例えば酸化物半導体層や窒化物半導体層等）および緩衝層などから選ばれる１種または２種以上の層がさらに設けられていてもよく、各層は公知のもので形成されていてもよい。各層の形成は、スパッタリング法、真空蒸着法、ＣＶＤ法などの公知の手段を用いて行うことができる。なお、本発明においては、絶縁体基板を剥離せずに工程（２）で得られた貼合せ積層構造体をそのまま半導体装置に用いることができる場合には、工程（３）を省略してもよい。 In the present invention, for example, a conductive laminated structure as shown in FIG. 3 can be obtained by the step (3). The conductive laminated structure in FIG. 3 is formed of a semiconductor layer 1, a conductive adhesive layer 2, and a conductive substrate 3. In the present invention, a conductor layer, an insulator layer, a semi-insulator layer, a semiconductor layer (for example, an oxide semiconductor layer or a nitride semiconductor layer), a buffer layer, or the like is selected on the semiconductor layer or the conductive substrate. One or more layers may be further provided, and each layer may be formed of a known one. Each layer can be formed using a known means such as a sputtering method, a vacuum deposition method, a CVD method, or the like. In the present invention, the step (3) may be omitted when the bonded laminated structure obtained in the step (2) can be used as it is for a semiconductor device without peeling off the insulating substrate. Good.
本発明においては、工程（３）の後、前記結晶性酸化物半導体膜の結晶を再成長させてもよく、また、絶縁体基板とは異なる基板を前記半導体層上に設けてもよい。絶縁体基板とは異なる基板としては、例えば、サファイア基板、Ｓｉ基板、石英基板、窒化アルミニウム基板、窒化ホウ素基板、ＳｉＣ基板、ガラス基板（ホウケイ酸ガラス基板や結晶化ガラス基板も含む）、ＳｉＧｅ基板またはプラスチック基板などが挙げられ、上記絶縁体基板として例示した基板であってもよい。 In the present invention, after the step (3), the crystal of the crystalline oxide semiconductor film may be regrown, or a substrate different from the insulator substrate may be provided on the semiconductor layer. Examples of the substrate different from the insulator substrate include a sapphire substrate, a Si substrate, a quartz substrate, an aluminum nitride substrate, a boron nitride substrate, a SiC substrate, a glass substrate (including a borosilicate glass substrate and a crystallized glass substrate), and a SiGe substrate. Or a plastic substrate etc. are mentioned, The board | substrate illustrated as the said insulator board | substrate may be sufficient.
本発明においては、前記結晶性酸化物半導体膜と前記導電性基板とを貼り合わせる前に、コンタクト層を形成してもよい。例えば、前記の工程（２）において、前記結晶性酸化物半導体膜と前記導電性基板とを貼り合わせる前に、インジウム、アルミニウムおよびガリウムから選ばれる１種または２種以上の元素を含有する導電性酸化物もしくは導電性窒化物または金属を主成分として含む薄膜を、真空蒸着法、スパッタリング法、ＣＶＤ法等の公知の手段を用いて、導電性基板上または結晶性酸化物半導体膜上にコンタクト層を形成することができる。 In the present invention, a contact layer may be formed before bonding the crystalline oxide semiconductor film and the conductive substrate. For example, in the step (2), the conductive material containing one or more elements selected from indium, aluminum, and gallium before the crystalline oxide semiconductor film and the conductive substrate are bonded to each other. A contact layer formed on a conductive substrate or a crystalline oxide semiconductor film by using a known means such as a vacuum deposition method, a sputtering method, a CVD method, or the like by using a thin film containing an oxide, a conductive nitride, or a metal as a main component. Can be formed.
本発明においては、上記のようにして得られた導電性積層構造体を半導体装置に用いることができる。なお、本発明の導電性積層構造体を半導体装置に用いる場合には、本発明の導電性積層構造体をそのまま半導体装置に用いてもよいし、さらに他の層（例えば絶縁体層、半絶縁体層、導体層、半導体層、緩衝層またはその他中間層等）などを形成してもよい。 In the present invention, the conductive laminated structure obtained as described above can be used for a semiconductor device. When the conductive multilayer structure of the present invention is used for a semiconductor device, the conductive multilayer structure of the present invention may be used for a semiconductor device as it is, or another layer (for example, an insulator layer, a semi-insulator). A body layer, a conductor layer, a semiconductor layer, a buffer layer, or other intermediate layers) may be formed.
本発明の導電性積層構造体は、様々な半導体装置に有用であり、とりわけ、パワーデバイスに有用である。また、半導体装置は、電極が半導体層の片面側に形成された横型の素子（横型デバイス）と、半導体層の表裏両面側にそれぞれ電極を有する縦型の素子（縦型デバイス）に分類することができ、本発明においては、前記導電性積層構造体を横型デバイスにも縦型デバイスにも好適に用いることができるが、中でも、縦型デバイスに用いることが好ましい。前記半導体装置としては、例えば、ショットキーバリアダイオード（ＳＢＤ）、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、静電誘導トランジスタ（ＳＩＴ）、接合電界効果トランジスタ（ＪＦＥＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）または発光ダイオードなどが挙げられる。本発明においては、前記半導体装置が、ＳＢＤ、ＭＯＳＦＥＴ、ＳＩＴ、ＪＦＥＴまたはＩＧＢＴであるのが好ましく、ＳＢＤ、ＭＯＳＦＥＴまたはＳＩＴであるのがより好ましい。 The conductive laminated structure of the present invention is useful for various semiconductor devices, and particularly useful for power devices. In addition, the semiconductor device is classified into a horizontal element in which electrodes are formed on one side of a semiconductor layer (horizontal device) and a vertical element (vertical device) having electrodes on both sides of the semiconductor layer. In the present invention, the conductive laminated structure can be suitably used for a horizontal device and a vertical device, but among them, it is preferably used for a vertical device. Examples of the semiconductor device include a Schottky barrier diode (SBD), a metal semiconductor field effect transistor (MESFET), a high electron mobility transistor (HEMT), a metal oxide semiconductor field effect transistor (MOSFET), and an electrostatic induction transistor ( SIT), junction field effect transistor (JFET), insulated gate bipolar transistor (IGBT), or light emitting diode. In the present invention, the semiconductor device is preferably an SBD, MOSFET, SIT, JFET or IGBT, and more preferably an SBD, MOSFET or SIT.
以下、本発明の実施例を説明する。 Examples of the present invention will be described below.
＜実施例１＞
１．積層
（１）ＣＶＤ装置
まず、図４を用いて、本実施例で用いたＣＶＤ装置１９を説明する。ＣＶＤ装置１９は、絶縁体基板等の被成膜試料２０を載置する試料台２１と、キャリアガスを供給するキャリアガス源２２と、キャリアガス源２２から送り出されるキャリアガスの流量を調節するための流量調節弁２３と、原料溶液２４ａが収容されるミスト発生源２４と、水２５ａが入れられる容器２５と、容器２５の底面に取り付けられた超音波振動子２６と、内径４０ｍｍの石英管からなる成膜室２７と、成膜室２７の周辺部に設置されたヒータ２８を備えている。試料台２１は、石英からなり、被成膜試料２０を載置する面が水平面から傾斜している。成膜室２７と試料台２１をどちらも石英で作製することにより、被成膜試料２０上に形成される薄膜内に装置由来の不純物が混入することを抑制している。
<Example 1>
1. Lamination (1) CVD apparatus First, the CVD apparatus 19 used in the present embodiment will be described with reference to FIG. The CVD apparatus 19 adjusts the flow rate of the carrier gas sent from the sample stage 21 on which the film-formed sample 20 such as an insulator substrate is placed, the carrier gas source 22 that supplies the carrier gas, and the carrier gas 22. A flow rate adjusting valve 23, a mist generating source 24 for storing a raw material solution 24a, a container 25 for containing water 25a, an ultrasonic transducer 26 attached to the bottom surface of the container 25, and a quartz tube having an inner diameter of 40 mm. A film forming chamber 27, and a heater 28 installed around the film forming chamber 27. The sample stage 21 is made of quartz, and the surface on which the deposition target sample 20 is placed is inclined from the horizontal plane. Both the film formation chamber 27 and the sample stage 21 are made of quartz, so that impurities derived from the apparatus are prevented from being mixed into the thin film formed on the film formation target sample 20.
（２）原料溶液の作製
臭化ガリウムと酸化ゲルマニウムをガリウムに対するゲルマニウムの原子比が１：０．０１となるように水溶液を調整した。この際、４８％臭化水素酸溶液を体積比で１０％を含有させた。この原料溶液２４ａをミスト発生源２４内に収容した。
(2) Preparation of raw material solution An aqueous solution of gallium bromide and germanium oxide was prepared so that the atomic ratio of germanium to gallium was 1: 0.01. At this time, 10% by volume of the 48% hydrobromic acid solution was contained. This raw material solution 24 a was accommodated in the mist generating source 24.
（３）成膜準備
次に、被成膜試料２０として、１辺が１０ｍｍの正方形で厚さ６００μｍのｃ面サファイア基板を試料台２１上に設置させ、ヒータ２８を作動させて成膜室２７内の温度を５００℃にまで昇温させた。次に、流量調節弁２３を開いてキャリアガス源２２からキャリアガスを成膜室２７内に供給し、成膜室２７の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を５Ｌ／ｍｉｎに調節した。キャリアガスとしては、酸素ガスを用いた。
(3) Film formation preparation Next, as a film formation sample 20, a c-plane sapphire substrate having a side of 10 mm and a thickness of 600 μm is placed on the sample stage 21, and the heater 28 is operated to form the film formation chamber 27. The temperature inside was raised to 500 ° C. Next, the flow rate adjusting valve 23 is opened to supply the carrier gas from the carrier gas source 22 into the film forming chamber 27, and the atmosphere in the film forming chamber 27 is sufficiently replaced with the carrier gas. Adjusted to min. Oxygen gas was used as the carrier gas.
（４）薄膜形成
次に、超音波振動子２６を２．４ＭＨｚで振動させ、その振動を、水２５ａを通じて原料溶液２４ａに伝播させることによって、原料溶液２４ａを微粒子化させて、原料微粒子を生成した。
この原料微粒子が、キャリアガスによって成膜室２７内に導入され、成膜室２７内で反応して、被成膜試料２０の成膜面でのＣＶＤ反応によって被成膜試料２０上に薄膜を形成した。
(4) Formation of thin film Next, the ultrasonic vibrator 26 is vibrated at 2.4 MHz, and the vibration is propagated to the raw material solution 24a through the water 25a, thereby finely forming the raw material solution 24a and generating raw material fine particles. did.
The raw material fine particles are introduced into the film forming chamber 27 by the carrier gas, react in the film forming chamber 27, and form a thin film on the film forming sample 20 by the CVD reaction on the film forming surface of the film forming sample 20. Formed.
＜試験例１＞結晶相の確認
上記（４）で形成した薄膜の相の同定をした。同定は、薄膜用ＸＲＤ回折装置を用いて、１５度から９５度の角度で２θ／ωスキャンを行うことによって行った。測定は、ＣｕＫα線を用いて行った。その結果、実施例１の原料溶液を用いて形成した薄膜は、α−Ｇａ２０３であった。
<Test Example 1> Confirmation of crystal phase The phase of the thin film formed in the above (4) was identified. Identification was performed by performing 2θ / ω scanning at an angle of 15 to 95 degrees using an XRD diffractometer for thin films. The measurement was performed using CuKα rays. As a result, the thin film formed using the raw material solution of Example 1 was α-Ga 2 O 3 .
２．貼り合わせ
結晶性酸化物半導体膜表面に、Ｔｉ膜およびＡｕ膜をそれぞれ順にスパッタで積層し、また、Ｓｉ基板上にもＴｉ膜およびＡｕ膜をそれぞれ順にスパッタで積層した。そして、Ａｕ接合でもって、結晶性酸化物半導体膜とＳｉ基板とを貼り合わせた。
2. Bonding A Ti film and an Au film were sequentially laminated on the surface of the crystalline oxide semiconductor film by sputtering, and a Ti film and an Au film were also sequentially laminated on the Si substrate by sputtering. Then, the crystalline oxide semiconductor film and the Si substrate were bonded together by Au bonding.
３．剥離
レーザリフトオフを用いてサファイア基板を除去した。レーザリフトオフの条件は、下記表１のとおりである。
3. Peeling The sapphire substrate was removed using laser lift-off. The conditions for laser lift-off are as shown in Table 1 below.
サファイア基板が除去されたＳｉ基板上に導電性接着層と結晶性酸化物半導体膜（α−Ｇａ２Ｏ３）とが形成されている導電性積層構造体につき、Ｉ−Ｖ測定を実施し、Ｉ―Ｖ特性を評価した。結果を図５に示す。図５から、良好な電気特性を有していることがわかる。 Conducting IV measurement on the conductive laminated structure in which the conductive adhesive layer and the crystalline oxide semiconductor film (α-Ga 2 O 3 ) are formed on the Si substrate from which the sapphire substrate has been removed, The IV characteristics were evaluated. The results are shown in FIG. FIG. 5 shows that it has favorable electrical characteristics.
＜実施例２＞
下記表２の条件でレーザリフトオフを行ったこと以外は、実施例１と同様にして導電性積層構造体を作製した。
<Example 2>
A conductive laminated structure was produced in the same manner as in Example 1 except that laser lift-off was performed under the conditions shown in Table 2 below.
＜実施例３＞
下記表３の条件でレーザリフトオフを行ったこと以外は、実施例１と同様にして導電性積層構造体を作製した。
<Example 3>
A conductive laminated structure was produced in the same manner as in Example 1 except that laser lift-off was performed under the conditions shown in Table 3 below.
＜実施例４＞
下記表４の条件でレーザリフトオフを行ったこと以外は、実施例１と同様にして導電性積層構造体を作製した。
<Example 4>
A conductive laminated structure was produced in the same manner as in Example 1 except that laser lift-off was performed under the conditions shown in Table 4 below.
＜実施例５＞
下記表５の条件でレーザリフトオフを行ったこと以外は、実施例１と同様にして導電性積層構造体を作製した。
<Example 5>
A conductive laminated structure was produced in the same manner as in Example 1 except that laser lift-off was performed under the conditions shown in Table 5 below.
＜実施例６〜１０＞
Ａｕ膜に代えてＡｇ膜を用いたこと以外は、それぞれ実施例１〜５と同様にして導電性積層構造体を作製した。Ｘ線回折にて測定した結果、Ａｇ膜を用いた実施例９および１０では、コランダム構造の他にβガリア構造が確認された。また、Ａｇ膜を用いた実施例６〜１０よりも、Ａｕ膜を用いた実施例１〜５の方がレーザリフトオフによる剥離が非常に良好であった。
<Examples 6 to 10>
A conductive laminated structure was produced in the same manner as in Examples 1 to 5, respectively, except that an Ag film was used instead of the Au film. As a result of measurement by X-ray diffraction, in Examples 9 and 10 using an Ag film, a β-gallia structure was confirmed in addition to the corundum structure. Moreover, the peeling by laser lift-off was much better in Examples 1 to 5 using the Au film than in Examples 6 to 10 using the Ag film.
＜比較例１＞
プラズマで表面処理を行った後、導電性接着剤を用いずに、直接接合により、Ｓｉ基板を貼り付けようとしたが、基板が割れてしまい、接合がうまくいかなかった。
<Comparative Example 1>
After performing the surface treatment with plasma, an attempt was made to attach the Si substrate by direct bonding without using a conductive adhesive, but the substrate was cracked and bonding was not successful.
＜比較例２＞
導電性接着剤を用いずに、絶縁性の接着剤樹脂を用いて、Ｓｉ基板をはりつけたが、研磨しても、手で剥がそうとしても、サファイア基板を除去することはできなかった。
<Comparative example 2>
The Si substrate was attached using an insulating adhesive resin without using a conductive adhesive, but the sapphire substrate could not be removed even if it was polished or peeled off by hand.
＜実施例１１＞
原料溶液２４ａとして、臭化水素酸を添加せずに、臭化ガリウムと臭化インジウムとをモル比で１０：１となるように添加し、さらに、臭化スズを添加し、ガリウムに対するスズの含有量が１原子％となるように調整した水溶液を用いたこと以外は、実施例１と同様にして、被成膜試料２０上に薄膜を形成した。なお、成膜時間は１８０分間であった。
下記表６の条件としたこと以外は、実施例１と同様にして、レーザリフトオフを行い、得られた薄膜を被成膜試料２０から剥離した。また、得られた薄膜は、Ｘ線回折装置を用いて、２０°〜１５０°までスキャンして同定したところ、コランダム構造を有しており、α単相であった。また、剥離も非常に良好であった。
<Example 11>
As a raw material solution 24a, gallium bromide and indium bromide were added at a molar ratio of 10: 1 without adding hydrobromic acid, and tin bromide was further added. A thin film was formed on the deposition target sample 20 in the same manner as in Example 1 except that an aqueous solution adjusted to have a content of 1 atomic% was used. The film formation time was 180 minutes.
Laser lift-off was performed in the same manner as in Example 1 except that the conditions shown in Table 6 below were used. Moreover, when the obtained thin film was identified by scanning from 20 ° to 150 ° using an X-ray diffractometer, it had a corundum structure and was an α single phase. Also, the peeling was very good.
＜実施例１２＞
波長を２５５ｎｍとしたこと以外は、実施例１１と同様にして、成膜し、そして、レーザリフトオフを行い、得られた薄膜を被成膜試料２０から剥離した。また、得られた薄膜は、Ｘ線回折装置を用いて、２０°〜１５０°までスキャンして同定したところ、コランダム構造を有しており、α単相であった。スキャンの一部であるＸＲＤデータを図６に示す。なお、ガリウムとインジウムの合計に対するインジウムの含有量は５原子％であった。また、剥離も非常に良好であった。
<Example 12>
A film was formed in the same manner as in Example 11 except that the wavelength was set to 255 nm, and laser lift-off was performed. The obtained thin film was peeled off from the film-forming sample 20. Moreover, when the obtained thin film was identified by scanning from 20 ° to 150 ° using an X-ray diffractometer, it had a corundum structure and was an α single phase. XRD data that is part of the scan is shown in FIG. The content of indium with respect to the total of gallium and indium was 5 atomic%. Also, the peeling was very good.
＜実施例１３＞
臭化ガリウムと臭化インジウムとをモル比で５：１となるように添加したこと以外は、実施例１１と同様にして、被成膜試料２０上に薄膜を形成した。得られた薄膜をバッファ層として用いて、さらに、バッファ層上に、実施例１２と同様にして、薄膜を形成した。バッファ層の成膜時間は３０秒であった。また、下記表７の条件としたこと以外は、実施例１と同様にして、レーザリフトオフを行い、バッファ層を含む薄膜を被成膜試料２０から剥離した。また、得られた薄膜は、Ｘ線回折装置を用いて、２０°〜１５０°までスキャンして同定したところ、コランダム構造を有しており、α単相であった。スキャンの一部であるＸＲＤデータを図７に示す。なお、ガリウムとインジウムとの合計に対するインジウムの含有量は１２原子％であった。また、剥離も非常に良好であった。
<Example 13>
A thin film was formed on the film formation sample 20 in the same manner as in Example 11 except that gallium bromide and indium bromide were added at a molar ratio of 5: 1. Using the obtained thin film as a buffer layer, a thin film was further formed on the buffer layer in the same manner as in Example 12. The buffer layer deposition time was 30 seconds. Further, laser lift-off was performed in the same manner as in Example 1 except that the conditions shown in Table 7 below were used, and the thin film including the buffer layer was peeled off from the deposition target sample 20. Moreover, when the obtained thin film was identified by scanning from 20 ° to 150 ° using an X-ray diffractometer, it had a corundum structure and was an α single phase. XRD data that is part of the scan is shown in FIG. The content of indium with respect to the total of gallium and indium was 12 atomic%. Also, the peeling was very good.
＜実施例１４＞
レーザリフトオフの条件を、ＡｒＦエキシマレーザーを用いて、波長を１９３ｎｍとしたこと以外は、実施例１３と同様にして、成膜し、そして、レーザリフトオフを行い、得られた薄膜を被成膜試料２０から剥離した。また、得られた薄膜は、Ｘ線回折装置を用いて、２０°〜１５０°までスキャンして同定したところ、コランダム構造を有しており、α単相であった。また、剥離はあまり悪くはなかった。
<Example 14>
The laser lift-off was performed in the same manner as in Example 13 except that an ArF excimer laser was used and the wavelength was set to 193 nm. Then, laser lift-off was performed, and the obtained thin film was formed into a film-forming sample. 20 peeled off. Moreover, when the obtained thin film was identified by scanning from 20 ° to 150 ° using an X-ray diffractometer, it had a corundum structure and was an α single phase. Moreover, peeling was not so bad.
＜実施例１５＞
バッファ層として、実施例１に準じて、Ｇａ２Ｏ３を５６０℃で１０秒間、Ｇａ２Ｏ３を５００℃で１０分間、Ｆｅ２Ｏ３を５００℃で１０分間成膜して得られたものを用いたこと以外は、実施例１３と同様にして、成膜し、被成膜試料２０にバッファ層を介して薄膜を形成した。なお、バッファ層のＦｅ２Ｏ３の成膜には、鉄アセチルアセトナート０．０５ｍｏｌ／Ｌに、塩酸１．５％を含有させた水溶液を原料溶液として用いた。
波長を２６０ｎｍとしたこと以外は、実施例１３と同様にして、成膜し、そして、レーザリフトオフを行い、得られた薄膜を被成膜試料２０から剥離した。また、得られた薄膜は、Ｘ線回折装置を用いて、２０°〜１５０°までスキャンして同定したところ、コランダム構造を有しており、α単相であった。スキャンの一部であるＸＲＤデータを図８に示す。なお、ガリウムとインジウムとの合計に対するインジウムの含有量は６原子％であった。また、剥離も良好であった。
<Example 15>
According to Example 1, the buffer layer was obtained by forming a film of Ga 2 O 3 at 560 ° C. for 10 seconds, Ga 2 O 3 at 500 ° C. for 10 minutes, and Fe 2 O 3 at 500 ° C. for 10 minutes. A film was formed in the same manner as in Example 13 except that one was used, and a thin film was formed on the deposition target sample 20 via a buffer layer. For the film formation of Fe 2 O 3 for the buffer layer, an aqueous solution containing iron acetylacetonate 0.05 mol / L and hydrochloric acid 1.5% was used as a raw material solution.
A film was formed in the same manner as in Example 13 except that the wavelength was set to 260 nm, and laser lift-off was performed. The obtained thin film was peeled off from the film-forming sample 20. Moreover, when the obtained thin film was identified by scanning from 20 ° to 150 ° using an X-ray diffractometer, it had a corundum structure and was an α single phase. XRD data that is part of the scan is shown in FIG. The content of indium with respect to the total of gallium and indium was 6 atomic%. Moreover, peeling was also favorable.
本発明の導電性積層構造体や本発明の剥離方法で得られた結晶性酸化物半導体膜は、半導体（例えば化合物半導体電子デバイス等）、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、半導体特性に優れているため、特に、半導体装置に有用である。 The conductive laminated structure of the present invention and the crystalline oxide semiconductor film obtained by the peeling method of the present invention include semiconductors (for example, compound semiconductor electronic devices), electronic parts / electric equipment parts, optical / electrophotographic related apparatuses, Although it can be used in various fields such as industrial members, it is particularly useful for semiconductor devices because of its excellent semiconductor characteristics.
１ 半導体層
２ 導電性接着層
３ 導電性基板
９ 絶縁体基板
１０ 結晶性積層構造体
１９ ミストＣＶＤ装置
２０ 被成膜試料
２１ 試料台
２２ キャリアガス源
２３ 流量調節弁
２４ ミスト発生源
２４ａ 原料溶液
２５ 容器
２５ａ 水
２６ 超音波振動子
２７ 成膜室
２８ ヒータ
DESCRIPTION OF SYMBOLS 1 Semiconductor layer 2 Conductive adhesive layer 3 Conductive substrate 9 Insulator substrate 10 Crystalline laminated structure 19 Mist CVD apparatus 20 Film formation sample 21 Sample stage 22 Carrier gas source 23 Flow control valve 24 Mist generation source 24a Raw material solution 25 Container 25a Water 26 Ultrasonic vibrator 27 Deposition chamber 28 Heater
Claims (7)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014208443 | 2014-10-09 | ||
| JP2014208443 | 2014-10-09 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015200435A Division JP6647521B2 (en) | 2014-10-09 | 2015-10-08 | Method of manufacturing conductive laminated structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019036737A true JP2019036737A (en) | 2019-03-07 |
| JP6680435B2 JP6680435B2 (en) | 2020-04-15 |
Family
ID=55956636
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015200435A Active JP6647521B2 (en) | 2014-10-09 | 2015-10-08 | Method of manufacturing conductive laminated structure |
| JP2018183432A Active JP6680435B2 (en) | 2014-10-09 | 2018-09-28 | Peeling method |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015200435A Active JP6647521B2 (en) | 2014-10-09 | 2015-10-08 | Method of manufacturing conductive laminated structure |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP6647521B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3686013A2 (en) | 2018-09-19 | 2020-07-29 | Seiko Epson Corporation | Print head control circuit, print head, and liquid discharge apparatus |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3536828A4 (en) * | 2016-11-07 | 2020-07-15 | Flosfia Inc. | Crystalline oxide semiconductor film and semiconductor device |
| JP7128970B2 (en) * | 2019-08-27 | 2022-08-31 | 信越化学工業株式会社 | LAMINATED STRUCTURE AND METHOD FOR MANUFACTURING LAMINATED STRUCTURE |
| JP6941208B2 (en) * | 2020-02-06 | 2021-09-29 | 信越化学工業株式会社 | Manufacturing method of gallium oxide film and manufacturing method of vertical semiconductor device |
| EP4101952A4 (en) * | 2020-02-06 | 2024-01-24 | Shinetsu Chemical Co | Crystalline oxide semiconductor film and gallium oxide film production method, and vertical semiconductor device production method |
| JPWO2021157720A1 (en) * | 2020-02-07 | 2021-08-12 | ||
| KR20220134639A (en) * | 2020-02-07 | 2022-10-05 | 가부시키가이샤 플로스피아 | Semiconductor devices and semiconductor devices |
| WO2023145910A1 (en) * | 2022-01-31 | 2023-08-03 | 株式会社Flosfia | Laminated structure, semiconductor element and semiconductor device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006173147A (en) * | 2004-12-10 | 2006-06-29 | Furukawa Co Ltd | Laser peeling device, laser peeling method, and method of manufacturing self-supporting group iii nitride semiconductor substrate |
| JP2008166567A (en) * | 2006-12-28 | 2008-07-17 | Matsushita Electric Works Ltd | Compound semiconductor device and, illuminator using the same, and method for manufacturing the compound semiconductor device |
| JP2010180114A (en) * | 2009-02-06 | 2010-08-19 | Meijo Univ | METHOD FOR GROWING GaN-BASED COMPOUND SEMICONDUCTOR AND SUBSTRATE WITH GROWTH LAYER |
| JP5343224B1 (en) * | 2012-09-28 | 2013-11-13 | Ｒｏｃａ株式会社 | Semiconductor device and crystal |
| JP5528612B1 (en) * | 2013-07-09 | 2014-06-25 | Ｒｏｃａ株式会社 | Semiconductor device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009277944A (en) * | 2008-05-15 | 2009-11-26 | Toyoda Gosei Co Ltd | Method of manufacturing junction structure, and method of manufacturing light-emitting device |
| JP5237780B2 (en) * | 2008-12-17 | 2013-07-17 | スタンレー電気株式会社 | Manufacturing method of semiconductor light emitting device |
-
2015
- 2015-10-08 JP JP2015200435A patent/JP6647521B2/en active Active
-
2018
- 2018-09-28 JP JP2018183432A patent/JP6680435B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006173147A (en) * | 2004-12-10 | 2006-06-29 | Furukawa Co Ltd | Laser peeling device, laser peeling method, and method of manufacturing self-supporting group iii nitride semiconductor substrate |
| JP2008166567A (en) * | 2006-12-28 | 2008-07-17 | Matsushita Electric Works Ltd | Compound semiconductor device and, illuminator using the same, and method for manufacturing the compound semiconductor device |
| JP2010180114A (en) * | 2009-02-06 | 2010-08-19 | Meijo Univ | METHOD FOR GROWING GaN-BASED COMPOUND SEMICONDUCTOR AND SUBSTRATE WITH GROWTH LAYER |
| JP5343224B1 (en) * | 2012-09-28 | 2013-11-13 | Ｒｏｃａ株式会社 | Semiconductor device and crystal |
| JP5528612B1 (en) * | 2013-07-09 | 2014-06-25 | Ｒｏｃａ株式会社 | Semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3686013A2 (en) | 2018-09-19 | 2020-07-29 | Seiko Epson Corporation | Print head control circuit, print head, and liquid discharge apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6647521B2 (en) | 2020-02-14 |
| JP2016082232A (en) | 2016-05-16 |
| JP6680435B2 (en) | 2020-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6680435B2 (en) | Peeling method | |
| JP6680434B2 (en) | Peeling method, crystalline semiconductor film and semiconductor device | |
| JP2016081946A (en) | Semiconductor structure and semiconductor device | |
| JP2016066756A (en) | Method for manufacturing crystal laminate structure, and semiconductor device | |
| JP6230196B2 (en) | Crystalline semiconductor film and semiconductor device | |
| JP6478425B2 (en) | Crystalline semiconductor film and semiconductor device | |
| WO2021039010A1 (en) | Layered structure body and layered structure body production method | |
| JP2021039968A (en) | Semiconductor device and method for manufacturing the same | |
| JP2021040054A (en) | Method for manufacturing laminate structure, method for manufacturing semiconductor device, and laminate structure | |
| JP2021031374A (en) | Laminate structure and semiconductor device, and method for producing laminate structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181003 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190718 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190723 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190913 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200303 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200310 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6680435 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |