JP6508182B2 - 半導体モジュールとその製造方法 - Google Patents
半導体モジュールとその製造方法 Download PDFInfo
- Publication number
- JP6508182B2 JP6508182B2 JP2016244013A JP2016244013A JP6508182B2 JP 6508182 B2 JP6508182 B2 JP 6508182B2 JP 2016244013 A JP2016244013 A JP 2016244013A JP 2016244013 A JP2016244013 A JP 2016244013A JP 6508182 B2 JP6508182 B2 JP 6508182B2
- Authority
- JP
- Japan
- Prior art keywords
- heat dissipation
- layer
- semiconductor module
- dissipation layer
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
Landscapes
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
2:冷却器
4:半導体素子
10:絶縁基板
12:放熱層
13:絶縁層
14:第1接合材
15:配線層
22:グリス
24:第2接合材
Claims (5)
- 半導体モジュールであって、
冷却器上に設けられる放熱層と、
前記放熱層上に接して設けられている絶縁層と、
前記絶縁層上に設けられている配線層と、
前記配線層上に設けられている半導体素子と、を備えており、
放熱層の厚みが、絶縁層の厚みよりも大きく、
前記放熱層の材料が、金属−ダイヤモンド複合材であり、
前記放熱層は、平面視したときに、前記半導体素子の面積に対して10倍の同心相似形となる領域よりも広範囲に広がっており、
前記放熱層の厚みは、2mm以上且つ4mm以下である、半導体モジュール。 - 前記絶縁層の厚みが、0.1mm以下である、請求項1に記載の半導体モジュール。
- 前記配線層の材料は、銅又はアルミニウムであり、
前記配線層の厚みは、0.3mm以下である、請求項1又は2に記載の半導体モジュール。 - 請求項1〜3のいずれか一項に記載の半導体モジュールの製造方法であって、
気相成長技術を利用して前記放熱層上に前記絶縁層を成膜する成膜工程、を備える製造方法。 - 前記成膜工程では、スパッタ技術又は化学気相成長技術が用いられる、請求項4に記載の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016244013A JP6508182B2 (ja) | 2016-12-16 | 2016-12-16 | 半導体モジュールとその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016244013A JP6508182B2 (ja) | 2016-12-16 | 2016-12-16 | 半導体モジュールとその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018098431A JP2018098431A (ja) | 2018-06-21 |
JP6508182B2 true JP6508182B2 (ja) | 2019-05-08 |
Family
ID=62634732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016244013A Expired - Fee Related JP6508182B2 (ja) | 2016-12-16 | 2016-12-16 | 半導体モジュールとその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6508182B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021230390A1 (ko) * | 2020-05-11 | 2021-11-18 | 엘지전자 주식회사 | 파워 모듈 및 파워 모듈을 제조하는 방법 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR910019484A (ko) * | 1990-04-06 | 1991-11-30 | 피터 드 제이거 | 회로판 |
JP4206651B2 (ja) * | 2001-06-19 | 2009-01-14 | 三菱マテリアル株式会社 | ヒートシンク付回路基板 |
JP2007103796A (ja) * | 2005-10-06 | 2007-04-19 | Toyota Industries Corp | 絶縁基板及び半導体装置並びに絶縁基板の製造方法 |
JP4813570B2 (ja) * | 2008-04-03 | 2011-11-09 | ケイアイザャイマックス カンパニー リミテッド | 金属印刷回路基板の原板及び原板の製造方法 |
JP2010098058A (ja) * | 2008-10-15 | 2010-04-30 | Mitsubishi Materials Corp | ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール及びヒートシンク付パワーモジュール用基板の製造方法 |
KR102339805B1 (ko) * | 2014-02-21 | 2021-12-15 | 덴카 주식회사 | 세라믹스 회로 기판 |
WO2016092956A1 (ja) * | 2014-12-08 | 2016-06-16 | シャープ株式会社 | 発光装置用基板及び発光装置用基板の製造方法 |
-
2016
- 2016-12-16 JP JP2016244013A patent/JP6508182B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2018098431A (ja) | 2018-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6199397B2 (ja) | 半導体装置およびその製造方法 | |
US8358000B2 (en) | Double side cooled power module with power overlay | |
JP2015532531A (ja) | バルクグラフェン材料を含む熱管理アセンブリ | |
US10879209B2 (en) | Encapsulated stress mitigation layer and power electronic assemblies incorporating the same | |
JP2009188088A (ja) | 熱電装置 | |
US20100302734A1 (en) | Heatsink and method of fabricating same | |
JP6440903B2 (ja) | 半導体装置およびその製造方法 | |
JP2012160548A (ja) | 絶縁基板とその絶縁基板を有するパワーモジュール | |
JP6508182B2 (ja) | 半導体モジュールとその製造方法 | |
CN103057202A (zh) | 层叠结构热沉材料及制备方法 | |
TWM595383U (zh) | 散熱型電子裝置 | |
US10903186B2 (en) | Power electronic assemblies with solder layer and exterior coating, and methods of forming the same | |
US9349704B2 (en) | Jointed structure and method of manufacturing same | |
JP6259625B2 (ja) | 絶縁基板と冷却器の接合構造体、その製造方法、パワー半導体モジュール、及びその製造方法 | |
JP5808295B2 (ja) | モジュール | |
JP2019079914A (ja) | 半導体モジュールおよび半導体モジュールの製造方法 | |
US10804236B2 (en) | Power electronic assemblies with high purity aluminum plated substrates | |
US9496228B2 (en) | Integrated circuit and method of manufacturing an integrated circuit | |
JP6327513B2 (ja) | 半導体装置及びその製造方法 | |
JP2014143342A (ja) | 半導体モジュール及びその製造方法 | |
JP6848493B2 (ja) | 半導体モジュールとその製造方法 | |
JP2009266983A (ja) | 放熱構造及び該放熱構造の製造方法並びに該放熱構造を用いた放熱装置 | |
TWI728672B (zh) | 散熱型電子裝置 | |
TWI491085B (zh) | 複合散熱體及其製造方法 | |
US20150076516A1 (en) | Semiconductor device and semiconductor module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190318 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6508182 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |