JP6508182B2 - 半導体モジュールとその製造方法 - Google Patents

半導体モジュールとその製造方法 Download PDF

Info

Publication number
JP6508182B2
JP6508182B2 JP2016244013A JP2016244013A JP6508182B2 JP 6508182 B2 JP6508182 B2 JP 6508182B2 JP 2016244013 A JP2016244013 A JP 2016244013A JP 2016244013 A JP2016244013 A JP 2016244013A JP 6508182 B2 JP6508182 B2 JP 6508182B2
Authority
JP
Japan
Prior art keywords
heat dissipation
layer
semiconductor module
dissipation layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016244013A
Other languages
English (en)
Other versions
JP2018098431A (ja
Inventor
聡美 田嶋
聡美 田嶋
臼井 正則
正則 臼井
佐藤 敏一
敏一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Priority to JP2016244013A priority Critical patent/JP6508182B2/ja
Publication of JP2018098431A publication Critical patent/JP2018098431A/ja
Application granted granted Critical
Publication of JP6508182B2 publication Critical patent/JP6508182B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本明細書が開示する技術は、半導体モジュールとその製造方法に関する。
特許文献1は、熱拡散板の両面にセラミック板を接合した絶縁基板を備える半導体モジュールを開示する。熱拡散板の材料には、高熱伝導率の銅又はアルミニウム等の金属が用いられている。熱拡散板の厚みを大きくすることで、熱拡散板において側方への熱拡散が促進され、半導体モジュールの熱抵抗が低下する。
特許文献1の半導体モジュールの絶縁基板では、熱拡散板とセラミック板の線膨張係数が大きく相違する。このため、線膨張係数の大きい熱拡散板の両面に線膨張係数の小さいセラミック板を接合させることで、熱拡散板の熱膨張を拘束する。しかしながら、このような構成の半導体モジュールは、熱拡散板とセラミック板の熱膨張差に起因する熱応力が大きく、信頼性という点で問題がある。
特許文献2は、ヒートシンク材の片面のみに絶縁層を設けた半導体モジュールを開示する。ヒートシンク材の材料には金属−ダイヤモンド複合材が用いられており、ダイヤモンドの含有率を調整することでヒートシンク材と絶縁層の線膨張係数が同等となるように調整されている。特許文献2の半導体モジュールでは、ヒートシンク材の材料に金属−ダイヤモンド複合材を用いることで、ヒートシンク材と絶縁層の間の熱膨張差に起因する熱応力が緩和され、高い信頼性を有することができる。
特開2003−86747号公報 特許4015023号公報
金属−ダイヤモンド複合材は、金属の母材がダイヤモンド粒子を支持する複合材である。このような金属−ダイヤモンド複合材は、高温に曝されたときに、金属とダイヤモンド粒子の間に間隙が生じることがある。特許文献2の半導体モジュールでは、ヒートシンク材と絶縁層がろう材を介して接合されている。このため、ヒートシンク材と絶縁層を接合するときの熱プロセスにより、熔解したろう材の一部が金属とダイヤモンド粒子の間に間隙に侵入してダイヤモンド粒子の表面に炭化物を形成する。例えば、特許文献2の例では、ろう材に含まれるチタンが金属とダイヤモンド粒子の間に間隙に侵入してダイヤモンド粒子の表面に炭化チタンを形成する。このような炭化物が形成されると、金属−ダイヤモンド複合材の熱抵抗が増加し、金属−ダイヤモンド複合材の放熱特性が低下する。放熱層に金属−ダイヤモンド複合材を用いた半導体モジュールにおいて、高い放熱特性と高い信頼性を両立させる技術が必要とされている。
本明細書が開示する半導体モジュールは、冷却器上に設けられる放熱層と、放熱層上に接して設けられている絶縁層と、絶縁層上に設けられている配線層と、配線層上に設けられている半導体素子と、を備える。放熱層の厚みが、絶縁層の厚みよりも大きい。放熱層の材料が、金属−ダイヤモンド複合材である。
金属−ダイヤモンド複合材は、高い熱伝導率を有するダイヤモンドを含有する。このため、放熱層も、高い熱伝導率を有する。上記半導体モジュールでは、そのような高い熱伝導率を有する放熱層が厚く形成されているので、放熱層において側方への熱拡散が促進され、半導体モジュールの熱抵抗が低下する。さらに、金属−ダイヤモンド複合材は、ダイヤモンドの含有率に応じて線膨張係数が調整可能である。このため、金属−ダイヤモンド複合材は、絶縁層の線膨張係数に近づけることができるので、半導体モジュールに加わる熱応力が低下する。このため、上記半導体モジュールは、高い信頼性を有することができる。さらに、放熱層と絶縁層がろう材等の他の接合材を介さずに直接的に接している。このため、放熱層の金属−ダイヤモンド複合材に接合材の一部が侵入して炭化物を形成するような事態がなく、放熱層は高い放熱特性を維持することができる。このように、上記半導体モジュールは、高い放熱特性と高い信頼性を両立することができる。
半導体モジュールの要部断面図を模式的に示す。 半導体モジュールの平面図を模式的に示す。 半導体モジュールの定常熱抵抗と放熱層の厚みの関係を示す。
以下、本明細書で開示される技術の特徴を整理する。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。
本明細書が開示する半導体モジュールは、冷却器上に設けられる放熱層と、放熱層上に接して設けられている絶縁層と、絶縁層上に設けられている配線層と、配線層上に設けられている半導体素子と、を備えていてもよい。放熱層の材料が、金属−ダイヤモンド複合材である。金属−ダイヤモンド複合材は、金属の母材がダイヤモンド粒子を支持する複合材であってもよい。金属としては、銅又は銀が例示される。
上記半導体モジュールでは、絶縁層の厚みが、0.1mm以下であってもよい。このような薄い絶縁層は、その熱抵抗が極めて小さいので、半導体モジュールの熱抵抗が低下する。
上記半導体モジュールでは、放熱層が、平面視したときに、半導体素子の面積に対して4倍の同心相似形となる領域よりも広範囲に広がっていてもよい。この半導体モジュールでは、放熱板において熱を側方に向けて拡散させることが可能になり、冷却器の実効面積を広げることができる。このため、この半導体モジュールは、高い放熱特性を有することができる。
上記半導体モジュールでは、放熱層が、平面視したときに、半導体素子の面積に対して10倍の同心相似形となる領域よりも広範囲に広がっていてもよい。この場合、放熱層の厚みは、2mm以上且つ4mm以下であってもよい。この半導体モジュールでは、極めて高い放熱特性を有することができる。
配線層の材料は、銅又はアルミニウムであってもよい。この場合、配線層の厚みは、0.3mm以下であってもよい。このような配線層は、低い電気抵抗と冷熱サイクル時の応力緩和を両立することができる。
上記半導体モジュールの製造方法は、気相成長技術を利用して放熱層上に絶縁層を成膜する成膜工程を備えていてもよい。この製造方法によると、ろう材等の他の接合材を介さずに、絶縁層を放熱層上に直接的に成膜することができる。また、成膜工程では、スパッタ技術又は化学気相成長技術が用いられてもよい。
図1に示されるように、半導体モジュール1は、冷却器2上に設けられており、半導体素子4と絶縁基板10を備える。冷却器2は、水冷式であり、冷却水が流動する複数の貫通孔を備える。半導体素子4は、炭化珪素基板を有するパワーデバイスである。半導体素子4は、MOSFET又はIGBTである。なお、半導体素子4は、炭化珪素基板に代えて、窒化ガリウム、シリコン、ガリウムヒ素、ダイヤモンド、酸化ガリウムを用いて形成されてもよい。
絶縁基板10は、冷却器2と半導体素子4の間に設けられており、放熱層12と絶縁層13と第1接合材14と配線層15を備える。
放熱層12は、冷却器2上に設けられており、グリス22を介して冷却器2に接する。放熱層12は、半導体モジュール1を平面視したときに、半導体素子4に対して同心相似形の形態を有する(図2参照)。この例では、放熱層12は、半導体素子4と同様に、正四角形状の形態を有する。放熱層12の材料は、金属−ダイヤモンド複合材である。放熱層12の材料は、例えば、銅の母材がダイヤモンド粒子を支持する銅−ダイヤモンド複合材である。あるいは、放熱層12の材料は、銀の母材がダイヤモンド粒子を支持する銀−ダイヤモンド複合材である。このような放熱層12は、ダイヤモンドを含んでいることから、高い熱伝導率を有することができる。放熱層12の熱伝導率は、200W/mK以上であり、好ましくは500W/mK以上である。また、放熱層12は、その線膨張係数が半導体素子4及び絶縁層13の線膨張係数に近くなるように、ダイヤモンド粒子の含有率が調整されている。これにより、放熱層12の線膨張係数は、10ppm/K以下に調整されており、半導体素子4及び絶縁層13の線膨張係数との差が5ppm/K以下である。放熱層12の厚みT12は、後述するように、1mm以上であり、好ましくは2mm以上且つ4mm以下である。
絶縁層13は、放熱層12と配線層15の間に設けられており、放熱層12に直接的に接合するとともに第1接合材14を介して配線層15に接合する。絶縁層13は、気相成長技術を利用して放熱層12上に成膜される。気相成長時の成膜温度は低く設定されており、500℃以下である。絶縁層13は、例えばスパッタ技術又はCVD技術を用いて放熱層12上に成膜される。絶縁層13の材料は、窒化シリコンである。このため、絶縁層13は、高い靱性を有しており、冷熱サイクル時の放熱層12の破損を抑えることができる。なお、絶縁層13の材料は、窒化シリコンに代えて、ZrO2、3ZrO2・2Y23であってもよい。絶縁層13の厚みT13は、耐圧を確保するのに必要な厚みに調整される。絶縁層13が例えばCVD技術で成膜される場合は、絶縁層13の厚みT13は1KVあたり0.002mm以上となるように調整される。一方、絶縁層13の厚みT13は、熱抵抗を低下させるために、0.2mm以下、好ましくは0.1mm以下である。絶縁層13の厚みT13は、放熱層12の厚みT12の10分の1以下であるのが望ましい。このような薄い絶縁層13は、絶縁基板10の熱抵抗に占める割合が小さくなり、その熱抵抗を無視できる。また、絶縁層13の線膨張係数は10ppm/K以下であり、半導体素子4及び放熱層12の線膨張係数との差が5ppm/K以下である。第1接合材14の材料は、例えば、銅合金の金属ろう材である。なお、絶縁層13は、第1接合材14を介さずに配線層15に直接的に接合するようにしてもよい。
配線層15は、絶縁層13と半導体素子4の間に設けられている。配線層15の材料は、金属であり、例えば、銅又はアルミニウムである。配線層15の表面には、半導体素子4が第2接合材24を介して接合する。配線層15の厚みT15は、電気抵抗を低下させるために、0.05mm以上、好ましくは0.1mm以上である。一方、配線層15は、半導体モジュール1を構成する他の構成要素(半導体素子4、絶縁層13及び放熱層12)に対して線膨張係数が高い。このため、配線層15の厚みT15は、冷熱サイクル時の応力を緩和するために、0.3mm以下、好ましくは0.2mm以下である。第2接合材24の材料は、例えば、銅ナノ粒子又は銀ナノ粒子を含むペーストである。なお、配線層15の材料は、銅又はアルミニウムに代えて、金、銀、ニッケルメッキであってもよい。また、配線層15と半導体素子4が直接的に接合するように構成されてもよい。
半導体モジュール1では、炭化珪素の半導体素子4の線膨張係数が約3.1ppm/Kであり、窒化シリコンの絶縁層13の線膨張係数が約3.0ppm/Kであり、金属−ダイヤモンド複合材の放熱層12の線膨張係数が約6〜8ppm/Kである。このように、これらの線膨張係数の差が5ppm/K以下である。このため、冷熱サイクル時に半導体モジュール1に加わる熱応力が緩和される。
また、半導体モジュール1は、放熱層12の片面のみに絶縁層13が設けられた簡素な構成であり、製造バラツキによる特性変動も小さい。上記したように、絶縁層13は、気相成長技術を利用して放熱層12上に成膜される。即ち、放熱層12と絶縁層13がろう材等の他の接合材を介さずに直接的に接している。このため、放熱層12の金属−ダイヤモンド複合材に接合材の一部が侵入して金属炭化物を形成するような事態がなく、放熱層12は高い放熱特性を維持することができる。特に、絶縁層13が気相成長技術を利用して成膜されており、そのときの成膜温度が500℃以下の低い温度に設定されている。このため、そもそも放熱層12の金属とダイヤモンド粒子の間に間隙が生じることが抑えられており、放熱層12はその形態を維持することができる。このため、半導体モジュール1は、放熱層12が高い放熱特性を維持した状態で製造される。さらに、半導体モジュール1は、高温に曝されたとしても、放熱層12内に金属炭化物が形成されるような事態が回避されているので、冷熱サイクル後であっても高い放熱特性を維持することができる。半導体モジュール1は、極めて高い信頼性を有することができる。
図3に、半導体モジュール1の定常熱抵抗と放熱層12の厚みの関係を示す。放熱層12以外の条件は、以下の通りである。半導体素子4は、5mm□、厚みが0.1mm、熱伝導率が490W/mKである。第2接合材24は、厚みが0.04mm、熱伝導率が100W/mKである。配線層15は、5mm□、厚みが0.2mm、熱伝導率が391W/mKである。グリス22は、厚みが0.01mm、熱伝導率が2W/mKである。冷却器2の等価熱伝達率が50,000W/m2Kである。第1接合材14及び絶縁層13は、厚みが十分に薄いので考慮していない。なお、これらを考慮したとしても、同様の結果が得られる。
図3に示されるように、放熱層12は、面積が25mm、50mm、80mm、100mm、250mmの5種類を検討した。また、放熱層12の熱伝導率は200W/mKである。上記したように、放熱層12は、半導体モジュール1を平面視したときに、半導体素子4に対して同心相似形の形態を有する。ここで、面積が25mmの放熱層12は、半導体素子4と同面積である。
放熱層12の面積が25mmの場合、放熱層12の厚みが増加すると半導体モジュール1の定常熱抵抗が増加する。これは、放熱層12の厚みが増加したことにより、放熱層12の熱抵抗が増加したからである。一方、放熱層12の面積が100mm(半導体素子4に対して4倍)及び250mm(半導体素子4に対して10倍)の場合、放熱層12の厚みが増加すると半導体モジュール1の定常熱抵抗が低下する。これは、放熱層12の熱抵抗の増加以上に、放熱層12において熱を側方に向けて拡散させることが可能になり、冷却器2の実効面積を広げることができたからである。このように、比較的に大面積で厚い放熱層12を採用することにより、半導体モジュール1の定常熱抵抗を低下させることができる。なお、放熱層12の熱伝導率を変更しても、同様に、放熱層12の面積が100mm及び250mmの場合に、半導体モジュール1の定常熱抵抗が下に凸となる。
特に、放熱層12の面積が100mmであり、放熱層12の厚みが2mm以上且つ4mm以下の場合の定常熱抵抗は、放熱層12の厚みが1mmの場合の定常熱抵抗よりも低下する。この種の半導体モジュールで用いられる放熱層の多くが1mmよりも薄いことから、上記半導体モジュール1は従来よりも低い定常熱抵抗を有している。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
1:半導体モジュール
2:冷却器
4:半導体素子
10:絶縁基板
12:放熱層
13:絶縁層
14:第1接合材
15:配線層
22:グリス
24:第2接合材

Claims (5)

  1. 半導体モジュールであって、
    冷却器上に設けられる放熱層と、
    前記放熱層上に接して設けられている絶縁層と、
    前記絶縁層上に設けられている配線層と、
    前記配線層上に設けられている半導体素子と、を備えており、
    放熱層の厚みが、絶縁層の厚みよりも大きく、
    前記放熱層の材料が、金属−ダイヤモンド複合材であり、
    前記放熱層は、平面視したときに、前記半導体素子の面積に対して10倍の同心相似形となる領域よりも広範囲に広がっており、
    前記放熱層の厚みは、2mm以上且つ4mm以下である、半導体モジュール。
  2. 前記絶縁層の厚みが、0.1mm以下である、請求項1に記載の半導体モジュール。
  3. 前記配線層の材料は、銅又はアルミニウムであり、
    前記配線層の厚みは、0.3mm以下である、請求項1又は2に記載の半導体モジュール。
  4. 請求項1〜3のいずれか一項に記載の半導体モジュールの製造方法であって、
    気相成長技術を利用して前記放熱層上に前記絶縁層を成膜する成膜工程、を備える製造方法。
  5. 前記成膜工程では、スパッタ技術又は化学気相成長技術が用いられる、請求項4に記載の製造方法。
JP2016244013A 2016-12-16 2016-12-16 半導体モジュールとその製造方法 Expired - Fee Related JP6508182B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016244013A JP6508182B2 (ja) 2016-12-16 2016-12-16 半導体モジュールとその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016244013A JP6508182B2 (ja) 2016-12-16 2016-12-16 半導体モジュールとその製造方法

Publications (2)

Publication Number Publication Date
JP2018098431A JP2018098431A (ja) 2018-06-21
JP6508182B2 true JP6508182B2 (ja) 2019-05-08

Family

ID=62634732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016244013A Expired - Fee Related JP6508182B2 (ja) 2016-12-16 2016-12-16 半導体モジュールとその製造方法

Country Status (1)

Country Link
JP (1) JP6508182B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021230390A1 (ko) * 2020-05-11 2021-11-18 엘지전자 주식회사 파워 모듈 및 파워 모듈을 제조하는 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910019484A (ko) * 1990-04-06 1991-11-30 피터 드 제이거 회로판
JP4206651B2 (ja) * 2001-06-19 2009-01-14 三菱マテリアル株式会社 ヒートシンク付回路基板
JP2007103796A (ja) * 2005-10-06 2007-04-19 Toyota Industries Corp 絶縁基板及び半導体装置並びに絶縁基板の製造方法
JP4813570B2 (ja) * 2008-04-03 2011-11-09 ケイアイザャイマックス カンパニー リミテッド 金属印刷回路基板の原板及び原板の製造方法
JP2010098058A (ja) * 2008-10-15 2010-04-30 Mitsubishi Materials Corp ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール及びヒートシンク付パワーモジュール用基板の製造方法
KR102339805B1 (ko) * 2014-02-21 2021-12-15 덴카 주식회사 세라믹스 회로 기판
WO2016092956A1 (ja) * 2014-12-08 2016-06-16 シャープ株式会社 発光装置用基板及び発光装置用基板の製造方法

Also Published As

Publication number Publication date
JP2018098431A (ja) 2018-06-21

Similar Documents

Publication Publication Date Title
JP6199397B2 (ja) 半導体装置およびその製造方法
US8358000B2 (en) Double side cooled power module with power overlay
JP2015532531A (ja) バルクグラフェン材料を含む熱管理アセンブリ
US10879209B2 (en) Encapsulated stress mitigation layer and power electronic assemblies incorporating the same
JP2009188088A (ja) 熱電装置
US20100302734A1 (en) Heatsink and method of fabricating same
JP6440903B2 (ja) 半導体装置およびその製造方法
JP2012160548A (ja) 絶縁基板とその絶縁基板を有するパワーモジュール
JP6508182B2 (ja) 半導体モジュールとその製造方法
CN103057202A (zh) 层叠结构热沉材料及制备方法
TWM595383U (zh) 散熱型電子裝置
US10903186B2 (en) Power electronic assemblies with solder layer and exterior coating, and methods of forming the same
US9349704B2 (en) Jointed structure and method of manufacturing same
JP6259625B2 (ja) 絶縁基板と冷却器の接合構造体、その製造方法、パワー半導体モジュール、及びその製造方法
JP5808295B2 (ja) モジュール
JP2019079914A (ja) 半導体モジュールおよび半導体モジュールの製造方法
US10804236B2 (en) Power electronic assemblies with high purity aluminum plated substrates
US9496228B2 (en) Integrated circuit and method of manufacturing an integrated circuit
JP6327513B2 (ja) 半導体装置及びその製造方法
JP2014143342A (ja) 半導体モジュール及びその製造方法
JP6848493B2 (ja) 半導体モジュールとその製造方法
JP2009266983A (ja) 放熱構造及び該放熱構造の製造方法並びに該放熱構造を用いた放熱装置
TWI728672B (zh) 散熱型電子裝置
TWI491085B (zh) 複合散熱體及其製造方法
US20150076516A1 (en) Semiconductor device and semiconductor module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190318

R150 Certificate of patent or registration of utility model

Ref document number: 6508182

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees