JP6498952B2 - 液晶表示装置 - Google Patents

Description

本発明は、液晶表示装置に関する。

液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）は、現在最も幅広く用いられているフラットパネル表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ）の一つであり、画素電極や共通電極など電界生成電極が配置される二枚の表示板と、これらの間に挟持される液晶層と、を含む。

液晶表示装置は、電界生成電極に電圧を印加して液晶層に電界を生成し、これにより液晶層の液晶分子を配向させ、入射光の偏光を制御することにより映像を表示する。

また、液晶表示装置は、各画素電極に接続されるスイッチング素子と、スイッチング素子を制御して画素電極に電圧を印加するためのゲート線やデータ線など多数の信号線と、を含む。

このような液晶表示装置の中でも、電界が印加されていない状態で液晶分子の長軸を表示板に対して垂直に配列した垂直配向方式（ｖｅｒｔｉｃａｌｌｙ ａｌｉｇｎｅｄ ｍｏｄｅ）の液晶表示装置が、コントラスト比が大きく、基準視野角が広いことから脚光を浴びている。ここで、基準視野角とは、コントラスト比が１:１０の視野角又は階調間の輝度反転限界角度のことをいう。

このような方式の液晶表示装置の場合には、側面視認性を正面視認性に近づけるために、一つの画素（ピクセル）を二つの副画素（サブピクセル）に分割し、異なる電圧を二つのサブピクセルに印加させることにより異なる透過率とする方法が提案されている。

しかしながら、このように一つの画素を二つのサブピクセルに分割し、サブピクセル同士を異なる透過率として側面視認性を正面視認性に近づける場合、低階調又は高階調において輝度が高くなってしまい、側面における階調が表現し難くなり、画質の低下につながるという問題が発生する。

本発明が解決しようとする課題は、側面視認性を正面視認性に近づけながらも、低階調領域において正確に階調を表現することのできる液晶表示装置を提供することである。

本発明の一実施形態による液晶表示装置は、第１の基板と、第１の基板の上に配置されるゲート線と、第１の基板の上に配置される第１のデータ線及び第２のデータ線と、ゲート線及び第１のデータ線に接続される第１のスイッチング素子と、第１のスイッチング素子に接続される第１のサブピクセル電極と、ゲート線及び第２のデータ線に接続される第２のスイッチング素子と、第２のスイッチング素子に接続される第３のサブピクセル電極と、ゲート線及び第１のデータ線に接続される第３のスイッチング素子と、ゲート線及び第２のデータ線に接続される第４のスイッチング素子と、第３のスイッチング素子及び第４のスイッチング素子に接続される第３のサブピクセル電極と、を含む。

第３のサブピクセル電極は、第３のスイッチング素子のドレイン電極及び第４のスイッチング素子におけるドレイン電極に接続され、第３のスイッチング素子のチャネル幅とチャネル長さとの割合は、第４のスイッチング素子のチャネル幅とチャネル長さとの割合に略等しいか、あるいは、異なる。

第１のサブピクセル電極に対応する第１の面積Ｈと、第２のサブピクセル電極１９１ｂに対応する第２の面積Ｌと、第３のサブピクセル電極に対応する第３の面積Ｍとが、Ｈ≦Ｍ＜Ｌの関係を有する。

第１のデータ線は第１のデータ電圧を伝達し、第２のデータ線は第２のデータ電圧を伝達し、第１のデータ電圧の値及び第２のデータ電圧の値は一つの映像信号から得られ、第１のデータ電圧の値及び第２のデータ電圧の値は異なり、第３のサブピクセル電極には、第１のデータ電圧の値と第２のデータ電圧の値との間の値を有する第３のデータ電圧が印加される。

ゲート線は、互いに接続される第１のゲート線及び第２のゲート線を含み、第１のスイッチング素子及び第２のスイッチング素子は第１のゲート線に接続され、第３のスイッチング素子及び第４のスイッチング素子は第２のゲート線に接続される。

液晶表示装置は、ゲート線と、第１のデータ線及び第２のデータ線の上に配置される絶縁膜と、を含み、第１のサブピクセル電極の第１の部分は絶縁膜を間に挟んで第２のサブピクセル電極の第１の部分と重なり合い、第３のサブピクセル電極の第１の部分は絶縁膜を間に挟んで第２のサブピクセル電極の第２の部分と重なる構造となる。

液晶表示装置の一つの画素領域は、第１の画素領域及び第２の画素領域を備え、第１のサブピクセル電極の第１の部分と、第２のサブピクセル電極の第１の部分及び第１のサブピクセル電極の第２の部分は第１の画素領域に配置され、第３のサブピクセル電極の第１の部分と、第２のサブピクセル電極の第２の部分及び第３のサブピクセル電極の第２の部分は第２の画素領域に配置され、第１の画素領域の面積は第２の画素領域の面積に略等しいか、あるいは、それよりも小さい。

第１のサブピクセル電極の第１の部分は絶縁膜の下に配置され、第１のサブピクセル電極の第２の部分は絶縁膜の上に配置され、第１のサブピクセル電極の第１の部分及び第１のサブピクセル電極の第２の部分は、絶縁膜に配置されるコンタクトホールを介して互いに接続される。

第３のサブピクセル電極の第１の部分は絶縁膜の下に配置され、第３のサブピクセル電極の第２の部分は絶縁膜の上に配置され、第３のサブピクセル電極の第１の部分及び第３のサブピクセル電極の第２の部分は、絶縁膜に配置されるコンタクトホールを介して互いに接続される。

第２のサブピクセル電極の第１の部分は絶縁膜の上に配置され、複数の微細枝部を有し、第１のサブピクセル電極の第１の部分は絶縁膜の下に配置され、平面状である。

第２のサブピクセル電極の第２の部分は絶縁膜の上に配置され、複数の微細枝部を有し、第３のサブピクセル電極の第１の部分は絶縁膜の下に配置され、平面状である。

本発明の一実施形態による液晶表示装置は、側面視認性を正面視認性に近づけながらも、低階調領域において正確に階調を表現することができる。

本発明の一実施形態による液晶表示装置のある画素の等価回路図である。 本発明の一実施形態による液晶表示装置の配置図である。 本発明の一実施形態による図２の液晶表示装置をＩＩＩ-ＩＩＩ線に沿って切り取った断面図である。 本発明の一実施形態による図２の液晶表示装置をＩＶ-ＩＶ線に沿って切り取った断面図である。 本発明の一実施形態による液晶表示装置の基本電極の配置図である。 本発明の一実施形態による液晶表示装置の階調変化に対する透過率の変化を示すグラフである。 本発明の一実施形態による液晶表示装置の配置図である。 本発明の一実施形態による図７の液晶表示装置をＶＩＩＩ-ＶＩＩＩ線に沿って切り取った断面図である。 本発明の一実施形態による図７の液晶表示装置をＩＸ-ＩＸ線に沿って切り取った断面図である。 本発明の一実施形態による図７の液晶表示装置をＸ-Ｘ線に沿って切り取った断面図である。 本発明の一実施形態による液晶表示装置の階調変化に対する透過率の変化を示すグラフである。

以下、添付図面に基づき、本発明の実施形態について詳述する。しかしながら、本発明は、ここで説明される実施形態に何ら限定されるものではなく、他の形態に具体化可能である。むしろ、ここで紹介される実施形態は、あくまで開示された内容を具体例として表現したものであって、当業者に本発明の思想を十分に伝えるために提供されるものにすぎない。

図中では、層及び領域等の厚みは、明確性を持たせるために誇張されている場合がある。なお、層が他の層または基板の「上」にあるとしたとき、それは、他の層または基板の上に直接的に形成されてもよいし、あるいは、これらの間に第３の層が介在してもよい。明細書全般に渡って同じ参照番号が付された部分は、同じ構成要素を意味する。

まず、図１に基づき、本発明の一実施形態による液晶表示装置のある画素について説明する。図１は、本発明の一実施形態による液晶表示装置のある画素の等価回路図である。

図１を参照すると、本発明の一実施形態による液晶表示装置は、ゲート線１２１と、第１のデータ線１７１ａ及び第２のデータ線１７１ｂを有する信号線と、これに接続される画素ＰＸと、を含む。

画素ＰＸは、第１のスイッチング素子Ｑａと、第２のスイッチング素子Ｑｂと、第３のスイッチング素子Ｑｃと、第４のスイッチング素子Ｑｄと、第１の液晶キャパシタＣＬＣＨと、第２の液晶キャパシタＣＬＣＬ及び第３の液晶キャパシタＣＬＣＭと、を含む。

第１のスイッチング素子Ｑａと、第２のスイッチング素子Ｑｂと、第３のスイッチング素子Ｑｃ及び第４のスイッチング素子Ｑｄは同じゲート線１２１に接続され、第１のスイッチング素子Ｑａ及び第３のスイッチング素子Ｑｃは第１のデータ線１７１ａに接続され、第２のスイッチング素子Ｑｂ及び第４のスイッチング素子Ｑｄは第２のデータ線１７１ｂに接続される。

第１のスイッチング素子Ｑａと、第２のスイッチング素子Ｑｂと、第３のスイッチング素
子Ｑｃ及び第４のスイッチング素子Ｑｄは、液晶表示装置の基板の上に配置される薄膜トランジスタなどの三端子素子である。第１のスイッチング素子Ｑａの制御端子はゲート線１２１に接続され、入力端子は第１のデータ線１７１ａに接続され、出力端子は第１の液晶キャパシタＣＬＣＨに接続される。第２のスイッチング素子Ｑｂの制御端子はゲート線１２１に接続され、入力端子は第２のデータ線１７１ｂに接続され、出力端子は第２の液晶キャパシタＣＬＣＬに接続される。第３のスイッチング素子Ｑｃの制御端子はゲート線１２１に接続され、入力端子は第１のデータ線１７１ａに接続され、出力端子は第３の液晶キャパシタＣＬＣＭに接続され、第４のスイッチング素子Ｑｄの制御端子はゲート線１２１に接続され、入力端子は第２のデータ線１７１ｂに接続され、出力端子は第３の液晶キャパシタＣＬＣＭに接続される。

第１の液晶キャパシタＣＬＣＨは、第１のスイッチング素子Ｑａに接続される第１のサブピクセル電極１９１ａ及び共通電極２７０が重なる。第２の液晶キャパシタＣＬＣＬは、第２のスイッチング素子Ｑｂに接続される第２のサブピクセル電極１９１ｂ及び共通電極２７０が重なる。第３の液晶キャパシタＣＬＣＭは、第３のスイッチング素子Ｑｃ及び第４のスイッチング素子Ｑｄに接続される第３のサブピクセル電極１９１ｃ及び共通電極２７０が重なる。

次に、図２から図５に基づき、図１に示す液晶表示装置について詳細に説明する。図２は、本発明の一実施形態による液晶表示装置の配置図であり、図３は、図２の液晶表示装置をＩＩＩ-ＩＩＩ線に沿って切り取った断面図であり、図４は、図２の液晶表示装置をＩＶ-ＩＶ線に沿って切り取った断面図であり、図５は、本発明の一実施形態による液晶表示装置の基本電極の配置図である。

図２から図４を参照すると、本発明の一実施形態による液晶表示装置は、相対向する下部表示板１００及び上部表示板２００と、２枚の表示板１００、２００の間に挟持される液晶層３と、を含む。

まず、下部表示板１００について説明する。

第１の絶縁基板１１０の上にゲート線１２１及び維持電圧線１３１が配置される。ゲート線１２１は、第１のゲート線１２１ａ及び第２のゲート線１２１ｂを含む。第１のゲート線１２１ａ及び第２のゲート線１２１ｂは互いに接続されて、これらにゲート信号が印加される。

第１のゲート線１２１ａ及び第２のゲート線１２１ｂは主として図２を正面視したときの横方向に延びてゲート信号を送信する。

第１のゲート線１２１ａは、主として図２を正面視したときの上方に突き出る第１のゲート電極１２４ａ及び第２のゲート電極１２４ｂを含み、第２のゲート線１２１ｂは、主として下方に突き出る第３のゲート電極１２４ｃ及び第４のゲート電極１２４ｄを含む。

維持電圧線１３１は、維持電極１３２、１３３を含む。
第１のゲート線１２１ａ及び第２のゲート線１２１ｂを含む。ゲート線１２１及び維持電圧線１３１の上には、ゲート絶縁膜１４０が配置される。

ゲート絶縁膜１４０の上には、第１の半導体１５４ａと、第２の半導体１５４ｂと、第３の半導体１５４ｃ及び第４の半導体１５４ｄが形成される。第１の半導体１５４ａと、第２の半導体１５４ｂと、第３の半導体１５４ｃ及び第４の半導体１５４ｄは、非晶質もしくは結晶質のケイ素、または、酸化物半導体または、その両方を含む。

第１の半導体１５４ａと、第２の半導体１５４ｂと、第３の半導体１５４ｃ及び第４の半導体１５４ｄの上には、オーミックコンタクト部材１６３ａ、１６５ａ、１６３ｂ、１６５ｂ、１６３ｃ、１６５ｃ、１６３ｄ、１６５ｄが形成される。たとえば、第１の半導体１５４ａと、第２の半導体１５４ｂと、第３の半導体１５４ｃ及び第４の半導体１５４ｄが酸化物半導体からなる場合、オーミックコンタクト部材を省略してもよい。

オーミックコンタクト部材１６３ａ、１６５ａ、１６３ｂ、１６５ｂ、１６３ｃ、１６５ｃ、１６３ｄ、１６５ｄの上には、第１のデータ線１７１ａ及び第２のデータ線１７１ｂと、第１のドレイン電極１７５ａと、第２のドレイン電極１７５ｂと、第３のドレイン電極１７５ｃ及び第４のドレイン電極１７５ｄが配置される。

第１のデータ線１７１ａ及び第２のデータ線１７１ｂはデータ信号を送信し、主として縦方向に延びて第１のゲート線１２１ａ及び第２のゲート線１２１ｂと交差する。

第１のデータ線１７１ａは、第１のゲート電極１２４ａに向かって延びる第１のソース電極１７３ａと、第３のゲート電極１２４ｃに向かって延びる第３のソース電極１７３ｃと、を含み、第２のデータ線１７１ｂは、第２のゲート電極１２４ｂに向かって延びる第２のソース電極１７３ｂと、第４のゲート電極１２４ｄに向かって延びる第４のソース電極１７３ｄと、を含む。

第１のドレイン電極１７５ａの一方の端部の一部は第１のソース電極１７３ａにより囲まれ、第２のドレイン電極１７５ｂの一方の端部の一部は第２のソース電極１７３ｂにより取り囲まれ、第３のドレイン電極１７５ｃの一方の端部の一部は第３のソース電極１７３ｃにより囲まれ、第４のドレイン電極１７５ｄの一方の端部の一部は第４のソース電極１７３ｄにより囲まれる。第３のドレイン電極１７５ｃ及び第４のドレイン電極１７５ｄは互いに接続される。

第１ないし第４のゲート電極１２４ａ、１２４ｂ、１２４ｃ、１２４ｄと、第１ないし第４のソース電極１７３ａ、１７３ｂ、１７３ｃ、１７３ｄと、第１ないし第４のドレイン電極１７５ａ、１７５ｂ、１７５ｃ、１７５ｄとは、第１ないし第４の半導体１５４ａ、１５４ｂ、１５４ｃ、１５４ｄとともに第１ないし第４のスイッチング素子Ｑａ、Ｑｂ、Ｑｃ、Ｑｄである第１ないし第４のスイッチング素子をなす。なお、スイッチング素子は、薄膜トランジスタを含んでもよい。そして、スイッチング素子のチャネルは、各ソース電極１７３ａ、１７３ｂ、１７３ｃ、１７３ｄと各ドレイン電極１７５ａ、１７５ｂ、１７５ｃ、１７５ｄとの間の各半導体１５４ａ、１５４ｂ、１５４ｃ、１５４ｄに形成される。

半導体１５４ａ、１５４ｂ、１５４ｃ、１５４ｄは、各ソース電極１７３ａ、１７３ｂ、１７３ｃ、１７３ｄと各ドレイン電極１７５ａ、１７５ｂ、１７５ｃ、１７５ｄとの間のチャネル領域を除いては、データ線１７１ａ、１７１ｂと、ソース電極１７３ａ、１７３ｂ、１７３ｃ、１７３ｄ及びドレイン電極１７５ａ、１７５ｂ、１７５ｃ、１７５ｄ並びにその下のオーミックコンタクト部材１６３ａ、１６５ａ、１６３ｂ、１６５ｂ、１６３ｃ、１６５ｃ、１６３ｄ、１６５ｄとほぼ同一平面上に存在する。

データ線１７１ａ、１７１ｂと、ドレイン電極１７５ａ、１７５ｂ、１７５ｃ、１７５ｄ及び半導体１５４ａ、１５４ｂ、１５４ｃ、１５４ｄの露出された部分の上に、保護膜１８０を配置してもよい。

保護膜１８０に、第１のドレイン電極１７５ａの広い端部を露出させる第１のコンタクトホール１８５ａと、第２のドレイン電極１７５ｂの広い端部を露出させる第２のコンタクトホール１８５ｂ及び第３のドレイン電極１７５ｃと第４のドレイン電極１７５ｄを接続する広い接続部を露出させる第３のコンタクトホール１８５ｃを配置してもよい。

保護膜１８０の上に、第１のサブピクセル電極１９１ａと、第２のサブピクセル電極１９１ｂ及び第３のサブピクセル電極１９１ｃを有する画素電極１９１を配置してもよい。

第１のサブピクセル電極１９１ａが配置された領域の面積を第１の面積Ｈとし、第２のサブピクセル電極１９１ｂが配置された領域の面積を第２の面積Ｌとし、第３のサブピクセル電極１９１ｃが配置された領域の面積を第３の面積Ｍとしたとき、第１の面積Ｈと、第２の面積Ｌと、第３の面積Ｍが、Ｈ≦Ｍ＜Ｌの関係を有する。

第１のサブピクセル電極１９１ａと、第２のサブピクセル電極１９１ｂ及び第３のサブピクセル電極１９１ｃは、それぞれ図５に示す基本電極１９９又はその変形を一つ以上含む。

以下、図５に基づき、基本電極１９９について詳細に説明する。

図５に示すように、基本電極１９９の全体的な形状は矩形状であり、横幹部１９３及びこれと交差（例えば、直交）する縦幹部１９２とを含む十字状の幹部を含む。また、基本電極１９９は、横幹部１９３及び縦幹部１９２により第１の副領域Ｄａと、第２の副領域Ｄｂ、第３の副領域Ｄｃ及び第４の副領域Ｄｄに画成され、各副領域Ｄａ〜Ｄｄは、複数の第１ないし第４の微細枝部１９４ａ、１９４ｂ、１９４ｃ、１９４ｄを含む。

第１の微細枝部１９４ａは、横幹部１９３又は縦幹部１９２から左上方に斜めに延び、第２の微細枝部１９４ｂは、横幹部１９３又は縦幹部１９２から右上方に斜めに延びる。また、第３の微細枝部１９４ｃは、横幹部１９３又は縦幹部１９２から左下方に延び、第４の微細枝部１９４ｄは、横幹部１９３又は縦幹部１９２から右下方に斜めに延びる。

第１ないし第４の微細枝部１９４ａ、１９４ｂ、１９４ｃ、１９４ｄは、第１のゲート線１２１ａ、第２のゲート線１２１ｂ又は横幹部１９３とほぼ４５°又は１３５°の角度をなす。また、隣り合う二つの副領域Ｄａ、Ｄｂ、Ｄｃ、Ｄｄの微細枝部１９４ａ、１９４ｂ、１９４ｃ、１９４ｄは、互いに交差（例えば、直交）する。

第１のサブピクセル電極１９１ａは第１の拡張部１９５ａを有し、第１の拡張部１９５ａは第１のコンタクトホール１８５ａに配置され、 第１のドレイン電極１７５ａから第１のサブピクセル電極１９１ａには第１のコンタクトホール１８５ａを介して第１のデータ電圧が印加される。これと同様に、第２のサブピクセル電極１９１ｂは第２の拡張部１９５ｂを有し、第２の拡張部１９５ｂは第２のコンタクトホール１８５ｂに配置され、 第２のドレイン電極１７５ｂから第２のサブピクセル電極１９１ｂには第２のコンタクトホール１８５ｂを介して第２のデータ電圧が印加される。第１のデータ電圧及び第２のデータ電圧の値は一つの映像信号から得られ、異なる値を有する。第１のデータ電圧の値は、第２のデータ電圧の値よりも大きい。第３のドレイン電極１７５ｃ及び第４のドレイン電極１７５ｄから第３のサブピクセル電極１９１ｃには第３のコンタクトホール１８５ｃを介して第１のデータ電圧と第２のデータ電圧との間の値を有する第３のデータ電圧が印加される。

上述したように、第３のドレイン電極１７５ｃ及び第４のドレイン電極１７５ｄは互いに接続され、 第３のドレイン電極１７５ｃ及び第４のドレイン電極１７５ｄから第３のサブピクセル電極１９１ｃには第３のコンタクトホール１８５ｃを介して第１のデータ電圧と第２のデータ電圧との間の値を有する第３のデータ電圧が印加される。

もし、第１のデータ線１７１ａに接続された第３のスイッチング素子Ｑｃの第１のチャネル幅ＣＷＡ及び第１のチャネル長さＣＬＡが、第２のデータ線１７１ｂに接続された第４のスイッチング素子Ｑｄの第２のチャネル幅ＣＷＢ及び第２のチャネル長さＣＬＢと互いに同じである場合、第３のサブピクセル電極１９１ｃには、第１のデータ線１７１ａを介して伝達される第１のデータ電圧と、第２のデータ線１７１ｂを介して伝達される第２のデータ電圧との中間値を有する第３のデータ電圧が印加される。

しかしながら、第３のスイッチング素子Ｑｃの第１のチャネル幅ＣＷＡ及び第１のチャネル長さＣＬＡ間の第１の割合（ＣＷＡ／ＣＬＡ）が、第２のデータ線１７１ｂに接続された第４のスイッチング素子Ｑｄの第２のチャネル幅ＣＷＢ及び第２のチャネル長さＣＬＢ間の第２の割合（ＣＷＢ／ＣＬＢ）よりも大きい場合、第３のスイッチング素子Ｑｃを介して伝達される第１のデータ電圧の影響が大きくなり、その結果、第３のサブピクセル電極１９１ｃには、第１のデータ線１７１ａを介して伝達される第１のデータ電圧と第２のデータ線１７１ｂを介して伝達される第２のデータ電圧との間の値を有するが、第２のデータ電圧よりも第１のデータ電圧の方に近い値を有する第３のデータ電圧が印加される。

具体的には、第３のスイッチング素子Ｑｃを第１の抵抗とし、第４のスイッチング素子Ｑｄを第２の抵抗としたとき、第１の抵抗である第３のスイッチング素子Ｑｃを流れる第１の電流ＩＡの大きさは第３のスイッチング素子Ｑｃの第１のチャネル幅ＣＷＡに比例し、第１のチャネル長さＣＬＡに反比例する。

同様に、第２の抵抗である第４のスイッチング素子Ｑｄを流れる第２の電流ＩＢの大きさは第４のスイッチング素子Ｑｄの第２のチャネル幅ＣＷＢに比例し、第２のチャネル長さＣＬＢに反比例する。

このため、第３のスイッチング素子Ｑｃの第１のチャネル幅ＣＷＡ及び第１のチャネル長さＣＬＡ間の第１の割合（ＣＷＡ／ＣＬＡ）が第２のデータ線１７１ｂに接続された第４のスイッチング素子Ｑｄの第２のチャネル幅ＣＷＢ及び第２のチャネル長さＣＬＢ間の第２の割合（ＣＷＢ／ＣＬＢ）よりも大きい場合、第３のスイッチング素子Ｑｃを介して伝達される電流が大きくなり、その結果、第３のサブピクセル電極１９１ｃには、第１のデータ線１７１ａを介して伝達される第１のデータ電圧と第２のデータ線１７１ｂを介して伝達される第２のデータ電圧との間の値を有するが、第２のデータ電圧よりも第１のデータ電圧の方に近い値を有する第３のデータ電圧が印加される。

他方、第３のスイッチング素子Ｑｃの第１のチャネル幅ＣＷＡ及び第１のチャネル長さＣＬＡ間の第１の割合（ＣＷＡ／ＣＬＡ）が第２のデータ線１７１ｂに接続された第４のスイッチング素子Ｑｄの第２のチャネル幅ＣＷＢ及び第２のチャネル長さＣＬＢ間の第２の割合（ＣＷＢ／ＣＬＢ）よりも小さい場合、第４のスイッチング素子Ｑｄを介して伝達される第２のデータ電圧の影響が大きくなり、その結果、第３のサブピクセル電極１９１ｃには、第１のデータ線１７１ａを介して伝達される第１のデータ電圧と第２のデータ線１７１ｂを介して伝達される第２のデータ電圧との間の値を有するが、第１のデータ電圧よりも第２のデータ電圧の方に近い値を有する第３のデータ電圧が印加される。

このため、第３のスイッチング素子Ｑｃ及び第４のスイッチング素子Ｑｄのチャネル幅ＣＷ及びチャネル長さＣＬ間の割合（ＣＷ／ＣＬ）を調節することにより、第３のサブピクセル電極１９１ｃに印加される第３のデータ電圧の大きさを調節することができる。

本発明の一実施形態による液晶表示装置では、第３のスイッチング素子Ｑｃのチャネル幅ＣＷ及びチャネル長さＣＬ間の割合（ＣＷ／ＣＬ）は、第４のスイッチング素子Ｑｄのチャネル幅ＣＷ及びチャネル長さＣＬ間の割合（ＣＷ／ＣＬ）に略等しいか、あるいは、異なる。

データ電圧が印加される第１のサブピクセル電極１９１ａと、第２のサブピクセル電極１９１ｂ及び第３のサブピクセル電極１９１ｃは、上部表示板２００の共通電極２７０と共に電界を生成することにより、共通電極１９１、２７０間の液晶層３の液晶分子の方向を決定する。このようにして決定される液晶分子の方向により液晶層３を通過する光の輝度が変わる。

第１ないし第４の微細枝部１９４ａ、１９４ｂ、１９４ｃ、１９４ｄの辺は、電界を変化させて液晶分子３１の傾斜方向を決定する水平成分を作り出す。電界の水平成分は、第１ないし第４の微細枝部１９４ａ、１９４ｂ、１９４ｃ、１９４ｄの辺に対してほぼ水平である。このため、図５に示すように、液晶分子３１は微細枝部１９４ａ、１９４ｂ、１９４ｃ、１９４ｄの長手方向に平行な方向に傾く。一つの基本電極１９９は、微細枝部１９４ａ、１９４ｂ、１９４ｃ、１９４ｄの長手方向が異なる４つの副領域Ｄａ〜Ｄｄを有するため、液晶分子３１が傾く方向はほぼ４方向となり、液晶分子３１の配向方向が異なる４つの領域が液晶層３に配置される。このように液晶分子が傾く方向を多様化させると、液晶表示装置の基準視野角が大きくなる。

次いで、上部表示板２００について説明する。

第２の絶縁基板２１０の上に、遮光部材（ｌｉｇｈｔ ｂｌｏｃｋｉｎｇ ｍｅｍｂｅｒ）２２０を配置してもよい。遮光部材はブラックマトリックスとも呼ばれ、光漏れを防ぐ。

第２の絶縁基板２１０及び遮光部材２２０の上に、カラーフィルタ２３０を配置してもよい。カラーフィルタ２３０は、隣り合うデータ線１７１ａ、１７１ｂの間に沿って縦方向に長く延びる。各カラーフィルタ２３０は、赤色、緑色及び青色の三原色など基本色（ｐｒｉｍａｒｙ ｃｏｌｏｒ）のうちの一つを表示してもよい。しかしながら、遮光部材２２０及びカラーフィルタ２３０を、上部表示板２００ではなく、下部表示板１００の上に配置してもよい。

遮光部材２２０及びカラーフィルタ２３０の上に、オーバーコート２５０を配置してもよい。オーバーコート２５０は、カラーフィルタ２３０及び遮光部材２２０が浮き上がることを防ぎ、カラーフィルタ２３０から流入する溶剤などの有機物による液晶層３の汚染を抑え、画面を駆動する場合に生じる残像などの不良を防ぐ。

オーバーコート２５０の上には、共通電極２７０を配置してもよい。

表示板１００、２００の内側面には、配向膜（図示せず）が配置されてもよく、これらは垂直配向膜であってもよい。

好適には、２枚の表示板１００、２００の外側面には偏光版（図示せず）が配置されるが、２つの偏光版の透過軸は交差（例えば、直交）し、これらのうちの一つの透過軸はゲート線１２１に対して平行であることが好ましい。しかしながら、偏光版は２枚の表示板１００、２００のうちのいずれか一方の外側面にのみ配置されてもよい。

液晶層３は負の誘電率異方性を有し、液晶層３の液晶分子は、電界がない状態でその長軸が２枚の表示板１００、２００の表面に対して垂直になるように配向される。このため、電界がない状態で入射光は偏光板を通過できずに遮断される。

液晶層３及び配向膜のうちの少なくとも一方は、光反応性物質、より具体的に、反応性メソゲン（ｒｅａｃｔｉｖｅ ｍｅｓｏｇｅｎ）を含む。

本発明の一実施形態による液晶表示装置は、第１のデータ電圧が印加される第１のサブピクセル電極１９１ａと、第２のデータ電圧が印加される第２のサブピクセル電極１９１ｂ及び第１のデータ電圧と第２のデータ電圧との間の値を有する第３のデータ電圧が印加される第３のサブピクセル電極１９１ｃを含む。

上述したように、第１のデータ電圧及び第２のデータ電圧の値は一つの映像信号から得られ、異なる値を有する。また、第１のデータ電圧の値は、第２のデータ電圧の値よりも大きい。

このため、第１のサブピクセル電極１９１ａに対応する液晶層に加えられる電界の強さが最も大きく、第２のサブピクセル電極１９１ｂに対応する液晶層に加えられる電界の強さが最も小さく、第３のサブピクセル電極１９１ｃに対応する液晶層に加えられる電界の強さは第１のサブピクセル電極１９１ａに対応する液晶層に加えられる電界の強さよりは小さく、第２のサブピクセル電極１９１ｂに対応する液晶層に加えられる電界の強さよりは大きい。

このように、本発明の一実施形態による液晶表示装置は、一つの画素領域を、相対的に高い第１のデータ電圧が印加される第１のサブピクセル電極が配置される領域と、相対的に低い第２のデータ電圧が印加される第２のサブピクセル電極が配置される領域及び第１のデータ電圧と第２のデータ電圧との間の値を有する第３のデータ電圧が印加される第３のサブピクセル電極が配置される領域に画成する。このため、第１のサブピクセル電極と、第２のサブピクセル電極及び第３のサブピクセル電極に対応する液晶分子に加えられる電界の強さが異なる結果、液晶分子が傾く角度が異なり、これにより、各領域の輝度が異なる。このように、一つの画素領域を異なる輝度を有する３つの領域に画成すると、階調による透過率の変化を緩やかに調節することにより、側面における低階調及び高階調においても階調の変化により透過率が急変することを防ぎ、これにより、側面視認性を正面視認性に近づけながらも、低階調及び高階調においても正確に階調を表現することができる。

さらに、上述したように、第３のサブピクセル電極に印加される第３のデータ電圧の値は、第１のサブピクセル電極に印加される第１のデータ電圧と第２のサブピクセル電極に印加される第２のデータ電圧との間の値を有するが、第１のデータ電圧を伝達する第１のデータ線に接続された第３のスイッチング素子及び第２のデータ電圧を伝達する第２のデータ線に接続された第４のスイッチング素子のチャネル幅ＣＷ及びチャネル長さＣＬ間の割合（ＣＷ／ＣＬ）を調節することにより、第３のサブピクセル電極に印加される第３のデータ電圧の大きさを調節することができる。

以下、図６に基づき、本発明の一実施形態について説明する。図６は、本発明の一実施形態による液晶表示装置の階調による透過率の変化を示すグラフである。

従来の液晶表示装置のように、一つの画素領域を、相対的に高い第１のデータ電圧が印加される第１のサブピクセル電極が配置される領域及び相対的に低い第２のデータ電圧が印加される第２のサブピクセル電極が配置される領域に画成する第１の場合と、本発明の一実施形態による液晶表示装置のように、一つの画素領域を、相対的に高い第１のデータ電圧が印加される第１のサブピクセル電極が配置される領域と、相対的に低い第２のデータ電圧が印加される第２のサブピクセル電極が配置される領域及び第１のデータ電圧と第２のデータ電圧との間の値を有する第３のデータ電圧が印加される第３のサブピクセル電極が配置される領域に画成する第２の場合について、液晶表示装置の正面における階調による透過率の変化Ｘと、液晶表示装置の側面における階調による透過率の変化Ｙ１、Ｙ２とを比較したものが図６である。図６中では、第１の場合に対する液晶表示装置の側面における階調による透過率の変化はＹ１と表示され、第２の場合に対する液晶表示装置の側面における階調による透過率の変化はＹ２と表示した。

図６を参照すると、第１の場合の液晶表示装置の側面における階調による透過率の変化Ｙ１に比べて、第２の場合の液晶表示装置の側面における階調による透過率の変化Ｙ２は、液晶表示装置の正面における階調による透過率の変化Ｘにより近いことが分かる。特に、本発明の一実施形態による液晶表示装置のように、一つの画素領域を、相対的に高い第１のデータ電圧が印加される第１のサブピクセル電極が配置される領域と、相対的に低い第２のデータ電圧が印加される第２のサブピクセル電極が配置される領域及び第１のデータ電圧と第２のデータ電圧との間の値を有する第３のデータ電圧が印加される第３のサブピクセル電極が配置される領域に画成する第２の場合、低階調から高階調に亘って透過率が緩やかに増加し、第１の場合とは異なり、低階調や中間階調において透過率が緊増したり高階調において透過率が急減したりしないことが分かる。このように、本発明の一実施形態による液晶表示装置は階調の変化による透過率の変化が緩やかであり、正確に階調を表現することができるということが分かる。したがって、本発明の一実施形態による液晶表示装置によれば、階調が表現し難いときに発生する画質の低下を防ぐことができる。

以下、図７から図１０に基づき、本発明の他の実施形態による液晶表示装置について説明する。図７は、本発明の一実施形態による液晶表示装置の配置図であり、図８は、図７の液晶表示装置をＶＩＩＩ-ＶＩＩＩ線に沿って切り取った断面図であり、図９は、図７の液晶表示装置をＩＸ-ＩＸ線に沿って切り取った断面図であり、図１０は、図７の液晶表示装置をＸ-Ｘ線に沿って切り取った断面図である。

図７から図１０を参照すると、本発明の一実施形態による液晶表示装置は、相対向する下部表示板１００及び上部表示板２００と、２枚の表示板１００、２００の間に挟持された液晶層３と、を含む。

まず、下部表示板１００について説明する。

第１の絶縁基板１１０の上に、ゲート線１２１及び維持電圧線１３１を配置してもよい。
ゲート線１２１は、第１のゲート電極１２４ａと、第２のゲート電極１２４ｂと、第３のゲート電極１２４ｃ及び第４のゲート電極１２４ｄを含む。

維持電圧線１３１は、維持電極１３２、１３３を含む。

ゲート線１２１及び維持電圧線１３１の上には、ゲート絶縁膜１４０を配置してもよい。

ゲート絶縁膜１４０の上に、第１の半導体１５４ａと、第２の半導体１５４ｂと、第３の半導体１５４ｃ及び第４の半導体１５４ｄを配置してもよい。第１の半導体１５４ａと、第２の半導体１５４ｂと、第３の半導体１５４ｃ及び第４の半導体１５４ｄは、非晶質又は結晶質ケイ素を含むか、あるいは、酸化物半導体を含む。

第１の半導体１５４ａと、第２の半導体１５４ｂと、第３の半導体１５４ｃ及び第４の半導体１５４ｄの上に、オーミックコンタクト部材１６３ａ、１６５ａを配置してもよい。第１の半導体１５４ａと、第２の半導体１５４ｂと、第３の半導体１５４ｃ及び第４の半導体１５４ｄが酸化物半導体からなる場合、オーミックコンタクト部材は省略可能である。

オーミックコンタクト部材１６３ａ、１６５ａの上に、第１のデータ線１７１ａ及び第２のデータ線１７１ｂと、第１のドレイン電極１７５ａと、第２のドレイン電極１７５ｂと、第３のドレイン電極１７５ｃ及び第４のドレイン電極１７５ｄを配置してもよい。

第１のデータ線１７１ａ及び第２のデータ線１７１ｂはデータ信号を送信し、主として縦方向に延び、ゲート線１２１と交差する。

第１のデータ線１７１ａは、第１のゲート電極１２４ａに向かって延びる第１のソース電極１７３ａ及び第３のゲート電極１２４ｃに向かって延びる第３のソース電極１７３ｃを含む。第１のソース電極１７３ａ及び第３のソース電極１７３ｃは、互いに接続されている。

第２のデータ線１７１ｂは、第２のゲート電極１２４ｂに向かって延びる第２のソース電極１７３ｂ及び第４のゲート電極１２４ｄに向かって延びる第４のソース電極１７３ｄを含む。

第２のソース電極１７３ｂ及び第４のソース電極１７３ｄは、互いに接続されている。

第１のドレイン電極１７５ａの一方の端部の一部は、第１のソース電極１７３ａにより取り囲まれ、第２のドレイン電極１７５ｂの一方の端部の一部は、第２のソース電極１７３ｂにより取り囲まれ、第３のドレイン電極１７５ｃの一方の端部の一部は、第３のソース電極１７３ｃにより取り囲まれ、第４のドレイン電極１７５ｄの一方の端部の一部は、第４のソース電極１７３ｄにより取り囲まれる。第３のドレイン電極１７５ｃ及び第４のドレイン電極１７５ｄは、互いに接続されている。

第１ないし第４のゲート電極１２４ａ、１２４ｂ、１２４ｃ、１２４ｄと、第１ないし第４のソース電極１７３ａ、１７３ｂ、１７３ｃ、１７３ｄ及び第１ないし第４のドレイン電極１７５ａ、１７５ｂ、１７５ｃ、１７５ｄは、第１ないし第４の半導体１５４ａ、１５４ｂ、１５４ｃ、１５４ｄと共に第１ないし第４のスイッチング素子Ｑａ、Ｑｂ、Ｑｃ、Ｑｄである第１ないし第４のスイッチング素子を配置し、スイッチング素子のチャネルは、各ソース電極１７３ａ、１７３ｂ、１７３ｃ、１７３ｄと各ドレイン電極１７５ａ、１７５ｂ、１７５ｃ、１７５ｄとの間の各半導体１５４ａ、１５４ｂ、１５４ｃ、１５４ｄに配置されてもよい。

半導体１５４ａ、１５４ｂ、１５４ｃ、１５４ｄは、各ソース電極１７３ａ、１７３ｂ、１７３ｃ、１７３ｄと各ドレイン電極１７５ａ、１７５ｂ、１７５ｃ、１７５ｄとの間のチャネル領域を除いては、データ線１７１ａ、１７１ｂと、ソース電極１７３ａ、１７３ｂ、１７３ｃ、１７３ｄと、ドレイン電極１７５ａ、１７５ｂ、１７５ｃ、１７５ｄ及びその下のオーミックコンタクト部材１６３ａ、１６５ａとほぼ同一平面上に存在する。

データ線１７１ａ、１７１ｂと、ドレイン電極１７５ａ、１７５ｂ、１７５ｃ、１７５ｄ及び半導体１５４ａ、１５４ｂ、１５４ｃ、１５４ｄの露出された部分の上に、第１の保護膜１８０ａを配置してもよい。

第１の保護膜１８０ａの上に、第１のサブピクセル電極１９１ａの第１の部分１９１ａ１及び第３のサブピクセル電極１９１ｃの第１の部分１９１ｃ１が配置してもよい。

第１のサブピクセル電極１９１ａの第１の部分１９１ａ１及び第３のサブピクセル電極１９１ｃの第１の部分１９１ｃ１は、それぞれ第１の画素領域Ｒａ及び第２の画素領域Ｒｂに配置してもよい。

第１のサブピクセル電極１９１ａの第１の部分１９１ａ１及び第３のサブピクセル電極１９１ｃの第１の部分１９１ｃ１は、それぞれ４つの梯形が合わせられて第１の画素領域及び第２の画素領域の中央部分を取り囲む形状を有し、第１のサブピクセル電極１９１ａの第１の部分１９１ａ１は、第１の画素領域Ｒａの中央部分に配置される第１の接続部９６ａを含み、第３のサブピクセル電極１９１ｃの第１の部分１９１ｃ１は、第２の画素領域Ｒｂの中央部分を通過する十字状の第２の接続部９６ｂを含む。

第１のサブピクセル電極１９１ａの第１の部分１９１ａ１及び第３のサブピクセル電極１９１ｃの第１の部分１９１ｃ１の上には、第２の保護膜１８０ｂが配置される。

第２の保護膜１８０ｂには、第１のサブピクセル電極１９１ａの第１の部分１９１ａ１の第１の接続部９６ａを露出させる第４のコンタクトホール１８６ａ及び第３のサブピクセル電極１９１ｃの第１の部分１９１ｃ１の第２の接続部９６ｂを露出させる第５のコンタクトホール１８６ｂが配置される。

第２の保護膜１８０ｂの上には、第１のサブピクセル電極１９１ａの第２の部分１９１ａ２と、第２のサブピクセル電極１９１ｂの第１の部分１９１ｂ１と、第３のサブピクセル電極１９１ｃの第２の部分１９１ｃ２及び第２のサブピクセル電極１９１ｂの第２の部分１９１ｂ２が配置される。

第１のサブピクセル電極１９１ａの第２の部分１９１ａ２及び第２のサブピクセル電極１９１ｂの第１の部分１９１ｂ１は第１の画素領域Ｒａに配置され、第３のサブピクセル電極１９１ｃの第２の部分１９１ｃ２及び第２のサブピクセル電極１９１ｂの第２の部分１９１ｂ２は第２の画素領域Ｒｂに配置される。

第１のサブピクセル電極１９１ａの第２の部分１９１ａ２は、第１のサブピクセル電極１９１ａの第１の部分１９１ａ１が取り囲む第１の画素領域Ｒａの中央部分に配置され、第４のコンタクトホール１８６ａを介して第１のサブピクセル電極１９１ａの第１の部分１９１ａ１と互いに接続される。

第２のサブピクセル電極１９１ｂの第１の部分１９１ｂ１は、第１のサブピクセル電極１９１ａの第２の部分１９１ａ２を囲む個所に形成される。

第１のサブピクセル電極１９１ａの第２の部分１９１ａ２及び第２のサブピクセル電極１９１ｂの第１の部分１９１ｂ１は離隔され、図５に示す基本電極１９９と同様に、異なる方向に延びる複数の微細枝部を含む。

第３のサブピクセル電極１９１ｃの第２の部分１９１ｃ２は、第３のサブピクセル電極１９１ｃの第１の部分１９１ｃ１が取り囲む第２の画素領域Ｒｂの中央部分に配置され、第５のコンタクトホール１８６ｂを介して第３のサブピクセル電極１９１ｃの第１の部分１９１ｃ１と互いに接続される。

第２のサブピクセル電極１９１ｂの第２の部分１９１ｂ２は、第３のサブピクセル電極１９１ｃの第２の部分１９１ｃ２を取り囲む個所に形成される。

第３のサブピクセル電極１９１ｃの第２の部分１９１ｃ２及び第２のサブピクセル電極１９１ｂの第２の部分１９１ｂ２は互いに離隔され、図５に示す基本電極１９９と同様に、異なる方向に延びる複数の微細枝部を含む。

第１のサブピクセル電極１９１ａの第１の部分１９１ａ１は第３の拡張部１９６ａを有し、第１の保護膜１８０ａ及び第２の保護膜１８０ｂには、第１のサブピクセル電極１９１ａの第１の部分１９１ａ１の第３の拡張部１９６ａ及び第１のドレイン電極１７５ａの広い端部を露出させる第７コンタクトホール１８７ａが配置され、第７コンタクトホール１８７ａの上には第１の接続部材９３ａが配置される。第１の接続部材９３ａを介して第１のサブピクセル電極１９１ａの第１の部分１９１ａ１は第１のドレイン電極１７５ａに接続されて、第１のデータ線１７１ａにより伝達される第１のデータ電圧が印加される。

第３のサブピクセル電極１９１ｃの第１の部分１９１ｃ１は第４の拡張部１９６ｂを有し、第１の保護膜１８０ａ及び第２の保護膜１８０ｂには、第３のサブピクセル電極１９１ｃの第１の部分１９１ｃ１の第４の拡張部１９６ｂ及び第３のドレイン電極１７５ｃと第４のドレイン電極１７５ｄを接続する広い接続部を露出させる第８コンタクトホール１８７ｂが配置され、第８コンタクトホール１８７ｂの上には第２の接続部材９３ｂが配置される。第２の接続部材９３ｂを介して第３のサブピクセル電極１９１ｃの第１の部分１９１ｃ１は第３のドレイン電極１７５ｃ及び第４のドレイン電極１７５ｄに接続される。

第１の保護膜１８０ａ及び第２の保護膜１８０ｂには、第２のドレイン電極１７５ｂの拡張部を露出させる第９コンタクトホール１８７ｃが配置される。第９コンタクトホール１８７ｃを介して第２のサブピクセル電極１９１ｂの第１の部分１９１ｂ１及び第２のサブピクセル電極１９１ｂの第２の部分１９１ｂ２は第２のドレイン電極１７５ｂに接続されて、第２のドレイン電極１７５ｂから第２のデータ電圧が印加される。

第１のデータ電圧及び第２のデータ電圧の値は一つの映像信号から得られ、異なる値を有する。第１のデータ電圧の値は、第２のデータ電圧の値よりも大きい。

第３のドレイン電極１７５ｃ及び第４のドレイン電極１７５ｄから第３のサブピクセル電極１９１ｃの第１の部分１９１ｃ１には、第１のデータ電圧と第２のデータ電圧との間の値を有する第３のデータ電圧が印加される。

第１のサブピクセル電極１９１ａの第２の部分１９１ａ２は第４のコンタクトホール１８６ａを介して第１のサブピクセル電極１９１ａの第１の部分１９１ａ１の第１の接続部９６ａに接続されて、第１のデータ電圧が印加される。

これと同様に、第３のサブピクセル電極１９１ｃの第２の部分１９１ｃ２は第５のコンタクトホール１８６ｂを介して第３のサブピクセル電極１９１ｃの第１の部分１９１ｃ１の第２の接続部９６ｂに接続されて、第３のデータ電圧が印加される。

第１のデータ線１７１ａに接続された第３のスイッチング素子Ｑｃの第１のチャネル幅ＣＷＡ及び第１のチャネル長さＣＬＡが第２のデータ線１７１ｂに接続された第４のスイッチング素子Ｑｄの第２のチャネル幅ＣＷＢ及び第２のチャネル長さＣＬＢと同じである場合、第３のサブピクセル電極１９１ｃには、第１のデータ線１７１ａを介して伝達される第１のデータ電圧と第２のデータ線１７１ｂを介して伝達される第２のデータ電圧との中間値を有する第３のデータ電圧が印加される。

しかしながら、第３のスイッチング素子Ｑｃの第１のチャネル幅ＣＷＡ及び第１のチャネル長さＣＬＡ間の第１の割合（ＣＷＡ／ＣＬＡ）が第２のデータ線１７１ｂに接続された第４のスイッチング素子Ｑｄの第２のチャネル幅ＣＷＢ及び第２のチャネル長さＣＬＢ間の第２の割合（ＣＷＢ／ＣＬＢ）よりも大きい場合、第３のスイッチング素子Ｑｃを介して伝達される第１のデータ電圧の影響が大きくなり、その結果、第３のサブピクセル電極１９１ｃには、第１のデータ線１７１ａを介して伝達される第１のデータ電圧と第２のデータ線１７１ｂを介して伝達される第２のデータ電圧との間の値を有するが、第２のデータ電圧よりも第１のデータ電圧の方に近い値を有する第３のデータ電圧が印加される。

他方、第３のスイッチング素子Ｑｃの第１のチャネル幅ＣＷＡ及び第１のチャネル長さＣＬＡ間の第１の割合（ＣＷＡ／ＣＬＡ）が第２のデータ線１７１ｂに接続された第４のスイッチング素子Ｑｄの第２のチャネル幅ＣＷＢ及び第２のチャネル長さＣＬＢ間の第２の割合（ＣＷＢ／ＣＬＢ）よりも小さい場合、第４のスイッチング素子Ｑｄを介して伝達される第２のデータ電圧の影響が大きくなり、その結果、第３のサブピクセル電極１９１ｃには、第１のデータ線１７１ａを介して伝達される第１のデータ電圧と第２のデータ線１７１ｂを介して伝達される第２のデータ電圧との間の値を有するが、第１のデータ電圧よりも第２のデータ電圧の方に近い値を有する第３のデータ電圧が印加される。

このため、第３のスイッチング素子Ｑｃ及び第４のスイッチング素子Ｑｄのチャネル幅ＣＷ及びチャネル長さＣＬ間の割合（ＣＷ／ＣＬ）を調節することにより、第３のサブピクセル電極１９１ｃに印加される第３のデータ電圧の大きさを調節することができる。

一つの画素領域は、第１の画素領域Ｒａ及び第２の画素領域Ｒｂを含む。第１の画素領域Ｒａの広さは、第２の画素領域Ｒｂの広さに略等しいか、あるいは、第２の画素領域Ｒｂの広さよりも大きい。

第１のサブピクセル電極１９１ａの第１の部分１９１ａ１と、第１のサブピクセル電極１９１ａの第２の部分１９１ａ２及び第２のサブピクセル電極１９１ｂの第１の部分１９１ｂ１は、第１の画素領域Ｒａに配置される。

第１の画素領域Ｒａは、第１のデータ電圧が印加される第１のサブピクセル電極１９１ａの第２の部分１９１ａ２が配置される第１の領域Ｒ１と、第１のデータ電圧が印加される第１のサブピクセル電極１９１ａの第１の部分１９１ａ１及び第２のデータ電圧が印加される第２のサブピクセル電極１９１ｂの第１の部分１９１ｂ１の一部が重なり合う第２の領域Ｒ２と、第２のデータ電圧が印加される第２のサブピクセル電極１９１ｂの第１の部分１９１ｂ１の一部が配置される第３の領域Ｒ３ａと、を含む。

第２の領域Ｒ２において、第２のデータ電圧が印加される第２のサブピクセル電極１９１ｂの第１の部分１９１ｂ１と共通電極２７０との間に形成される電界と共に、第２のサブピクセル電極１９１ｂの第１の部分１９１ｂ１の複数の枝電極の間に配置される第１のサブピクセル電極１９１ａの第１の部分１９１ａ１と共通電極２７０との間に形成される電界が液晶層に加えられる。

このため、第２の領域Ｒ２の液晶層に加えられる電界の強さは、第１の領域Ｒ１の液晶層に加えられる電界の強さよりは小さいが、第３の領域Ｒ３ａの液晶層に加えられる電界の強さよりは大きい。

第３のサブピクセル電極１９１ｃの第１の部分１９１ｃ１と、第３のサブピクセル電極１９１ｃの第２の部分１９１ｃ２及び第２のサブピクセル電極１９１ｂの第２の部分１９１ｂ２は、第２の画素領域Ｒｂに配置される。

第２の画素領域Ｒｂは、第３のデータ電圧が印加される第３のサブピクセル電極１９１ｃの第２の部分１９１ｃ２が配置される第４の領域Ｒ４と、第３のデータ電圧が印加される第３のサブピクセル電極１９１ｃの第１の部分１９１ｃ１及び第２のデータ電圧が印加される第２のサブピクセル電極１９１ｂの第２の部分１９１ｂ２の一部が重なり合う第５の領域Ｒ５及び第２のデータ電圧が印加される第２のサブピクセル電極１９１ｂの第２の部分１９１ｂ２の一部が配置される第６の領域Ｒ３ｂを含む。

第５の領域Ｒ５において、第３のデータ電圧が印加される第３のサブピクセル電極１９１ｃの第１の部分１９１ｃ１と共通電極２７０との間に形成される電界と共に、第２のサブピクセル電極１９１ｂの第２の部分１９１ｂ２の複数の枝電極の間に配置される第３のサブピクセル電極１９１ｃの第１の部分１９１ｃ１と共通電極２７０との間に形成される電界が液晶層に加えられる。

このため、第５の領域Ｒ５の液晶層に加えられる電界の強さは、第４の領域Ｒ４の液晶層に加えられる電界の強さよりは小さいが、第６の領域Ｒ３ｂの液晶層に加えられる電界の強さよりは大きい。

また、第３の領域Ｒ３ａの液晶層に加えられる電界の強さ及び第６の領域Ｒ３ｂの液晶層に加えられる電界の強さは、互いに同じである。

本発明の一実施形態による液晶表示装置は、一つの画素領域を、異なる大きさの電界が液晶層に加えられる第１の領域Ｒ１と、第２の領域Ｒ２と、第４の領域Ｒ４と、第５の領域Ｒ５と、第３の領域Ｒ３ａ及び第６の領域Ｒ３ｂに画成する。このように、一つの画素領域を液晶層に異なる大きさの電界が加えられる５つの領域に画成することにより、５つの領域に対応する液晶分子に加えられる電界の強さが異なる結果、液晶分子が傾く角度が異なり、これにより、各領域の輝度が異なる。このように、一つの画素領域を異なる輝度を有する５つの領域に画成すると、階調による透過率の変化を緩やかに調節することにより、側面における低階調及び高階調においても階調の変化により透過率が急変することを防ぎ、これにより、側面視認性を正面視認性に近づけながらも、低階調及び高階調においても正確に階調を表現することができる。

図１１に基づき、本発明の一実施形態について説明する。図１１は、本発明の一実施形態による液晶表示装置の階調による透過率の変化を示すグラフである。

本発明の一実施形態においては、は従来の液晶表示装置のように、一つの画素領域を、相対的に高い第１のデータ電圧が印加される第１のサブピクセル電極が配置される領域及び相対的に低い第２のデータ電圧が印加される第２のサブピクセル電極が配置される領域に画成する第３の場合と、本発明の一実施形態による液晶表示装置のように、一つの画素領域を、液晶層に異なる大きさの電界が加えられる５つの領域に画成する第４の場合に対して、液晶表示装置の正面における階調による透過率の変化Ｘと液晶表示装置の側面における階調による透過率の変化Ｙ３、Ｙ４を比較した。図１１中、第３の場合に対する液晶表示装置の側面における階調による透過率の変化はＹ３と表示され、第４の場合に対する液晶表示装置の側面における階調による透過率の変化はＹ４と表示される。

図１１を参照すると、第３の場合の液晶表示装置の側面における階調による透過率の変化Ｙ３に比べて、第４の場合の液晶表示装置の側面における階調による透過率の変化Ｙ４は、液晶表示装置の正面における階調による透過率の変化Ｘにさらに近いということが分かる。

以上、本発明の一実施形態について詳細に説明したが、本発明の権利範囲はこれに何ら限定されるものではなく、下記の特許請求の範囲において定義している本発明の基本概念を用いた当業者の種々の変形及び改良形態もまた本発明の権利範囲に属する。

３ 液晶層
３１ 液晶分子
９３ａ 第１の接続部材
９３ｂ 第２の接続部材
９６ａ 第１の接続部
９６ｂ 第２の接続部
１００ 下部表示板
１１０ 第１の絶縁基板
１２１ ゲート線
１２１ａ 第１のゲート線
１２１ｂ 第２のゲート線
１２４ａ 第１のゲート電極
１２４ｂ 第２のゲート電極
１２４ｃ 第３のゲート電極
１２４ｄ 第４のゲート電極
１３１ 維持電圧線
１３２、１３３ 維持電極
１４０ ゲート絶縁膜
１５４ａ 第１の半導体
１５４ｂ 第２の半導体
１５４ｃ 第３の半導体
１５４ｄ 第４の半導体
１６３、１６５ オーミックコンタクト部材
１７１ａ 第１のデータ線
１７１ｂ 第２のデータ線
１７３ａ 第１のソース電極
１７３ｂ 第２のソース電極
１７３ｃ 第３のソース電極
１７３ｄ 第４のソース電極
１７５ａ 第１のドレイン電極
１７５ｂ 第２のドレイン電極
１７５ｃ 第３のドレイン電極
１７５ｄ 第４のドレイン電極
１８０ 保護膜
１８０ａ 第１の保護膜
１８０ｂ 第２の保護膜
１８５ａ 第１のコンタクトホール
１８５ｂ 第２のコンタクトホール
１８５ｃ 第３のコンタクトホール
１８６ａ 第４のコンタクトホール
１８６ｂ 第５のコンタクトホール
１８７ａ 第７コンタクトホール
１８７ｂ 第８コンタクトホール
１８７ｃ 第９コンタクトホール
１９１ 画素電極
１９１ａ 第１のサブピクセル電極
１９１ｂ 第２のサブピクセル電極
１９１ｃ 第３のサブピクセル電極
１９２ 縦幹部
１９３ 横幹部
１９４ａ 第１の微細枝部
１９４ｂ 第２の微細枝部
１９４ｃ 第３の微細枝部
１９４ｄ 第４の微細枝部
１９５ａ 第１の拡張部
１９５ｂ 第２の拡張部
１９６ａ 第３の拡張部
１９６ｂ 第４の拡張部
１９９ 基本電極
２００ 上部表示板
２１０ 第２の絶縁基板
２２０ 遮光部材
２３０ カラーフィルタ
２５０ オーバーコート
２７０ 共通電極

Claims (10)

1. 複数の画素を備えた液晶表示装置であって、
   第１の基板と、
   前記第１の基板の上に配置されるゲート線と、
   前記第１の基板の上に配置される第１のデータ線及び第２のデータ線と、
   前記ゲート線及び前記第１のデータ線に接続される第１のスイッチング素子と、
   前記第１のスイッチング素子に接続される第１のサブピクセル電極と、
   前記ゲート線及び前記第２のデータ線に接続される第２のスイッチング素子と、
   前記第２のスイッチング素子に接続される第２のサブピクセル電極と、
   前記ゲート線及び前記第１のデータ線に接続される第３のスイッチング素子と、
   前記ゲート線及び前記第２のデータ線に接続される第４のスイッチング素子と、
   前記第３のスイッチング素子及び前記第４のスイッチング素子に接続される第３のサブピクセル電極と、を含み、
   前記複数の画素のそれぞれは、前記第１のサブピクセル電極、前記第２のサブピクセル電極、及び前記第３のサブピクセル電極を含むことを特徴とする液晶表示装置。
2. 前記第１のスイッチング素子及び前記第２のスイッチング素子は、前記第１のサブピクセル電極と前記第２のサブピクセル電極との間に配置され、
   前記第３のスイッチング素子及び前記第４のスイッチング素子は、前記第２のサブピクセル電極と前記第３のサブピクセル電極との間に配置されることを特徴とする請求項１に記載の液晶表示装置。
3. 前記第３のサブピクセル電極は、前記第３のスイッチング素子のドレイン電極及び前記第４のスイッチング素子のドレイン電極に接続され、
   前記第３のスイッチング素子のチャネル幅とチャネル長さとの割合が、前記第４のスイッチング素子のチャネル幅とチャネル長さとの割合に等しいか、または、異なることを特徴とする請求項１に記載の液晶表示装置。
4. 前記第１のサブピクセル電極に対応する第１の面積Ｈと、前記第２のサブピクセル電極に対応する第２の面積Ｌと、前記第３のサブピクセル電極に対応する第３の面積Ｍとが、Ｈ≦Ｍ＜Ｌの関係にあることを特徴とする請求項３に記載の液晶表示装置。
5. 前記第１のデータ線は第１のデータ電圧を伝達し、
   前記第２のデータ線は第２のデータ電圧を伝達し、
   前記第１のデータ電圧の値及び前記第２のデータ電圧の値は一つの映像信号から得られ、前記第１のデータ電圧の値及び前記第２のデータ電圧の値は異なり、
   前記第３のサブピクセル電極には、前記第１のデータ電圧の値と前記第２のデータ電圧の値との間の値を有する第３のデータ電圧が印加されることを特徴とする請求項３に記載の液晶表示装置。
6. 前記第１のサブピクセル電極に対応する第１の面積Ｈと、前記第２のサブピクセル電極に対応する第２の面積Ｌと、前記第３のサブピクセル電極に対応する第３の面積Ｍとが、Ｈ≦Ｍ＜Ｌの関係にあることを特徴とする請求項１に記載の液晶表示装置。
7. 前記ゲート線は、互いに接続される第１のゲート線と第２のゲート線とを含み、
   前記第１のスイッチング素子及び前記第２のスイッチング素子は前記第１のゲート線に接続され、
   前記第３のスイッチング素子及び前記第４のスイッチング素子は前記第２のゲート線に接続されることを特徴とする請求項１に記載の液晶表示装置。
8. 前記ゲート線と、前記第１のデータ線及び前記第２のデータ線の上に配置される絶縁膜と、をさらに含み、
   前記第１のサブピクセル電極の第１の部分は前記絶縁膜を間に挟んで前記第２のサブピクセル電極の第１の部分と重なり合い、
   前記第３のサブピクセル電極の第１の部分は前記絶縁膜を間に挟んで前記第２のサブピクセル電極の第２の部分と重なり合うことを特徴とする請求項１に記載の液晶表示装置。
9. 前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子は、前記第１のサブピクセル電極と前記第３のサブピクセル電極との間に配置され、
   前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子は、前記第２のサブピクセル電極の前記第１の部分と前記第２のサブピクセル電極の前記第２の部分との間に配置されることを特徴とする請求項８に記載の液晶表示装置。
10. 前記第２のサブピクセル電極の前記第１の部分は前記絶縁膜の上に配置され、複数の微細枝部を有し、
    前記第１のサブピクセル電極の前記第１の部分は前記絶縁膜の下に配置され、平面状（ｐｌａｎａｒ ｓｈａｐｅ）であることを特徴とする請求項８に記載の液晶表示装置。