KR20160000933A

KR20160000933A - 액정 표시 장치

Info

Publication number: KR20160000933A
Application number: KR1020140078100A
Authority: KR
Inventors: 태창일; 김쇄현; 박은길
Original assignee: 삼성디스플레이 주식회사
Priority date: 2014-06-25
Filing date: 2014-06-25
Publication date: 2016-01-06
Also published as: US20150378221A1; US9753336B2

Abstract

본 발명은 액정 표시 장치에 관한 것으로, 특히 액정 제어력을 높여 텍스처를 줄일 수 있는 액정 표시 장치에 관한 것이다. 본 발명의 한 실시예에 따른 액정 표시 장치는 액정층을 사이에 두고 서로 마주하는 제1 전기장 생성 전극 및 대향 전극, 상기 제1 전기장 생성 전극과 이격되어 있는 차폐 전극선, 그리고 상기 제1 전기장 생성 전극과 중첩하는 복수의 가지 전극을 포함하는 제2 전기장 생성 전극을 포함하고, 상기 제1 전기장 생성 전극은 상기 차폐 전극선과 인접하며 마주하는 적어도 하나의 스텝부를 포함한다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY}

본 발명은 액정 표시 장치에 관한 것으로, 특히 액정 제어력을 높여 텍스처를 줄일 수 있는 액정 표시 장치에 관한 것이다.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.

액정 표시 장치 중에서 전기장이 인가되지 않은 상태에서 액정 분자의 장축을 상하 표시판에 대하여 수직을 이루도록 배열한 수직 배향 방식(vertically aligned mode) 액정 표시 장치는 대비비가 크고 넓은 기준 시야각 구현이 용이하여 각광받고 있다.

이러한 수직 배향 모드 액정 표시 장치에서 광시야각을 구현하기 위하여 하나의 화소에 액정의 배향 방향이 다른 복수의 도메인(domain)을 형성할 수 있다.

이와 같이 복수의 도메인을 형성하는 수단의 한 예로는 전기장 생성 전극에 패턴을 형성하는 등의 방법이 있다. 이 방법에 의하면 전기장 생성 전극의 패턴의 가장자리(edge) 및 이와 마주하는 전기장 생성 전극 사이에 형성되는 프린지 필드(fringe field)에 의해 액정의 배열 방향이 제어됨으로써 액정층에 복수의 도메인을 형성할 수 있다.

한편 액정 표시 장치는 전면 시인성에 비하여 측면 시인성이 떨어질 수 있는데, 이를 해결하기 위하여 하나의 화소를 두 개의 부화소로 분할하고 두 개의 부화소에 인가되는 전압을 달리하는 방법이 사용될 수 있다.

정면에서의 시인성과 측면에서의 시인성을 가깝게 하기 하나의 화소를 두 개의 부화소로 분할하고 두 개의 부화소에 인가되는 전압을 달리하는 방법을 사용하는 액정 표시 장치의 경우 저계조 또는 고계조에서 휘도가 높아져서 측면에서의 계조 표현이 어려워져 화질이 저하되는 문제점이 발생할 수 있다. 또한, 영상 신호의 계조 변화에 따라 투과율 변화가 명확하지 않은 경우 목표 계조 변화를 표시하지 못해 표시 품질이 저하될 수 있다.

이에 따라 본 발명이 해결하고자 하는 과제는 측면 시인성을 정면 시인성에 가깝게 하면서도 계조 변화에 따른 투과율 변화를 더욱 명확하게 표현할 수 있는 액정 표시 장치를 제공하는 것이다.

본 발명이 해결하고자 하는 또 다른 과제는 액정 표시 장치의 이웃한 화소 사이의 빛이 투과하지 못하는 영역을 좁혀 투과율을 높이는 것이다.

본 발명이 해결하고자 하는 또 다른 과제는 화소 안에서도 액정 분자에 대한 제어력이 떨어져 투과율이 감소될 수 있는 영역에서 설계적으로 액정 분자에 대한 제어력을 상승시켜 투과율을 향상하는 것이다.

본 발명의 한 실시예에 따른 액정 표시 장치는 액정층을 사이에 두고 서로 마주하는 제1 전기장 생성 전극 및 대향 전극, 상기 제1 전기장 생성 전극과 이격되어 있는 차폐 전극선, 그리고 상기 제1 전기장 생성 전극과 중첩하는 복수의 가지 전극을 포함하는 제2 전기장 생성 전극을 포함하고, 상기 제1 전기장 생성 전극은 상기 차폐 전극선과 인접하며 마주하는 적어도 하나의 스텝부를 포함한다.

상기 스텝부는 상기 가지 전극의 길이 방향과 교차하는 방향으로 뻗는 제1변 및 상기 제1변과 꼭지점에서 만나는 제2변을 포함할 수 있다.

상기 제1변은 상기 가지 전극의 길이 방향과 대략 70도 내지 대략 110도를 이룰 수 있다.

상기 제2변은 상기 제1변과 대략 70도 내지 대략 110도를 이룰 수 있다.

상기 제2변은 상기 가지 전극의 내부 또는 상기 가지 전극의 가장자리 변과 중첩할 수 있다.

상기 스텝부와 중첩하는 하나의 가지 전극이 상기 스텝부와 중첩하는 영역의 폭은 상기 가지 전극의 전체 폭의 대략 10% 내지 대략 90%일 수 있다.

상기 제2변은 상기 가지 전극의 내부 중 길이 방향으로 뻗는 대략 중앙선을 따라 뻗을 수 있다.

상기 제1 전기장 생성 전극과 상기 차폐 전극선은 동일한 층에 위치할 수 있다.

상기 제2 전기장 생성 전극은 서로 다른 전압을 인가받을 수 있는 제1 부화소 전극 및 제2 부화소 전극을 포함하고, 상기 제1 부화소 전극과 상기 제2 부화소 전극은 간극을 사이에 두고 이격되어 있으며, 상기 제1 전기장 생성 전극은 상기 간극과 중첩할 수 있다.

상기 제1 전기장 생성 전극이 상기 제2 부화소 전극과 중첩하는 면적이 상기 제1 부화소 전극과 중첩하는 면적보다 클 수 있다.

상기 제1 부화소 전극은 상기 제2 부화소 전극보다 큰 전압을 인가받을 수 있다.

상기 제1 전기장 생성 전극 및 상기 제2 전기장 생성 전극은 상기 액정층의 액정 분자의 제어 방향이 서로 다른 복수의 도메인을 포함할 수 있다.

상기 제1 전기장 생성 전극은 상기 제1 부화소 전극과 전기적으로 연결되어 있을 수 있다.

상기 제1 전기장 생성 전극과 상기 제2 전기장 생성 전극 사이에 위치하는 절연층을 더 포함할 수 있다.

본 발명의 한 실시예에 따른 액정 표시 장치는 액정층을 사이에 두고 서로 마주하는 제1 전기장 생성 전극 및 대향 전극, 상기 제1 전기장 생성 전극과 이격되어 있는 차폐 전극선, 그리고 상기 제1 전기장 생성 전극과 중첩하는 복수의 가지 전극을 포함하는 제2 전기장 생성 전극을 포함하고, 상기 제1 전기장 생성 전극은 상기 차폐 전극선과 인접하며 마주하는 영역에서 폭이 적어도 하나의 계단형으로 변하는 스텝부를 포함한다.

본 발명의 실시예에 따르면 액정 표시 장치에서 측면 시인성을 정면 시인성에 가깝게 하면서도 계조 변화에 따른 투과율 변화를 명확하게 표현할 수 있다. 또한 액정 표시 장치의 이웃한 화소 사이의 빛이 투과하지 못하는 영역을 좁혀 투과율을 높일 수 있다. 또한 화소 안에서도 액정 분자에 대한 제어력을 상승시키고 텍스처를 줄여 투과율을 향상할 수 있다.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 배치도이고,
도 2는 도 1에 도시한 액정 표시 장치의 제1 전기장 생성 전극의 평면도이고,
도 3은 도 1에 도시한 액정 표시 장치의 제2 전기장 생성 전극의 평면도이고,
도 4는 도 1에 도시한 액정 표시 장치를 IV-IV 선을 따라 잘라 도시한 단면도이고,
도 5는 도 1에 도시한 액정 표시 장치를 V-V 선을 따라 잘라 도시한 단면도이고,
도 6은 도 1에 도시한 액정 표시 장치를 VI-VI 선을 따라 잘라 도시한 단면도이고,
도 7은 도 1에 도시한 액정 표시 장치의 한 화소의 일부를 확대한 배치도이고,
도 8은 도 7에 도시한 액정 표시 장치를 VIII-VIII 선을 따라 잘라 도시한 단면도이고,
도 9는 본 발명의 한 실시예와 다른 비교예에 따른 액정 표시 장치의 한 화소에 전압을 인가한 후 시간의 경과에 따른 투과율 변화를 나타내고,
도 10은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 전압을 인가한 후 시간의 경과에 따른 투과율 변화를 나타내고,
도 11은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소의 일부를 도시한 배치도이고,
도 12는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소의 일부를 도시한 배치도이다.

그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

먼저 도 1 내지 도 7을 참조하여 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 설명한다.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 배치도이고, 도 2는 도 1에 도시한 액정 표시 장치의 제1 전기장 생성 전극의 평면도이고, 도 3은 도 1에 도시한 액정 표시 장치의 제2 전기장 생성 전극의 평면도이고, 도 4는 도 1에 도시한 액정 표시 장치를 IV-IV 선을 따라 잘라 도시한 단면도이고, 도 5는 도 1에 도시한 액정 표시 장치를 V-V 선을 따라 잘라 도시한 단면도이고, 도 6은 도 1에 도시한 액정 표시 장치를 VI-VI 선을 따라 잘라 도시한 단면도이고, 도 7은 도 1에 도시한 액정 표시 장치의 한 화소의 일부를 확대한 배치도이다.

본 발명의 한 실시예에 따른 액정 표시 장치는 영상을 표시하는 단위이며 하나의 입력 영상 신호의 계조에 따른 적어도 하나의 투과율 또는 휘도의 영상을 표시할 수 있는 복수의 화소(PX)를 포함한다. 복수의 화소(PX)는 평면 구조상 규칙성을 가지고 배열되어 있을 수 있다.

도 1, 도 4, 도 5 및 도 6을 참조하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 단면 구조로 볼 때 서로 마주하는 하부 표시판(100)과 상부 표시판(200), 그리고 이들 두 표시판(100, 200) 사이에 들어 있는 액정층(3)을 포함한다.

먼저 상부 표시판(200)에 대해 설명하면, 투명한 유리 또는 플라스틱 등으로 만들어질 수 있는 기판(210) 위에 대향 전극(270)이 위치한다. 대향 전극(270)은 ITO, IZO 등의 투명한 도전체 또는 금속 따위로 만들어질 수 있다. 대향 전극(270)은 공통 전압(Vcom)을 인가받을 수 있다.

대향 전극(270)은 상부 표시판(200) 전면에 걸쳐 하나로 연결되어 있을 수 있다.

상부 표시판(200)은 색필터(color filter)(도시하지 않음) 및 차광 부재(light blocking member)(220) 중 적어도 하나를 더 포함할 수도 있다. 색필터는 적색, 녹색, 청색 등의 기본색(primary color) 중 하나를 표시할 수 있다. 차광 부재는 블랙 매트릭스(black matrix)라고도 하며 화소(PX) 사이의 빛샘을 막을 수 있다. 도 4 내지 도 6은 상부 표시판(200)이 차광 부재(220)를 포함하고 색필터는 포함하지 않는 예를 도시한다. 이와 달리 차광 부재(220)도 색필터와 함께 하부 표시판(100)에 위치할 수도 있다.

상부 표시판(200)이 색필터 또는 차광 부재(220)를 포함하는 경우 색필터 또는 차광 부재(220)는 대향 전극(270)과 기판(210) 사이에 위치할 수 있고, 대향 전극(270)과 색필터 또는 차광 부재(220) 사이에 덮개막(capping layer)(도시하지 않음)이 더 위치할 수 있다.

액정층(3)은 액정 분자(31)를 포함하며, 액정 분자(31)는 유전율 이방성, 더 구체적으로는 음의 유전율 이방성을 가질 수 있다. 액정 분자(31)는 액정층(3)에 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 수직을 이루도록 배향되어 있다.

다음, 하부 표시판(100)에 대하여 설명하면, 투명한 유리 또는 플라스틱 등으로 만들어질 수 있는 기판(110) 위에 게이트선(121) 및 유지 전극선(131)을 포함하는 게이트 도전체가 위치한다.

게이트선(121)은 주로 가로 방향인 제1 방향(D1)으로 뻗으며 게이트 신호를 전달한다. 게이트선(121)은 제1 게이트 전극(124a), 제2 게이트 전극(124b), 그리고 제3 게이트 전극(124c)을 포함한다.

유지 전극선(131)은 주로 제1 방향(D1)으로 뻗을 수 있으며 일정한 전압을 전달할 수 있다. 유지 전극선(131)은 유지 전극(135)을 포함할 수 있다. 유지 전극(135)은 주로 세로 방향인 제2 방향(D2)으로 뻗을 수 있다. 유지 전극선(131)은 생략될 수 있다.

게이트 도전체 위에는 게이트 절연막(140)이 위치한다.

게이트 절연막(140) 위에는 수소화 비정질, 다결정 규소 또는 산화물 반도체 등으로 만들어질 수 있는 제1 반도체(154a), 제2 반도체(154b) 및 제3 반도체(154c)를 포함하는 반도체층이 위치한다.

제1 반도체(154a), 제2 반도체(154b) 및 제3 반도체(154c) 위에는 복수의 저항성 접촉 부재(ohmic contact)(163a, 165a, 165b)가 위치할 수 있다. 반도체층이 산화물 반도체를 포함하는 경우 저항성 접촉 부재(163a, 165a, 165b)는 생략될 수 있다.

저항성 접촉 부재(163a, 165a, 165b) 위에는 데이터선(data line)(171), 제1 드레인 전극(drain electrode)(175a), 제2 드레인 전극(175b), 제3 소스 전극(173c), 그리고 기준 전압선(178)을 포함하는 데이터 도전체가 위치한다.

데이터선(171)은 데이터 전압을 전달하며 주로 제2 방향(D2)으로 뻗어 게이트선(121)과 교차할 수 있다. 데이터선(171)은 제1 게이트 전극(124a)을 향하여 뻗은 제1 소스 전극(source electrode)(173a), 그리고 제2 게이트 전극(124b)을 향하여 뻗은 제2 소스 전극(173b)을 포함할 수 있다. 제1 소스 전극(173a)과 제2 소스 전극(173b)은 물리적으로 서로 연결되어 있을 수 있다.

도 1 및 도 6을 참조하면, 차광 부재(220)는 데이터선(171)을 덮는 부분을 포함하는 예를 도시하고 있으나 데이터선(171)을 덮는 부분은 생략될 수도 있다.

제1 드레인 전극(175a)은 데이터선(171)과 분리되어 있고 제1 소스 전극(173a)과 마주하는 부분 및 그 반대쪽의 확장부(177a)를 포함할 수 있다.

제2 드레인 전극(175b)은 데이터선(171)과 분리되어 있고 제2 소스 전극(173b)과 마주하는 부분 및 이에 연결된 확장부(177b)를 포함할 수 있다.

제3 소스 전극(173c)은 제2 드레인 전극(175b)과 연결되어 있다. 제3 소스 전극(173c)과 제2 드레인 전극(175b) 사이에 확장부(177b)가 위치할 수 있다.

기준 전압선(178)은 주로 제2 방향(D2)으로 뻗을 수 있으며 주기적으로 배치된 가로부(178a) 및 제3 드레인 전극(175c)을 포함할 수 있다. 가로부(178a)는 이웃한 데이터선(171) 사이에서 가로 방향으로 뻗을 수 있다. 제3 드레인 전극(175c)은 기준 전압선(178)으로부터 돌출되어 제3 소스 전극(173c)과 마주하는 부분을 포함할 수 있다.

제1 게이트 전극(124a), 제1 소스 전극(173a) 및 제1 드레인 전극(175a)은 제1 반도체(154a)와 함께 제1 박막 트랜지스터(Qa)를 형성하며, 박막 트랜지스터의 채널(channel)은 제1 소스 전극(173a)과 제1 드레인 전극(175a) 사이의 반도체 부분(154a)에 형성된다. 제2 게이트 전극(124b), 제2 소스 전극(173b) 및 제2 드레인 전극(175b)은 제2 반도체(154b)와 함께 제2 박막 트랜지스터(Qb)를 형성하며, 박막 트랜지스터의 채널은 제2 소스 전극(173b)과 제2 드레인 전극(175b) 사이의 반도체 부분(154b)에 형성된다. 제3 게이트 전극(124c), 제3 소스 전극(173c) 및 제3 드레인 전극(175c)은 제3 반도체(154c)와 함께 제3 박막 트랜지스터(Qc)를 형성하며, 박막 트랜지스터의 채널은 제3 소스 전극(173c)과 제3 드레인 전극(175c) 사이의 반도체 부분(154c)에 형성된다.

차광 부재(220)는 박막 트랜지스터(Qa, Qb, Qc)를 덮는 부분을 포함할 수 있다.

데이터 도전체 및 노출된 반도체층 부분 위에는 질화규소 또는 산화규소 따위의 무기 절연물로 만들어질 수 있는 제1 보호막(passivation layer)(180a)이 위치한다.

제1 보호막(180a) 위에는 색필터(color filter)(230)가 위치할 수 있다. 색필터는 적색, 녹색, 청색 등의 기본색(primary color) 중 하나를 표시할 수 있다.

색필터(230)가 위치하지 않는 영역 및 색필터(230)의 일부 위에는 차광 부재(light blocking member)(도시하지 않음)가 위치할 수 있다. 차광 부재는 블랙 매트릭스(black matrix)라고도 하며 화소 사이의 빛샘을 막을 수 있다. 이와 달리 색필터(230) 및 차광 부재 중 적어도 하나는 상부 표시판(200)에 위치할 수도 있다.

하부 표시판(100)이 색필터(230)를 포함하는 경우 색필터(230) 위에는 덮개막(capping layer)(80)이 위치할 수 있다. 덮개막(80)은 색필터(230)가 들뜨는 것을 방지하고 색필터(230)로부터 유입되는 용제(solvent)와 같은 유기물에 의한 액정층(3)의 오염을 억제하여 액정 표시 장치의 구동 시 초래될 수 있는 잔상과 같은 불량을 방지할 수 있다.

덮개막(80), 색필터(230), 그리고 제1 보호막(180a)은 제1 드레인 전극(175a)의 확장부(177a)를 드러내는 접촉 구멍(185a)을 포함한다.

덮개막(80) 위에는 제1 전기장 생성 전극(191c) 및 차폐 전극선(shielding electrode line)(199)을 포함하는 제1 전극층이 위치한다.

도 2를 참조하면, 제1 전기장 생성 전극(191c)은 서로 연결되어 있는 복수의 전극부(195c1, 195c2, 195c3, 195c4)를 포함한다. 본 실시예에 따른 액정 표시 장치는 한 화소(PX)의 제1 전기장 생성 전극(191c)이 네 개의 전극부(195c1, 195c2, 195c3, 195c4)를 포함하는 예를 도시하나 제1 전극부의 개수는 이에 한정되는 것은 아니다.

전극부(195c1, 195c2, 195c3, 195c4) 각각은 대체로 제1 방향(D1)에 대해 기울어져 있는 빗변을 가지는 평행사변형일 수 있다. 전극부(195c1, 195c2, 195c3, 195c4)의 빗변과 제1 방향(D1)이 이루는 각은 대략 45도 또는 135도일 수 있으나 이에 한정되는 것은 아니다.

한 화소(PX)의 제1 전기장 생성 전극(191c)이 포함하는 복수의 전극부(195c1, 195c2, 195c3, 195c4)는 각각 서로 다른 도메인(R1, R2, R3, R4)에 위치한다. 도메인(R1, R2, R3, R4)는 화소(PX)에 대응하는 액정층(3)의 액정 분자(31)가 제어되는 방향으로 구분할 수 있다.

한 화소(PX)에서 이웃한 전극부(195c1, 195c2, 195c3, 195c4)는 이웃한 도메인(R1, R2, R3, R4) 사이의 경계를 기준으로 서로 대칭을 이루며 서로 물리적으로 연결되어 있을 수 있다.

도 2를 참조하면, 제1 전기장 생성 전극(191c)은 한 화소(PX)의 개구 영역의 대략 중앙에 위치하는 연결부(194c)를 더 포함할 수 있다. 연결부(194c)는 제1 전기장 생성 전극(191c)의 서로 이격된 두 부분을 연결할 수 있다. 연결부(194c)는 대략 제1 방향(D1)으로 뻗을 수 있다. 이와 달리 연결부(194c)는 대략 제2 방향(D2)으로 뻗을 수도 있다. 본 발명의 다른 실시예에 따르면 연결부(194c)는 제1 방향(D1)으로 뻗는 부분과 제2 방향(D2)으로 뻗는 부분을 모두 포함할 수도 있다.

연결부(194c)는 그 중앙에 위치하는 확장부(193c)를 더 포함할 수 있다.

도 2를 참조하면, 제1 전기장 생성 전극(191c)은 제1 박막 트랜지스터(Qa)를 향해 뻗은 돌출부(197c)를 더 포함할 수 있다. 도 1 및 도 4를 참조하면, 돌출부(197c)는 접촉 구멍(185a)을 통해 제1 박막 트랜지스터(Qa)의 제1 드레인 전극(175a)의 확장부(177a)와 전기적, 물리적으로 연결되어 전압을 전달받을 수 있다. 돌출부(197c)의 일부는 화소(PX)의 대략 세로 중앙선을 따라 제2 방향(D2)으로 뻗을 수 있다.

차폐 전극선(199)은 제1 전기장 생성 전극(191c)과 분리되어 있으며 주로 제2 방향(D2)으로 뻗을 수 있다. 차폐 전극선(199)은 공통 전압(Vcom)을 전달할 수 있다. 차폐 전극선(199)은 데이터선(171)과 중첩하며 데이터선(171)을 완전히 덮을 수 있다. 차폐 전극선(199)의 폭은 대체로 데이터선(171)의 폭보다 클 수 있다.

차폐 전극선(199)은 데이터선(171)으로부터의 전기장을 차폐하여 이웃한 화소(PX) 사이의 빛샘을 차단할 수 있다. 따라서 도 6에 도시한 바와 같은 데이터선(171)과 중첩하는 별도의 차광 부재(220)를 제거할 수 있어 화소(PX)의 개구율 및 투과율을 높일 수 있다.

덮개막(80)과 제1 전극층 위에는 무기 절연 물질 등을 포함할 수 있는 제2 보호막(180b)이 위치한다. 제2 보호막(180b)은 제1 전기장 생성 전극(191c)의 확장부(193c)를 드러내는 접촉 구멍(186a)을 포함한다. 제2 보호막(180b), 덮개막(80), 색필터(230), 그리고 제1 보호막(180a)은 제2 드레인 전극(175b)의 확장부(177b)를 드러내는 접촉 구멍(185b)을 포함한다.

제2 보호막(180b) 위에는 제2 전기장 생성 전극(191a, 191b)을 포함하는 제2 전극층이 위치한다.

제2 전기장 생성 전극(191a, 191b)은 제1 부화소 전극(191a)과 제2 부화소 전극(191b)을 포함할 수 있다.

도 1 및 도 3을 참조하면, 제1 부화소 전극(191a)은 화소(PX)의 개구 영역의 대략 중앙 부분에 위치할 수 있다.

제1 부화소 전극(191a)은 전체적으로 제1 방향(D1)에 대해 기울어져 있는 변을 가지는 마름모꼴일 수 있다. 제1 부화소 전극(191a)은 제1 방향(D1)에 대략 나란한 가로부 및 제2 방향(D2)에 대략 나란한 세로부를 포함하는 십자형 줄기부(193a) 및 십자형 줄기부(193a)로부터 뻗어 나온 복수의 가지 전극(194a)을 포함할 수 있다. 십자형 줄기부(193a)는 이웃한 도에인(R1, R2, R3, R4) 사이의 경계에 대응한다. 한 화소(PX)의 서로 다른 도메인(R1, R2, R3, R4)에 위치하는 가지 전극(194a)은 서로 다른 방향으로 뻗을 수 있다. 가지 전극(194a)이 뻗는 방향은 제1 방향(D1)에 대해 기울어져 있으며 그 기울어진 각은 대략 45 또는 135도일 수 있다.

제1 부화소 전극(191a)은 제2 보호막(180b)의 접촉 구멍(186a)을 통해 제1 전기장 생성 전극(191c)의 확장부(193c)와 전기적, 물리적으로 연결되어 전압을 전달받을 수 있다.

제2 부화소 전극(191b)은 간극(90)을 사이에 두고 제1 부화소 전극(191a)을 둘러싸고 있을 수 있다.

제2 부화소 전극(191b)은 복수의 가지 전극(194b)을 포함할 수 있다. 한 화소(PX)의 서로 다른 도메인(R1, R2, R3, R4)에 위치하는 가지 전극(194b)은 서로 다른 방향으로 뻗을 수 있다. 가지 전극(194b)이 뻗는 방향은 제1 방향(D1)에 대해 기울어져 있으며 그 기울어진 각은 대략 45 또는 135도일 수 있다.

제2 부화소 전극(191b)은 화소(PX)의 개구 영역의 가장자리를 따라 형성되어 있는 외곽 줄기부(도시하지 않음) 및 서로 이웃한 부영역(R1, R2, R3, R4) 사이에 위치하는 줄기부(193b)를 더 포함할 수 있다. 줄기부(193b)는 대체로 제2 방향(D2)으로 뻗는 부분을 포함할 수 있으며 이웃한 도메인(R1, R2, R3, R4) 사이의 경계에 대응할 수 있다. 제2 부화소 전극(191b)의 줄기부(193b) 및 외곽 줄기부는 가지 전극(194b)과 연결되어 있다.

제1 전극층과 제2 전극층은 ITO 또는 IZO 등의 투명한 도전 물질을 포함할 수 있다.

도 1 및 도 7을 참조하면, 본 발명의 한 실시예에 따른 제1 전극층의 제1 전기장 생성 전극(191c)은 제2 전극층의 제2 부화소 전극(191b)의 일부와 중첩한다. 더 구체적으로, 제1 전기장 생성 전극(191c)의 각 전극부(195c1, 195c2, 195c3, 195c4)는 각 도메인(R1, R2, R3, R4)에서 제2 부화소 전극(191b)의 가지 전극(194b)의 일부와 중첩한다.

제1 전기장 생성 전극(191c)은 제1 부화소 전극(191a)과 제2 부화소 전극(191b) 사이의 간극(90)과도 중첩한다. 더 구체적으로 제1 전기장 생성 전극(191c)은 제1 부화소 전극(191a)과 제2 부화소 전극(191b) 사이의 간극(90)의 전체와 중첩하여 가릴 수 있다. 제1 전기장 생성 전극(191c)이 간극(90)을 완전히 덮도록 하기 위해 제조 공정상 어느 정도 마진이 필요하므로 제1 전기장 생성 전극(191c)은 제1 부화소 전극(191a)의 가지 전극(194a)의 일부와도 중첩할 수 있다. 그러나 각 도메인(R1, R2, R3, R4)에 대해 제1 전기장 생성 전극(191c)과 제1 부화소 전극(191a)의 중첩 영역의 면적은 제1 전기장 생성 전극(191c)과 제2 부화소 전극(191b)의 중첩 영역의 면적보다 작다.

특히 도 7을 참조하면, 제1 전기장 생성 전극(191c)은 한 화소(PX)의 한 도메인(R1, R2, R3, R4)에 위치하며 제2 부화소 전극(191b)의 복수의 가지 전극(194b)과 교차하며 뻗는 주변(main-edge)(B11)을 포함한다. 주변(B11)과 가지 전극(194b)이 이루는 각은 대략 70도 내지 대략 110도일 수 있으며, 더 구체적으로 대략 90도일 수 있다.

주변(B11)은 차폐 전극선(199)과 마주하는 꼭지점(Pt1)까지 뻗어, 꼭지점(Pt1)에서 부변(sub-edge)(B12)과 만난다. 꼭지점(Pt1)에서 주변(B11)과 부변(B12)이 이루는 각(A1)은 대략 대략 70도 내지 대략 110도일 수 있으며, 더 구체적으로 대략 90도일 수 있다. 이에 따라 꼭지점(Pt1) 부근에서 주변(B11)과 부변(B12)은 하나의 스텝부를 이룬다. 부변(B12)은 가지 전극(194b)의 변에 대략 나란하게 뻗을 수 있다.

꼭지점(Pt1)은 하나의 가지 전극(194b)과 중첩하는 곳에 위치할 수 있다. 즉, 꼭지점(Pt1)은 하나의 가지 전극(194b)의 내부와 대응하는 곳에 위치할 수도 있고 가지 전극(194b)의 가장자리 변에 정렬되어 있을 수도 있다. 도 7은 꼭지점(Pt1)이 한 가지 전극(194b)의 오른쪽 가장자리 변에 정렬되어 가장자리 변과 중첩하는 예를 도시한다. 이에 따라 부변(B12)은 해당 가지 전극(194b)의 가장자리 변과 대략 중첩하며 뻗을 수 있다.

본 발명의 한 실시예에 따르면 제1 전기장 생성 전극(191c)은 차폐 전극선(199)과 인접하며 마주하는 곳에서 도 7에 도시한 바와 같이 한 도메인(R1, R2, R3, R4)에 대해 두 개 이상의 스텝부를 포함할 수 있다. 도 7은 한 도메인(R1, R2, R3, R4)에 대해 대략 3개의 스텝부가 존재하는 예를 도시한다.

더 구체적으로, 꼭지점(Pt1)과 만나는 부변(B12)은 간극(90)과 만나기 전에 차폐 전극선(199) 쪽으로 꺾여 부변(B21)을 이룰 수 있다. 부변(B12)의 꺾인 각은 대략 대략 70도 내지 대략 110도일 수 있으며, 더 구체적으로 대략 90도일 수 있으며, 이에 따라 부변(B21)은 주변(B11)에 대략 나란하게 뻗을 수 있다. 부변(B21)은 차폐 전극선(199)과 인접하며 마주하는 영역에 위치하는 또 다른 꼭지점(Pt2)까지 뻗어, 꼭지점(Pt2)에서 부변(B22)과 만난다. 꼭지점(Pt2)에서 부변(B21)과 부변(B22)이 이루는 각도 대략 70도 내지 대략 110도일 수 있으며, 더 구체적으로 대략 90도일 수 있다. 이에 따라 꼭지점(Pt2) 부근에서도 두 부변(B21, B22)은 또 다른 스텝부를 이룰 수 있다. 부변(B22)은 가지 전극(194b)의 변에 대략 나란하게 뻗을 수 있다.

꼭지점(Pt2)도 하나의 가지 전극(194b)과 중첩하는 곳에 위치할 수 있다. 도 7은 꼭지점(Pt2)이 꼭지점(Pt1)의 경우와 달리 한 가지 전극(194b)의 내부와 중첩하는 예를 도시한다.

이와 동일하게 꼭지점(Pt2)과 만나는 부변(B22)도 간극(90)과 만나기 전에 차폐 전극선(199) 쪽으로 꺾여 또 다른 꼭지점(도시하지 않음)과 만나는 다른 부변(도시하지 않음)을 이루어 또 다른 스텝부를 이룰 수도 있다.

화소(PX)의 한 도메인(R1, R2, R3, R4)에 위치하는 스텝부 또는 꼭지점(Pt1, Pt2, …)의 개수는 한 개 이상일 수 있다. 스텝부 또는 꼭지점(Pt1, Pt2, …)이 복수 개인 경우 스텝부 또는 꼭지점(Pt1, Pt2, …)은 이와 중첩하는 제2 부화소 전극(191b)의 가지 전극(194b)마다 또는 두 개 이상의 가지 전극(194b)마다 한 개씩 배치될 수 있다. 또한 한 도메인(R1, R2, R3, R4)에서 복수 개의 스텝부 또는 꼭지점(Pt1, Pt2, …) 사이의 간격은 일정하지 않을 수도 있다.

도 7을 참조하면, 제1 전기장 생성 전극(191c)은 차폐 전극선(199)과 인접하며 마주하는 영역에서 폭이 계단형으로 변하는 부분을 포함할 수 있다. 즉, 제1 전기장 생성 전극(191c)의 주변(B11) 및 이와 마주하는 내측변(B3)은 함께 제1폭(W1)을 이룰 때 차폐 전극선(199)과 인접하며 마주하는 영역에서 제1 전기장 생성 전극(191c)은 제1폭(W1)보다 작은 제2폭(W2)을 가지는 부분을 포함한다. 제1 전기장 생성 전극(191c)의 내측변(B3)은 꺾이지 않고 일정한 방향, 즉 제1 방향(D1)에 대해 기울어진 방향으로 뻗을 수 있다.

이와 같이 차폐 전극선(199)과 인접하며 마주하는 영역에서 차폐 전극선(199)과 동일한 층에 위치하는 제1 전기장 생성 전극(191c)이 스텝부를 이루게 하거나 계단식으로 폭을 변경시킴으로써 제1 전기장 생성 전극(191c)과 차폐 전극선(199) 사이를 대체로 일정하게 유지할 수 있고, 제1 전기장 생성 전극(191c)과 차폐 전극선(199) 사이의 숏(short)을 방지할 수 있다.

표시판(100, 200)의 안쪽 면에는 배향막(alignment layer)(도시하지 않음)이 형성되어 있으며 이들은 수직 배향막일 수 있다.

액정층(3)과 배향막 중 적어도 하나는 광 반응성 물질, 예를 들어 반응성 메소겐(reactive mesogen)을 포함할 수 있다.

두 표시판(100, 200)의 바깥쪽 면에는 편광자(polarizer)(도시하지 않음)가 구비되어 있는데, 두 편광자의 투과축은 직교하며 이중 한 투과축은 제1 방향(D1)에 나란할 수 있다. 이와 달리 두 표시판(100, 200) 중 어느 하나의 바깥쪽 면에만 편광자가 배치될 수도 있다.

그러면 앞에서 설명한 도 1 내지 도 7과 함께 도 8 내지 도 10을 참조하여 본 발명의 한 실시예에 따른 액정 표시 장치의 동작에 대해 설명한다.

게이트선(121)에 게이트 온 전압이 인가되면 제1 게이트 전극(124a), 제2 게이트 전극(124b), 그리고 제3 게이트 전극(124c)에 게이트 온 전압이 전달되어 제1 박막 트랜지스터(Qa), 제2 박막 트랜지스터(Qb), 그리고 제3 박막 트랜지스터(Qc)가 턴온된다. 그러면 데이터선(171)에 인가된 데이터 전압은 턴온된 제1 박막 트랜지스터(Qa) 및 제2 박막 트랜지스터(Qb)를 통해 각각 제1 전기장 생성 전극(191c) 및 제2 전기장 생성 전극의 제2 부화소 전극(191b)에 인가된다. 제1 전기장 생성 전극(191c)에 인가된 전압은 접촉 구멍(186a)을 통해 제2 전기장 생성 전극의 제1 부화소 전극(191a)에 인가된다. 이에 따라 제1 부화소 전극(191a)과 제2 부화소 전극(191b)에는 실질적으로 동일한 크기의 전압이 전달될 수 있다. 그러나 제2 부화소 전극(191b)에 인가된 전압은 제2 박막 트랜지스터(Qb)와 직렬 연결되어 있는 제3 박막 트랜지스터(Qc)를 통해 분압된다. 따라서 제2 부화소 전극(191b)에 최종적으로 인가되는 전압은 제1 부화소 전극(191a)에 인가되는 전압보다 작을 수 있다.

도 1을 참고하면, 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소(PX)의 개구 영역의 각 도메인(R1, R2, R3, R4)은 제1 부화소 전극(191a)만이 위치하는 영역, 제2 부화소 전극(191b)만이 위치하는 영역, 그리고 제2 부화소 전극(191b)과 제1 전기장 생성 전극(191c)이 중첩하는 영역으로 구분될 수 있다.

제1 부화소 전극(191a)만이 위치하는 영역에서 제1 부화소 전극(191a)은 상부 표시판(200)의 대향 전극(270)과 함께 액정층(3)에 전기장을 생성한다. 마찬가지로 제2 부화소 전극(191b)만이 위치하는 영역에서 제2 부화소 전극(191b)은 상부 표시판(200)의 대향 전극(270)과 함께 액정층(3)에 전기장을 생성한다. 이때 제1 부화소 전극(191a)의 가지 전극(194a) 및 제2 부화소 전극(191b)의 가지 전극(194b)의 가장자리 변에 의해 생성된 프린지 필드에 의해 서로 다른 도메인(R1, R2, R3, R4)의 액정 분자(31)들은 서로 다른 방향으로 기울어지려 한다. 더 구체적으로는 액정 분자(31)들은 가지 전극(194a, 194b)의 가장자리 변에 의한 프린지 필드에 의해 가지 전극(194a, 194b)의 내부 쪽으로 기울어지려 하나 좁은 영역에서 함께 기울어지려는 액정 분자(31)의 서로의 영향에 의해 결국 액정 분자(31)들은 가지 전극(194a, 194b)의 길이 방향으로 기울어진다.

이와 같이 복수의 도메인(R1, R2, R3, R4)에서 액정 분자(31)의 기울어지는 방향이 서로 다르므로 광시야각을 구현할 수 있다. 액정 분자(31)의 빠른 응답 속도를 위해 액정층(3)에 전기장이 없는 상태에서 가지 전극(194a, 194b)의 길이 방향으로 선경사를 이루며 초기 배향되어 있을 수도 있다. 이 경우 액정층(3) 또는 배향막에는 액정 분자(31)의 선경사를 위해 광 등에 의해 경화된 배향 보조제를 포함할 수 있다.

제2 부화소 전극(191b)과 제1 전기장 생성 전극(191c)이 중첩하는 영역에서는 제2 부화소 전극(191b)의 가지 전극(194b)과 상부 표시판(200)의 대향 전극(270) 사이에 형성되는 전기장과 함께, 제2 부화소 전극(191b)의 가지 전극(194b) 사이에 위치하는 제1 전기장 생성 전극(191c)과 대향 전극(270) 사이에 생성되는 전기장에 의하여 액정층(3)의 액정 분자(31)가 배열된다. 액정 분자(31)는 앞에서 설명한 바와 같이 가지 전극(194b)의 길이 방향으로 눕게 된다. 그러나 제2 부화소 전극(191b)과 제1 전기장 생성 전극(191c)이 중첩하는 영역에서는 제2 부화소 전극(191b)보다 높은 전압을 인가받을 수 있는 제1 전기장 생성 전극(191c)에 의한 전기장에 의한 영향 때문에 제2 부화소 전극(191b)만이 위치하는 영역에서의 전기장보다는 높고 제1 부화소 전극(191a)만이 위치하는 영역에서의 전기장보다는 낮은 전기장이 액정층(3)에 가해진다.

이처럼 본 발명의 실시예에 따른 액정 표시 장치는 하나의 화소(PX)의 액정층(3)에 가해지는 전기장의 세기가 서로 다른 세 개의 영역으로 구분하여 동작하며, 각 영역에서 액정 분자(31)들이 기울어지는 각도가 다를 수 있고 각 영역의 휘도가 달라질 수 있다. 이처럼, 하나의 화소(PX)를 서로 다른 휘도를 가질 수 있는 3개 이상의 영역으로 구분하게 영상을 표시하면 입력 영상 신호의 계조에 따른 투과율의 변화를 완만하게 조절할 수 있다. 또한 측면에서 보았을 때 저계조와 고계조에서도 계조 변화에 따른 투과율이 급격히 변화하는 것을 방지할 수 있어 측면 시인성을 정면 시인성에 가깝게 하면서도 저계조와 고계조에서도 정확한 계조 표현이 가능할 수 있다.

특히 본 발명의 한 실시예에 따르면, 앞에서 설명한 바와 같이 제1 전기장 생성 전극(191c)이 화소(PX)의 개구 영역의 가장자리 부분에서 스텝부를 이루어 주변(B11)과 이와 연결되는 부변(B12)이 대략 70도 내지 대략 110도일 수 있으며, 더 구체적으로 대략 90도일 수 있다. 따라서 제1 전기장 생성 전극(191c)의 가장자리 변이 이와 중첩하는 가지 전극(194b)의 가장자리 변과 대략 70도 내지 대략 110도, 더 구체적으로 대략 90도를 이루거나 나란하게 뻗는다.

도 8은 도 7에 도시한 액정 표시 장치를 VIII-VIII 선을 따라 잘라 도시한 단면도이다.

도 8을 참조하면, 제2 부화소 전극(191b)의 가지 전극(194b)의 가장자리 변이 생성하는 프린지 필드(E1)의 방향과 제1 전기장 생성 전극(191c)의 부변(B12)이 생성하는 프린지 필드(E2)의 방향이 대략 일치한다. 즉, 제1 전기장 생성 전극(191c)과 차폐 전극선(199)은 동일한 층에 위치하므로 둘 사이의 숏을 방지하기 위해 제1 전기장 생성 전극(191c)과 차폐 전극선(199) 사이는 일정한 간격을 유지하여야 하는데 본 발명의 한 실시예에 따르면 제1 전기장 생성 전극(191c)과 차폐 전극선(199)의 인접 영역에서 제1 전기장 생성 전극(191c)에 의한 전기장의 방향과 제2 부화소 전극(191b)에 의한 전기장의 방향이 대략 일치하므로 액정 분자(31)에 대한 제어력을 높일 수 있고 액정 분자(31)가 무질서한 텍스처를 줄일 수 있다. 이에 따라 화소(PX) 안에서의 투과율을 더욱 높일 수 있다.

또한 본 발명의 한 실시예에 따르면 제1 전기장 생성 전극(191c)이 제1 부화소 전극(191a)과 제2 부화소 전극(191b) 사이의 간극(90)과 중첩한다. 따라서 간극(90)에 대응한 액정층(3)에서도 제1 전기장 생성 전극(191c)과 대향 전극(270) 사이에 전기장이 생성되어 액정 분자(31)가 제어되므로 간극(90) 주변에서 생길 수 있는 텍스처를 방지하고 화소(PX)의 투과율을 더욱 높일 수 있다.

도 9는 본 발명의 한 실시예와 다른 비교예에 따른 액정 표시 장치의 한 화소에 전압을 인가한 후 시간의 경과에 따른 투과율 변화를 나타내고, 도 10은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 전압을 인가한 후 시간의 경과에 따른 투과율 변화를 나타낸다.

먼저 도 9를 참조하면, 본 발명의 한 실시예와 달리 차폐 전극선(199)과의 인접 영역에서 스텝부를 포함하지 않는 제1 전기장 생성 전극(191c')을 포함하는 액정 표시 장치의 제1 부화소 전극(191a)과 제2 부화소 전극(191b)에 전압을 인가한 후 시간이 지남에 따라 제1 전기장 생성 전극(191c')과 차폐 전극선(199)의 인접 영역에서 큰 면적의 텍스처가 발생하는 것을 알 수 있다.

그러나 도 10을 참조하면, 본 발명의 한 실시예와 같이 차폐 전극선(199)과의 인접 영역에서 적어도 하나의 스텝부를 포함하는 제1 전기장 생성 전극(191c)을 포함하는 액정 표시 장치의 제1 부화소 전극(191a)과 제2 부화소 전극(191b)에 전압을 인가한 후 시간이 지남에 따라 제1 전기장 생성 전극(191c)과 차폐 전극선(199)의 인접 영역에서 거의 텍스처가 발생하지 않고 화소(PX)의 투과율이 향상되는 것을 확인할 수 있다.

그러면 앞에서 설명한 도 1 내지 도 8과 함께 도 11을 참조하여 본 발명의 한 실시예에 따른 액정 표시 장치에 대해 설명한다. 앞에서 설명한 실시예와 동일한 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 동일한 설명은 생략한다.

도 11은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소의 일부를 도시한 배치도이다.

도 11을 참조하면 본 발명의 한 실시예에 따른 액정 표시 장치는 앞에서 설명한 도 1 내지 도 8에 도시한 실시예에 따른 액정 표시 장치와 대부분 동일하나 제1 전기장 생성 전극(191c)의 형태가 다를 수 있다.

제1 전기장 생성 전극(191c)은 한 화소(PX)의 개구 영역의 대략 중앙에 위치하는 연결부(194c)를 포함할 수 있다. 연결부(194c)는 제1 전기장 생성 전극(191c)의 서로 이격된 두 부분을 연결할 수 있고 대략 제2 방향(D2)으로 뻗을 수 있다.

본 발명의 한 실시예에 따르면 제1 전기장 생성 전극(191c)은 차폐 전극선(199)과 인접하며 마주하는 곳에서 한 도메인(R1, R2, R3, R4)에 대해 하나의 스텝부만을 포함할 수 있다. 즉, 제1 전기장 생성 전극(191c)은 차폐 전극선(199)과 인접한 곳에서 한 도메인(R1, R2, R3, R4)에 대해 하나의 꼭지점(Pt1)만을 포함할 수 있다. 이에 따르면 제1 전기장 생성 전극(191c)과 차폐 전극선(199)의 인접 영역에서 제1 전기장 생성 전극(191c)이 스텝부 형성을 위한 공정을 간단히 할 수 있으며 제1 전기장 생성 전극(191c)을 포함하는 제1 전극층의 패터닝을 용이하게 할 수 있다.

본 발명의 한 실시예에 따르면 제1 전기장 생성 전극(191c)의 스텝부와 중첩하는 하나의 가지 전극(194b)에 대해 스텝부와 가지 전극(194b)의 중첩 면적은 가지 전극(194b)의 전체 폭의 대략 100%일 수 있다. 즉, 스텝부를 이루는 부변(B12)은 대응하는 가지 전극(194b)의 가장자리 변에 정렬되어 뻗을 수 있다.

이와 달리 제1 전기장 생성 전극(191c)의 스텝부와 중첩하는 하나의 가지 전극(194b)에 대해 스텝부와 가지 전극(194b)의 중첩 영역의 폭은 가지 전극(194b)의 전체 폭의 대략 10% 내지 대략 90%일 수도 있다.

다음, 앞에서 설명한 도 1 내지 도 8과 함께 도 12를 참조하여 본 발명의 한 실시예에 따른 액정 표시 장치에 대해 설명한다. 앞에서 설명한 실시예와 동일한 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 동일한 설명은 생략한다.

도 12는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소의 일부를 도시한 배치도이다.

도 12를 참조하면 본 발명의 한 실시예에 따른 액정 표시 장치는 앞에서 설명한 도 1 내지 도 8에 도시한 실시예에 따른 액정 표시 장치와 대부분 동일하나 제1 전기장 생성 전극(191c)의 형태가 다를 수 있다.

본 발명의 한 실시예에 따르면 제1 전기장 생성 전극(191c)은 차폐 전극선(199)과 인접한 곳에서 한 도메인(R1, R2, R3, R4)에 대해 복수의 스텝부를 포함할 수 있다.

한 도메인(R1, R2, R3, R4)에 위치하는 제1 전기장 생성 전극(191c)의 복수의 스텝부 중 적어도 하나의 부변 중 가지 전극(194b)의 길이 방향에 대략 나란하게 뻗는 부변(B12)은 대응하는 가지 전극(194b)의 내부와 중첩할 수 있다. 즉, 스텝부를 이루는 부변 중 가지 전극(194b)의 길이 방향에 대략 나란하게 뻗는 부변(B12)과 이에 대응하는 가지 전극(194b)의 가장자리 변 사이의 폭(W4)은 0보다 크고 가지 전극(194b)의 폭(W3)보다 작을 수 있다.

더 구체적으로 한 도메인(R1, R2, R3, R4)에 위치하는 제1 전기장 생성 전극(191c)의 복수의 스텝부 중 적어도 하나는 그와 중첩하는 하나의 가지 전극(194b)과 중첩하는 영역의 폭이 그 가지 전극(194b)의 전체 폭의 대략 10% 내지 대략 90%일 수 있다. 이에 따르면 스텝부의 부변 중 가지 전극(194b)의 길이 방향에 대략 나란하게 뻗는 부변(B12)이 가지 전극(194b)과 중첩하기 위한 공정 마진을 충분히 확보할 수 있다/

특히 스텝부를 이루는 부변 중 가지 전극(194b)의 길이 방향에 대략 나란하게 뻗는 부변(B12)은 대응하는 가지 전극(194b)의 중앙 부분에 대응하며 뻗을 수 있다. 이와 같이 제1 전기장 생성 전극(191c)의 스텝부가 대응하는 가지 전극(194b)의 대략 절반과 중첩하게 형성하면 스텝부의 부변 중 가지 전극(194b)의 길이 방향에 대략 나란하게 뻗는 부변(B12)이 가지 전극(194b)과 중첩하기 위한 공정 마진을 더욱 충분히 확보할 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

3: 액정층 31: 액정 분자
80: 덮개막
90: 간극 100, 200: 표시판
121: 게이트선 124a, 124b, 124c: 게이트 전극
131: 유지 전극선
140: 게이트 절연막 154a, 154b, 154c: 반도체
171: 데이터선
173a, 173b, 173c: 소스 전극
175a, 175b, 175c: 드레인 전극
178: 기준 전압선
180a, 180b: 보호막
191a: 제1 부화소 전극 191b: 제2 부화소 전극
191c: 제1 전기장 생성 전극
199: 차폐 전극선
220: 차광 부재 230: 색필터
270: 대향 전극

Claims

액정층을 사이에 두고 서로 마주하는 제1 전기장 생성 전극 및 대향 전극,
상기 제1 전기장 생성 전극과 이격되어 있는 차폐 전극선, 그리고
상기 제1 전기장 생성 전극과 중첩하는 복수의 가지 전극을 포함하는 제2 전기장 생성 전극
을 포함하고,
상기 제1 전기장 생성 전극은 상기 차폐 전극선과 인접하며 마주하는 적어도 하나의 스텝부를 포함하는
액정 표시 장치.
제1항에서,
상기 스텝부는 상기 가지 전극의 길이 방향과 교차하는 방향으로 뻗는 제1변 및 상기 제1변과 꼭지점에서 만나는 제2변을 포함하는 액정 표시 장치.
제2항에서,
상기 제1변은 상기 가지 전극의 길이 방향과 대략 70도 내지 대략 110도를 이루는 액정 표시 장치.
제3항에서,
상기 제2변은 상기 제1변과 대략 70도 내지 대략 110도를 이루는 액정 표시 장치.
제4항에서,
상기 제2변은 상기 가지 전극의 내부 또는 상기 가지 전극의 가장자리 변과 중첩하는 액정 표시 장치.
제5항에서,
상기 스텝부와 중첩하는 하나의 가지 전극이 상기 스텝부와 중첩하는 영역의 폭은 상기 가지 전극의 전체 폭의 대략 10% 내지 대략 90%인 액정 표시 장치.
제6항에서,
상기 제2변은 상기 가지 전극의 내부 중 길이 방향으로 뻗는 대략 중앙선을 따라 뻗는 액정 표시 장치.
제7항에서,
상기 제1 전기장 생성 전극과 상기 차폐 전극선은 동일한 층에 위치하는 액정 표시 장치.
제8항에서,
상기 제2 전기장 생성 전극은 서로 다른 전압을 인가받을 수 있는 제1 부화소 전극 및 제2 부화소 전극을 포함하고,
상기 제1 부화소 전극과 상기 제2 부화소 전극은 간극을 사이에 두고 이격되어 있으며,
상기 제1 전기장 생성 전극은 상기 간극과 중첩하는
액정 표시 장치.
제9항에서,
상기 제1 전기장 생성 전극이 상기 제2 부화소 전극과 중첩하는 면적이 상기 제1 부화소 전극과 중첩하는 면적보다 큰 액정 표시 장치.
제10항에서,
상기 제1 부화소 전극은 상기 제2 부화소 전극보다 큰 전압을 인가받을 수 있는 액정 표시 장치.
제11항에서,
상기 제1 전기장 생성 전극 및 상기 제2 전기장 생성 전극은 상기 액정층의 액정 분자의 제어 방향이 서로 다른 복수의 도메인을 포함하는 액정 표시 장치.
제12항에서,
상기 제1 전기장 생성 전극은 상기 제1 부화소 전극과 전기적으로 연결되어 있는 액정 표시 장치.
제13항에서,
상기 제1 전기장 생성 전극과 상기 제2 전기장 생성 전극 사이에 위치하는 절연층을 더 포함하는 액정 표시 장치.
제2항에서,
상기 제2변은 상기 제1변과 대략 70도 내지 대략 110도를 이루는 액정 표시 장치.
제2항에서,
상기 스텝부와 중첩하는 하나의 가지 전극이 상기 스텝부와 중첩하는 영역의 폭은 상기 가지 전극의 전체 폭의 대략 10% 내지 대략 90%인 액정 표시 장치.
제1항에서,
상기 제1 전기장 생성 전극과 상기 차폐 전극선은 동일한 층에 위치하는 액정 표시 장치.
제1항에서,
상기 제2 전기장 생성 전극은 서로 다른 전압을 인가받을 수 있는 제1 부화소 전극 및 제2 부화소 전극을 포함하고,
상기 제1 부화소 전극과 상기 제2 부화소 전극은 간극을 사이에 두고 이격되어 있으며,
상기 제1 전기장 생성 전극은 상기 간극과 중첩하는
액정 표시 장치.
액정층을 사이에 두고 서로 마주하는 제1 전기장 생성 전극 및 대향 전극,
상기 제1 전기장 생성 전극과 이격되어 있는 차폐 전극선, 그리고
상기 제1 전기장 생성 전극과 중첩하는 복수의 가지 전극을 포함하는 제2 전기장 생성 전극
을 포함하고,
상기 제1 전기장 생성 전극은 상기 차폐 전극선과 인접하며 마주하는 영역에서 폭이 적어도 하나의 계단형으로 변하는 스텝부를 포함하는
액정 표시 장치.
제19항에서,
상기 스텝부와 중첩하는 하나의 가지 전극이 상기 스텝부와 중첩하는 영역의 폭은 상기 가지 전극의 전체 폭의 대략 10% 내지 대략 90%인 액정 표시 장치.