JP6494474B2 - High frequency semiconductor device - Google Patents
High frequency semiconductor device Download PDFInfo
- Publication number
- JP6494474B2 JP6494474B2 JP2015177033A JP2015177033A JP6494474B2 JP 6494474 B2 JP6494474 B2 JP 6494474B2 JP 2015177033 A JP2015177033 A JP 2015177033A JP 2015177033 A JP2015177033 A JP 2015177033A JP 6494474 B2 JP6494474 B2 JP 6494474B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- bonding wire
- semiconductor device
- transmission line
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Description
本発明の実施形態は、高周波半導体装置に関する。 Embodiments described herein relate generally to a high-frequency semiconductor device.
半導体素子チップのサイズが大きくなると、スクラブによりチップを確実にパッケージに接着するために、スクラブのストロークを長く確保する必要がある。このため、パッケージ信号端子の内部端とチップとの隙間が大きくなる。その結果として、ボンディングワイヤが長くなる。 As the size of the semiconductor element chip increases, it is necessary to secure a long scrub stroke in order to securely bond the chip to the package by scrubbing. For this reason, a gap between the inner end of the package signal terminal and the chip is increased. As a result, the bonding wire becomes long.
高周波半導体装置に搭載されるマイクロ波集積回路の入出力インピーダンスは、たとえば、50Ω近傍の負荷インピーダンスを前提に設計される。 The input / output impedance of the microwave integrated circuit mounted on the high-frequency semiconductor device is designed on the assumption of a load impedance in the vicinity of 50Ω, for example.
マイクロ波集積回路を構成する半導体素子チップとパッケージ端子とをボンディングワイヤで接続すると、パッケージ端子におけるインピーダンスが50Ωからずれることがある。50Ωからのインピーダンスのずれは、周波数が高くなるほど大きくなる。パッケージ信号端子の内部端とチップとの隙間を中継基板で埋める技術がある(特許文献1)。 When the semiconductor element chip constituting the microwave integrated circuit and the package terminal are connected by a bonding wire, the impedance at the package terminal may deviate from 50Ω. The deviation of impedance from 50Ω increases as the frequency increases. There is a technique of filling a gap between an inner end of a package signal terminal and a chip with a relay substrate (Patent Document 1).
パッケージとの接続ボンディングワイヤのインダクタンスが大きく影響するような周波数、たとえば30GHzでは、パッケージ信号端子の内部端とチップとの隙間を埋める中継基板を介する場合、後述する第1、第2のボンディングワイヤ、および中継基板の線路長には設計値に対する精度が求められる。しかしボンディングワイヤを設計値通りに形成することは難しい。ボンディングワイヤのずれによる、マイクロ波集積回路と実装部材端子との間のインピーダンスのずれに対する微調整が容易な高周波半導体装置を提供する。
これに加えて、中継基板を用いないことで部品点数が低減されるとともに、ばらつき要因が低減された高周波半導体装置を提供する。
At a frequency at which the inductance of the bonding wire connected to the package greatly affects, for example, 30 GHz, when a relay substrate is used to fill the gap between the inner end of the package signal terminal and the chip, the first and second bonding wires, which will be described later, In addition, the line length of the relay board is required to be accurate with respect to the design value. However, it is difficult to form the bonding wire as designed. Provided is a high-frequency semiconductor device in which fine adjustment can be easily made with respect to an impedance shift between a microwave integrated circuit and a mounting member terminal due to a bonding wire shift.
In addition to this, there is provided a high-frequency semiconductor device in which the number of components is reduced and the cause of variation is reduced by not using a relay substrate.
実施形態の高周波半導体装置は、半導体素子と、実装部材と、第1のボンディングワイヤと、第2のボンディングワイヤと、を有する。前記半導体素子は、マイクロ波集積回路を含む。前記実装部材は、前記半導体素子が接合された金属板と、前記半導体素子を囲みかつ前記金属板上に接合された絶縁体枠部と、前記絶縁体枠部に設けられかつ50Ωの特性インピーダンスを有する伝送線路と、を有する。前記伝送線路は第1のスリットにより第1領域と前記半導体素子に隣接する第2領域とに分割される。前記第1のボンディングワイヤは、前記第1のスリットの前記第1領域と前記第2領域とを接続する。前記第2のボンディングワイヤは、前記半導体素子の第1の電極と、前記第2領域の端部と、を接続する。 The high-frequency semiconductor device according to the embodiment includes a semiconductor element, a mounting member, a first bonding wire, and a second bonding wire. The semiconductor element includes a microwave integrated circuit. The mounting member includes a metal plate to which the semiconductor element is bonded, an insulator frame that surrounds the semiconductor element and is bonded to the metal plate, and a characteristic impedance of 50Ω provided on the insulator frame. And having a transmission line. The transmission line is divided into a first region and a second region adjacent to the semiconductor element by a first slit. The first bonding wire connects the first region and the second region of the first slit. The second bonding wire connects the first electrode of the semiconductor element and the end of the second region.
以下、図面を参照しつつ本発明の実施形態について説明する。
図1は、第1の実施形態にかかる高周波半導体装置の模式斜視図である。
高周波半導体装置10は、半導体素子20と、実装部材30と、第1のボンディングワイヤ60と、第2のボンディングワイヤ70と、第3のボンディングワイヤ(図示せず)と、第4のボンディングワイヤ(図示せず)と、を有する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a schematic perspective view of the high-frequency semiconductor device according to the first embodiment.
The high-
半導体素子20のチップには、マイクロ波集積回路(MMIC:Microwave Monolythic Integrated Circuit)などが設けられる。マイクロ波集積回路は、たとえば、HEMT(High Electron Mobility Transistor)を含む電界効果トランジスタと、整合回路と、を含む。整合回路は、伝送線路、インダクタ、キャパシタ、バイアス回路、などを含むことができる。
The chip of the
半導体素子20は、基板および基板上に設けられた積層体を含む。たとえば、基板をSiC、積層体を窒化ガリウム系材料とすると、マイクロ波からミリ波帯MMIC化増幅器などが構成できる。
The
実装部材30は、半導体素子20が接合された金属板32と、半導体素子20を囲みかつ金属板32上に接合された絶縁体枠部34と、絶縁体枠部34に設けられかつ50Ωの特性インピーダンスを有する伝送線路37と、を有する。伝送線路37は、第1のスリット37cにより第1領域37aと半導体素子20に隣接する第2領域37bとに分割される。実装部材30は、特性インピーダンスが50Ωである伝送線路57をさらに有することができる。伝送線路57は、スリットにより第1領域と第2領域とを分割される。
本図において、リード36、56は、リードフレーム状に多数個連結されている。
The
In the figure, a large number of
図2(a)は第1の実施形態にかかろ高周波半導体装置の模式平面図、図2(b)はA−A線に沿った模式断面図、図2(c)はその部分拡大模式平面図、である。
絶縁体枠部34は、たとえば、アルミナ、窒化アルミニウムなどとすることができる。また金属板32は、CuMo、CuWなどとすることができる。絶縁体枠部34と金属板32とは、銀ロウなどを用いて接合される。
2A is a schematic plan view of the high-frequency semiconductor device according to the first embodiment, FIG. 2B is a schematic cross-sectional view taken along the line AA, and FIG. 2C is a partially enlarged schematic plan view thereof. .
The
リード36、56の幅を0.2mm、伝送線路37、57の幅を0.4mmなどとする。また、絶縁体枠部34の厚さは、0.4〜0.6mmなどとすることでリードの確実な接合が得られるとともに、50Ω近傍のインピーダンスが広い周波数範囲において得られる。
The width of the
半導体素子20がHEMT多段増幅器の場合、その平面サイズは、たとえば、30mm×30mmなどと大きくなる。金属板32に大面積の半導体素子20をAuSbなど半田材を用いて接合する場合、絶縁体枠部34との間の隙間を1mm程度に保ちスクラブを行いつつ接合するとボイドを抑制できるので好ましい。
In the case where the
また、半導体素子20がSiC基板とその上の窒化ガリウム積層体とを含む場合、その厚さは50〜100μmなどのように絶縁体枠部34の厚さに比べて非常に薄い。その結果、接続ボンディングワイヤは長くなる。
Further, when the
第1領域37aと第2領域37bとは、第1のボンディングワイヤ60により接続される。第2領域37bの端部と、半導体素子20の第1の電極20aとは、第2のボンディングワイヤ70により接続される。ボンディング位置を、基準面Q1とする。第2のボンディングワイヤ70と第2領域37bとのボンディング位置を基準面Q2とする。第2のボンディングワイヤ70と第1の電極20aとのボンディング位置を基準面Q3とする。
The
伝送線路57と、半導体素子20の第2の電極20bと、は、第3のボンディングワイヤ62により接続される。第1領域57aと第2領域57bとは、第4のボンディングワイヤ72により接続される。
The
図3(a)は第1の実施形態にかかる高周波半導体装置のリターンロスを表すグラフ図、図3(b)はそのインピーダンスを説明するスミス図、である。
図3(a)において、縦軸はリターンロス(dB)、横軸は周波数(GHz)である。高周波半導体装置は、中心周波数が30GHzなどとする。
図3(b)において、スミス図は特性インピーダンスZcc=50Ωで正規化されているものとする。リード36は、50Ω負荷に接続されている。第1のボンディングワイヤ60と第1領域37aとのボンディング位置からみた負荷インピーダンスは50Ωとなる。
FIG. 3A is a graph showing the return loss of the high-frequency semiconductor device according to the first embodiment, and FIG. 3B is a Smith diagram explaining the impedance.
In FIG. 3A, the vertical axis represents return loss (dB), and the horizontal axis represents frequency (GHz). The high frequency semiconductor device has a center frequency of 30 GHz or the like.
In FIG. 3B, it is assumed that the Smith diagram is normalized with the characteristic impedance Zcc = 50Ω. The
負荷50Ωに、第1のボンディングワイヤ(wire1)60のインダクタンスが付加され、基準面Q1からみた負荷インピーダンスは、z1@Q1となる。これに、第2領域37bの50Ωラインのインピーダンスが付加された負荷インピーダンスは、z2@Q2となる。これに、第2のボンディングワイヤ(wire2)70のインダクタンスが付加され、基準面Q3からみた負荷インピーダンスは、z3@Q3となる。すなわち、z3は、周波数30GHzにおいて、50Ω近傍となっている。
The inductance of the first bonding wire (wire1) 60 is added to the load 50Ω, and the load impedance viewed from the reference plane Q1 is z1 @ Q1. The load impedance obtained by adding the impedance of the 50Ω line of the
第1の実施形態では、第1のボンディングワイヤ60のインダクタンスと、第2のボンディングワイヤ70のインダクタンスを同一とし、かつ第2領域(50Ωライン)37bの電気長EL1を図3(b)のように設定することにより、図3(a)に表すように、周波数30GHzにおいて、50Ωに整合させている。
In the first embodiment, the inductance of the
図4(a)は比較例にかかる高周波半導体装置の模式斜視図、図4(b)はそのインピーダンス整合を説明するスミス図、である。
高周波半導体装置110は、半導体素子120と、実装部材130と、第1のボンディングワイヤ160と、第2のボンディングワイヤ170と、第3のボンディングワイヤ162と、第4のボンディングワイヤ172と、第1の中継基板137と、第2の中継基板157と、を有する。
4A is a schematic perspective view of a high-frequency semiconductor device according to a comparative example, and FIG. 4B is a Smith diagram illustrating impedance matching.
The high-
たとえば、中継基板137、157は、アルミナや窒化アルミニウムなどのセラミック、石英・サファイヤ・高抵抗半導体、などの絶縁体材料を含むものとすることができる。中継基板137の裏面に導電部を設けると、金属板132の表面にAuSnなどの半田材で接合できる。信号伝搬方向に沿った中継基板137の長さは、隙間である1mm以下とする。中継基板40の幅はたとえば、0.5mm〜1mmなどとすることができる。
For example, the
中継基板137は、特性インピーダンスが50Ωの伝送線路を有する。中継基板137の伝送線路の電気長を第1の実施形態の第2領域37bの電気長と等しくし、第1および第2のボンディングワイヤのインダクタンスを第1の実施形態のボンディングワイヤのインダクタンスと等しくする。このとき、図4(b)に表すように、インピーダンス整合の作用は、第1の実施形態と同様になる。但し、比較例では、中継基板137を実装部材130と、半導体素子120と、のギャップに配置することが必要であり、その位置精度が十分でないと設計値からのずれが大きくなる。また、中継基板137、157の部品点数が増える。
The
これに対して、第1の実施形態では中継基板は不要であり、第1領域37a、57aと第2領域37b、57bとの間の距離を一定値に保つことができるので設計値からのずれは小さい。また、部品点数が少ないので、量産性に富み価格低減が可能となる。
On the other hand, in the first embodiment, no relay board is required, and the distance between the
図5(a)は伝送線路の第1変形例の模式平面図、図5(b)は容量性スタブが伝送線路に接続されていないときのインピーダンスを表すスミス図、図5(c)は容量性スタブが伝送線路に接続されたときの中継基板のインピーダンスを表すスミス図、である。
図5(a)に表すように、容量性スタブ45は、第2領域37bの中央部近傍に接続可能な複数の領域を有する。複数の領域から適正な数を接続することにより、実効的にスタブの電気長を調整できる。
FIG. 5A is a schematic plan view of a first modification of the transmission line, FIG. 5B is a Smith diagram showing the impedance when the capacitive stub is not connected to the transmission line, and FIG. 5C is the capacitance. It is a Smith figure showing the impedance of a relay board | substrate when a sex stub is connected to the transmission line.
As shown in FIG. 5A, the
図5(b)に表すように、第1のボンディングワイヤ(wire1)60と第2のボンディングワイヤ(wire2)70のインダクタンスが設計値どおりのとき、容量性スタブ45を接続しなくても50Ωへ整合できる。
As shown in FIG. 5B, when the inductances of the first bonding wire (wire 1) 60 and the second bonding wire (wire 2) 70 are as designed, the capacitance is reduced to 50Ω even if the
図5(c)に示すように第1のボンディングワイヤ(wire1)60と第2のボンディングワイヤ(wire2)70のインダクタンスが設計値よりも小さいとき、容量性スタブ45の複数の領域の内のいくつかと第2領域37bの中間位置とをボンディングワイヤで接続することにより基準面Q4からみた負荷インピーダンスz5@Q4は50Ω近傍となる。
When the inductance of the first bonding wire (wire 1) 60 and the second bonding wire (wire 2) 70 is smaller than the design value as shown in FIG. The load impedance z5 @ Q4 viewed from the reference plane Q4 is close to 50Ω by connecting the heel and the intermediate position of the
図5(c)に示すように、第1のボンディングワイヤ(wire1)60による位相の回転量と第2領域37bによる位相の回転量の半分の和が180度より小さく、かつ第2のボンディングワイヤ(wire2)70による位相の回転量と第2領域37bによる位相の回転量の半分の和が180度よりも小さくなるときには、容量性スタブ45を接続して180度に足りない分を補償することで、基準面Q4からみた負荷インピーダンスz5@Q4は50Ω近傍となる。
As shown in FIG. 5C, the sum of the half of the phase rotation amount by the first bonding wire (wire1) 60 and the phase rotation amount by the
第1のボンディングワイヤ(wire1)60と第2のボンディングワイヤ(wire2)70のインダクタンスを等しくし、かつ第2領域37bの両端から等しい位置に、容量性スタブ45を配置することで、基準面Q3からみた負荷インピーダンスz4@Q3が負荷インピーダンスz1@Q1と複素共役となるように決定できる。すなわち、容量性スタブ45によるインピーダンス変化分を付加する微調整により、基準面Q4からみた負荷インピーダンスz5@Q4は50Ω近傍となる。複数の領域を接続するには、ボンディングワイヤなどを用いることができる。
By disposing the
図6(a)は伝送線路の第2変形例の模式平面図、図6(b)は容量性スタブが伝送線路に接続されていないときのインピーダンスを表すスミス図、図6(c)は容量性スタブが伝送線路に接続されたときの中継基板のインピーダンスを表すスミス図、である。
容量性スタブ46、47は、第2領域37bの中心から等しい距離である2つの位置にボンディングワイヤなどで接続される。なお、容量性スタブを構成する複数の領域から、適正な数の領域を接続する。
6A is a schematic plan view of a second modification of the transmission line, FIG. 6B is a Smith diagram showing impedance when the capacitive stub is not connected to the transmission line, and FIG. 6C is a capacitance. It is a Smith figure showing the impedance of a relay board | substrate when a sex stub is connected to the transmission line.
The capacitive stubs 46 and 47 are connected to two positions having the same distance from the center of the
図6(b)に表すように、第1のボンディングワイヤ(wire1)60と第2のボンディングワイヤ(wire2)70のインダクタンスが設計値どおりのとき、容量性スタブ45を接続しなくても、50Ωへ整合できる。
As shown in FIG. 6B, when the inductances of the first bonding wire (wire1) 60 and the second bonding wire (wire2) 70 are as designed, even if the
図6(c)に示すように、第1のボンディングワイヤ(wire1)60と第2のボンディングワイヤ(wire2)70のインダクタンスが設計値よりも小さいとき、容量性スタブ46、47の複数の領域の内のいくつかを第2領域37bの両端にボンディングワイヤで接続することにより基準面Q3からみた負荷インピーダンスz5@Q3は50Ω近傍となる。
As shown in FIG. 6C, when the inductances of the first bonding wire (wire 1) 60 and the second bonding wire (wire 2) 70 are smaller than the design value, the plurality of regions of the
図6(c)では、第1のボンディングワイヤ60のインダクタンスが図6(b)のインダクタンスよりも小さい。これに、容量性スタブ46のリアクタンスが付加されると、基準面Q1からみた負荷インピーダンスがz2(stub)@Q1となる。さらに固定電気長(基準面Q1と基準面Q2との間)が付加されたとき、負荷インピーダンスはz3@Q2となる。さらに、容量性スタブ(stub2)47が付加されると、基準面Q2からみた負荷インピーダンスは、z4(stub)@Q2となる。さらに、第2のボンディングワイヤ(wire2)70のインピーダンスが付加されたとき、基準面Q3からみた負荷インピーダンスは、z5@Q3となる。
In FIG. 6C, the inductance of the
第2変形例では、第2領域37bの中心から等しい距離に設けられた容量性スタブ46、47の容量を微調整することにより、半導体素子20と、実装部材30の端子と、の間インピーダンスのずれを微調整できる。
In the second modification, the impedance between the
図7(a)は伝送線路の第3変形例、図7(b)は接続ボンディングワイヤのインダクタンスが大きいときの作用を説明するスミス図、図7(c)は接続ボンディングワイヤのインダクタンスが小さいときの作用を説明するスミス図、である。
第3のボンディングワイヤ80は、第2領域37bに設けられた第2のスリット37dを接続する。
7A is a third modification of the transmission line, FIG. 7B is a Smith diagram for explaining the operation when the inductance of the connection bonding wire is large, and FIG. 7C is a case where the inductance of the connection bonding wire is small. It is a Smith figure explaining the effect | action of.
The
図7(a)に表すように、第2領域37bにおいて第2のスリット37dにより分割された2つの領域の電気長は等しいものとする。基準面Q2からみた負荷インピーダンスz2@Q2は、基準面Q1からみた負荷インピーダンスz1@Q1に固定電気長(Q1とQ2との間)によるインピーダンスが付加されたものである。
As shown in FIG. 7A, it is assumed that the two regions divided by the
さらに、第3のボンディングワイヤ80によるインピーダンスが付加され、基準面Q3からみた負荷インピーダンスは、z3@Q3となる。さらに、負荷インピーダンスz3@Q3に第2領域37bの固定インピーダンスが付加されたとき、負荷インピーダンスはz4@Q4となる。
Furthermore, the impedance by the
さらに、第1のボンディングワイヤ60のインピーダンスが付加されて、基準面Q5からみた負荷インピーダンスはz5@Q5となる。
Furthermore, the impedance of the
第2領域37bの第2のスリット37dの中心に関して、第2領域37bと、第1〜第3のボンディングワイヤと、を対称配置することにより、インピーダンスを複素共役にし、結果として50Ωに整合させることが容易となる。すなわち、第3変形例では、第2のスリット37dを接続する第3のボンディングワイヤ80のインダクタンスを微調整することにより、50Ωに整合させる。
The
第1の実施形態およびその第1〜第3の変形例によれば、マイクロ波集積回路を構成する半導体素子と、実装部材の信号端子と、が整合する帯域の中心周波数を微調整可能な高周波半導体装置が提供される。この高周波半導体装置は、たとえば、30GHz帯の衛星通信地上局などに用いることができる。 According to the first embodiment and the first to third modifications thereof, the high frequency capable of finely adjusting the center frequency of the band in which the semiconductor element constituting the microwave integrated circuit and the signal terminal of the mounting member are matched. A semiconductor device is provided. This high-frequency semiconductor device can be used for, for example, a 30 GHz band satellite communication ground station.
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
10 高周波半導体装置、20 半導体素子、20a 第1の電極、30 実装部材、32 金属板、34 絶縁体枠部、37 伝送線路、37a 第1領域、37b 第2領域、37c 第1のスリット、37d 第2のスリット、45、46、47 容量性スタブ、60 第1のボンディングワイヤ、70 第2のボンディングワイヤ、80 第3のボンディングワイヤ
DESCRIPTION OF
Claims (6)
前記半導体素子が接合された金属板と、前記半導体素子を囲みかつ前記金属板上に接合された絶縁体枠部と、前記絶縁体枠部に設けられかつ50Ωの特性インピーダンスを有する伝送線路と、を有する実装部材であって、前記伝送線路は第1のスリットにより第1領域と前記半導体素子に隣接する第2領域とに分割された、実装部材と、
前記第1のスリットの前記第1領域と前記第2領域とを接続する第1のボンディングワイヤと、
前記半導体素子の第1の電極と、前記第2領域の端部と、を接続する第2のボンディングワイヤと、
を備えた高周波半導体装置。 A semiconductor element provided with a microwave integrated circuit;
A metal plate to which the semiconductor element is bonded; an insulator frame that surrounds the semiconductor element and is bonded to the metal plate; a transmission line that is provided on the insulator frame and has a characteristic impedance of 50Ω; A mounting member, wherein the transmission line is divided into a first region and a second region adjacent to the semiconductor element by a first slit;
A first bonding wire connecting the first region and the second region of the first slit;
A second bonding wire connecting the first electrode of the semiconductor element and the end of the second region;
A high-frequency semiconductor device comprising:
前記第2領域には、電気長を等分する第2のスリットが中央部にさらに設けられ、
前記第3のボンディングワイヤは、前記第2のスリットにより分割された領域を接続する請求項1または2に記載の高周波半導体装置。 A third bonding wire;
In the second region, a second slit for equally dividing the electrical length is further provided in the central portion,
The high-frequency semiconductor device according to claim 1, wherein the third bonding wire connects a region divided by the second slit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015177033A JP6494474B2 (en) | 2015-09-08 | 2015-09-08 | High frequency semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015177033A JP6494474B2 (en) | 2015-09-08 | 2015-09-08 | High frequency semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017054893A JP2017054893A (en) | 2017-03-16 |
JP6494474B2 true JP6494474B2 (en) | 2019-04-03 |
Family
ID=58317242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015177033A Active JP6494474B2 (en) | 2015-09-08 | 2015-09-08 | High frequency semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6494474B2 (en) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58184801A (en) * | 1982-04-22 | 1983-10-28 | Toshiba Corp | Microwave integrated circuit |
JPS6447108A (en) * | 1987-08-17 | 1989-02-21 | Mitsubishi Electric Corp | Inner matching type high output transistor |
JPH02100344A (en) * | 1988-10-06 | 1990-04-12 | Toshiba Corp | Semiconductor device for microwave use |
JP3383203B2 (en) * | 1997-12-03 | 2003-03-04 | 三菱電機株式会社 | Package for microwave circuit |
JP2005327903A (en) * | 2004-05-14 | 2005-11-24 | Nec Electronics Corp | Semiconductor device |
JP4519637B2 (en) * | 2004-12-28 | 2010-08-04 | 株式会社東芝 | Semiconductor device |
JP4849453B2 (en) * | 2006-07-12 | 2012-01-11 | 三菱電機株式会社 | Microwave power amplifier |
JP5439415B2 (en) * | 2011-03-01 | 2014-03-12 | 株式会社東芝 | Package for MMIC |
JP6051814B2 (en) * | 2012-11-27 | 2016-12-27 | 三菱電機株式会社 | High frequency equipment |
JP6132530B2 (en) * | 2012-12-05 | 2017-05-24 | 三菱電機株式会社 | High frequency power amplifier |
-
2015
- 2015-09-08 JP JP2015177033A patent/JP6494474B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017054893A (en) | 2017-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8816793B2 (en) | Transmission line, impedance transformer, integrated circuit mounted device, and communication device module | |
JP5377096B2 (en) | High frequency package device and manufacturing method thereof | |
TWI629757B (en) | High frequency semiconductor amplifier | |
KR102396673B1 (en) | RF Amplifier Package with Deflection Strip | |
JP2017121032A (en) | High frequency device | |
US10475777B2 (en) | Semiconductor apparatus installing passive device | |
US9219017B2 (en) | Radio frequency semiconductor device package and method for manufacturing same, and radio frequency semiconductor device | |
US9887676B2 (en) | High frequency semiconductor amplifier | |
JP6494474B2 (en) | High frequency semiconductor device | |
JP7501981B2 (en) | Semiconductor Device | |
JP2013098339A (en) | High-frequency circuit device | |
JP2017055224A (en) | High-frequency semiconductor device | |
JP6557561B2 (en) | High frequency semiconductor device | |
JP5181424B2 (en) | High power amplifier | |
JP6527429B2 (en) | High frequency semiconductor device | |
JP5951265B2 (en) | Broadband amplifier | |
US10224291B2 (en) | Semiconductor device package with strip line structure and high frequency semiconductor device thereof | |
JP7131933B2 (en) | Packages for semiconductor devices and semiconductor devices | |
JP5800360B2 (en) | Doherty amplifier | |
JP2021069068A (en) | Semiconductor device | |
JP6462535B2 (en) | High frequency semiconductor device | |
JP2020072222A (en) | Semiconductor device and amplifier | |
JP6560287B2 (en) | Microwave semiconductor device | |
JP5910963B2 (en) | Coupler and semiconductor device | |
JP2012099609A (en) | High-frequency semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170907 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170908 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171027 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180607 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190131 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190305 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6494474 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |