JP5910963B2 - Coupler and semiconductor device - Google Patents

Coupler and semiconductor device Download PDF

Info

Publication number
JP5910963B2
JP5910963B2 JP2012015714A JP2012015714A JP5910963B2 JP 5910963 B2 JP5910963 B2 JP 5910963B2 JP 2012015714 A JP2012015714 A JP 2012015714A JP 2012015714 A JP2012015714 A JP 2012015714A JP 5910963 B2 JP5910963 B2 JP 5910963B2
Authority
JP
Japan
Prior art keywords
transmission lines
resistor
signal
point
coupler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012015714A
Other languages
Japanese (ja)
Other versions
JP2013157746A (en
Inventor
信 西原
信 西原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2012015714A priority Critical patent/JP5910963B2/en
Publication of JP2013157746A publication Critical patent/JP2013157746A/en
Application granted granted Critical
Publication of JP5910963B2 publication Critical patent/JP5910963B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Waveguides (AREA)

Description

本発明は、カプラおよび半導体装置に関し、例えば信号を分配するまたは信号を結合するカプラおよび半導体装置に関する。   The present invention relates to a coupler and a semiconductor device, for example, a coupler and a semiconductor device that distribute signals or combine signals.

高周波信号等の信号を複数に分配するまたは複数の信号を結合するために、分配器または結合器等のカプラが用いられている。カプラとしては、例えばウイルキンソン型カプラが知られている(例えば、特許文献1)。ウイルキンソン型カプラにおいては、分配点または結合点から2つの伝送線路が分割されている。分配点または結合点から信号の波長の1/4の距離において、2つの伝送線路間が抵抗により接続される。これにより、2つの信号が入力または出力する一方のポートから他方のポートへのアイソレーション特性を向上できる。   Couplers such as a distributor or a coupler are used to distribute a signal such as a high-frequency signal into a plurality of signals or to combine a plurality of signals. As the coupler, for example, a Wilkinson coupler is known (for example, Patent Document 1). In a Wilkinson coupler, two transmission lines are divided from a distribution point or a coupling point. Two transmission lines are connected by a resistor at a distance of 1/4 of the signal wavelength from the distribution point or the coupling point. Thereby, the isolation characteristic from one port which inputs or outputs two signals to the other port can be improved.

特開2001−267862号公報JP 2001-267862 A

しかしながら、カプラとしてウイルキンソン型カプラを用いると、実装面積が大きくなってしまう。または、基本波以外の周波数において、アイソレーション特性が悪化する。本発明は、実装面積を小さくすること、または、基本波以外の周波数においてアイソレーション特性を改善することを目的とする。   However, when a Wilkinson coupler is used as the coupler, the mounting area is increased. Alternatively, the isolation characteristics deteriorate at frequencies other than the fundamental wave. An object of the present invention is to reduce the mounting area or improve the isolation characteristics at frequencies other than the fundamental wave.

本発明は、信号を分配する分配点または信号を結合する結合点と、分配された前記信号または結合される前記信号がそれぞれ伝搬する2つの伝送線路と、前記分配点または前記結合点から所定距離において、前記2つの伝送線路間に電気的に接続された抵抗と、を具備し、前記2つの伝送線路のそれぞれは、前記抵抗と接続される領域において、それぞれ前記分配点または前記結合点から前記抵抗に至る方向とは反対方向に折り返されていることを特徴とするカプラである。本発明によれば、実装面積を小さくすることができる。   The present invention provides a distribution point for distributing signals or a connection point for combining signals, two transmission lines through which the distributed signal or the signal to be combined propagates, and a predetermined distance from the distribution point or the connection point. A resistor electrically connected between the two transmission lines, and each of the two transmission lines is connected to the resistor from the distribution point or the coupling point, respectively. The coupler is folded back in the direction opposite to the direction leading to the resistor. According to the present invention, the mounting area can be reduced.

上記構成において、前記所定距離は、前記信号の波長の1/4である構成とすることができる。   In the above configuration, the predetermined distance may be a quarter of the wavelength of the signal.

上記構成において、前記2つの伝送線路のうち、前記分配点または前記結合点から前記抵抗までの間の特性インピーダンスと、前記抵抗から前記分配点または前記結合点とは反対に前記信号の波長の1/4までの間の特性インピーダンスとは等しい構成とすることができる。   In the above configuration, of the two transmission lines, the characteristic impedance between the distribution point or the coupling point and the resistance, and the wavelength of the signal 1 opposite to the distribution point or the coupling point from the resistance. The characteristic impedance between up to / 4 can be set equal.

本発明は、入力信号を複数に分配する分配器と、複数に分配された入力信号がそれぞれ入力する窒化物半導体を用いた複数のトランジスタと、前記複数のトランジスタのそれぞれの複数の出力信号を結合する結合器と、を具備し、前記分配器および前記結合器の少なくとも一方は、上記カプラを含むことを特徴とする半導体装置である。   The present invention combines a distributor that distributes an input signal into a plurality, a plurality of transistors that use a nitride semiconductor to which the input signals that are distributed into the plurality are input, and a plurality of output signals of each of the plurality of transistors. A semiconductor device, wherein at least one of the distributor and the coupler includes the coupler.

本発明は、信号を分配する分配点または信号を結合する結合点と、分配された前記信号または結合される前記信号がそれぞれ伝搬する2つの伝送線路と、前記2つの伝送線路それぞれにおいて、前記分配点または前記結合点からの距離が前記信号の波長の1/6および1/2の少なくとも一方の位置に、その両端が前記2つの伝送線路間に電気的に接続された第1抵抗と、を具備することを特徴とするカプラである。本発明によれば、基本波以外の周波数においてアイソレーション特性を改善することができる。   The present invention provides a distribution point for distributing a signal or a coupling point for combining signals, two transmission lines through which the distributed signal or the signal to be combined propagates, and the distribution in each of the two transmission lines. A first resistor whose both ends are electrically connected between the two transmission lines at a position where the distance from the point or the coupling point is 1/6 and 1/2 of the wavelength of the signal; It is a coupler characterized by comprising. According to the present invention, isolation characteristics can be improved at frequencies other than the fundamental wave.

上記構成において、前記2つの伝送線路は、それぞれ前記分配点または前記結合点から前記第1抵抗に至る方向とは反対方向に折り返されている構成とすることができる。   In the above configuration, the two transmission lines may be folded back in a direction opposite to the direction from the distribution point or the coupling point to the first resistor.

上記構成において、前記分配点または前記結合点からの距離が前記信号の波長の1/4の位置において、前記2つの伝送線路間にその両端が電気的に接続された第2抵抗を具備する構成とすることができる。   In the above-described configuration, a configuration is provided in which a second resistor whose both ends are electrically connected between the two transmission lines at a position where the distance from the distribution point or the coupling point is 1/4 of the wavelength of the signal. It can be.

上記構成において、前記第1抵抗は、前記2つの伝送線路の一部と上下で交差している構成とすることができる。   The said structure WHEREIN: A said 1st resistance can be set as the structure which cross | intersects a part of said two transmission lines up and down.

本発明は、入力信号を複数に分配する分配器と、複数に分配された入力信号がそれぞれ入力する窒化物半導体を用いた複数のトランジスタと、前記複数のトランジスタのそれぞれの複数の出力信号を結合する結合器と、を具備し、前記分配器および前記結合器の少なくとも一方は、上記カプラを含むことを特徴とする半導体装置である。   The present invention combines a distributor that distributes an input signal into a plurality, a plurality of transistors that use a nitride semiconductor to which the input signals that are distributed into the plurality are input, and a plurality of output signals of each of the plurality of transistors. A semiconductor device, wherein at least one of the distributor and the coupler includes the coupler.

本発明によれば、実装面積を小さくすること、または、基本波以外の周波数においてアイソレーション特性を改善することができる。   According to the present invention, the mounting area can be reduced, or the isolation characteristics can be improved at frequencies other than the fundamental wave.

図1(a)は、比較例1に係るカプラの平面図、図1(b)は、比較例2に係るカプラの平面図である。1A is a plan view of a coupler according to Comparative Example 1, and FIG. 1B is a plan view of a coupler according to Comparative Example 2. 図2(a)は実施例1に係るカプラの平面図、図2(b)は図2(a)のA−A断面図である。FIG. 2A is a plan view of the coupler according to the first embodiment, and FIG. 2B is a cross-sectional view taken along line AA in FIG. 図3は、実施例1の変形例に係るカプラの平面図である。FIG. 3 is a plan view of a coupler according to a modification of the first embodiment. 図4は、実施例2に係る半導体装置の平面図である。FIG. 4 is a plan view of the semiconductor device according to the second embodiment. 図5(a)から図5(c)は、実施例3に係るカプラの平面図である。FIG. 5A to FIG. 5C are plan views of the coupler according to the third embodiment. 図6(a)から図6(d)はシミュレーションに用いた回路図である。FIG. 6A to FIG. 6D are circuit diagrams used for the simulation. 図7は、周波数に対するポートP2とP3間のアイソレーション特性を示すシミュレーション結果である。FIG. 7 is a simulation result showing the isolation characteristics between the ports P2 and P3 with respect to the frequency. 図8は、実施例4に係るカプラの平面図である。FIG. 8 is a plan view of the coupler according to the fourth embodiment. 図9(a)は、実施例5に係るカプラの平面図、図9(b)は、図9(a)のA−A断面図である。FIG. 9A is a plan view of the coupler according to the fifth embodiment, and FIG. 9B is a cross-sectional view taken along the line AA in FIG. 9A. 図10(a)は、実施例6に係るカプラの平面図、図10(b)は、図10(a)のA−A断面図である。FIG. 10A is a plan view of the coupler according to the sixth embodiment, and FIG. 10B is a cross-sectional view taken along line AA of FIG.

まず、比較例について説明する。図1(a)は、比較例1に係るカプラの平面図、図1(b)は、比較例2に係るカプラの平面図である。図1(a)に示すように、誘電体層20上に金属層13からなる信号線路が形成されている。誘電体層20の裏面には不図示のグランド金属層が形成されている。誘電体層20を挟んだ信号線路とグランド金属層とで伝送線路12が形成されている。伝送線路12はマイクロストリップ線路である。   First, a comparative example will be described. 1A is a plan view of a coupler according to Comparative Example 1, and FIG. 1B is a plan view of a coupler according to Comparative Example 2. As shown in FIG. 1A, a signal line made of a metal layer 13 is formed on the dielectric layer 20. A ground metal layer (not shown) is formed on the back surface of the dielectric layer 20. The transmission line 12 is formed by the signal line sandwiching the dielectric layer 20 and the ground metal layer. The transmission line 12 is a microstrip line.

比較例1に係るカプラは、ポートP1から入力する信号を分配点10において2つの信号に分配しポートP2およびP3に出力する。または、ポート2およびP3から入力した2つの信号を結合点10において結合し、ポート1に出力する。以下の比較例および実施例については、主に、ポートP1から入力した信号をポートP2およびP3に分配する場合を例に説明する。   The coupler according to Comparative Example 1 distributes the signal input from the port P1 into two signals at the distribution point 10 and outputs the two signals to the ports P2 and P3. Alternatively, the two signals input from the ports 2 and P3 are combined at the connection point 10 and output to the port 1. In the following comparative examples and examples, a case where a signal input from the port P1 is mainly distributed to the ports P2 and P3 will be described as an example.

比較例1においては、2つの伝送線路12の特性インピーダンスを100Ωとすることにより、ポートP1から分配点10をみたインピーダンスを50Ωにできる。例えばポートP1から分配点10までの伝送線路11の特性インピーダンスを50Ωとする。これにより、ポートP1から入力した入力信号は、分配点10において分配され、2つの伝送線路12を伝搬した後、ポートP2およびP3から出力される。この場合、出力インピーダンスは100Ωである。   In Comparative Example 1, by setting the characteristic impedance of the two transmission lines 12 to 100Ω, the impedance of the distribution point 10 viewed from the port P1 can be set to 50Ω. For example, the characteristic impedance of the transmission line 11 from the port P1 to the distribution point 10 is 50Ω. As a result, the input signal input from the port P1 is distributed at the distribution point 10, propagated through the two transmission lines 12, and then output from the ports P2 and P3. In this case, the output impedance is 100Ω.

しかしながら、比較例1に係るカプラは、ポートP2とP3との間のアイソレーション特性が悪い。例えば、ポートP3から入力した信号の一部がポートP2に出力されてしまう。このような問題を解決するのが比較例2に係るウイルキンソン型カプラである。   However, the coupler according to Comparative Example 1 has poor isolation characteristics between the ports P2 and P3. For example, a part of the signal input from the port P3 is output to the port P2. The Wilkinson coupler according to Comparative Example 2 solves such a problem.

図1(b)に示すように、比較例2に係るカプラは、分配点10から信号の波長λの1/4の距離L1において2つの伝送線路12間に抵抗14を電気的に接続する。これにより、ポートP3から入力した信号のうち、抵抗14を介した信号と、分配点10を介した信号と、の位相を反転できる。よって、ポートP3から入力した信号は、抵抗14を介した信号と分配点10を介した信号とで打ち消し合い、ポートP2に出力されない。このように、ポートP2とP3との間のアイソレーション特性を向上できる。さらに、分配点10と抵抗14との間の伝送線路12a(λ/4線路)の特性インピーダンスを例えば70.7Ωとする。これにより、λ/4線路によりインピーダンスを100Ωから50Ωに変換できる。抵抗14からポートP2またはP3までの伝送線路12dの特性インピーダンスは例えば50Ωとする。その他の構成は、比較例1と同じであり説明を省略する。   As shown in FIG. 1B, the coupler according to the comparative example 2 electrically connects the resistor 14 between the two transmission lines 12 at a distance L1 that is ¼ of the signal wavelength λ from the distribution point 10. Thereby, among the signals input from the port P3, the phase of the signal via the resistor 14 and the signal via the distribution point 10 can be inverted. Therefore, the signal input from the port P3 cancels out the signal via the resistor 14 and the signal via the distribution point 10, and is not output to the port P2. Thus, the isolation characteristic between the ports P2 and P3 can be improved. Further, the characteristic impedance of the transmission line 12a (λ / 4 line) between the distribution point 10 and the resistor 14 is set to 70.7Ω, for example. Thereby, the impedance can be converted from 100Ω to 50Ω by the λ / 4 line. The characteristic impedance of the transmission line 12d from the resistor 14 to the port P2 or P3 is, for example, 50Ω. Other configurations are the same as those of the first comparative example, and the description thereof is omitted.

しかしながら、比較例2においては、λ/4線路(伝送線路12a)を設けるため実装面積が大きくなってしまう。   However, in Comparative Example 2, since the λ / 4 line (transmission line 12a) is provided, the mounting area becomes large.

図2(a)は実施例1に係るカプラの平面図、図2(b)は図2(a)のA−A断面図である。図2(a)に示すように、2つの伝送線路12は、抵抗14と接続される領域において、それぞれ分配点10から抵抗14に至る方向とは反対方向に折り返されている。抵抗14からポートP2またはP3までの伝送線路12が伝送線路12bである。伝送線路12bは、分配点10から抵抗14までの伝送線路12aとは反対の方向に信号が伝搬するように延伸している。2つの伝送線路12bの長さをそれぞれL2とする。   FIG. 2A is a plan view of the coupler according to the first embodiment, and FIG. 2B is a cross-sectional view taken along line AA in FIG. As shown in FIG. 2A, the two transmission lines 12 are folded back in directions opposite to the direction from the distribution point 10 to the resistor 14 in the region connected to the resistor 14. The transmission line 12 from the resistor 14 to the port P2 or P3 is the transmission line 12b. The transmission line 12b extends so that a signal propagates in a direction opposite to the transmission line 12a from the distribution point 10 to the resistor 14. The lengths of the two transmission lines 12b are L2.

図2(b)のように、酸化アルミニウム等の誘電体層20の下面にはCuまたはAu等の金属層22が全面に形成されている。誘電体層20の上面には、CuまたはAu等の金属層13が形成されている。誘電体層20を挟む金属層13と22とにより伝送線路12が形成される。伝送線路12の金属層13同士が抵抗14により接続されている。抵抗14は、例えば誘電体層20上に形成されたTaN等の薄膜抵抗である。   As shown in FIG. 2B, a metal layer 22 such as Cu or Au is formed on the entire bottom surface of the dielectric layer 20 such as aluminum oxide. A metal layer 13 such as Cu or Au is formed on the upper surface of the dielectric layer 20. The transmission line 12 is formed by the metal layers 13 and 22 sandwiching the dielectric layer 20. The metal layers 13 of the transmission line 12 are connected by a resistor 14. The resistor 14 is a thin film resistor such as TaN formed on the dielectric layer 20, for example.

実施例1によれば、分配点または結合点10から所定距離L1において、2つの伝送線路12間に電気的に接続された抵抗14を具備するカプラにおいて、2つの伝送線路12のそれぞれを、抵抗14と接続される領域において、それぞれ分配点または結合点10から抵抗14に至る方向とは反対方向に折り返す。これにより、比較例2の図1(b)に比べカプラを短くでき、実装面積を削減することができる。   According to the first embodiment, in the coupler including the resistor 14 electrically connected between the two transmission lines 12 at a predetermined distance L1 from the distribution point or the coupling point 10, each of the two transmission lines 12 is connected to the resistor. In the region connected to 14, it is folded back in the direction opposite to the direction from the distribution point or coupling point 10 to the resistor 14. Thereby, compared with FIG.1 (b) of the comparative example 2, a coupler can be shortened and a mounting area can be reduced.

また、分配点または結合点10から、抵抗14までの所定距離L1を、信号の波長の1/4とする。これにより、ポートP2とP3との間のアイソレーション特性を向上できる。   Further, a predetermined distance L1 from the distribution point or coupling point 10 to the resistor 14 is set to 1/4 of the signal wavelength. Thereby, the isolation characteristic between the ports P2 and P3 can be improved.

図3は、実施例1の変形例に係るカプラの平面図である。2つの伝送線路12bとポートP2またはP3との間にそれぞれ伝送線路12cが電気的に接続されている。伝送線路12cは、伝送線路12bとは反対の方向に信号が伝搬するように延伸している。例えば、伝送線路12aと12bとの特性インピーダンスを同じとする(例えば70.7Ωとする)。伝送線路12aと12bとの長さをそれぞれ信号における波長λの1/4とする。すなわち、分配点10から抵抗14までの間(伝送線路12a)と、抵抗14から分配点10とは反対に信号の波長の1/4までの間(伝送線路b)との特性インピーダンスとを等しくする。これにより、伝送線路12aと12bとを合わせた長さはλ/2となる。よって、伝送線路12bと伝送線路12cとの境界から伝送線路12cをみたインピーダンスと、分配点10から1つの伝送線路12aをみたインピーダンスを同じにできる。例えば、伝送線路12cの特性インピーダンスは100Ωでよい。   FIG. 3 is a plan view of a coupler according to a modification of the first embodiment. Transmission lines 12c are electrically connected between the two transmission lines 12b and the port P2 or P3, respectively. The transmission line 12c extends so that a signal propagates in the opposite direction to the transmission line 12b. For example, the transmission lines 12a and 12b have the same characteristic impedance (for example, 70.7Ω). The lengths of the transmission lines 12a and 12b are each ¼ of the wavelength λ in the signal. That is, the characteristic impedance between the distribution point 10 and the resistor 14 (transmission line 12a) is equal to that between the resistance 14 and the distribution point 10 to ¼ of the signal wavelength (transmission line b). To do. As a result, the combined length of the transmission lines 12a and 12b is λ / 2. Therefore, the impedance of the transmission line 12c viewed from the boundary between the transmission line 12b and the transmission line 12c and the impedance of the transmission line 12a viewed from the distribution point 10 can be made the same. For example, the characteristic impedance of the transmission line 12c may be 100Ω.

実施例1の変形例(図3)の構成にすることで、例えば、比較例1(図1)の伝送線路12の特性インピーダンスは変更せず(例えば100Ω)とも、アイソレーション特性の良好なカプラを用いることができる。   By adopting the configuration of the modified example (FIG. 3) of the first embodiment, for example, a coupler having good isolation characteristics without changing the characteristic impedance of the transmission line 12 of the first comparative example (FIG. 1) (for example, 100Ω). Can be used.

実施例2は、実施例1に係るカプラを用いた半導体装置の例である。図4は、実施例2に係るカプラの平面図である。パッケージは、導電性基板52と絶縁性枠体50を備えている。絶縁性枠体50の対向する辺内の導電性基板52上に2つの絶縁性部材53が設けられている。2つの絶縁性部材53上には金属膜からなるそれぞれ入力端子54と出力端子55とが形成されている。入力端子54および出力端子55は、パーケージ外のリードと電気的に接続されている。   The second embodiment is an example of a semiconductor device using the coupler according to the first embodiment. FIG. 4 is a plan view of the coupler according to the second embodiment. The package includes a conductive substrate 52 and an insulating frame 50. Two insulating members 53 are provided on the conductive substrate 52 in the opposite sides of the insulating frame 50. An input terminal 54 and an output terminal 55 made of a metal film are formed on the two insulating members 53, respectively. The input terminal 54 and the output terminal 55 are electrically connected to leads outside the package.

導電性基板52上に、基板34、36、42および44並びに半導体チップ40が搭載されている。半導体チップ40は、例えば窒化物半導体を用いたトランジスタ(例えば電界効果トランジスタ)である。窒化物半導体とは、例えばGaN、InN、AlN、InGAN、AlGaN、InAlN、InAlGaNを含む半導体である。半導体チップ40は複数搭載されている。基板34と42には入力整合回路が形成されている。基板36と44には例えば出力整合回路が形成されている。基板42および44はそれぞれ半導体チップ40に対応し設けられている。入力整合回路は、トランジスタの入力インピーダンスを整合させる回路である。出力整合回路は、トランジスタの出力インピーダンスを整合させる回路である。   On the conductive substrate 52, the substrates 34, 36, 42 and 44 and the semiconductor chip 40 are mounted. The semiconductor chip 40 is a transistor (for example, a field effect transistor) using, for example, a nitride semiconductor. The nitride semiconductor is a semiconductor containing, for example, GaN, InN, AlN, InGAN, AlGaN, InAlN, or InAlGaN. A plurality of semiconductor chips 40 are mounted. Input matching circuits are formed on the substrates 34 and 42. For example, an output matching circuit is formed on the substrates 36 and 44. The substrates 42 and 44 are provided corresponding to the semiconductor chips 40, respectively. The input matching circuit is a circuit that matches the input impedance of the transistor. The output matching circuit is a circuit that matches the output impedance of the transistor.

基板34は、誘電体層からなり、入力した信号を各基板42に分配するためのパターン31が形成されている。パターン31と入力端子54とはボンディングワイヤ56により電気的に接続されている。入力端子54を介し基板34に入力された信号は分配器30により2つの分配される。分配器30は例えば実施例1に係るカプラである。信号はその後さらに半導体チップ40の数に対応する数に分配される。基板36は、誘電体層からなり、基板44から出力された複数の信号を結合するためのパターン33が形成されている。基板44から出力された信号は結合され、結合器32により2つの信号が結合される。パターン33と出力端子55とはボンディングワイヤ56により電気的に接続されている。結合器32により結合された信号は出力端子55を介し外部に出力される。基板34、基板42、半導体チップ40、基板44および基板36は、ボンディングワイヤ48により電気的に接続されている。   The substrate 34 is made of a dielectric layer, and a pattern 31 for distributing an input signal to each substrate 42 is formed. The pattern 31 and the input terminal 54 are electrically connected by a bonding wire 56. A signal input to the substrate 34 via the input terminal 54 is divided into two by the distributor 30. The distributor 30 is a coupler according to the first embodiment, for example. The signal is then further distributed into a number corresponding to the number of semiconductor chips 40. The substrate 36 is made of a dielectric layer, and a pattern 33 for combining a plurality of signals output from the substrate 44 is formed. The signals output from the substrate 44 are combined, and the combiner 32 combines the two signals. The pattern 33 and the output terminal 55 are electrically connected by a bonding wire 56. The signal combined by the coupler 32 is output to the outside through the output terminal 55. The substrate 34, the substrate 42, the semiconductor chip 40, the substrate 44 and the substrate 36 are electrically connected by bonding wires 48.

このように、実施例2によれば、入力信号を複数に分配する分配器30と、複数に分配された入力信号がそれぞれ入力する窒化物半導体を用いた複数のトランジスタと、複数のトランジスタのそれぞれの複数の出力信号を結合する結合器32と、を備えている。窒化物半導体を用いた複数のトランジスタにおいては、利得が大きいため、トランジスタ、分配器30および結合器32を通過するループが形成されると、発振が生じ易くなる。そこで、分配器30および結合器32の少なくとも一方に、実施例1に係るカプラを含ませる。これにより、トランジスタ、分配器30および結合器32を通過するループが形成されにくくなる。よって、発振の発生を抑制できる。   As described above, according to the second embodiment, each of the distributor 30 that distributes the input signal to the plurality of transistors, the plurality of transistors using the nitride semiconductor to which the plurality of input signals are input, and the plurality of transistors, respectively. And a combiner 32 for combining the plurality of output signals. In a plurality of transistors using a nitride semiconductor, since the gain is large, if a loop passing through the transistor, the distributor 30 and the coupler 32 is formed, oscillation easily occurs. Therefore, at least one of the distributor 30 and the coupler 32 includes the coupler according to the first embodiment. This makes it difficult to form a loop passing through the transistor, the distributor 30 and the coupler 32. Therefore, the occurrence of oscillation can be suppressed.

図5(a)から図5(c)は、実施例3に係るカプラの平面図である。図5(a)に示すように、比較例2の図1(b)に対し、分配点10から信号の波長の1/6の距離L3の領域において、2つの伝送線路12が抵抗16aにより接続されている。図5(b)に示すように、分配点10から信号の波長の1/2の距離L4の領域において、2つの伝送線路12が抵抗16bにより接続されている。図5(c)に示すように、分配点10から信号の波長の1/6の距離L3および1/2の距離L4の領域において、2つの伝送線路12がそれぞれ抵抗16aおよび16bにより接続されている。その他の構成は比較例2の図1(b)と同じであり、説明を省略する。   FIG. 5A to FIG. 5C are plan views of the coupler according to the third embodiment. As shown in FIG. 5A, compared to FIG. 1B of Comparative Example 2, two transmission lines 12 are connected by a resistor 16a in a region having a distance L3 that is 1/6 of the signal wavelength from the distribution point 10. Has been. As shown in FIG. 5B, two transmission lines 12 are connected by a resistor 16b in a region having a distance L4 that is ½ of the wavelength of the signal from the distribution point. As shown in FIG. 5 (c), two transmission lines 12 are connected by resistors 16a and 16b in the region of distance L3 and distance L4 which is 1/6 of the wavelength of the signal from distribution point 10, respectively. Yes. The other configuration is the same as that of FIG.

実施例3によれば、2つの伝送線路12それぞれにおいて、分配点または結合点10からの距離が信号の波長の1/6および1/2の少なくとも一方の位置に、2つの伝送線路12間に抵抗16a、16b(第1抵抗)の両端が電気的に接続されている。これにより、信号の3/2の周波数および1/2の周波数の少なくとも一方の周波数におけるポートP2とP3との間のアイソレーションを向上できる。例えば実施例2のように窒化物半導体を用いたトランジスタにおいては利得が大きいため、基本波の周波数の3/2および1/2の周波数の非線形成分が発生する。実施例3によれば、このような非線形性分のアイソレレーション特性を向上できる。   According to the third embodiment, in each of the two transmission lines 12, the distance from the distribution point or the coupling point 10 is at least one-sixth and one-half of the wavelength of the signal between the two transmission lines 12. Both ends of the resistors 16a and 16b (first resistor) are electrically connected. Thereby, the isolation between the ports P2 and P3 at at least one of the 3/2 frequency and the 1/2 frequency of the signal can be improved. For example, in a transistor using a nitride semiconductor as in the second embodiment, since the gain is large, nonlinear components having frequencies of 3/2 and 1/2 of the fundamental frequency are generated. According to the third embodiment, the isolation characteristics for such nonlinearity can be improved.

分配点10から入力信号の波長の1/4の距離L1において、2つの伝送線路12間に電気的に接続された抵抗14(第2抵抗)は、設けられていなくともよい。基本波におけるポートP2とP3との間のアイソレーション特性を向上させるためには、抵抗14を設けることが好ましい。また、実施例3では、実施例1のように、2つの伝送線路12は、それぞれ分配点または結合点10から抵抗16aに至る方向とは反対方向に折り返されていてもよい。これにより、カプラの実装面積を削減できる。   The resistor 14 (second resistor) that is electrically connected between the two transmission lines 12 at a distance L1 that is ¼ of the wavelength of the input signal from the distribution point 10 may not be provided. In order to improve the isolation characteristics between the ports P2 and P3 in the fundamental wave, it is preferable to provide the resistor 14. In the third embodiment, as in the first embodiment, the two transmission lines 12 may be folded back in a direction opposite to the direction from the distribution point or the coupling point 10 to the resistor 16a. Thereby, the mounting area of the coupler can be reduced.

比較例1、比較例2および実施例3のアイソレーション特性をシミュレーションした。図6(a)から図6(d)はシミュレーションに用いた回路図である。図6(a)は比較例1に対応する回路図である。伝送線路12を線路Z0とする。図6(b)は比較例2に対応する回路図である。伝送線路12aを線路Z1、伝送線路12dを線路Z0、抵抗14の抵抗値をR1とする。図6(c)は実施例3の図5(a)に対応する回路図である。分配点10と抵抗16a間の伝送線路12を線路Z2、抵抗16aと抵抗14との間の伝送線路12を線路Z3、抵抗14からポートP2またはP3までの伝送線路12を線路Z0とする。抵抗R16aの抵抗値をR2、抵抗14の抵抗値をR3とする。図6(d)は実施例3の図5(c)に対応する回路図である。分配点10と抵抗16a間の伝送線路12を線路Z2、抵抗16aと抵抗14との間の伝送線路12を線路Z3、抵抗14から抵抗16bとの間の伝送線路12を線路Z4、抵抗R16bとポートP2またはP3までの伝送線路12を線路Z0とする。抵抗R16aの抵抗値をR4、抵抗14の抵抗値をR5、抵抗16bの抵抗値をR6とする。   The isolation characteristics of Comparative Example 1, Comparative Example 2 and Example 3 were simulated. FIG. 6A to FIG. 6D are circuit diagrams used for the simulation. FIG. 6A is a circuit diagram corresponding to the first comparative example. The transmission line 12 is defined as a line Z0. FIG. 6B is a circuit diagram corresponding to the second comparative example. The transmission line 12a is the line Z1, the transmission line 12d is the line Z0, and the resistance value of the resistor 14 is R1. FIG. 6C is a circuit diagram corresponding to FIG. 5A of the third embodiment. A transmission line 12 between the distribution point 10 and the resistor 16a is a line Z2, a transmission line 12 between the resistor 16a and the resistor 14 is a line Z3, and a transmission line 12 from the resistor 14 to the port P2 or P3 is a line Z0. The resistance value of the resistor R16a is R2, and the resistance value of the resistor 14 is R3. FIG. 6D is a circuit diagram corresponding to FIG. 5C of the third embodiment. The transmission line 12 between the distribution point 10 and the resistor 16a is the line Z2, the transmission line 12 between the resistor 16a and the resistor 14 is the line Z3, the transmission line 12 between the resistor 14 and the resistor 16b is the line Z4, and the resistor R16b is The transmission line 12 up to the port P2 or P3 is defined as a line Z0. The resistance value of the resistor R16a is R4, the resistance value of the resistor 14 is R5, and the resistance value of the resistor 16b is R6.

表1に、シミュレーションに用いた各線路の4GHzにおける特性インピーダンスおよび電気長、並びに各抵抗の抵抗値を示す。各抵抗値は、アイソレーション特性が向上するように、調整した値である。

Figure 0005910963
Table 1 shows the characteristic impedance and electrical length at 4 GHz of each line used in the simulation, and the resistance value of each resistor. Each resistance value is a value adjusted so that the isolation characteristic is improved.
Figure 0005910963

図7は、周波数に対するポートP2とP3間のアイソレーション特性を示すシミュレーション結果である。図7において、比較例1は点線、比較例2は1点鎖線、実施例3の図5(a)は実線、実施例3の図5(c)は破線で示している。図7に示すように、比較例1では、アイソレーション特性は悪い。比較例2では、基本波の周波数f0である4GHzにおいてはアイソレーション特性がよいが、他の周波数(例えば、f0/2、3f0/2)においては、アイソレーション特性が悪い。実施例3の図5(a)においては、周波数3f0/2付近のアイソレーション特性を改善できる。実施例3の図5(c)においては、周波数f0/2および3f0/2付近のアイソレーション特性を改善できる。   FIG. 7 is a simulation result showing the isolation characteristics between the ports P2 and P3 with respect to the frequency. In FIG. 7, Comparative Example 1 is indicated by a dotted line, Comparative Example 2 is indicated by a one-dot chain line, FIG. 5A of Example 3 is indicated by a solid line, and FIG. 5C of Example 3 is indicated by a broken line. As shown in FIG. 7, in Comparative Example 1, the isolation characteristics are poor. In Comparative Example 2, the isolation characteristics are good at 4 GHz, which is the fundamental frequency f0, but the isolation characteristics are poor at other frequencies (for example, f0 / 2, 3f0 / 2). In FIG. 5A of the third embodiment, the isolation characteristic near the frequency of 3f0 / 2 can be improved. In FIG. 5C of the third embodiment, the isolation characteristics near the frequencies f0 / 2 and 3f0 / 2 can be improved.

図8は、実施例4に係るカプラの平面図である。図8に示すように、実施例1の変形例の図4と比較し、抵抗16aが設けられている。その他の構成は実施例1と同じであり説明を省略する。   FIG. 8 is a plan view of the coupler according to the fourth embodiment. As shown in FIG. 8, a resistor 16a is provided as compared with FIG. 4 of the modification of the first embodiment. Other configurations are the same as those of the first embodiment, and the description thereof is omitted.

実施例4は、実施例1のように、2つの伝送線路12は、それぞれ分配点または結合点10から抵抗16aに至る方向とは反対方向に折り返されていてもよい。さらに、2つの伝送線路12は、実施例1の変形例のように、それぞれ分配点または結合点10から抵抗16aに至る方向に延伸していてもよい。これにより、カプラの実装面積を削減できる。   In the fourth embodiment, as in the first embodiment, the two transmission lines 12 may be folded back in a direction opposite to the direction from the distribution point or the coupling point 10 to the resistor 16a. Further, the two transmission lines 12 may be extended in the direction from the distribution point or coupling point 10 to the resistor 16a, respectively, as in the modification of the first embodiment. Thereby, the mounting area of the coupler can be reduced.

図9(a)は、実施例5に係るカプラの平面図、図9(b)は、図9(a)のA−A断面図である。図9(a)に示すように、実施例1の変形例の図3と比較し、抵抗16aおよび16bが設けられている。図9(b)のように、抵抗16bと伝送線路12とは絶縁層24を介し交差している。交差することで、カプラの実装面積を削減できる。絶縁層24としては、例えばポリイミドまたは酸化シリコンを用いることができる。また、絶縁層24を設けず、抵抗16bと伝送線路12とは空間を介し交差していてもよい。その他の構成は、図4と同じであり説明を省略する。   FIG. 9A is a plan view of the coupler according to the fifth embodiment, and FIG. 9B is a cross-sectional view taken along the line AA in FIG. 9A. As shown in FIG. 9A, resistors 16a and 16b are provided as compared with FIG. 3 of the modified example of the first embodiment. As shown in FIG. 9B, the resistor 16 b and the transmission line 12 intersect with each other through the insulating layer 24. By intersecting, the mounting area of the coupler can be reduced. As the insulating layer 24, for example, polyimide or silicon oxide can be used. Further, the insulating layer 24 is not provided, and the resistor 16b and the transmission line 12 may cross each other through a space. Other configurations are the same as those in FIG.

実施例5のように、抵抗16a、16bおよび14の少なくとも1つは、2つの伝送線路12の一部と上下で交差していてもよい。これにより、伝送線路12を折り返した場合も、2つの伝送線路12間に抵抗を接続することができる。   As in the fifth embodiment, at least one of the resistors 16a, 16b, and 14 may intersect with a part of the two transmission lines 12 in the vertical direction. Thereby, even when the transmission line 12 is folded, a resistor can be connected between the two transmission lines 12.

図10(a)は、実施例6に係るカプラの平面図、図10(b)は、図10(a)のA−A断面図である。図10(a)に示すように、伝送線路11がポートP1と分配点10との間に設けられている。伝送線路12は、伝送線路11の両側に伝送線路11の信号の伝搬方向とは逆方向に信号が伝搬するように設けられている。図10(b)に示すように、2つの伝送線路12間を接続する抵抗16aおよび14と、伝送線路11とは、絶縁層24を介し交差している。絶縁層24としては、例えばポリイミドまたは酸化シリコンを用いることができる。また、絶縁層24を設けず、抵抗16bと伝送線路12とは空間を介し交差していてもよい。   FIG. 10A is a plan view of the coupler according to the sixth embodiment, and FIG. 10B is a cross-sectional view taken along line AA of FIG. As shown in FIG. 10A, the transmission line 11 is provided between the port P <b> 1 and the distribution point 10. The transmission line 12 is provided on both sides of the transmission line 11 so that the signal propagates in the direction opposite to the propagation direction of the signal on the transmission line 11. As shown in FIG. 10B, the resistors 16 a and 14 that connect the two transmission lines 12 and the transmission line 11 intersect with each other via the insulating layer 24. As the insulating layer 24, for example, polyimide or silicon oxide can be used. Further, the insulating layer 24 is not provided, and the resistor 16b and the transmission line 12 may cross each other through a space.

実施例6のように、抵抗16a、16bおよび14の少なくとも1つは、伝送線路11の一部と交差していてもよい。これにより、伝送線路11の両側に伝送線路12を設けた場合も場合も、2つの伝送線路12間に抵抗を接続することができる。   As in the sixth embodiment, at least one of the resistors 16 a, 16 b and 14 may intersect with a part of the transmission line 11. Thereby, even when the transmission line 12 is provided on both sides of the transmission line 11, a resistor can be connected between the two transmission lines 12.

実施例3から実施例6のカプラを、実施例2の半導体装置の分配器30および結合器32の少なくとも一方に適用することができる。   The couplers of the third to sixth embodiments can be applied to at least one of the distributor 30 and the coupler 32 of the semiconductor device of the second embodiment.

実施例1から実施例6において、カプラにより分配または結合する信号は例えば高周波信号とすることができる。信号の波長の1/4、1/6または1/2の距離は、カプラにより分配または結合する信号の周波数を基準の周波数とすることができる。また、各伝送線路の特性インピーダンスは、カプラにより分配または結合する信号の周波数を基準の周波数とすることができる。また、基準の周波数は、実施例1、3〜6に係るカプラが用いられる装置、例えば増幅装置等の帯域内のいずれか周波数とすることができる。さらに、基準の周波数は、上記装置の帯域の中心付近の周波数とすることもできる。   In the first to sixth embodiments, the signal distributed or combined by the coupler can be a high-frequency signal, for example. For a distance of 1/4, 1/6, or 1/2 of the wavelength of the signal, the frequency of the signal distributed or combined by the coupler can be used as a reference frequency. In addition, the characteristic impedance of each transmission line can be based on the frequency of a signal distributed or coupled by a coupler as a reference frequency. Further, the reference frequency can be any frequency within the band of a device in which the couplers according to the first and third to sixth embodiments are used, for example, an amplifying device. Furthermore, the reference frequency may be a frequency near the center of the band of the device.

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。   Although the embodiments of the present invention have been described in detail above, the present invention is not limited to such specific embodiments, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims. It can be changed.

10 分配点または結合点
11 伝送線路
12 伝送線路
13 金属層
14 抵抗
16a、16b 抵抗
20 誘電体層
40 半導体チップ
DESCRIPTION OF SYMBOLS 10 Distribution point or coupling point 11 Transmission line 12 Transmission line 13 Metal layer 14 Resistance 16a, 16b Resistance 20 Dielectric layer 40 Semiconductor chip

Claims (9)

信号を分配する分配点または信号を結合する結合点と、
分配された前記信号または結合される前記信号がそれぞれ伝搬する2つの伝送線路と、
前記分配点または前記結合点から第1所定距離において、前記2つの伝送線路間に電気的に接続された第1抵抗と、
前記分配点または前記結合点から第1所定距離より長い第2所定距離において、前記2つの伝送線路間に電気的に接続された第2抵抗と、
を具備し、
前記2つの伝送線路のそれぞれは、前記分配点または結合点と前記第1抵抗と接続される領域との間の2つの第1伝送線路と、前記第1抵抗と接続される領域において、それぞれ前記2つの第1伝送線路の外側に設けられるように前記分配点または前記結合点から前記第1抵抗に至る方向とは反対方向に折り返された2つの第2伝送線路と、を有し、
前記第2抵抗は、前記2つの第1伝送線路と上下で交差することで、前記2つの伝送線路を接続することを特徴とするカプラ。
A distribution point for distributing signals or a coupling point for combining signals;
Two transmission lines through which the distributed signal or the combined signal respectively propagates;
A first resistor electrically connected between the two transmission lines at a first predetermined distance from the distribution point or the coupling point;
A second resistor electrically connected between the two transmission lines at a second predetermined distance longer than a first predetermined distance from the distribution point or the coupling point;
Comprising
Each of the two transmission lines, and two first transmission line between the distribution point or coupling point between the first resistor and connected to the region, in the region connected to the first resistor, each of the Two second transmission lines folded in a direction opposite to the direction from the distribution point or the coupling point to the first resistance so as to be provided outside the two first transmission lines;
The second resistor connects the two transmission lines by vertically intersecting the two first transmission lines .
前記第1所定距離または前記第2所定距離は、前記信号の波長の1/4であることを特徴とする請求項1記載のカプラ。 The coupler according to claim 1, wherein the first predetermined distance or the second predetermined distance is ¼ of the wavelength of the signal. ポートから入出力する信号を伝送する第1伝送線路と、A first transmission line for transmitting a signal input / output from the port;
前記第1伝送線路を伝送した信号を分配する分配点または信号を結合し前記第1伝送線路に出力する結合点と、  A distribution point for distributing a signal transmitted through the first transmission line, or a coupling point for combining signals and outputting them to the first transmission line;
分配された前記信号または結合される前記信号がそれぞれ伝搬する2つの第2伝送線路と、  Two second transmission lines through which the distributed signal or the combined signal respectively propagates;
前記分配点または前記結合点から所定距離において、前記2つの第2伝送線路間に電気的に接続された抵抗と、  A resistor electrically connected between the two second transmission lines at a predetermined distance from the distribution point or the coupling point;
を具備し、  Comprising
前記2つの第2伝送線路のそれぞれは、前記第1伝送線路の両側に設けられるように前記第1伝送線路が前記ポートから前記分配点または結合点に至る方向とは反対方向に折り返されており、  Each of the two second transmission lines is folded in a direction opposite to the direction from the port to the distribution point or coupling point so that the first transmission line is provided on both sides of the first transmission line. ,
前記抵抗は、前記第1伝送線路と上下で交差することで前記2つの第2伝送線路を接続することを特徴とするカプラ。  The resistor connects the two second transmission lines by vertically intersecting the first transmission line.
前記所定距離は、前記信号の波長の1/4であることを特徴とする請求項3記載のカプラ。 The coupler according to claim 3 , wherein the predetermined distance is ¼ of the wavelength of the signal . 信号を分配する分配点または信号を結合する結合点と、
分配された前記信号または結合される前記信号がそれぞれ伝搬する2つの伝送線路と、
前記2つの伝送線路それぞれにおいて、前記分配点または前記結合点からの距離が前記信号の波長の1/6の位置に、その両端が前記2つの伝送線路間に電気的に接続された第1抵抗と、
を具備することを特徴とするカプラ。
A distribution point for distributing signals or a coupling point for combining signals;
Two transmission lines through which the distributed signal or the combined signal respectively propagates;
In each of the two transmission lines, a first resistor whose distance from the distribution point or the coupling point is 1/6 of the wavelength of the signal and whose both ends are electrically connected between the two transmission lines. When,
A coupler comprising:
前記2つの伝送線路は、それぞれ前記分配点または前記結合点から前記第1抵抗に至る第1部分以外の第2部分が前記第1部分の外側に設けられるように前記分配点または前記結合点から前記第1抵抗に至る方向とは反対方向に折り返されていることを特徴とする請求項5記載のカプラ。 The two transmission lines are respectively connected to the distribution point or the coupling point such that a second portion other than the first portion from the distribution point or the coupling point to the first resistor is provided outside the first portion. The coupler according to claim 5, wherein the coupler is folded back in a direction opposite to the direction reaching the first resistor. 前記分配点または前記結合点からの距離が前記信号の波長の1/4および1/2の少なくとも一方の位置において、前記2つの伝送線路間にその両端が電気的に接続された第2抵抗を具備することを特徴とする請求項5または6記載のカプラ。 A second resistor in which both ends are electrically connected between the two transmission lines at a position where the distance from the distribution point or the coupling point is 1/4 or 1/2 of the wavelength of the signal. The coupler according to claim 5 or 6, further comprising: 信号を分配する分配点または信号を結合する結合点と、
分配された前記信号または結合される前記信号がそれぞれ伝搬する2つの伝送線路と、
前記2つの伝送線路それぞれにおいて、前記分配点または前記結合点からの距離が前記信号の波長の1/6および1/2の少なくとも一方の位置に、その両端が前記2つの伝送線路間に電気的に接続された第1抵抗と、
を具備し、
前記第1抵抗は、前記2つの伝送線路の一部と上下で交差していることを特徴とするカプラ
A distribution point for distributing signals or a coupling point for combining signals;
Two transmission lines through which the distributed signal or the combined signal respectively propagates;
In each of the two transmission lines, the distance from the distribution point or the coupling point is at least one of 1/6 and 1/2 of the wavelength of the signal, and both ends are electrically connected between the two transmission lines. A first resistor connected to
Comprising
The coupler , wherein the first resistor intersects a part of the two transmission lines in the vertical direction.
入力信号を複数に分配する分配器と、
複数に分配された入力信号がそれぞれ入力する窒化物半導体を用いた複数のトランジスタと、
前記複数のトランジスタのそれぞれの複数の出力信号を結合する結合器と、
を具備し、
前記分配器および前記結合器の少なくとも一方は、請求項から8のいずれか一項記載のカプラを含むことを特徴とする半導体装置。
A distributor for distributing the input signal to a plurality of parts;
A plurality of transistors using nitride semiconductors, each of which receives a plurality of distributed input signals;
A coupler for combining a plurality of output signals of each of the plurality of transistors;
Comprising
9. A semiconductor device, wherein at least one of the distributor and the coupler includes the coupler according to claim 1 .
JP2012015714A 2012-01-27 2012-01-27 Coupler and semiconductor device Active JP5910963B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012015714A JP5910963B2 (en) 2012-01-27 2012-01-27 Coupler and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012015714A JP5910963B2 (en) 2012-01-27 2012-01-27 Coupler and semiconductor device

Publications (2)

Publication Number Publication Date
JP2013157746A JP2013157746A (en) 2013-08-15
JP5910963B2 true JP5910963B2 (en) 2016-04-27

Family

ID=49052568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012015714A Active JP5910963B2 (en) 2012-01-27 2012-01-27 Coupler and semiconductor device

Country Status (1)

Country Link
JP (1) JP5910963B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106229595A (en) * 2016-08-30 2016-12-14 广东通宇通讯股份有限公司 Power splitter and assembly thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62159002U (en) * 1986-03-31 1987-10-08
DE3640937C2 (en) * 1986-11-29 1995-09-21 Daimler Benz Aerospace Ag Microwave power divider
JP3464383B2 (en) * 1998-05-20 2003-11-10 三菱電機株式会社 Power distribution circuit and power amplifier
FR2947959B1 (en) * 2009-07-07 2011-07-29 Thales Sa INTEGRATED WILKINSON COUPLER IN A PRINTED CIRCUIT AND HYPERFREQUENCY DEVICE COMPRISING SUCH A COUPLER

Also Published As

Publication number Publication date
JP2013157746A (en) 2013-08-15

Similar Documents

Publication Publication Date Title
JP3735270B2 (en) High frequency semiconductor device
KR101330853B1 (en) Transmission line, integrated circuit mounted device, and communication device module
JP6074695B2 (en) High frequency amplifier circuit
JP5487187B2 (en) High frequency amplifier
JP2007274181A (en) Semiconductor device
JP5910963B2 (en) Coupler and semiconductor device
JP6835293B2 (en) High frequency power amplifier
JP5402887B2 (en) High frequency amplifier
JP5181424B2 (en) High power amplifier
US11688916B2 (en) Impedance converter and electronic device
US9503035B2 (en) High-frequency amplifier
JP5800360B2 (en) Doherty amplifier
JP5274332B2 (en) Microwave semiconductor device
JP2021069068A (en) Semiconductor device
JP2015069999A (en) Semiconductor device
JP5866730B2 (en) Coupler
KR102564085B1 (en) doherty amplifier
JP6494474B2 (en) High frequency semiconductor device
JP2007006063A (en) Balanced signal processor
JP2017055224A (en) High-frequency semiconductor device
JP5750885B2 (en) High frequency circuit
JP2022110388A (en) Power combiner and transmission device
JP2024088311A (en) Doherty Amplifier
JP6149412B2 (en) Electronic equipment
JP6527429B2 (en) High frequency semiconductor device

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20141225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160318

R150 Certificate of patent or registration of utility model

Ref document number: 5910963

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250