JP6557561B2 - High frequency semiconductor device - Google Patents

High frequency semiconductor device Download PDF

Info

Publication number
JP6557561B2
JP6557561B2 JP2015177031A JP2015177031A JP6557561B2 JP 6557561 B2 JP6557561 B2 JP 6557561B2 JP 2015177031 A JP2015177031 A JP 2015177031A JP 2015177031 A JP2015177031 A JP 2015177031A JP 6557561 B2 JP6557561 B2 JP 6557561B2
Authority
JP
Japan
Prior art keywords
transmission line
bonding wire
semiconductor element
semiconductor device
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015177031A
Other languages
Japanese (ja)
Other versions
JP2017055225A (en
Inventor
一考 高木
一考 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Infrastructure Systems and Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Infrastructure Systems and Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Infrastructure Systems and Solutions Corp filed Critical Toshiba Corp
Priority to JP2015177031A priority Critical patent/JP6557561B2/en
Publication of JP2017055225A publication Critical patent/JP2017055225A/en
Application granted granted Critical
Publication of JP6557561B2 publication Critical patent/JP6557561B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明の実施形態は、高周波半導体装置に関する。   Embodiments described herein relate generally to a high-frequency semiconductor device.

半導体素子チップのサイズが大きくなると、スクラブによりチップを確実にパッケージに接着するために、スクラブのストロークを長く確保する必要がある。このため、パッケージ信号端子の内部端とチップとの隙間が大きくなる。その結果として、ボンディングワイヤが長くなる。   As the size of the semiconductor element chip increases, it is necessary to secure a long scrub stroke in order to securely bond the chip to the package by scrubbing. For this reason, a gap between the inner end of the package signal terminal and the chip is increased. As a result, the bonding wire becomes long.

高周波半導体装置に搭載されるマイクロ波集積回路の入出力インピーダンスは、たとえば、50Ω近傍の負荷インピーダンスを前提に設計される。   The input / output impedance of the microwave integrated circuit mounted on the high-frequency semiconductor device is designed on the assumption of a load impedance in the vicinity of 50Ω, for example.

マイクロ波集積回路を構成する半導体素子チップとパッケージ端子とをボンディングワイヤで接続すると、パッケージ端子におけるインピーダンスが50Ωからずれる。50Ωからのインピーダンスのずれは、周波数が高くなるほど大きくなる。パッケージ信号端子の内部端とチップとの隙間を中継基板で埋める技術がある(特許文献1)。   When the semiconductor element chip constituting the microwave integrated circuit and the package terminal are connected by a bonding wire, the impedance at the package terminal deviates from 50Ω. The deviation of impedance from 50Ω increases as the frequency increases. There is a technique of filling a gap between an inner end of a package signal terminal and a chip with a relay substrate (Patent Document 1).

特許第5439415号Patent No. 5439415

パッケージとの接続ボンディングワイヤのインダクタンスが大きく影響するような周波数、たとえば30GHzでは、パッケージ信号端子の内部端とチップとの隙間を埋める中継基板を介する場合、後述する第1、第2のボンディングワイヤ、および中継基板の線路長には設計値に対する精度が求められる。しかしボンディングワイヤを設計値通りに形成することは難しい。ボンディングワイヤのずれによる、マイクロ波集積回路と実装部材端子との間のインピーダンスのずれに対する微調整が可能な高周波半導体装置を提供する。   At a frequency at which the inductance of the bonding wire connected to the package greatly affects, for example, 30 GHz, when a relay substrate is used to fill the gap between the inner end of the package signal terminal and the chip, the first and second bonding wires, which will be described later, In addition, the line length of the relay board is required to be accurate with respect to the design value. However, it is difficult to form the bonding wire as designed. Provided is a high-frequency semiconductor device capable of fine adjustment with respect to an impedance shift between a microwave integrated circuit and a mounting member terminal due to a bonding wire shift.

実施形態の高周波半導体装置は、半導体素子と、実装部材と、中継基板と、第1のボンディングワイヤと、第2のボンディングワイヤと、を有する。前記半導体素子は、マイクロ波集積回路を含む。前記実装部材は、前記半導体素子が接合された金属板と、前記半導体素子を囲みかつ前記金属板に接合された絶縁体枠部と、前記絶縁体枠部に設けられかつ50Ωの特性インピーダンスを有する第1の伝送線路と、を有する。前記中継基板は、前記半導体素子と第1の伝送線路との間の前記金属板上に配置され、50Ωの特性インピーダンスを有する第2の伝送線路と、前記第2の伝送線路から離間して配置され前記第2の伝送線路の中心から等距離の位置に接続される2つの容量性スタブと、を有する。前記第1のボンディングワイヤは、前記第1の伝送線路の内部端と、前記第2の伝送線路の前記第1の端部と、を接続する。前記第2のボンディングワイヤは、前記半導体素子の第1の電極と、前記第2の伝送線路の前記第1の端部とは反対の側の第2の端部と、を接続し、かつ前記第1のボンディングワイヤのインダクタンスと同一のインダクタンスを有する。前記第1のボンディングワイヤと前記第2の伝送線路との接続位置から前記第1の伝送線路の側をみた負荷インピーダンスに対して、前記第2のボンディングワイヤと前記第2の伝送線路との接続位置から前記中継基板の側をみた負荷インピーダンスが複素共役となるように前記2つの容量性スタブの容量をそれぞれ決定可能である。
The high-frequency semiconductor device according to the embodiment includes a semiconductor element, a mounting member, a relay substrate, a first bonding wire, and a second bonding wire. The semiconductor element includes a microwave integrated circuit. The mounting member includes a metal plate to which the semiconductor element is bonded, an insulator frame that surrounds the semiconductor element and is bonded to the metal plate, and is provided on the insulator frame and has a characteristic impedance of 50Ω. A first transmission line. The relay substrate is disposed on the metal plate between the semiconductor element and the first transmission line, and is disposed apart from the second transmission line and a second transmission line having a characteristic impedance of 50Ω. And two capacitive stubs connected at equal distances from the center of the second transmission line. The first bonding wire connects the inner end of the first transmission line and the first end of the second transmission line. The second bonding wire connects the first electrode of the semiconductor element and the second end of the second transmission line opposite to the first end , and to have the same inductance and the inductance of the first bonding wires. Connection between the second bonding wire and the second transmission line with respect to a load impedance when the first transmission line is viewed from the connection position between the first bonding wire and the second transmission line. The capacities of the two capacitive stubs can be determined so that the load impedance when viewed from the position toward the relay board is a complex conjugate.

図1(a)は第1の実施形態にかかる高周波半導体装置の模式斜視図、図1(b)は模式平面図、図1(c)はA−A線に沿った模式断面図、である。1A is a schematic perspective view of the high-frequency semiconductor device according to the first embodiment, FIG. 1B is a schematic plan view, and FIG. 1C is a schematic cross-sectional view taken along the line AA. . 図2(a)は第1の実施形態にかかる高周波半導体装置の等価回路図、図2(b)は中継基板を説明する模式図、である。FIG. 2A is an equivalent circuit diagram of the high-frequency semiconductor device according to the first embodiment, and FIG. 2B is a schematic diagram illustrating a relay substrate. 図3(a)は接続ボンディングワイヤのインダクタンスが大きいときの作用を説明するスミス図、図3(b)は接続ボンディングワイヤのインダクタンスが小さいときの作用を説明するスミス図、である。3A is a Smith diagram for explaining the operation when the inductance of the connection bonding wire is large, and FIG. 3B is a Smith diagram for explaining the operation when the inductance of the connection bonding wire is small. 図4(a)は比較例にかかる高周波半導体装置の模式断面図、図4(b)はその中継基板の模式平面図、である。4A is a schematic cross-sectional view of a high-frequency semiconductor device according to a comparative example, and FIG. 4B is a schematic plan view of the relay substrate. 図5(a)は比較例にかかる高周波半導体装置の入力側リターンロスを表すグラフ図、図5(b)は比較例においてボンディングワイヤのインピーダンスが設計値通りのときの中継基板の作用を説明するスミス図、図5(c)はボンディングワイヤのインピーダンスが設計値よりも小さいときの中継基板の作用を説明するスミス図、である。FIG. 5A is a graph showing the input-side return loss of the high-frequency semiconductor device according to the comparative example, and FIG. 5B illustrates the operation of the relay substrate when the impedance of the bonding wire is as designed in the comparative example. FIG. 5C is a Smith diagram for explaining the operation of the relay substrate when the impedance of the bonding wire is smaller than the design value. 第2の実施形態にかかる半導体装置の模式断面図である。It is a schematic cross section of a semiconductor device according to a second embodiment.

以下、図面を参照しつつ本発明の実施形態について説明する。
図1(a)は第1の実施形態にかかる高周波半導体装置の模式斜視図、図1(b)は模式平面図、図1(c)はA−A線に沿った模式断面図、である。
高周波半導体装置10は、半導体素子20と、実装部材30と、中継基板40と、第1のボンディングワイヤ60と、第2のボンディングワイヤ70と、を有する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
1A is a schematic perspective view of the high-frequency semiconductor device according to the first embodiment, FIG. 1B is a schematic plan view, and FIG. 1C is a schematic cross-sectional view taken along the line AA. .
The high-frequency semiconductor device 10 includes a semiconductor element 20, a mounting member 30, a relay substrate 40, a first bonding wire 60, and a second bonding wire 70.

半導体素子20のチップには、マイクロ波集積回路(MMIC:Microwave Monolythic Integrated Circuit)が設けられる。マイクロ波集積回路は、HEMT(High Electron Mobility Transistor)などを含む電界効果トランジスタと、整合回路などを含む。整合回路は、伝送線路、インダクタ、キャパシタなどを含むことができる。   The chip of the semiconductor element 20 is provided with a microwave integrated circuit (MMIC). The microwave integrated circuit includes a field effect transistor including a HEMT (High Electron Mobility Transistor) and a matching circuit. The matching circuit can include a transmission line, an inductor, a capacitor, and the like.

半導体素子20は、基板および基板上に設けられた積層体を含む。たとえば、基板をSiC、積層体を窒化ガリウム系材料とすると、マイクロ波からミリ波帯MMIC化増幅器などが構成できる。   The semiconductor element 20 includes a substrate and a stacked body provided on the substrate. For example, if the substrate is SiC and the laminate is a gallium nitride material, a microwave to millimeter wave band MMIC amplifier can be configured.

実装部材30は、半導体素子20が接合された金属板32と、半導体素子20を囲みかつ金属板32に接合された絶縁体枠部34と、絶縁体枠部34に設けられかつ50Ωの特性インピーダンスを有する第1の伝送線路37と、を有する。リード36と、第1の伝送線路37と、は、信号端子を構成する。   The mounting member 30 includes a metal plate 32 to which the semiconductor element 20 is bonded, an insulator frame 34 that surrounds the semiconductor element 20 and is bonded to the metal plate 32, and a characteristic impedance of 50Ω provided on the insulator frame 34. And a first transmission line 37 having The lead 36 and the first transmission line 37 constitute a signal terminal.

絶縁体枠部34は、たとえば、アルミナ、窒化アルミニウムなどとすることができる。また金属板32は、CuMo、CuWなどとすることができる。絶縁体枠部34と金属板32とは、銀ロウなどを用いて接合される。   The insulator frame 34 can be made of alumina, aluminum nitride, or the like, for example. The metal plate 32 can be CuMo, CuW, or the like. The insulator frame portion 34 and the metal plate 32 are joined using a silver solder or the like.

リード36の幅を0.2mm、第1の伝送線路37の幅を0.4mmなどとする。また、絶縁体枠部34の厚さは、0.4〜0.6mmなどとすることでリードの確実な接合が得られるとともに、50Ω近傍のインピーダンスが広い周波数範囲において得られる。   The width of the lead 36 is 0.2 mm, and the width of the first transmission line 37 is 0.4 mm. Further, the thickness of the insulator frame portion 34 is set to 0.4 to 0.6 mm or the like, so that the lead can be surely joined and the impedance near 50Ω can be obtained in a wide frequency range.

第1の実施形態は、中継基板40は、誘電体42と、誘電体42に設けられた第2の伝送線路44と、第2の伝送線路44の両端部近傍に設けられた容量性スタブ46、47と、を含む。実装部材30のパターン公差、中継基板40のパターン公差、ボンディングワイヤの長さのばらつきなどがあると、実装部材30と半導体素子20との間にインピーダンスのずれを生じる。30GHzのように周波数が高くなるほどインピーダンスのずれがより大きくなる。中継基板40は、絶縁体枠部34内において、半導体素子20と第1の伝送線路37との間になるように、金属板32上に配置される。また、第1の実施形態では、複数の領域を有する容量性スタブ46、47の容量を微調整することにより、第1の伝送線路37の内部端(フィード端)37cと、半導体素子20の第1の電極20aと、の間でインピーダンスのずれを微調整できる。   In the first embodiment, the relay substrate 40 includes a dielectric 42, a second transmission line 44 provided on the dielectric 42, and a capacitive stub 46 provided near both ends of the second transmission line 44. 47. If there is a pattern tolerance of the mounting member 30, a pattern tolerance of the relay substrate 40, a variation in the length of the bonding wire, etc., an impedance shift occurs between the mounting member 30 and the semiconductor element 20. The higher the frequency, such as 30 GHz, the greater the impedance shift. The relay substrate 40 is disposed on the metal plate 32 so as to be between the semiconductor element 20 and the first transmission line 37 in the insulator frame portion 34. In the first embodiment, the capacitance of the capacitive stubs 46 and 47 having a plurality of regions is finely adjusted, so that the inner end (feed end) 37 c of the first transmission line 37 and the first of the semiconductor element 20 It is possible to finely adjust the impedance deviation between the first electrode 20a.

半導体素子20がHEMT多段増幅器の場合、その平面サイズは、たとえば、30mm×30mmなどと大きくなる。金属板32上に大面積の半導体素子20をAuSbなど半田材を用いて接合する場合、絶縁体枠部34との間の隙間を1mm程度に保ちスクラブを行いつつ接合するとボイドを抑制できるので好ましい。   In the case where the semiconductor element 20 is a HEMT multistage amplifier, the planar size thereof becomes large, for example, 30 mm × 30 mm. When joining the semiconductor element 20 having a large area on the metal plate 32 by using a solder material such as AuSb, it is preferable that the gap between the insulator frame portion 34 and the insulator frame 34 is kept at about 1 mm while scrubbing to suppress voids. .

また、半導体素子20がSiC基板とその上の窒化ガリウム積層体とを含む場合、その厚さは50〜100μmなどのように薄い。中継基板40の厚さを、半導体素子20の厚さ以上、絶縁体枠部34の厚さ以下にすると、ボンディングが容易であるので好ましい。また、中継基板40の厚さを、半導体素子20の厚さと同じか、それよりもわずかに厚くすると、より好ましい。   Further, when the semiconductor element 20 includes a SiC substrate and a gallium nitride laminated body thereon, the thickness is as thin as 50 to 100 μm. It is preferable that the thickness of the relay substrate 40 be equal to or greater than the thickness of the semiconductor element 20 and equal to or less than the thickness of the insulator frame 34 because bonding is easy. Further, it is more preferable that the thickness of the relay substrate 40 is equal to or slightly larger than the thickness of the semiconductor element 20.

中継基板40は、アルミナや窒化アルミニウムなどのセラミック、石英・サファイヤ・高抵抗半導体、などの絶縁体材料とすることができる。中継基板40の裏面に導電部を設けると、金属板32の表面にAuSnなどの半田材で接合できる。信号伝搬方向に沿った中継基板40の長さは、隙間である1mm以下とする。中継基板40の幅はたとえば、0.5mm〜1mmなどとすることができる。中継基板40は、発熱を生じないので、金属板32との接合界面に多少のボイドがあってもよいのでスクラブのための大きな隙間は必要とならない。   The relay substrate 40 can be made of an insulating material such as ceramic such as alumina or aluminum nitride, quartz, sapphire, or high resistance semiconductor. When a conductive portion is provided on the back surface of the relay substrate 40, it can be joined to the surface of the metal plate 32 with a solder material such as AuSn. The length of the relay substrate 40 along the signal propagation direction is 1 mm or less, which is a gap. The width of the relay substrate 40 can be set to 0.5 mm to 1 mm, for example. Since the relay substrate 40 does not generate heat, there may be some void at the joint interface with the metal plate 32, so that a large gap for scrubbing is not necessary.

図2(a)は第1の実施形態にかかる高周波半導体装置の等価回路図、図2(b)は中継基板の模式平面図、である。
第1のボンディングワイヤ(wire1)60は、第1の伝送線路37の内部端37cと、第2の伝送線路44の端部44bと、を接続する。第2のボンディングワイヤ(wire2)70は、半導体素子20の第1の電極20aと、第2の伝送線路(50Ωライン)44の端部44aと、を接続する。
2A is an equivalent circuit diagram of the high-frequency semiconductor device according to the first embodiment, and FIG. 2B is a schematic plan view of the relay substrate.
The first bonding wire (wire 1) 60 connects the inner end 37c of the first transmission line 37 and the end 44b of the second transmission line 44. The second bonding wire (wire 2) 70 connects the first electrode 20 a of the semiconductor element 20 and the end portion 44 a of the second transmission line (50Ω line) 44.

リード36と接地との間に50Ωのインピーダンスをもつ負荷90が接続されたとき、第1の伝送線路37の内部端(フィード端)37cからみた負荷インピーダンスを50Ωとできる。リード36が入力端子であるとき、負荷90は,インピーダンスが50Ωの高周波信号源などである。   When a load 90 having an impedance of 50Ω is connected between the lead 36 and the ground, the load impedance viewed from the inner end (feed end) 37c of the first transmission line 37 can be 50Ω. When the lead 36 is an input terminal, the load 90 is a high-frequency signal source having an impedance of 50Ω.

図2(b)に表すように、中継基板40は、たとえば、第2の伝送線路44と、第2の伝送線路44の端部44a、44bと接続可能な複数の容量性スタブ(stub1)46、容量性スタブ(stub2)47と、を有する。容量性スタブ46、47は、第2の伝送線路44の中心位置Oから等しい距離の位置において、ボンディングワイヤなどで接続される。なお、容量性スタブを構成する複数の領域から適正な数の領域を接続することにより、実効的にスタブの電気長を変化させインピーダンスの微調整ができる。   As illustrated in FIG. 2B, the relay substrate 40 includes, for example, a second transmission line 44 and a plurality of capacitive stubs (stubs) 46 that can be connected to the end portions 44 a and 44 b of the second transmission line 44. , And capacitive stub (stub2) 47. The capacitive stubs 46 and 47 are connected by bonding wires or the like at positions equal in distance from the center position O of the second transmission line 44. Note that by connecting an appropriate number of regions from a plurality of regions constituting the capacitive stub, the electrical length of the stub can be effectively changed to finely adjust the impedance.

図3(a)は容量性スタブが接続されないときの作用を説明するスミス図、図3(b)は容量性スタブが接続されたときの作用を説明するスミス図、である。
スミス図は、50Ωで正規化されているものとする。図3(a)および図3(b)が示すように電気長EL3をもつ第2の伝送線路44による位相の回転量はボンディングワイヤの長さによらず固定となる。
3A is a Smith diagram for explaining the operation when the capacitive stub is not connected, and FIG. 3B is a Smith diagram for explaining the operation when the capacitive stub is connected.
Assume that the Smith diagram is normalized to 50Ω. As shown in FIGS. 3A and 3B, the amount of phase rotation by the second transmission line 44 having the electrical length EL3 is fixed regardless of the length of the bonding wire.

第1のボンディングワイヤ60による位相の回転量と第2の伝送線路44による位相の回転量の半分の和が180度、かつ第2のボンディングワイヤ70による位相の回転量と第2の伝送線路44による位相の回転量の半分の和が180度になるときには、容量性スタブを接続しないことで、基準面Q3からみた負荷インピーダンスz5@Q3は50Ω近傍となる。   The sum of the half of the amount of phase rotation by the first bonding wire 60 and the amount of phase rotation by the second transmission line 44 is 180 degrees, and the amount of phase rotation by the second bonding wire 70 and the second transmission line 44 When the sum of the half of the amount of phase rotation by 180 is 180 degrees, the load impedance z5 @ Q3 viewed from the reference plane Q3 is close to 50Ω by not connecting the capacitive stub.

第1のボンディングワイヤ60による位相の回転量と第2の伝送線路44による位相の回転量の半分の和が180度より小さく、かつ第2のボンディングワイヤ70による位相の回転量と第2の伝送線路44による位相の回転量の半分の和が180度よりも小さくなるときには、容量性スタブを接続して180度に足りない分を補償することで、基準面Q3からみた負荷インピーダンスz5@Q3は50Ω近傍となる。   The sum of the half of the amount of phase rotation by the first bonding wire 60 and the amount of phase rotation by the second transmission line 44 is smaller than 180 degrees, and the amount of phase rotation by the second bonding wire 70 and the second transmission. When the sum of half of the amount of phase rotation by the line 44 is smaller than 180 degrees, the load impedance z5 @ Q3 viewed from the reference plane Q3 is compensated by connecting the capacitive stub to compensate for the shortage of 180 degrees. Near 50Ω.

第1のボンディングワイヤ60と第2のボンディングワイヤ70のインダクタンスを等しくすることは、第1のボンディングワイヤ60が接続される第1の伝送線路の内部端と第2の伝送線路44の第1の端部の距離と高低差を、第2のボンディングワイヤ70が接続される半導体素子の第1の電極と第2の伝送線路44の前記第1の端部とは反対の側の第2の端部の距離と高低差と、を等しくし、かつ自動ボンディング装置のボンディングシーケンスプログラムのパラメータを等しくすることで容易に実現される。   Making the inductances of the first bonding wire 60 and the second bonding wire 70 equal to each other means that the first end of the first transmission line to which the first bonding wire 60 is connected and the first end of the second transmission line 44. The distance between the end portions and the height difference are set so that the first end of the semiconductor element to which the second bonding wire 70 is connected and the second end of the second transmission line 44 opposite to the first end portion are the second end. This can be easily realized by equalizing the distance and height difference of the parts and equalizing the parameters of the bonding sequence program of the automatic bonding apparatus.

第1の実施形態では、第1のボンディングワイヤ60と第2のボンディングワイヤ70のインダクタンスを等しくし、かつ第2の伝送線路44の中心位置Oから等しい位置に、容量性スタブ46、47を配置することで、基準面Q2からみた負荷インピーダンスz4(stub2)@Q2が負荷インピーダンスz1@Q1と複素共役となるように決定できる。
すなわち、容量性スタブ46、47によるインピーダンス変化分を付加する微調整により、基準面Q3からみた負荷インピーダンスz5@Q3は50Ω近傍となる。
In the first embodiment, the capacitive stubs 46 and 47 are arranged at the same position from the center position O of the second transmission line 44 with the same inductance of the first bonding wire 60 and the second bonding wire 70. Thus, the load impedance z4 (stub2) @ Q2 viewed from the reference plane Q2 can be determined to be complex conjugate with the load impedance z1 @ Q1.
In other words, the load impedance z5 @ Q3 viewed from the reference plane Q3 is in the vicinity of 50Ω by fine adjustment to add the impedance change by the capacitive stubs 46 and 47.

図4(a)は比較例にかかる高周波半導体装置の模式断面図、図4(b)はその中継基板の模式平面図、である。
実装部材130の第1の伝送線路137の内部端137cからみた負荷インピーダンスは50Ωとする。中継基板140には、伝送線路(50Ωライン)144が設けられる。伝送線路144の端部144aは半導体素子120に第2のボンディングワイヤ(wire2)170で接続され、端部144bは実装部材130の内部端137cに第1のボンディングワイヤ(wire1)160に接続される。
4A is a schematic cross-sectional view of a high-frequency semiconductor device according to a comparative example, and FIG. 4B is a schematic plan view of the relay substrate.
The load impedance viewed from the inner end 137c of the first transmission line 137 of the mounting member 130 is 50Ω. A transmission line (50Ω line) 144 is provided on the relay substrate 140. An end portion 144 a of the transmission line 144 is connected to the semiconductor element 120 by a second bonding wire (wire 2) 170, and an end portion 144 b is connected to the inner end 137 c of the mounting member 130 to the first bonding wire (wire 1) 160. .

図5(a)は比較例にかかる高周波半導体装置の入力側リターンロスを表すグラフ図、図5(b)はボンディングワイヤのインピーダンスが設計値通りのときの中継基板の作用を説明するスミス図、図5(c)はボンディングワイヤのインピーダンスが設計値よりも小さいときの中継基板の作用を説明するスミス図、である。
図5(a)において、縦軸は入力側リターンロス(dB)、横軸は周波数(GHz)である。
FIG. 5A is a graph showing the input-side return loss of the high-frequency semiconductor device according to the comparative example, and FIG. 5B is a Smith diagram for explaining the operation of the relay substrate when the impedance of the bonding wire is as designed. FIG.5 (c) is a Smith figure explaining the effect | action of a relay board | substrate when the impedance of a bonding wire is smaller than a design value.
In FIG. 5A, the vertical axis represents input-side return loss (dB), and the horizontal axis represents frequency (GHz).

第1のボンディングワイヤ160により基準面Q1からみた負荷インピーダンスは、z1@Q1となる。伝送線路144が付加されると、負荷インピーダンスは、z2@Q2となる。さらに、第2のボンディングワイヤ170のインピーダンスが付加されると、負荷インピーダンスは、z3@Q3となる。   The load impedance viewed from the reference plane Q1 by the first bonding wire 160 is z1 @ Q1. When the transmission line 144 is added, the load impedance is z2 @ Q2. Furthermore, when the impedance of the second bonding wire 170 is added, the load impedance becomes z3 @ Q3.

中継基板140や実装部材130において、パターン公差が存在する。パターン公差に、ボンディングワイヤの長さのばらつきなどが加わると、30GHzのようなミリ波帯において帯域の中心周波数が変化する。たとえば、ボンディングワイヤのインダクタンスに対してリターンロスは図5(a)に表すように鋭敏に変化する。しかし、MMICと実装部材との間のギャップのばらつきやパターン公差が生じても、インピーダンスのずれ、ボンディングワイヤの設計値からのずれを微調整する手段がなく製品の歩留りを高めることが困難である。   There is a pattern tolerance in the relay substrate 140 and the mounting member 130. When variation in the length of the bonding wire is added to the pattern tolerance, the center frequency of the band changes in a millimeter wave band such as 30 GHz. For example, the return loss changes sharply with respect to the bonding wire inductance as shown in FIG. However, even if there is a gap variation or pattern tolerance between the MMIC and the mounting member, there is no means for finely adjusting the impedance deviation and the deviation from the design value of the bonding wire, and it is difficult to increase the product yield. .

これに対して第1の実施形態では、中継基板40のパターン公差やボンディングワイヤ長のばらつきが生じても、第2の伝送線路44の両端部に設けられた容量性スタブ46、47の容量を微調整することにより50Ωに整合できる。この結果、製品歩留まりを高めることができる。   On the other hand, in the first embodiment, even if the pattern tolerance of the relay substrate 40 and the variation in the bonding wire length occur, the capacitances of the capacitive stubs 46 and 47 provided at both ends of the second transmission line 44 are reduced. It can be matched to 50Ω by fine adjustment. As a result, the product yield can be increased.

図6は、第2の実施形態にかかる半導体装置の模式断面図である。
半導体装置10は、半導体素子20と、実装部材30と、中継基板40、80と、第1のボンディングワイヤ60と、第2のボンディングワイヤ70と、第3のボンディングワイヤ62と、第4のボンディングワイヤ72と、を有する。
FIG. 6 is a schematic cross-sectional view of a semiconductor device according to the second embodiment.
The semiconductor device 10 includes a semiconductor element 20, a mounting member 30, relay boards 40 and 80, a first bonding wire 60, a second bonding wire 70, a third bonding wire 62, and a fourth bonding. And a wire 72.

実装部材30は、金属板32と、半導体素子20を囲むように金属板32上に配置された絶縁体枠部34と、絶縁体枠部34上に設けられたリード36、56と、を含む。リード56が出力信号端子であるとき、負荷92は、たとえば、50Ω負荷などとなる。   The mounting member 30 includes a metal plate 32, an insulator frame portion 34 disposed on the metal plate 32 so as to surround the semiconductor element 20, and leads 36 and 56 provided on the insulator frame portion 34. . When the lead 56 is an output signal terminal, the load 92 is, for example, a 50Ω load.

第3のボンディングワイヤ62は、半導体素子20の第2の電極20bと、第3の伝送線路84の端部84aと、を接続する。   The third bonding wire 62 connects the second electrode 20 b of the semiconductor element 20 and the end portion 84 a of the third transmission line 84.

第4のボンディングワイヤ72は、第3の伝送線路84の端部84bと、第4の伝送線路57の内部端57cと、を接続する。   The fourth bonding wire 72 connects the end portion 84 b of the third transmission line 84 and the inner end 57 c of the fourth transmission line 57.

第2の実施形態では、半導体素子20の第1の電極20aと第1の伝送線路37との間、および半導体素子20の第2の電極20bと第4の伝送線路57との間、でインピーダンスのずれを微調整できる。   In the second embodiment, the impedance between the first electrode 20a of the semiconductor element 20 and the first transmission line 37, and between the second electrode 20b of the semiconductor element 20 and the fourth transmission line 57. You can fine-tune the deviation.

第1および第2の実施形態によれば、マイクロ波集積回路を構成する半導体素子と、実装部材の信号端子と、が整合する周波数を微調整可能な高周波半導体装置が提供される。この高周波半導体装置は、たとえば、30GHz帯の衛星通信地上局などに用いることができる。   According to the first and second embodiments, there is provided a high-frequency semiconductor device capable of finely adjusting the frequency at which the semiconductor element constituting the microwave integrated circuit and the signal terminal of the mounting member are matched. This high-frequency semiconductor device can be used for, for example, a 30 GHz band satellite communication ground station.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。   Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

10 高周波半導体装置、20 半導体素子(MMIC)、20a 第1の電極、30 実装部材、32 金属板、34 絶縁体枠部、37 第1の伝送線路、37c 内部端(フィード端)、40 中継基板、44 第2の伝送線路、44a、44b 端部、46、47 容量性スタブ、60 第1のボンディングワイヤ、70 第2のボンディングワイヤ、O 第2の伝送線路の中心位置   DESCRIPTION OF SYMBOLS 10 High frequency semiconductor device, 20 Semiconductor element (MMIC), 20a 1st electrode, 30 Mounting member, 32 Metal plate, 34 Insulator frame part, 37 1st transmission line, 37c Internal end (feed end), 40 Relay board 44 Second transmission line, 44a, 44b End, 46, 47 Capacitive stub, 60 First bonding wire, 70 Second bonding wire, O Center position of second transmission line

Claims (4)

マイクロ波集積回路が設けられた半導体素子と、
前記半導体素子が接合された金属板と、前記半導体素子を囲みかつ前記金属板に接合された絶縁体枠部と、前記絶縁体枠部に設けられかつ50Ωの特性インピーダンスを有する第1の伝送線路と、を有する実装部材と、
前記半導体素子と第1の伝送線路との間の前記金属板上に配置され、50Ωの特性インピーダンスを有する第2の伝送線路と、前記第2の伝送線路から離間して配置され前記第2の伝送線路の中心から等距離の位置に接続される2つの容量性スタブと、を有する中継基板と、
前記第1の伝送線路の内部端と、前記第2の伝送線路の前記第1の端部と、を接続する第1のボンディングワイヤと、
前記半導体素子の第1の電極と、前記第2の伝送線路の前記第1の端部とは反対の側の第2の端部と、を接続する第2のボンディングワイヤであって、前記第1のボンディングワイヤのインダクタンスと同一のインダクタンスを有する、第2のボンディングワイヤと、
を備え
前記第1のボンディングワイヤと前記第2の伝送線路との接続位置から前記第1の伝送線路の側をみた負荷インピーダンスに対して、前記第2のボンディングワイヤと前記第2の伝送線路との接続位置から前記中継基板の側をみた負荷インピーダンスが複素共役となるように前記2つの容量性スタブの容量をそれぞれ決定可能である、高周波半導体装置。
A semiconductor element provided with a microwave integrated circuit;
A metal plate to which the semiconductor element is bonded; an insulator frame that surrounds the semiconductor element and is bonded to the metal plate; and a first transmission line that is provided on the insulator frame and has a characteristic impedance of 50Ω. And a mounting member having
A second transmission line disposed on the metal plate between the semiconductor element and the first transmission line and having a characteristic impedance of 50Ω; and a second transmission line spaced apart from the second transmission line. A relay substrate having two capacitive stubs connected at equal distances from the center of the transmission line;
A first bonding wire connecting the inner end of the first transmission line and the first end of the second transmission line;
Wherein a first electrode of the semiconductor element, wherein the first end of the second transmission line a second bonding wire for connecting the second end of the opposite side of the said first A second bonding wire having the same inductance as that of the first bonding wire ;
Equipped with a,
Connection between the second bonding wire and the second transmission line with respect to a load impedance when the first transmission line is viewed from the connection position between the first bonding wire and the second transmission line. A high-frequency semiconductor device capable of respectively determining the capacitances of the two capacitive stubs so that a load impedance viewed from the position on the relay substrate side is a complex conjugate .
前記2つの容量性スタブは、複数の導電部をそれぞれ有する請求項1記載の高周波半導体装置。 The high frequency semiconductor device according to claim 1 , wherein each of the two capacitive stubs includes a plurality of conductive portions. 前記第1の伝送線路の内部端と前記第2の伝送線路の前記第1の端部との距離と高低差は、前記第2の伝送線路の前記第1の端部とは反対の側の第2の端部との距離と高低差と等しい請求項1または2に記載の高周波半導体装置。 The distance and the height difference between the inner end of the first transmission line and the first end of the second transmission line are on the side opposite to the first end of the second transmission line. The high-frequency semiconductor device according to claim 1 , wherein the distance from the second end is equal to the height difference. 前記マイクロ波集積回路は、電界効果トランジスタ増幅器を含む請求項1〜3のいずれか1つに記載の高周波半導体装置。 The high-frequency semiconductor device according to claim 1 , wherein the microwave integrated circuit includes a field effect transistor amplifier.
JP2015177031A 2015-09-08 2015-09-08 High frequency semiconductor device Active JP6557561B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015177031A JP6557561B2 (en) 2015-09-08 2015-09-08 High frequency semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015177031A JP6557561B2 (en) 2015-09-08 2015-09-08 High frequency semiconductor device

Publications (2)

Publication Number Publication Date
JP2017055225A JP2017055225A (en) 2017-03-16
JP6557561B2 true JP6557561B2 (en) 2019-08-07

Family

ID=58317526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015177031A Active JP6557561B2 (en) 2015-09-08 2015-09-08 High frequency semiconductor device

Country Status (1)

Country Link
JP (1) JP6557561B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6033608Y2 (en) * 1978-10-13 1985-10-07 日本電気株式会社 variable impedance converter
JP2009159591A (en) * 2007-12-06 2009-07-16 Mitsubishi Electric Corp High-frequency amplifier
JP5439415B2 (en) * 2011-03-01 2014-03-12 株式会社東芝 Package for MMIC

Also Published As

Publication number Publication date
JP2017055225A (en) 2017-03-16

Similar Documents

Publication Publication Date Title
JP6243510B2 (en) Electronic component storage package and electronic device
US9711466B2 (en) Electronic apparatus operable in high frequencies
JP4915747B2 (en) High frequency signal transmission device
TWI629757B (en) High frequency semiconductor amplifier
JP6074695B2 (en) High frequency amplifier circuit
US10512155B2 (en) Wiring board, optical semiconductor element package, and optical semiconductor device
US20160322942A1 (en) Improved matching techniques for wide-bandgap power transistors
JP6813263B2 (en) Wiring boards, semiconductor device packages and semiconductor devices
US10475777B2 (en) Semiconductor apparatus installing passive device
WO2018216219A1 (en) Semiconductor device
US9219017B2 (en) Radio frequency semiconductor device package and method for manufacturing same, and radio frequency semiconductor device
JP6557561B2 (en) High frequency semiconductor device
JP2017055224A (en) High-frequency semiconductor device
US9887676B2 (en) High frequency semiconductor amplifier
US11469204B2 (en) Semiconductor device
JP6494474B2 (en) High frequency semiconductor device
JP6527429B2 (en) High frequency semiconductor device
US11557553B2 (en) Semiconductor device
JP5181424B2 (en) High power amplifier
JP5800360B2 (en) Doherty amplifier
JP6462535B2 (en) High frequency semiconductor device
JP6430694B2 (en) Semiconductor device
JP6560287B2 (en) Microwave semiconductor device
JP2018074034A (en) High frequency device
KR100483332B1 (en) Packaging apparatus of high frequency communication module and manufacturing method thereof

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170907

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171027

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190307

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190712

R150 Certificate of patent or registration of utility model

Ref document number: 6557561

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150