JP4849453B2 - Microwave power amplifier - Google Patents

Microwave power amplifier Download PDF

Info

Publication number
JP4849453B2
JP4849453B2 JP2006191743A JP2006191743A JP4849453B2 JP 4849453 B2 JP4849453 B2 JP 4849453B2 JP 2006191743 A JP2006191743 A JP 2006191743A JP 2006191743 A JP2006191743 A JP 2006191743A JP 4849453 B2 JP4849453 B2 JP 4849453B2
Authority
JP
Japan
Prior art keywords
matching circuit
fet
power amplifier
microwave power
fet chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006191743A
Other languages
Japanese (ja)
Other versions
JP2008022235A (en
Inventor
秀憲 湯川
浩志 大塚
正敏 中山
智和 尾込
亨 土地
啓信 南出
真英 番匠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2006191743A priority Critical patent/JP4849453B2/en
Publication of JP2008022235A publication Critical patent/JP2008022235A/en
Application granted granted Critical
Publication of JP4849453B2 publication Critical patent/JP4849453B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)
  • Waveguides (AREA)
  • Microwave Amplifiers (AREA)

Description

この発明は、主としてVHF帯、UHF帯、マイクロ波帯及びミリ波帯で用いられるマイクロ波電力増幅器に関するものである。   The present invention relates to a microwave power amplifier mainly used in the VHF band, UHF band, microwave band and millimeter wave band.

従来のマイクロ波電力増幅器について図13及び図14を参照しながら説明する。図13は、従来のマイクロ波電力増幅器の構成を示す図である(例えば、特許文献1参照)。   A conventional microwave power amplifier will be described with reference to FIGS. FIG. 13 is a diagram showing a configuration of a conventional microwave power amplifier (see, for example, Patent Document 1).

特許文献1では、入出力整合回路として、マイクロストリップ線路からなる2段のインピーダンス変成器を用いた場合について示しているが、ここでは説明を簡単にするために、入出力整合回路としてマイクロストリップ線路からなる1段のインピーダンス変成器を用いた場合について説明する。さらに、特許文献1では、スリットは1本のみであるが、ここではスリットが複数本の場合について説明する。   Patent Document 1 shows a case where a two-stage impedance transformer composed of a microstrip line is used as an input / output matching circuit. Here, in order to simplify the description, a microstrip line is used as an input / output matching circuit. A case where a one-stage impedance transformer consisting of the above is used will be described. Furthermore, in Patent Document 1, there is only one slit, but here, a case where there are a plurality of slits will be described.

図13において、従来のマイクロ波電力増幅器は、複数の電界効果トランジスタ(FET)セル1で構成されているFETチップ2と、FETチップ2にワイヤ15で接続されている入力整合回路3と、FETチップ2にワイヤ17で接続されている出力整合回路4とが設けられている。   In FIG. 13, a conventional microwave power amplifier includes an FET chip 2 composed of a plurality of field effect transistor (FET) cells 1, an input matching circuit 3 connected to the FET chip 2 with wires 15, and an FET. An output matching circuit 4 connected to the chip 2 by a wire 17 is provided.

入力整合回路3には、FETチップ2とは反対側に入力端子5が設けられ、出力整合回路4には、FETチップ2とは反対側に出力端子6が設けられている。また、入力整合回路3及び出力整合回路4は、誘電体基板上に形成されたマイクロストリップ線路からなっている。通常、その線路長は使用周波数帯で1/4波長であり、その線路幅は入力整合回路3についてはFETの入力側インピーダンスが入力端子5の電源インピーダンスと整合がとれるように、また出力整合回路4についてはFETの出力側インピーダンスが出力端子6の負荷インピーダンスと整合がとれるように決定されている。さらに、スリット12は、出力整合回路4において信号の伝播方向に沿って等間隔で設けられ、シート形状の抵抗14がスリット12に装荷されている。   The input matching circuit 3 is provided with an input terminal 5 on the side opposite to the FET chip 2, and the output matching circuit 4 is provided with an output terminal 6 on the side opposite to the FET chip 2. The input matching circuit 3 and the output matching circuit 4 are made of microstrip lines formed on a dielectric substrate. Usually, the line length is ¼ wavelength in the used frequency band, and the line width of the input matching circuit 3 is such that the input impedance of the FET can be matched with the power supply impedance of the input terminal 5, and the output matching circuit. 4 is determined such that the output impedance of the FET matches the load impedance of the output terminal 6. Furthermore, the slits 12 are provided at equal intervals along the signal propagation direction in the output matching circuit 4, and sheet-like resistors 14 are loaded on the slits 12.

次に、従来のマイクロ波電力増幅器の動作について説明する。入力端子5から入力された信号は、入力整合回路3を介してFETチップ2に入力され、FETにより増幅された信号が、出力整合回路4を介して出力端子6に出力される。増幅器の出力値はFETのゲート幅、すなわちFETセル数に依存するため、高出力を実現するためにFETチップ2は複数のFETセル1から構成される。このとき、模式的に図13に示すように、FETセル1と入力整合回路3と出力整合回路4とで閉ループ回路が形成され、発振する場合がある。このマイクロ波電力増幅器では、スリット12に装荷された抵抗14によりFETセル1間のアイソレーションが向上し、発振が抑圧される効果がある。また、スリット12の長さを変えることにより、閉ループ回路の外周長を変えてアイソレーションを向上する周波数帯を適宜決定することもできる。   Next, the operation of the conventional microwave power amplifier will be described. A signal input from the input terminal 5 is input to the FET chip 2 via the input matching circuit 3, and a signal amplified by the FET is output to the output terminal 6 via the output matching circuit 4. Since the output value of the amplifier depends on the gate width of the FET, that is, the number of FET cells, the FET chip 2 is composed of a plurality of FET cells 1 in order to realize a high output. At this time, as schematically shown in FIG. 13, a closed loop circuit may be formed by the FET cell 1, the input matching circuit 3, and the output matching circuit 4, and may oscillate. In this microwave power amplifier, the resistance 14 loaded in the slit 12 improves the isolation between the FET cells 1 and has the effect of suppressing oscillation. Further, by changing the length of the slit 12, it is possible to appropriately determine a frequency band that improves the isolation by changing the outer peripheral length of the closed loop circuit.

以上のように、従来のマイクロ波電力増幅器では、スリット12は、抵抗14を装荷し外周長を変えて所望の周波数帯でアイソレーションを向上する目的でのみ設けられていた。また、すべてのFETセル1間のアイソレーションを向上するためには、スリット12はFETセル1の間隔にあわせて等間隔で配置されていた。   As described above, in the conventional microwave power amplifier, the slit 12 is provided only for the purpose of improving the isolation in a desired frequency band by loading the resistor 14 and changing the outer peripheral length. Further, in order to improve the isolation between all the FET cells 1, the slits 12 are arranged at equal intervals according to the intervals of the FET cells 1.

また、図14は、別の従来のマイクロ波電力増幅器の構成を示す図である(例えば、特許文献2参照)。特許文献2では、入出力整合として1段のインピーダンス変成器を用い、マイクロ波の伝播方向に沿って複数本のスリットを設けている。図14において、スリットはFETの中央部および両端部を通る信号の経路長が物理的にほぼ等しくなるように設けられている。以上のように、別の従来のマイクロ波電力増幅器では、整合回路の位相偏差を低減する目的でスリットが複数本設けられていた。なお、明細書中には記載されていないものの、図14から明らかなように、中央部と外側のスリット間隔の比はほぼ2:1で配置されていた。   FIG. 14 is a diagram showing the configuration of another conventional microwave power amplifier (see, for example, Patent Document 2). In Patent Document 2, a single-stage impedance transformer is used for input / output matching, and a plurality of slits are provided along the propagation direction of the microwave. In FIG. 14, the slits are provided so that the path lengths of signals passing through the central portion and both end portions of the FET are substantially equal. As described above, in another conventional microwave power amplifier, a plurality of slits are provided for the purpose of reducing the phase deviation of the matching circuit. Although not described in the specification, as is clear from FIG. 14, the ratio between the central portion and the outer slit spacing was approximately 2: 1.

特開2001−185966号公報JP 2001-185966 A 特開平7−307626号公報Japanese Patent Laid-Open No. 7-307626

しかしながら、複数本のスリットを等間隔で配置した場合は、整合回路での信号の分配偏差が大きくなるため、FETセルの不均一動作が大きくなり、利得及び出力の低下が大きくなるという問題点があった。   However, when a plurality of slits are arranged at equal intervals, the signal distribution deviation in the matching circuit increases, so that the non-uniform operation of the FET cell increases, and the gain and output decrease greatly. there were.

また、整合回路で信号の位相偏差を低減するようにのみスリット間隔を決定した場合は、分配振幅偏差の改善は大きくないため、やはり利得及び出力の低下が大きくなるという問題点があった。   Further, when the slit interval is determined only so as to reduce the phase deviation of the signal by the matching circuit, the improvement of the distribution amplitude deviation is not large, and there is a problem that the decrease of the gain and the output is also large.

この発明は、上述のような課題を解決するためになされたもので、その目的は、分配偏差を低減してFETセルの均一動作を図って利得と出力を向上することができるマイクロ波電力増幅器を得るものである。   The present invention has been made to solve the above-described problems, and an object thereof is a microwave power amplifier capable of improving the gain and output by reducing the distribution deviation and achieving uniform operation of the FET cell. Is what you get.

この発明に係るマイクロ波電力増幅器は、複数のFETセルから構成されているFETチップと、前記FETチップの入力側に接続された入力整合回路と、前記FETチップの出力側に接続された出力整合回路とを備えたマイクロ波電力増幅器であって、前記入力整合回路、前記出力整合回路の少なくとも一方は、前記FETチップに接続され、前記FETチップ側に信号の伝播方向に沿って複数本のスリットが異なる間隔で設けられた第1の伝送線路を含み、前記スリットの幅は、前記信号の伝播方向に対して不均一であって、前記スリットの前記信号の伝播方向における中央付近で広いことを特徴とするマイクロ波電力増幅器である。 The microwave power amplifier according to the present invention includes an FET chip composed of a plurality of FET cells, an input matching circuit connected to the input side of the FET chip, and an output matching connected to the output side of the FET chip A power amplifier comprising: a circuit, wherein at least one of the input matching circuit and the output matching circuit is connected to the FET chip, and a plurality of slits along the signal propagation direction on the FET chip side look including a first transmission line which is provided at different intervals, the width of the slit is a heterogeneous with respect to the propagation direction of the signal, it is wider in the vicinity of the center in the propagation direction of the signal of the slit This is a microwave power amplifier characterized by the following.

この発明に係るマイクロ波電力増幅器は、複数のFETセルから構成されているFETチップと、前記FETチップの入力側に接続された入力整合回路と、前記FETチップの出力側に接続された出力整合回路とを備えたマイクロ波電力増幅器であって、前記入力整合回路、前記出力整合回路の少なくとも一方は、前記FETチップに接続され、前記FETチップ側に信号の伝播方向に沿って複数本のスリットが異なる間隔で設けられた第1の伝送線路を含み、前記スリットの幅は、前記信号の伝播方向に対して不均一であって、前記スリットの前記信号の伝播方向における中央付近で広いことを特徴とするマイクロ波電力増幅器であるので、分配偏差を低減してFETセルの均一動作を図って利得と出力を向上することができるという効果を奏する。
The microwave power amplifier according to the present invention includes an FET chip composed of a plurality of FET cells, an input matching circuit connected to the input side of the FET chip, and an output matching connected to the output side of the FET chip A power amplifier comprising: a circuit, wherein at least one of the input matching circuit and the output matching circuit is connected to the FET chip, and a plurality of slits along the signal propagation direction on the FET chip side Including the first transmission lines provided at different intervals, and the width of the slit is not uniform with respect to the signal propagation direction and is wide near the center of the slit in the signal propagation direction. since the microwave power amplifier, wherein, to reduce the distribution deviation effect that it is possible to improve the gain and output work to uniform operation of the FET cells Unlikely to.

実施の形態1.
この発明の実施の形態1に係るマイクロ波電力増幅器について図1を参照しながら説明する。図1は、この発明の実施の形態1に係るマイクロ波電力増幅器の構成を示す図である。なお、以降では、各図中、同一符号は同一又は相当部分を示す。
Embodiment 1 FIG.
A microwave power amplifier according to Embodiment 1 of the present invention will be described with reference to FIG. 1 is a diagram showing a configuration of a microwave power amplifier according to Embodiment 1 of the present invention. In FIG. In the following, in each figure, the same reference numerals indicate the same or corresponding parts.

図1において、この実施の形態1に係るマイクロ波電力増幅器は、複数の電界効果トランジスタ(FET)セル1で構成されているFETチップ2と、FETチップ2にワイヤ15で接続されている入力整合回路3と、FETチップ2にワイヤ17で接続されている出力整合回路4とが設けられている。   In FIG. 1, the microwave power amplifier according to the first embodiment includes an FET chip 2 composed of a plurality of field effect transistor (FET) cells 1 and an input matching connected to the FET chip 2 by wires 15. A circuit 3 and an output matching circuit 4 connected to the FET chip 2 by a wire 17 are provided.

入力整合回路3は、マイクロストリップ線路7と、マイクロストリップ線路7にワイヤ16で接続されているマイクロストリップ線路8とが設けられている。   The input matching circuit 3 includes a microstrip line 7 and a microstrip line 8 connected to the microstrip line 7 with a wire 16.

出力整合回路4は、マイクロストリップ線路9と、マイクロストリップ線路9にワイヤ18で接続されているマイクロストリップ線路10とが設けられている。   The output matching circuit 4 includes a microstrip line 9 and a microstrip line 10 connected to the microstrip line 9 with a wire 18.

入力整合回路3と出力整合回路4は、誘電体基板上に形成されたマイクロストリップ線路からなっている。通常、その線路長は使用周波数帯で1/4波長であり、その線路幅は入力整合回路3についてはFETの入力側インピーダンスを入力端子5の電源インピーダンスと整合がとれるように、また出力整合回路4についてはFETの出力側インピーダンスを出力端子6の負荷インピーダンスと整合がとれるように決定されている。   The input matching circuit 3 and the output matching circuit 4 are made of microstrip lines formed on a dielectric substrate. Usually, the line length is ¼ wavelength in the frequency band used, and the line width of the input matching circuit 3 is such that the input side impedance of the FET can be matched with the power source impedance of the input terminal 5 and the output matching circuit. 4 is determined so that the output impedance of the FET can be matched with the load impedance of the output terminal 6.

また、スリット11は、入力整合回路3のマイクロストリップ線路7において信号の伝播方向に沿って複数本、不等間隔で設けられている。スリット12も、図1に示すように同様である。さらに、シート形状の抵抗13、14がスリット11、12にそれぞれ装荷されている。   In addition, a plurality of slits 11 are provided at unequal intervals along the signal propagation direction in the microstrip line 7 of the input matching circuit 3. The slit 12 is the same as shown in FIG. Further, sheet-shaped resistors 13 and 14 are loaded in the slits 11 and 12, respectively.

ここでは、2段のインピーダンス変成器を用いた場合について説明しているが、FETチップ2に接続される1段目のマイクロストリップ線路7、9と、入出力端子5、6に接続される2段目のマイクロストリップ線路8、10は、その特性インピーダンスを決定する線路幅と、線路長の実現性を考えて、異なる誘電体基板に形成されている。通常、FETチップ2に接続される1段目のマイクロストリップ線路7、9を形成する誘電体基板は、高誘電率基板、入出力端子5、6に接続される2段目のマイクロストリップ線路8、10を形成する誘電体基板は、アルミナなどの比較的誘電率の低い基板で構成される。   Here, a case where a two-stage impedance transformer is used is described, but the first-stage microstrip lines 7 and 9 connected to the FET chip 2 and the two connected to the input / output terminals 5 and 6 are described. The microstrip lines 8 and 10 at the stage are formed on different dielectric substrates in consideration of the line width that determines the characteristic impedance and the feasibility of the line length. Usually, the dielectric substrate forming the first stage microstrip lines 7 and 9 connected to the FET chip 2 is a high dielectric constant substrate and the second stage microstrip line 8 connected to the input / output terminals 5 and 6. 10 is formed of a substrate having a relatively low dielectric constant such as alumina.

つぎに、この実施の形態1に係るマイクロ波電力増幅器の動作について図面を参照しながら説明する。   Next, the operation of the microwave power amplifier according to the first embodiment will be described with reference to the drawings.

入力端子5から入力された信号は、入力整合回路3を介してFETチップ2に入力され、FETにより増幅された信号が、出力整合回路4を介して出力端子6に出力される。通常のマイクロストリップ線路では、線路幅方向の中央部より両端部に電流が集中するが、スリット11、12をマイクロストリップ線路7、9に不等間隔で配置しているため、電流の大きさが分散される。また、各FETセル1から整合回路を見込んだインピーダンスがスリット間隔に応じて変わる。   A signal input from the input terminal 5 is input to the FET chip 2 via the input matching circuit 3, and a signal amplified by the FET is output to the output terminal 6 via the output matching circuit 4. In a normal microstrip line, current concentrates at both ends from the center in the line width direction. However, since the slits 11 and 12 are arranged at unequal intervals on the microstrip lines 7 and 9, the magnitude of the current is small. Distributed. Further, the impedance of the FET cell 1 expecting a matching circuit varies depending on the slit interval.

従って、スリット間隔をパラメータとして設計を行うことにより、線路幅方向の中央部より両端部が大きい電流の振幅分布の不均一性、すなわち信号の分配偏差を低減できるとともに、各FETセル1を異なる整合条件で動作させることができるという効果がある。   Therefore, by designing with the slit interval as a parameter, it is possible to reduce the non-uniformity of the amplitude distribution of the current that is larger at both ends than the center in the line width direction, that is, the signal distribution deviation and to match each FET cell 1 differently. There is an effect that it can be operated under conditions.

なお、ここでは、スリット11、12に抵抗13、14を装荷した構成について示したが、信号の分配偏差の低減の観点からは無くともよい。   Here, the configuration in which the resistors 13 and 14 are loaded in the slits 11 and 12 is shown, but it is not necessary from the viewpoint of reducing the signal distribution deviation.

また、2段のインピーダンス変成器を用いた場合について示したが、1段または3段以上でもよい。   Moreover, although the case where a two-stage impedance transformer was used was shown, it may be one stage or three or more stages.

さらに、スリットは、入力整合回路3のみ、出力整合回路4のみ、あるいは両整合回路に設けてもよい。入力整合回路3に設けた場合は利得の向上、出力整合回路4に設けた場合は利得及び出力の向上に効果がある。   Further, the slit may be provided only in the input matching circuit 3, only in the output matching circuit 4, or in both matching circuits. Providing in the input matching circuit 3 is effective in improving gain, and providing it in the output matching circuit 4 is effective in improving gain and output.

また、ここでは、マイクロストリップ線路を用いた場合について説明したが、トリプレート線路やコプレナ線路など、導体パターンを有し、スリットの装荷が可能な伝送線路についても同様の効果がある。   In addition, although the case where a microstrip line is used has been described here, a transmission line having a conductor pattern and capable of being loaded with a slit, such as a triplate line or a coplanar line, has the same effect.

実施の形態2.
この発明の実施の形態2に係るマイクロ波電力増幅器について図2から図5までを参照しながら説明する。図2は、この発明の実施の形態2に係るマイクロ波電力増幅器のFETチップと出力整合回路の1段目のマイクロストリップ線路の構成を示す図である。この図2は、説明を簡単にするため、FETチップと出力整合回路部分のみ示している。
Embodiment 2. FIG.
A microwave power amplifier according to a second embodiment of the present invention will be described with reference to FIGS. FIG. 2 is a diagram showing a configuration of the FET chip of the microwave power amplifier according to Embodiment 2 of the present invention and the first-stage microstrip line of the output matching circuit. FIG. 2 shows only the FET chip and the output matching circuit portion for the sake of simplicity.

図2において、図1と同じ符号1、2、9、12、14、17は、図1と同一のものである。   2, the same reference numerals 1, 2, 9, 12, 14, and 17 as those in FIG. 1 are the same as those in FIG.

スリット12の間隔W1、W2、W3は、マイクロストリップ線路9の幅方向において、中央部ほど広く、両端部ほど狭い。すなわち、図2上、マイクロストリップ線路9の上端から、上から数えて1本目のスリット12までの間隔をW1、1本目のスリット12から2本目のスリット12までの間隔をW2、2本目のスリット12から3本目のスリット12までの間隔をW3、3本目のスリット12から4本目のスリット12までの間隔をW2、4本目のスリット12からマイクロストリップ線路9の下端までの間隔をW1とすると、W1<W2<W3となっている。   The intervals W1, W2, and W3 of the slits 12 are wider at the center and narrower at both ends in the width direction of the microstrip line 9. That is, in FIG. 2, the distance from the upper end of the microstrip line 9 to the first slit 12 counted from above is W1, the distance from the first slit 12 to the second slit 12 is W2, and the second slit. When the interval from the 12th to the third slit 12 is W3, the interval from the third slit 12 to the fourth slit 12 is W2, and the interval from the fourth slit 12 to the lower end of the microstrip line 9 is W1. W1 <W2 <W3.

本実施の形態2によっても上記実施の形態1と同様の効果を有する。また、通常のマイクロストリップ線路では線路幅方向の中央部より両端部に電流が集中するが、スリット12の間隔はマイクロストリップ線路の幅方向において、中央部ほど広く、両端部ほど狭くなっているため、電流の大きさは両端部で低下し、中央部では増加する。このため、信号の分配偏差が低減する。   The second embodiment also has the same effect as the first embodiment. Further, in a normal microstrip line, current concentrates at both ends from the center in the line width direction, but the interval between the slits 12 is wider at the center and narrower at both ends in the width direction of the microstrip line. The magnitude of the current decreases at both ends and increases at the center. For this reason, the signal distribution deviation is reduced.

図3と図4は、スリットが2本の場合の入力整合回路とその分配特性を示すグラフである。なお、図3(a)及び(b)には、計算上便宜的に装荷したポート1(Port1)からポート5(Port5)までに対応する線路も示しているが、計算結果の基準面はポートと整合回路の接続面であり、その計算結果は整合回路のみの特性に相当する。例えば、厚さ0.1mm、比誘電率12.9の基板上に幅0.308mm、長さ0.6mmの伝送線路(マイクロストリップ線路)7を形成して幅0.01mmのスリット11を2本装荷した場合、図3(a)に示すように中央部のスリット間隔W2が0.144mmの場合(中央部と外側のスリット間隔の比が2:1)に比べて、図3(b)に示すようにスリット間隔W2が0.18mmとした場合の方が、図4(a)、(b)に示すように周波数FL(GHz)からFH(GHz)においてSパラメータの振幅偏差、位相偏差ともに改善されている。なお、図4(a)、(b)において、S41はポート4とポート1の間のSパラメータの振幅、位相を示し、S31はポート3とポート1の間のSパラメータの振幅、位相を示す。また、ここでは、振幅偏差とはS31とS41の振幅の差、位相偏差とはS31とS41の位相の差を示す。   3 and 4 are graphs showing the input matching circuit and its distribution characteristics when there are two slits. FIGS. 3A and 3B also show lines corresponding to ports 1 (Port 1) to 5 (Port 5) loaded for convenience in calculation, but the reference plane of the calculation result is the port And the connection surface of the matching circuit, and the calculation result corresponds to the characteristic of the matching circuit only. For example, a transmission line (microstrip line) 7 having a width of 0.308 mm and a length of 0.6 mm is formed on a substrate having a thickness of 0.1 mm and a relative dielectric constant of 12.9, and two slits 11 having a width of 0.01 mm are formed. When the main loading is performed, as shown in FIG. 3A, the slit interval W2 in the central portion is 0.144 mm (the ratio between the central portion and the outer slit interval is 2: 1), as compared with FIG. As shown in FIG. 4, when the slit interval W2 is 0.18 mm, as shown in FIGS. 4A and 4B, the amplitude deviation and phase deviation of the S parameter from the frequency FL (GHz) to FH (GHz) are obtained. Both have been improved. 4A and 4B, S41 indicates the amplitude and phase of the S parameter between port 4 and port 1, and S31 indicates the amplitude and phase of the S parameter between port 3 and port 1. . Here, the amplitude deviation indicates the difference in amplitude between S31 and S41, and the phase deviation indicates the difference in phase between S31 and S41.

また、各FETセル1から出力整合回路4を見込んだインピーダンスが、スリット12の間隔、すなわちスリット12により分割された線路幅に応じて、両端部では高インピーダンス、中央部では低インピーダンスになる。図5は、図3に示した入力整合回路において、分配端子すなわちポート3、4側から回路側を見込んだインピーダンスを示すグラフである。周波数FL(低)からFH(高)までの周波数特性をそれぞれプロットしている。外側の分配端子から回路側を見込んだインピーダンス(S44)を比較すると、中央部のスリット間隔W2が0.144mmの場合(○印)にくらべ、W2=0.18mmとした場合(□印)の方が高インピーダンスとなっている。一般的に、効率整合となるインピーダンスは出力整合となるインピーダンスよりも高くなる。従って、信号の振幅が中央部より大きい両端部では効率整合に、中央部では出力整合に近づくことにより、各FETセル1の出力値が均一になるという効果がある。また、FETセルごとに個別にバイアスを印加できる場合には、中央部と外側のFETセルでバイアス条件を変えることにより、より各FETセルの出力値を均一にできるという効果もある。   Further, the impedance of the FET cell 1 from which the output matching circuit 4 is expected becomes high impedance at both ends and low impedance at the center according to the interval between the slits 12, that is, the line width divided by the slit 12. FIG. 5 is a graph showing the impedance of the input matching circuit shown in FIG. The frequency characteristics from frequency FL (low) to FH (high) are plotted. Comparing the impedance (S44) in which the circuit side is expected from the outer distribution terminal, the case where W2 = 0.18 mm (□ mark) is compared to the case where the slit interval W2 at the center is 0.144 mm (circle mark). Has a higher impedance. In general, the impedance for efficiency matching is higher than the impedance for output matching. Therefore, there is an effect that the output value of each FET cell 1 becomes uniform by approaching efficiency matching at both ends where the signal amplitude is larger than the center, and approaching output matching at the center. Further, when a bias can be individually applied to each FET cell, there is an effect that the output value of each FET cell can be made more uniform by changing the bias condition between the central and outer FET cells.

実施の形態3.
この発明の実施の形態3に係るマイクロ波電力増幅器について図6を参照しながら説明する。図6は、この発明の実施の形態3に係るマイクロ波電力増幅器の構成を示す図である。
Embodiment 3 FIG.
A microwave power amplifier according to Embodiment 3 of the present invention will be described with reference to FIG. FIG. 6 is a diagram showing the configuration of the microwave power amplifier according to the third embodiment of the present invention.

図6において、符号1から18までは図1と同一である。なお、ここでは、スリット11、12は2本の場合について示している。また、突起部19、20は、FETチップ2に接続される1段目のマイクロストリップ線路7、9のFETチップ側に設けられている。突起部19、20を設けることにより、マイクロストリップ線路7、9の線路幅がFETチップ2の幅に合わせて大きくなっている。   In FIG. 6, reference numerals 1 to 18 are the same as those in FIG. Here, two slits 11 and 12 are shown. The protrusions 19 and 20 are provided on the FET chip side of the first-stage microstrip lines 7 and 9 connected to the FET chip 2. By providing the protrusions 19 and 20, the line widths of the microstrip lines 7 and 9 are increased in accordance with the width of the FET chip 2.

本実施の形態3によっても上記実施の形態1と同様の効果を有する。また、FETチップ2の幅に合わせた一様な線路幅のマイクロストリップ線路を用いる場合は、その線路幅により決定される特性インピーダンスになってしまうが、本実施の形態3では特性インピーダンスを所望の値にしつつ、FETのゲート幅を大きくすることができ、高出力化を図れるという効果もある。   The third embodiment also has the same effect as the first embodiment. Further, when a microstrip line having a uniform line width that matches the width of the FET chip 2 is used, the characteristic impedance is determined by the line width. In the third embodiment, the characteristic impedance is set to a desired value. The gate width of the FET can be increased while maintaining the value, and the output can be increased.

実施の形態4.
この発明の実施の形態4に係るマイクロ波電力増幅器について図7を参照しながら説明する。図7は、この発明の実施の形態4に係るマイクロ波電力増幅器の構成を示す図である。
Embodiment 4 FIG.
A microwave power amplifier according to Embodiment 4 of the present invention will be described with reference to FIG. FIG. 7 is a diagram showing the configuration of the microwave power amplifier according to the fourth embodiment of the present invention.

図7において、符号1から20は図6と同一である。カット部21、22は、FETチップ2に接続される1段目のマイクロストリップ線路7、9のFETチップ2と反対側に設けられている。カット部21、22を設けることにより、その線路幅が2段目のマイクロストリップ線路8、10の線路幅に合わされている。   In FIG. 7, reference numerals 1 to 20 are the same as those in FIG. The cut portions 21 and 22 are provided on the opposite side of the first-stage microstrip lines 7 and 9 connected to the FET chip 2 from the FET chip 2. By providing the cut portions 21 and 22, the line width is matched to the line width of the second-stage microstrip lines 8 and 10.

本実施の形態4によっても上記実施の形態1と同様の効果を有する。また、1段目のマイクロストリップ線路7、9と2段目のマイクロストリップ線路8、10の線路幅をその接続部においてカット部21、22により揃えることにより、線路間の不連続による反射が低減されるとともに、線路幅方向の両端部を伝播する信号の経路長がカットをしない場合にくらべて短縮されるので、中央部を伝播する信号の経路長との差異が低減され、合成効率が向上し、利得および出力が向上するという効果もある。   The fourth embodiment also has the same effect as the first embodiment. Further, the line widths of the first-stage microstrip lines 7 and 9 and the second-stage microstrip lines 8 and 10 are made uniform by the cut portions 21 and 22 at the connection parts, thereby reducing reflection due to discontinuity between the lines. In addition, since the path length of the signal propagating through both ends in the line width direction is shortened compared to the case where no cut is made, the difference from the path length of the signal propagating through the central portion is reduced, and the synthesis efficiency is improved. In addition, the gain and output are also improved.

さらに、カット部21、22によりマイクロストリップ線路7、9の一端の線路幅を小さくすることで、出力の向上のためにFETのゲート幅を大きくし、かつ、FETチップ2と接続されるマイクロストリップ線路7、9の一端の線路幅を大きくしたことによる特性インピーダンスの変化を低減し、所望の特性インピーダンスを実現できるという効果もある。   Further, by reducing the line width at one end of the microstrip lines 7 and 9 by the cut portions 21 and 22, the gate width of the FET is increased to improve the output, and the microstrip connected to the FET chip 2 is used. There is also an effect that a change in characteristic impedance caused by increasing the line width at one end of the lines 7 and 9 can be reduced, and a desired characteristic impedance can be realized.

実施の形態5.
この発明の実施の形態5に係るマイクロ波電力増幅器について図8を参照しながら説明する。図8は、この発明の実施の形態5に係るマイクロ波電力増幅器の出力整合回路の1段目のマイクロストリップ線路の構成を示す図である。この図8は、説明を簡単にするため、出力整合回路の1段目のマイクロストリップ線路のみ示している。
Embodiment 5 FIG.
A microwave power amplifier according to Embodiment 5 of the present invention will be described with reference to FIG. FIG. 8 is a diagram showing the configuration of the first-stage microstrip line of the output matching circuit of the microwave power amplifier according to the fifth embodiment of the present invention. FIG. 8 shows only the first microstrip line of the output matching circuit for the sake of simplicity.

図8において、符号9、12、14、20、22は図7と同一である。また、不連続部23は、スリット12の幅に設けている。なお、図8には信号の伝播もあわせて模式的に示している。   8, reference numerals 9, 12, 14, 20, and 22 are the same as those in FIG. The discontinuous portion 23 is provided in the width of the slit 12. FIG. 8 schematically shows signal propagation.

本実施の形態5によっても上記実施の形態1と同様の効果を有する。また、図8に示すように、スリット12の幅に、信号の伝播方向に対して、不連続部23を設けることにより、線路幅方向の両端部を伝播する信号の経路長と、中央部を伝播する信号の経路長との差異が低減され、合成効率が向上し、利得および出力が向上するという効果がある。   The fifth embodiment also has the same effect as the first embodiment. Further, as shown in FIG. 8, by providing discontinuous portions 23 in the width of the slit 12 with respect to the signal propagation direction, the path length of the signal propagating at both ends in the line width direction and the center portion are reduced. The difference from the path length of the propagating signal is reduced, the synthesis efficiency is improved, and the gain and output are improved.

実施の形態6.
この発明の実施の形態6に係るマイクロ波電力増幅器について図9を参照しながら説明する。図9は、この発明の実施の形態6に係るマイクロ波電力増幅器の出力整合回路の1段目のマイクロストリップ線路の構成を示す図である。この図9は、説明を簡単にするため、出力整合回路の1段目のマイクロストリップ線路のみ示している。
Embodiment 6 FIG.
A microwave power amplifier according to Embodiment 6 of the present invention will be described with reference to FIG. FIG. 9 is a diagram showing the configuration of the first-stage microstrip line of the output matching circuit of the microwave power amplifier according to the sixth embodiment of the present invention. FIG. 9 shows only the first microstrip line of the output matching circuit for the sake of simplicity.

図9において、符号9、12、14、20、22は図7と同一である。また、不連続部24は、マイクロストリップ線路9の線路幅部分に設けられている。   9, reference numerals 9, 12, 14, 20, and 22 are the same as those in FIG. Further, the discontinuous portion 24 is provided in the line width portion of the microstrip line 9.

本実施の形態6によっても上記実施の形態1と同様の効果を有する。また、線路幅を部分的に細くすることにより、設計の自由度を大きくし、マイクロストリップ線路9の幅方向の両端部をより高インピーダンスにすることができる。従って、信号の振幅がより均一化され、利得と出力がさらに向上するという効果がある。   The sixth embodiment also has the same effect as the first embodiment. Further, by partially reducing the line width, the degree of freedom in design can be increased, and both end portions in the width direction of the microstrip line 9 can be made to have higher impedance. Therefore, there is an effect that the amplitude of the signal is made more uniform, and the gain and output are further improved.

実施の形態7.
この発明の実施の形態7に係るマイクロ波電力増幅器について図10を参照しながら説明する。図10は、この発明の実施の形態7に係るマイクロ波電力増幅器の構成を示す図である。
Embodiment 7 FIG.
A microwave power amplifier according to Embodiment 7 of the present invention will be described with reference to FIG. FIG. 10 is a diagram showing the configuration of the microwave power amplifier according to the seventh embodiment of the present invention.

図10において、符号1から22は図7と同一である。入力整合回路3又は出力整合回路4は、2段のインピーダンス変成器で構成され、FETチップ2と接続される1段目のマイクロストリップ線路7、9のFETチップ2と反対側の一端のコーナは、2段目のマイクロストリップ線路8、10の線路幅とほぼ同一になるように、片側のみカットされている。なお、図10には信号の伝播もあわせて模式的に示している。   10, reference numerals 1 to 22 are the same as those in FIG. The input matching circuit 3 or the output matching circuit 4 is composed of a two-stage impedance transformer, and a corner of one end of the first-stage microstrip lines 7 and 9 connected to the FET chip 2 opposite to the FET chip 2 is Only one side is cut so as to be substantially the same as the line width of the second-stage microstrip lines 8 and 10. FIG. 10 also schematically shows signal propagation.

本実施の形態7によっても上記実施の形態1と同様の効果を有する。また、図10に示すように、1段目のマイクロストリップ線路9から2段目のマイクロストリップ線路10にかけての、線路幅方向の両端部間での信号の経路長の差異が低減するため、合成効率が向上するとともに、1段目と2段目のマイクロストリップ線路間の不連続による反射が低減され、利得および出力が向上するという効果がある。   The seventh embodiment has the same effect as the first embodiment. Also, as shown in FIG. 10, the difference in signal path length between both ends in the line width direction from the first-stage microstrip line 9 to the second-stage microstrip line 10 is reduced. The efficiency is improved and the reflection due to the discontinuity between the first and second microstrip lines is reduced, and the gain and output are improved.

実施の形態8.
この発明の実施の形態8に係るマイクロ波電力増幅器について図11を参照しながら説明する。図11は、この発明の実施の形態8に係るマイクロ波電力増幅器の構成を示す図である。
Embodiment 8 FIG.
A microwave power amplifier according to Embodiment 8 of the present invention will be described with reference to FIG. FIG. 11 is a diagram showing a configuration of the microwave power amplifier according to the eighth embodiment of the present invention.

図11において、符号1から22は図7と同一である。入力整合回路3又は出力整合回路4は、2段のインピーダンス変成器で構成され、FETチップ2と接続される1段目のマイクロストリップ線路7、9に設けられたスリット11、12の形状は、マイクロストリップ線路7、9の線路幅方向に対して不均一、つまり不連続部23が設けられている。換言すると、スリット11、12の幅は、スリット11、12の信号の伝播方向における中央付近で広くなっている。なお、信号の伝播もあわせて模式的に示している。   In FIG. 11, reference numerals 1 to 22 are the same as those in FIG. The input matching circuit 3 or the output matching circuit 4 is composed of a two-stage impedance transformer, and the shapes of the slits 11 and 12 provided in the first-stage microstrip lines 7 and 9 connected to the FET chip 2 are as follows: A non-uniform, that is, discontinuous portion 23 is provided in the line width direction of the microstrip lines 7 and 9. In other words, the width of the slits 11 and 12 is wider near the center in the signal propagation direction of the slits 11 and 12. Signal propagation is also shown schematically.

本実施の形態8によっても上記実施の形態1と同様の効果を有する。また、図11に示すように1段目のマイクロストリップ線路9から2段目のマイクロストリップ線路10にかけての、線路幅方向の両端部間での信号の経路長の差異が低減するため、合成効率が向上するとともに、1段目と2段目のマイクロストリップ線路間の不連続による反射が低減され、利得および出力が向上するという効果がある。   The eighth embodiment has the same effect as that of the first embodiment. Also, as shown in FIG. 11, the difference in signal path length between both ends in the line width direction from the first-stage microstrip line 9 to the second-stage microstrip line 10 is reduced. As a result, reflection due to discontinuity between the first and second microstrip lines is reduced, and the gain and output are improved.

実施の形態9.
この発明の実施の形態9に係るマイクロ波電力増幅器について図12を参照しながら説明する。図12は、この発明の実施の形態9に係るマイクロ波電力増幅器の構成を示す図である。
Embodiment 9 FIG.
A microwave power amplifier according to Embodiment 9 of the present invention will be described with reference to FIG. FIG. 12 is a diagram showing the configuration of the microwave power amplifier according to the ninth embodiment of the present invention.

図12において、符号1から22は図7と同一、符号24は図9と同一である。入力整合回路3又は出力整合回路4は、2段のインピーダンス変成器で構成され、FETチップ2と接続される1段目のマイクロストリップ線路7、9の線路幅は、線路の中心に対して不均一、つまり、マイクロストリップ線路7、9の信号の伝播方向における中央付近で狭くなっている。なお、信号の伝播もあわせて模式的に示している。   12, reference numerals 1 to 22 are the same as those in FIG. 7, and reference numeral 24 is the same as FIG. The input matching circuit 3 or the output matching circuit 4 is composed of a two-stage impedance transformer, and the line widths of the first-stage microstrip lines 7 and 9 connected to the FET chip 2 are not relative to the center of the line. It is uniform, that is, it is narrow near the center in the signal propagation direction of the microstrip lines 7 and 9. Signal propagation is also shown schematically.

本実施の形態9によっても上記実施の形態1と同様の効果を有する。また、図12に示すように、1段目のマイクロストリップ線路9から2段目のマイクロストリップ線路10にかけての、線路幅方向の両端部間での信号の経路長の差異が低減するため、合成効率が向上するとともに、1段目と2段目のマイクロストリップ線路間の不連続による反射が低減され、利得および出力が向上するという効果がある。   The ninth embodiment also has the same effect as the first embodiment. Also, as shown in FIG. 12, the difference in signal path length between both ends in the line width direction from the first-stage microstrip line 9 to the second-stage microstrip line 10 is reduced. The efficiency is improved and the reflection due to the discontinuity between the first and second microstrip lines is reduced, and the gain and output are improved.

この発明の実施の形態1に係るマイクロ波電力増幅器の構成を示す図である。It is a figure which shows the structure of the microwave power amplifier which concerns on Embodiment 1 of this invention. この発明の実施の形態2に係るマイクロ波電力増幅器のFETチップと出力整合回路の1段目のマイクロストリップ線路の構成を示す図である。It is a figure which shows the structure of the FET chip | tip of the microwave power amplifier which concerns on Embodiment 2 of this invention, and the 1st stage | paragraph microstrip line of an output matching circuit. スリットが2本の場合の入力整合回路の構成を示す図である。It is a figure which shows the structure of the input matching circuit in case there are two slits. スリットが2本の場合の入力整合回路の分配特性を示すグラフである。It is a graph which shows the distribution characteristic of the input matching circuit in case there are two slits. 図3の入力整合回路における、分配端子側から回路側を見込んだインピーダンスを示すグラフである。FIG. 4 is a graph showing the impedance of the input matching circuit of FIG. この発明の実施の形態3に係るマイクロ波電力増幅器の構成を示す図である。It is a figure which shows the structure of the microwave power amplifier which concerns on Embodiment 3 of this invention. この発明の実施の形態4に係るマイクロ波電力増幅器の構成を示す図である。It is a figure which shows the structure of the microwave power amplifier which concerns on Embodiment 4 of this invention. この発明の実施の形態5に係るマイクロ波電力増幅器の出力整合回路の1段目のマイクロストリップ線路の構成を示す図である。It is a figure which shows the structure of the 1st step | paragraph microstrip line of the output matching circuit of the microwave power amplifier concerning Embodiment 5 of this invention. この発明の実施の形態6に係るマイクロ波電力増幅器の出力整合回路の1段目のマイクロストリップ線路の構成を示す図である。It is a figure which shows the structure of the 1st step | paragraph microstrip line of the output matching circuit of the microwave power amplifier which concerns on Embodiment 6 of this invention. この発明の実施の形態7に係るマイクロ波電力増幅器の構成を示す図である。It is a figure which shows the structure of the microwave power amplifier which concerns on Embodiment 7 of this invention. この発明の実施の形態8に係るマイクロ波電力増幅器の構成を示す図である。It is a figure which shows the structure of the microwave power amplifier which concerns on Embodiment 8 of this invention. この発明の実施の形態9に係るマイクロ波電力増幅器の構成を示す図である。It is a figure which shows the structure of the microwave power amplifier which concerns on Embodiment 9 of this invention. 従来のマイクロ波電力増幅器の構成を示す図である。It is a figure which shows the structure of the conventional microwave power amplifier. 別の従来のマイクロ波電力増幅器の構成を示す図である。It is a figure which shows the structure of another conventional microwave power amplifier.

符号の説明Explanation of symbols

1 FETセル、2 FETチップ、3 入力整合回路、4 出力整合回路、5 入力端子、6 出力端子、7 マイクロストリップ線路、8 マイクロストリップ線路、9 マイクロストリップ線路、10 マイクロストリップ線路、11 スリット、12 スリット、13 抵抗、14 抵抗、15 ワイヤ、16 ワイヤ、17 ワイヤ、18 ワイヤ、19 突起部、20 突起部、21 カット部、22 カット部、23 不連続部、24 不連続部。   1 FET cell, 2 FET chip, 3 input matching circuit, 4 output matching circuit, 5 input terminal, 6 output terminal, 7 microstrip line, 8 microstrip line, 9 microstrip line, 10 microstrip line, 11 slit, 12 Slit, 13 Resistance, 14 Resistance, 15 Wire, 16 Wire, 17 Wire, 18 Wire, 19 Protrusion, 20 Protrusion, 21 Cut, 22 Cut, 23 Discontinuous, 24 Discontinuous.

Claims (7)

複数のFETセルから構成されているFETチップと、前記FETチップの入力側に接続された入力整合回路と、前記FETチップの出力側に接続された出力整合回路とを備えたマイクロ波電力増幅器であって、
前記入力整合回路、前記出力整合回路の少なくとも一方は、
前記FETチップに接続され、前記FETチップ側に信号の伝播方向に沿って複数本のスリットが異なる間隔で設けられた第1の伝送線路を含み、
前記スリットの幅は、前記信号の伝播方向に対して不均一であって、前記スリットの前記信号の伝播方向における中央付近で広い
ことを特徴とするマイクロ波電力増幅器。
A microwave power amplifier comprising a FET chip composed of a plurality of FET cells, an input matching circuit connected to the input side of the FET chip, and an output matching circuit connected to the output side of the FET chip There,
At least one of the input matching circuit and the output matching circuit is
Connected to said FET chips, saw including a first transmission line provided with a plurality of slits along the propagation direction of the signal to the FET chip side at different intervals,
2. The microwave power amplifier according to claim 1, wherein a width of the slit is not uniform with respect to a propagation direction of the signal, and is wide near a center in the propagation direction of the signal of the slit .
複数のFETセルから構成されているFETチップと、前記FETチップの入力側に接続された入力整合回路と、前記FETチップの出力側に接続された出力整合回路とを備えたマイクロ波電力増幅器であって、
前記入力整合回路、前記出力整合回路の少なくとも一方は、
前記FETチップに接続され、前記FETチップ側に信号の伝播方向に沿って複数本のスリットが異なる間隔で設けられた第1の伝送線路を含み、
前記第1の伝送線路の線路幅は、前記信号の伝播方向に対して不均一であり、前記第1の伝送線路の前記信号の伝播方向における中央付近で狭い
ことを特徴とするマイクロ波電力増幅器。
A microwave power amplifier comprising a FET chip composed of a plurality of FET cells, an input matching circuit connected to the input side of the FET chip, and an output matching circuit connected to the output side of the FET chip There,
At least one of the input matching circuit and the output matching circuit is
Connected to said FET chips, saw including a first transmission line provided with a plurality of slits along the propagation direction of the signal to the FET chip side at different intervals,
A microwave power amplifier characterized in that a line width of the first transmission line is non-uniform with respect to a propagation direction of the signal and is narrow near a center in the propagation direction of the signal of the first transmission line. .
前記間隔は、前記信号の伝播方向に対して直交している前記第1の伝送線路の幅方向の中央部に比べて両端部ほど狭い
ことを特徴とする請求項1または2記載のマイクロ波電力増幅器。
3. The microwave power according to claim 1, wherein the interval is narrower at both ends compared to a central portion in the width direction of the first transmission line that is orthogonal to the propagation direction of the signal. 4. amplifier.
前記FETチップの幅が拡張した場合に前記FETチップの拡張した幅に合わせて、前記第1の伝送線路は、前記FETチップの反対側に比べて前記FETチップ側の線路幅が広い
ことを特徴とする請求項1ないし3のいずれか1項に記載のマイクロ波電力増幅器。
When the width of the FET chip is expanded, the first transmission line has a wider line width on the FET chip side than the opposite side of the FET chip according to the expanded width of the FET chip. The microwave power amplifier according to any one of claims 1 to 3 .
前記入力整合回路、前記出力整合回路の少なくともいずれか一方は、
前記第1の伝送線路に接続された第2の伝送線路をさらに含み、
前記第2の伝送線路の線路幅に合わせて、前記第1の伝送線路は、前記FETチップの反対側のコーナがカットされている
ことを特徴とする請求項1ないし4のいずれか1項に記載のマイクロ波電力増幅器。
At least one of the input matching circuit and the output matching circuit is
A second transmission line connected to the first transmission line;
In accordance with the line width of the second transmission line, said first transmission line to any one of claims 1 to 4 opposite corners of the FET chip is characterized in that it is cut A microwave power amplifier as described.
前記第2の伝送線路の線路幅とほぼ同一になるように、前記第1の伝送線路は、前記FETチップの反対側の2つのコーナのうち片方のみカットされている
ことを特徴とする請求項記載のマイクロ波電力増幅器。
The first transmission line is cut only in one of two corners on the opposite side of the FET chip so as to be substantially the same as the line width of the second transmission line. 5. The microwave power amplifier according to 5 .
前記第1及び第2の伝送線路は、マイクロストリップ線路、トリプレート線路、コプレナ線路のいずれかである
ことを特徴とする請求項1ないし6のいずれか1項に記載のマイクロ波電力増幅器。
The microwave power amplifier according to any one of claims 1 to 6, wherein the first and second transmission lines are any one of a microstrip line, a triplate line, and a coplanar line.
JP2006191743A 2006-07-12 2006-07-12 Microwave power amplifier Expired - Fee Related JP4849453B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006191743A JP4849453B2 (en) 2006-07-12 2006-07-12 Microwave power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006191743A JP4849453B2 (en) 2006-07-12 2006-07-12 Microwave power amplifier

Publications (2)

Publication Number Publication Date
JP2008022235A JP2008022235A (en) 2008-01-31
JP4849453B2 true JP4849453B2 (en) 2012-01-11

Family

ID=39077881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006191743A Expired - Fee Related JP4849453B2 (en) 2006-07-12 2006-07-12 Microwave power amplifier

Country Status (1)

Country Link
JP (1) JP4849453B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5089502B2 (en) * 2008-06-26 2012-12-05 三菱電機株式会社 Branch line coupler and Wilkinson distribution circuit
JP6494474B2 (en) * 2015-09-08 2019-04-03 株式会社東芝 High frequency semiconductor device
JP6658429B2 (en) 2016-09-27 2020-03-04 三菱電機株式会社 Semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03289701A (en) * 1990-04-05 1991-12-19 Matsushita Electron Corp Microwave integrated circuit element
JPH11177310A (en) * 1997-10-09 1999-07-02 Murata Mfg Co Ltd High frequency transmission line, dielectric resonator, filter, duplexer and communication equipment
JP3846535B2 (en) * 1999-11-30 2006-11-15 三菱電機株式会社 Power distributor
JP2001185966A (en) * 1999-12-24 2001-07-06 Nec Corp Microwave power amplifier
JP4221884B2 (en) * 2000-07-26 2009-02-12 株式会社デンソー Millimeter-wave high-frequency equipment

Also Published As

Publication number Publication date
JP2008022235A (en) 2008-01-31

Similar Documents

Publication Publication Date Title
US7446627B2 (en) Compact stabilized full-band power amplifier arrangement
US6741144B2 (en) High-frequency semiconductor device
WO2010007782A1 (en) Slow wave transmission line
US20210013572A1 (en) Power amplifier with shielded transmission lines
JP5424790B2 (en) High power amplifier
KR101933314B1 (en) Semiconductor device
JP4849453B2 (en) Microwave power amplifier
JP5526221B2 (en) Semiconductor device
JPH11238851A (en) Integrated circuit device and communication equipment using the same
US20070164819A1 (en) Amplifier
JPH09139639A (en) High frequency semiconductor amplifier
US20100013521A1 (en) Synthesizer for doherty amplifier
US20240030574A1 (en) Power splitter-combiner
JP2006156902A (en) Semiconductor device for high frequency
JP2007295367A (en) High-frequency amplifier
JP4253324B2 (en) RF power amplifier module
JP7207562B2 (en) doherty amplifier
US20190296701A1 (en) High frequency circuit and high frequency power amplifier
JP2004080826A (en) Microwave amplifier
JP7031792B1 (en) Doherty amplifier
JP2006020206A (en) Amplifier circuit
JPH11261310A (en) Microwave amplifier
JP2004289749A (en) Frequency equalizer
JP2015015409A (en) Semiconductor device
JPS61100011A (en) Microwave power amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111011

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111012

R150 Certificate of patent or registration of utility model

Ref document number: 4849453

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees