JP5424790B2 - High power amplifier - Google Patents

High power amplifier Download PDF

Info

Publication number
JP5424790B2
JP5424790B2 JP2009217069A JP2009217069A JP5424790B2 JP 5424790 B2 JP5424790 B2 JP 5424790B2 JP 2009217069 A JP2009217069 A JP 2009217069A JP 2009217069 A JP2009217069 A JP 2009217069A JP 5424790 B2 JP5424790 B2 JP 5424790B2
Authority
JP
Japan
Prior art keywords
output
wire
substrate
impedance
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009217069A
Other languages
Japanese (ja)
Other versions
JP2011066782A (en
Inventor
一富 森
和久 山内
宏治 山中
晃 井上
博三 内海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009217069A priority Critical patent/JP5424790B2/en
Publication of JP2011066782A publication Critical patent/JP2011066782A/en
Application granted granted Critical
Publication of JP5424790B2 publication Critical patent/JP5424790B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Description

この発明は高出力増幅器に関し、特に、無線通信やレーダなどに用いられる高出力増幅器に関する。   The present invention relates to a high-power amplifier, and more particularly to a high-power amplifier used for wireless communication, radar, and the like.

無線通信やレーダなどに用いられる高出力増幅器において、広帯域化は課題の一つである。特に１０Ｗを越える高出力増幅器においては、トランジスタのインピーダンスが低く広帯域化が難しい。例えば、非特許文献１に示すように、１０Ｗを越える出力電力の高出力増幅器においては、高い出力電力を得るため単位トランジスタセルを複数並列接続している。また、入出力の整合のため、セラミック基板上の線路を用いている。図１（ａ）に非特許文献１の高出力増幅器の出力整合回路のレイアウトを模式的に示した図を、図１（ｂ）に非特許文献１の高出力増幅器の等価回路を示す。図１（ａ）において、入力整合回路は途中で省略している。   Broadening the bandwidth of high-power amplifiers used in wireless communications and radar is one of the problems. Particularly in a high-power amplifier exceeding 10 W, the impedance of the transistor is low and it is difficult to increase the bandwidth. For example, as shown in Non-Patent Document 1, in a high output amplifier having an output power exceeding 10 W, a plurality of unit transistor cells are connected in parallel to obtain a high output power. Also, a line on a ceramic substrate is used for input / output matching. FIG. 1A schematically shows the layout of the output matching circuit of the high-power amplifier of Non-Patent Document 1, and FIG. 1B shows the equivalent circuit of the high-power amplifier of Non-Patent Document 1. In FIG. 1A, the input matching circuit is omitted on the way.

図１（ａ）および図１（ｂ）において、１は入力端子、２は出力端子、３は増幅素子、４は入力整合回路、５は入力ワイヤ、６は出力ワイヤ、７は１段目のインピーダンス変成回路、８は２段目のインピーダンス変成回路、９は半導体基板、１０は入力基板、１１は出力基板である。入力端子１から入力された高周波信号は、入力整合回路４で整合された後、入力ワイヤ５を介して増幅素子３へ入力される。増幅素子３で増幅された信号は、出力ワイヤ６を介して、１段目のインピーダンス変成回路７、２段目のインピーダンス変成回路８により、出力端子２の特性インピーダンスへ整合される。これにより、高周波信号を増幅することができる。   1 (a) and 1 (b), 1 is an input terminal, 2 is an output terminal, 3 is an amplifying element, 4 is an input matching circuit, 5 is an input wire, 6 is an output wire, and 7 is the first stage. An impedance transformation circuit, 8 is a second-stage impedance transformation circuit, 9 is a semiconductor substrate, 10 is an input substrate, and 11 is an output substrate. The high frequency signal input from the input terminal 1 is matched by the input matching circuit 4 and then input to the amplifying element 3 via the input wire 5. The signal amplified by the amplifying element 3 is matched to the characteristic impedance of the output terminal 2 by the first-stage impedance transformation circuit 7 and the second-stage impedance transformation circuit 8 via the output wire 6. Thereby, a high frequency signal can be amplified.

K. Mori, J. Nishihara, H. Utsumi, A. Inoue, and M. Miyazaki, ” X-Band 14W High Efficiency Internally-Matched HFET”,2008 IEEE International Microwave Symposium Digest,pp.315-318.K. Mori, J. Nishihara, H. Utsumi, A. Inoue, and M. Miyazaki, “X-Band 14W High Efficiency Internally-Matched HFET”, 2008 IEEE International Microwave Symposium Digest, pp.315-318.

図１に模式的に示した非特許文献１の高出力増幅器においては、高出力を得るため増幅素子３は単位セルを複数並列合成した大きなサイズの増幅素子である。そのため、出力インピーダンスは低いインピーダンスでＺＦＥＴｏｕｔとなる。図１（ｂ）の等価回路に示すように、できるだけ広帯域な特性を得るため、出力整合回路は１段目のインピーダンス変成回路７および２段目のインピーダンス変成回路８の２段インピーダンス変成回路として、出力端子２の特性インピーダンスＺｏｕｔ３へ整合している。広帯域にするためには、１段目のインピーダンス変成回路７と２段目のインピーダンス変成回路８の間の中間インピーダンスＺｏｕｔ２を、次式（１）で示すインピーダンスとした場合に最も広帯域な特性が得られる。   In the high-power amplifier of Non-Patent Document 1 schematically shown in FIG. 1, the amplifying element 3 is a large-sized amplifying element in which a plurality of unit cells are combined in parallel in order to obtain a high output. Therefore, the output impedance is ZFETout with a low impedance. As shown in the equivalent circuit of FIG. 1B, in order to obtain characteristics as wide as possible, the output matching circuit is a two-stage impedance transformation circuit of the first-stage impedance transformation circuit 7 and the second-stage impedance transformation circuit 8, It matches with the characteristic impedance Zout3 of the output terminal 2. In order to achieve a wide band, the widest band characteristic is obtained when the intermediate impedance Zout2 between the first-stage impedance transformation circuit 7 and the second-stage impedance transformation circuit 8 is set to the impedance represented by the following equation (1). It is done.

Figure 0005424790
Figure 0005424790

理想的な特性を得るためには、１段目のインピーダンス変成回路７のインピーダンスＺ１は極めて低いインピーダンスであることが求められる。しかし、現実には、出力整合回路に用いる基板の種類、基板厚や線路幅の制限によりある値以下の低いインピーダンスは実現できず、結果として中間インピーダンスが理想的な値よりも高くなり、広帯域な特性が得られないという問題がある。図１（ａ）のレイアウトはインピーダンス変成回路７の線路が２つの２合成の場合であるが、さらに合成数が大きく４合成、８合成となった場合には、増幅素子３の幅で１段目のインピーダンス変成回路７の線路幅は制限されてしまい、制限された線路幅のインピーダンス以下にすることはできない。   In order to obtain ideal characteristics, the impedance Z1 of the first-stage impedance transformation circuit 7 is required to be extremely low. However, in reality, a low impedance below a certain value cannot be realized due to restrictions on the type of board used in the output matching circuit, the board thickness, and the line width. As a result, the intermediate impedance becomes higher than the ideal value, resulting in a wide bandwidth. There is a problem that characteristics cannot be obtained. The layout of FIG. 1A is a case where two lines of the impedance transformation circuit 7 are two composites. However, when the number of composites is large and four composites and eight composites, the amplification element 3 has a width of one stage. The line width of the impedance transformation circuit 7 of the eye is limited, and cannot be less than the impedance of the limited line width.

図１（ａ）の出力整合回路のレイアウトでは、半導体基板９上の増幅素子３から出力ワイヤ６によって、出力基板上のインピーダンス変成回路７へ接続されている。この際、出力ワイヤは最短の長さである。この場合の出力整合の様子を図２（ａ）に示す。増幅素子３の出力インピーダンスＺＦＥＴｏｕｔは一般的に容量性の低いインピーダンスになる。出力ワイヤ６は最短の長さであるため出力ワイヤ６によるインピーダンスの移動は小さくＺｏｕｔ１とＺＦＥＴｏｕｔはほぼ同じインピーダンスである。図１に示すインピーダンスＺ１、位相Φ１の１段目のインピーダンス変成回路７により実軸上の中間インピーダンスＺｏｕｔ２に変換される。その際、１段目のインピーダンス変成回路７のインピーダンスＺ１はできうる限り低インピーダンスとしているため、容量性のインピーダンスＺＦＥＴｏｕｔは１段目のインピーダンス変成回路７により一旦さらに低いインピーダンスとなった後、Ｚｏｕｔ２に変換される。そのため、出力整合回路のインピーダンス変成比は大きくなってしまい、狭帯域な特性となってしまうという問題点があった。したがって、高出力増幅器において、基板やレイアウトの制限がある中で、実現可能なレイアウトで広帯域に出力整合することが課題となる。   In the layout of the output matching circuit in FIG. 1A, the amplifier 3 on the semiconductor substrate 9 is connected to the impedance transformation circuit 7 on the output substrate by the output wire 6. At this time, the output wire has the shortest length. The state of output matching in this case is shown in FIG. The output impedance ZFETout of the amplifying element 3 is generally a low capacitive impedance. Since the output wire 6 has the shortest length, the impedance movement by the output wire 6 is small, and Zout1 and ZFETout have substantially the same impedance. The impedance is converted into an intermediate impedance Zout2 on the real axis by the first impedance transformation circuit 7 having the impedance Z1 and the phase Φ1 shown in FIG. At this time, since the impedance Z1 of the first-stage impedance transformation circuit 7 is as low as possible, the capacitive impedance ZFETout is once further lowered by the first-stage impedance transformation circuit 7, and then is changed to Zout2. Converted. As a result, the impedance transformation ratio of the output matching circuit becomes large, resulting in a narrow band characteristic. Therefore, in a high-power amplifier, there is a problem of output matching in a wide band with a realizable layout in a limited substrate and layout.

この発明は、かかる問題点を解決するためになされたものであり、基板やレイアウトの制限がある中で、実現可能なレイアウトで広帯域に出力整合することが可能な高出力増幅器を得ることを目的としている。   The present invention has been made to solve such a problem, and an object thereof is to obtain a high-power amplifier capable of output matching in a wide band with a realizable layout in the presence of restrictions on the substrate and layout. It is said.

この発明は、入力端子に入力される高周波信号を整合する入力整合回路と、前記入力整合回路で整合された前記高周波信号を増幅させる増幅素子と、出力基板上に設けられ、前記増幅素子で増幅された前記高調波信号の出力インピーダンスを、出力端子の特性インピーダンスに整合する出力整合回路と、前記増幅素子と前記出力整合回路とを接続する出力ワイヤとを備え、前記出力ワイヤは、前記出力整合回路のパターンの中央部分まで打ち込まれ、前記出力ワイヤのワイヤ長を、前記増幅素子の出力容量を打ち消すインダクタ成分が得られる長さもしくはそれ以上の長さに略々設定したことを特徴とする高出力増幅器である。 The present invention provides an input matching circuit that matches a high-frequency signal input to an input terminal, an amplification element that amplifies the high-frequency signal matched by the input matching circuit, and an amplification element that is provided on an output substrate and is amplified by the amplification element An output matching circuit that matches the output impedance of the harmonic signal that is output to a characteristic impedance of an output terminal; and an output wire that connects the amplifying element and the output matching circuit. It is driven to the center part of the circuit pattern, and the wire length of the output wire is set to be approximately the length at which the inductor component that cancels the output capacitance of the amplifying element is obtained or longer. It is an output amplifier.

この発明は、入力端子に入力される高周波信号を整合する入力整合回路と、前記入力整合回路で整合された前記高周波信号を増幅させる増幅素子と、出力基板上に設けられ、前記増幅素子で増幅された前記高調波信号の出力インピーダンスを、出力端子の特性インピーダンスに整合する出力整合回路と、前記増幅素子と前記出力整合回路とを接続する出力ワイヤとを備え、前記出力ワイヤは、前記出力整合回路のパターンの中央部分まで打ち込まれ、前記出力ワイヤのワイヤ長を、前記増幅素子の出力容量を打ち消すインダクタ成分が得られる長さもしくはそれ以上の長さに略々設定したことを特徴とする高出力増幅器であるので、基板やレイアウトの制限がある場合においても、実現可能なレイアウトで広帯域に出力整合することができる。 The present invention provides an input matching circuit that matches a high-frequency signal input to an input terminal, an amplification element that amplifies the high-frequency signal matched by the input matching circuit, and an amplification element that is provided on an output substrate and is amplified by the amplification element An output matching circuit that matches the output impedance of the harmonic signal that is output to a characteristic impedance of an output terminal; and an output wire that connects the amplifying element and the output matching circuit. It is driven to the center part of the circuit pattern, and the wire length of the output wire is set to be approximately the length at which the inductor component that cancels the output capacitance of the amplifying element is obtained or longer. Since it is an output amplifier, even if there are restrictions on the board or layout, output matching can be performed over a wide band with a feasible layout.

従来の高出力増幅器の出力整合回路の（ａ）レイアウトの模式図および（ｂ）等価回路を示した図である。It is the figure which showed the (a) schematic diagram of the output matching circuit of the conventional high output amplifier, and the (b) equivalent circuit. （ａ）従来の高出力増幅器における出力整合の様子、（ｂ）本願の実施の形態１に係る高出力増幅器における出力整合の様子、および、（ｃ）本願の実施の形態２に係る高出力増幅器における出力整合の様子を示した説明図である。(A) A state of output matching in a conventional high-power amplifier, (b) a state of output matching in the high-power amplifier according to Embodiment 1 of the present application, and (c) a high-power amplifier according to Embodiment 2 of the present application It is explanatory drawing which showed the mode of output matching in. この発明の実施の形態１に係る高出力増幅器の構成を示した構成図である。1 is a configuration diagram illustrating a configuration of a high-power amplifier according to a first embodiment of the present invention. この発明の実施の形態２に係る高出力増幅器の構成を示した構成図である。It is the block diagram which showed the structure of the high output amplifier which concerns on Embodiment 2 of this invention. この発明の実施の形態３に係る高出力増幅器の構成を示した構成図である。It is the block diagram which showed the structure of the high output amplifier which concerns on Embodiment 3 of this invention. この発明の実施の形態４に係る高出力増幅器の構成を示した断面図である。It is sectional drawing which showed the structure of the high output amplifier which concerns on Embodiment 4 of this invention.

実施の形態１．
図３は、この発明の実施の形態１に係る高出力増幅器を示す回路図である。図３において、１は入力端子、２は出力端子、３は増幅素子、４は入力整合回路、５は入力ワイヤ、６は出力ワイヤ、７は１段目のインピーダンス変成回路、８は２段目のインピーダンス変成回路、９は半導体基板、１０は入力基板、１１はセラミック基板等で構成される出力基板である。 Embodiment 1 FIG.
FIG. 3 is a circuit diagram showing the high-power amplifier according to Embodiment 1 of the present invention. In FIG. 3, 1 is an input terminal, 2 is an output terminal, 3 is an amplifying element, 4 is an input matching circuit, 5 is an input wire, 6 is an output wire, 7 is an impedance transformation circuit in the first stage, and 8 is a second stage. 9 is a semiconductor substrate, 10 is an input substrate, and 11 is an output substrate composed of a ceramic substrate or the like.

図３（ａ）および（ｂ）を見比べると分かるように、入力基板１０上には、入力端子１と入力整合回路４とが設けられている。また、半導体基板９上には、増幅素子３が設けられている。入力基板１０上の入力整合回路４と半導体基板９上の増幅素子３とは、入力ワイヤ５を介して電気的に接続されている。また、出力基板１１上には、１段目および２段目のインピーダンス変成回路７，８と出力端子２とが設けられている。半導体基板９上の増幅素子３と出力基板１１上の１段目のインピーダンス変成回路７とは、出力ワイヤ６を介して電気的に接続されている。   As can be seen by comparing FIGS. 3A and 3B, the input terminal 1 and the input matching circuit 4 are provided on the input substrate 10. An amplifying element 3 is provided on the semiconductor substrate 9. The input matching circuit 4 on the input substrate 10 and the amplifier element 3 on the semiconductor substrate 9 are electrically connected via an input wire 5. In addition, on the output substrate 11, first and second stage impedance transformation circuits 7 and 8 and an output terminal 2 are provided. The amplifying element 3 on the semiconductor substrate 9 and the first stage impedance transformation circuit 7 on the output substrate 11 are electrically connected via an output wire 6.

動作について説明する。入力端子１から入力された高周波信号は、入力整合回路４で整合された後、入力ワイヤ５を介して、増幅素子３へ入力される。増幅素子３で増幅された信号は、ワイヤ長が長い出力ワイヤ６を介して、１段目のインピーダンス変成回路７、および、２段目のインピーダンス変成回路８により、出力端子２の特性インピーダンスへ整合される。これにより高周波信号を増幅することができる。なお、本実施の形態においては、１段目のインピーダンス変成回路７および２段目のインピーダンス変成回路８は、出力整合回路を構成している。   The operation will be described. The high frequency signal input from the input terminal 1 is matched by the input matching circuit 4 and then input to the amplifying element 3 through the input wire 5. The signal amplified by the amplifying element 3 is matched to the characteristic impedance of the output terminal 2 by the first-stage impedance transformation circuit 7 and the second-stage impedance transformation circuit 8 via the output wire 6 having a long wire length. Is done. Thereby, a high frequency signal can be amplified. In the present embodiment, the first stage impedance transformation circuit 7 and the second stage impedance transformation circuit 8 constitute an output matching circuit.

図３の本実施の形態１に係る高出力増幅器においては、半導体基板９上の増幅素子３と出力基板１１上の１段目インピーダンス変成回路７のパターンとの間に接続される出力ワイヤ６は最短ではなく、最短よりも長い所定の長さを有している。すなわち、図示されるように、出力ワイヤ６は多少の撓みをもたして設けられている。以下、この撓みをループと呼ぶこととする。増幅素子３の出力インピーダンスＺＦＥＴｏｕｔは一般的に容量性の値である。出力ワイヤ６は、この容量性を打ち消すインダクタンス値程度もしくはそれよりも少し大きな値となる長さを有している。なお、出力ワイヤ６の長さは多少の誤差を含んでいてもよいこととする（他の実施の形態も同様。）。   In the high-power amplifier according to the first embodiment shown in FIG. 3, the output wire 6 connected between the amplifying element 3 on the semiconductor substrate 9 and the pattern of the first-stage impedance transformation circuit 7 on the output substrate 11 is It has a predetermined length longer than the shortest, not the shortest. That is, as shown in the figure, the output wire 6 is provided with some bending. Hereinafter, this bending is referred to as a loop. The output impedance ZFETout of the amplifying element 3 is generally a capacitive value. The output wire 6 has a length that is about the inductance value that cancels this capacitance or a value that is slightly larger than that. Note that the length of the output wire 6 may include some errors (the same applies to other embodiments).

このように構成された本実施の形態１の場合の出力整合の様子を図２（ｂ）に示す。この場合は、出力ワイヤ６の長さは中心周波数において、ちょうど、ＺＦＥＴｏｕｔの容量性を打ち消すインダクタンス値の場合である。   The state of output matching in the case of the first embodiment configured as described above is shown in FIG. In this case, the length of the output wire 6 is just the case of an inductance value that cancels the capacitance of the ZFETout at the center frequency.

図２（ｂ）のように、容量性のインピーダンスＺＦＥＴｏｕｔは出力ワイヤ６のインダクタンスにより、ちょうど実軸上のインピーダンスＺｏｕｔ１に変換されている。インダクタンスで容量性を打ち消しているため、従来の図２（ａ）のように、より低インピーダンスになることもなく、実軸上に変換される。そのため、出力端子２への整合において従来の図２（ａ）の場合と比較してインピーダンス変成比が小さくなり、広帯域な特性が実現できる。また、インピーダンス変成回路７のインピーダンスＺ１が従来と同じであっても、中間インピーダンスＺｏｕｔ２は、より低いインピーダンスにできることから、広帯域な特性が実現できる。   As shown in FIG. 2B, the capacitive impedance ZFETout is converted into the impedance Zout1 on the real axis by the inductance of the output wire 6. Since the capacitance is canceled by the inductance, the impedance is converted to the real axis without lowering the impedance as shown in FIG. Therefore, in the matching to the output terminal 2, the impedance transformation ratio becomes smaller than in the conventional case of FIG. 2A, and a wide band characteristic can be realized. Further, even if the impedance Z1 of the impedance transformation circuit 7 is the same as the conventional one, the intermediate impedance Zout2 can be set to a lower impedance, so that a wide band characteristic can be realized.

さらに、図２（ａ）と比較して、図２（ｂ）の場合には、出力ワイヤ６を長くすることで長い電気長が得られるため、１段目のインピーダンス変成回路７の位相Φ１は小さくてよい。すなわち、１段目のインピーダンス変成回路７の線路長を短くすることができ、小型化が可能となる。   Furthermore, compared to FIG. 2A, in the case of FIG. 2B, a longer electrical length can be obtained by making the output wire 6 longer, so the phase Φ1 of the first-stage impedance transformation circuit 7 is It can be small. That is, the line length of the first-stage impedance transformation circuit 7 can be shortened, and the size can be reduced.

図３（ａ）に示すレイアウトにおいて、増幅素子３と１段目のインピーダンス変成回路７との間は出力ワイヤ６で接続されているため、出力ワイヤ６の下の部分には出力基板１１は存在しなくても、電気的には同じ特性が得られる。すなわち、これまで述べてきた効果が得られる。   In the layout shown in FIG. 3A, the output substrate 11 exists under the output wire 6 because the amplifying element 3 and the first stage impedance transformation circuit 7 are connected by the output wire 6. Even if not, the same electrical characteristics can be obtained. That is, the effect described so far can be obtained.

しかし、ここでは、あえて出力基板１１を設けている。図３の本実施の形態に係る高出力増幅器においては、出力ワイヤ６を整合に用いているため、出力ワイヤ６のワイヤ長のばらつきの影響を受けやすい。ワイヤ長のばらつきの原因には、出力ワイヤ６のループの高さなどによるばらつきと、半導体基板９や出力基板１１の位置ずれによるばらつきがある。そのため、本実施の形態では、出力ワイヤ６の下の部分にも出力基板１１を設け、かつ、出力基板１１と半導体基板９との間の隙間が最小限となるように近接して配置することで、それらの基板の相対位置をずらせずに、容易に位置決めできるようにして、位置ずれによる出力ワイヤ６のばらつきを抑えるようにした。その結果、ばらつきに強く、特性の安定した高出力増幅器を得ることができる。   However, here, the output substrate 11 is provided. In the high-power amplifier according to the present embodiment shown in FIG. 3, the output wire 6 is used for matching, so that it is easily affected by variations in the wire length of the output wire 6. Causes of variations in wire length include variations due to the loop height of the output wire 6 and variations due to misalignment of the semiconductor substrate 9 and the output substrate 11. Therefore, in the present embodiment, the output substrate 11 is also provided in the lower part of the output wire 6 and is arranged close to each other so that the gap between the output substrate 11 and the semiconductor substrate 9 is minimized. Thus, it is possible to easily position the substrates without shifting their relative positions, and to suppress variations in the output wires 6 due to misalignment. As a result, it is possible to obtain a high-output amplifier that is resistant to variations and has stable characteristics.

また、補足ながら、入力基板１０と半導体基板９との間の位置決めについても、同様に、入力基板１０と半導体基板９との間の隙間が最小限となるように近接して配置するようにしているため、これらの基板の相対位置をずらせずに、容易に位置決めできる。   As a supplement, the positioning between the input substrate 10 and the semiconductor substrate 9 is similarly arranged so that the gap between the input substrate 10 and the semiconductor substrate 9 is minimized. Therefore, these substrates can be easily positioned without shifting their relative positions.

なお、図３においては、出力整合回路として、１段目のインピーダンス変成回路７および２段目のインピーダンス変成回路８で構成される２段のインピーダンス変成回路の場合について示したが、その場合に限らず、インピーダンス変成回路の段数は１段でも、あるいは、３段以上であってもよく、それらの場合においても同様の効果が得られる。また、１段目のインピーダンス変成回路７および２段目のインピーダンス変成回路８が、セラミック基板上の線路で構成される場合について示したが、インダクタ、キャパシタといった集中定数回路素子を用いて構成しても同様の効果が得られる。   Although FIG. 3 shows the case of the two-stage impedance transformation circuit configured by the first-stage impedance transformation circuit 7 and the second-stage impedance transformation circuit 8 as the output matching circuit, this is not the only case. However, the number of stages of the impedance transformation circuit may be one, or three or more. In these cases, the same effect can be obtained. In addition, although the case where the first-stage impedance transformation circuit 7 and the second-stage impedance transformation circuit 8 are configured by lines on a ceramic substrate has been shown, it is configured by using lumped constant circuit elements such as inductors and capacitors. The same effect can be obtained.

以上のように、実施の形態１に係る高出力増幅器によれば、増幅素子３と出力整合回路を構成する１段目のインピーダンス変成回路７とを接続する出力ワイヤ６のワイヤ長を、増幅素子３の出力容量を打ち消すインダクタ成分が得られる程度の長さとしたので、基板やレイアウトの制限がある場合においても、実現可能なレイアウトで広帯域に出力整合することができる。   As described above, according to the high-power amplifier according to the first embodiment, the wire length of the output wire 6 that connects the amplifying element 3 and the first-stage impedance transformation circuit 7 that constitutes the output matching circuit is set as follows. Therefore, even when there are restrictions on the substrate and layout, output matching can be performed over a wide band with a realizable layout.

実施の形態２．
図４は、この発明の実施の形態２に係る高出力増幅器を示す回路図である。図４において、１は入力端子、２は出力端子、３は増幅素子、４は入力整合回路、５は入力ワイヤ、６は出力ワイヤ、７は１段目のインピーダンス変成回路、８は２段目のインピーダンス変成回路、９は半導体基板、１０は入力基板、１１は出力基板、１２はスタブである。 Embodiment 2. FIG.
FIG. 4 is a circuit diagram showing a high-power amplifier according to Embodiment 2 of the present invention. In FIG. 4, 1 is an input terminal, 2 is an output terminal, 3 is an amplifying element, 4 is an input matching circuit, 5 is an input wire, 6 is an output wire, 7 is an impedance transformation circuit in the first stage, and 8 is a second stage. 9 is a semiconductor substrate, 10 is an input substrate, 11 is an output substrate, and 12 is a stub.

図４に示す本実施の形態の高出力増幅器は、上述した図３の実施の形態１の高出力増幅器と比較して、１段目のインピーダンス変成回路７の半導体基板９側の端部が、半導体基板９側に向かって延長されて設けられている。本実施の形態においては、この延長部分が、スタブ１２として用いられている。   The high-power amplifier according to the present embodiment shown in FIG. 4 has an end on the semiconductor substrate 9 side of the first-stage impedance transformation circuit 7 as compared with the high-power amplifier according to the first embodiment shown in FIG. It is provided extending toward the semiconductor substrate 9 side. In the present embodiment, this extended portion is used as the stub 12.

図４に示す本実施の形態の高出力増幅器は、図３の実施の形態１の高出力増幅器と比較して、出力ワイヤ６を単に長くするだけでなく、出力基板１１上の１段目インピーダンス変成回路７の端部ではなく中央部分または内側部分（すなわち、スタブ１２を通り越した１段目インピーダンス変成回路７部分）まで打ち込んでいる点が異なる。それにより、本実施の形態においては、出力ワイヤ６の下方の１段目のインピーダンス変成回路７の部分がスタブ１２として用いられている点が異なる。また、出力ワイヤ６の長さは、出力インピーダンスＺＦＥＴｏｕｔの容量性を打ち消す長さ程度もしくはそれよりも少し長い長さである。他の構成については、図３に示した実施の形態１と同様であるため、ここでは説明を省略する。   The high-power amplifier according to the present embodiment shown in FIG. 4 does not only make the output wire 6 longer than the high-power amplifier according to the first embodiment shown in FIG. The difference is that not the end portion of the transformation circuit 7 but the center portion or the inner portion (that is, the first-stage impedance transformation circuit 7 portion passing through the stub 12) is driven. Accordingly, in the present embodiment, the difference is that the portion of the first-stage impedance transformation circuit 7 below the output wire 6 is used as the stub 12. The length of the output wire 6 is about the length that cancels the capacitance of the output impedance ZFETout or slightly longer than that. Other configurations are the same as those of the first embodiment shown in FIG.

次に動作について説明する。本実施の形態においても、実施の形態１と同様に、入力端子１から入力された高周波信号は、入力整合回路４で整合された後、入力ワイヤ５を介して、増幅素子３へ入力される。増幅素子３で増幅された信号は、出力ワイヤ６を介して、スタブ１２、１段目のインピーダンス変成回路７、および、２段目のインピーダンス変成回路８により、出力端子２の特性インピーダンスへ整合される。これにより高周波信号を増幅することができる。なお、本実施の形態においては、スタブ１２、１段目のインピーダンス変成回路７および２段目のインピーダンス変成回路８は、出力整合回路を構成している。   Next, the operation will be described. Also in the present embodiment, as in the first embodiment, the high-frequency signal input from the input terminal 1 is input to the amplifying element 3 through the input wire 5 after being matched by the input matching circuit 4. . The signal amplified by the amplifying element 3 is matched to the characteristic impedance of the output terminal 2 by the stub 12, the first stage impedance transformation circuit 7, and the second stage impedance transformation circuit 8 via the output wire 6. The Thereby, a high frequency signal can be amplified. In the present embodiment, the stub 12, the first stage impedance transformation circuit 7 and the second stage impedance transformation circuit 8 constitute an output matching circuit.

本実施の形態における出力整合の様子を図２（ｃ）に示す。この場合は、出力ワイヤ６の長さは出力インピーダンスＺＦＥＴｏｕｔの容量性を打ち消す長さよりも少し長い長さである。容量性のある増幅素子３の出力インピーダンスＺＦＥＴｏｕｔは、出力ワイヤ６によって、実軸より少し誘導性のインピーダンスＺｏｕｔ１へ変換される。そこで、スタブ１２により、実軸に近づくようにインピーダンスが移動した後、インピーダンスＺ１、位相φ１の１段目インピーダンス変成回路７によって、中間インピーダンスＺｏｕｔ２に変換される。   The state of output matching in this embodiment is shown in FIG. In this case, the length of the output wire 6 is slightly longer than the length that cancels the capacitive property of the output impedance ZFETout. The output impedance ZFETout of the capacitive amplifying element 3 is converted by the output wire 6 into an impedance Zout1 that is slightly inductive from the real axis. Therefore, the impedance is moved by the stub 12 so as to approach the real axis, and then converted to the intermediate impedance Zout2 by the first-stage impedance transformation circuit 7 having the impedance Z1 and the phase φ1.

出力ワイヤ６の後にスタブ１２があるため、出力ワイヤ６によって変換されるインピーダンスが実軸より容量性がある場合には、スタブ１２により、より低インピーダンスに変換されてしまい、狭帯域になってしまう。一方、出力ワイヤ６によって変換されるインピーダンスが実軸より誘導性側にある場合には、スタブ１２により、インピーダンスは高い側へ移動し、広帯域な特性が得られる。したがって、出力ワイヤ６の長さは、出力インピーダンスＺＦＥＴｏｕｔの容量性を打ち消す長さ程度もしくはそれよりも少し長い長さである必要がある。   Since there is a stub 12 after the output wire 6, when the impedance converted by the output wire 6 is more capacitive than the real axis, the stub 12 converts the impedance to a lower impedance, resulting in a narrow band. . On the other hand, when the impedance converted by the output wire 6 is on the inductive side with respect to the real axis, the impedance is moved to the higher side by the stub 12, and a wide band characteristic is obtained. Therefore, the length of the output wire 6 needs to be about the length that cancels the capacitance of the output impedance ZFETout or slightly longer than that.

図２（ｃ）より、中間インピーダンスＺｏｕｔ２は、１段目のインピーダンス変成回路７のインピーダンスＺ１が同じでも、従来の図２（ａ）の場合や、図３の実施の形態１の高出力増幅器の図２（ｂ）の場合と比較して、低いインピーダンスとなるため、広帯域な特性が得られる理想的な中間インピーダンスにより近づくことができ、結果として広帯域な特性を得ることができる。   As shown in FIG. 2C, the intermediate impedance Zout2 is the same as that in the conventional case of FIG. 2A or the high-output amplifier of the first embodiment shown in FIG. 3 even if the impedance Z1 of the first-stage impedance transformation circuit 7 is the same. Since the impedance is lower than that in the case of FIG. 2B, it is possible to approach an ideal intermediate impedance capable of obtaining a wide band characteristic, and as a result, a wide band characteristic can be obtained.

さらに、図２（ｂ）と比較して、図２（ｃ）の場合には、出力ワイヤ６を長くすることだけでなく、スタブ１２も整合に用いているため、より長い電気長が得られる。そのため、１段目インピーダンス変成回路の位相Φ１は、図２（ｂ）の場合よりもさらに小さくてよい。すなわち、１段目インピーダンス変成回路の線路長をさらに短くすることができ、図３のこの発明の高出力増幅器と比較してもさらに小型化が可能となる。   Furthermore, in comparison with FIG. 2B, in the case of FIG. 2C, not only the output wire 6 is lengthened but also the stub 12 is used for alignment, so that a longer electrical length can be obtained. . Therefore, the phase Φ1 of the first stage impedance transformation circuit may be smaller than that in the case of FIG. That is, the line length of the first stage impedance transformation circuit can be further shortened, and further miniaturization can be achieved as compared with the high output amplifier of the present invention shown in FIG.

また、出力ワイヤ６の下にも出力基板１１が存在することから、増幅素子３の搭載された半導体基板９と出力基板１１との間の隙間が最小限となるように近接して配置することにより、それらの基板の相対位置がずれることもなく、位置決め精度がよく、結果として、出力ワイヤ６のばらつきを抑えることができ、ばらつきに強く、特性の安定した高出力増幅器を得ることができる。   Since the output substrate 11 is also present under the output wire 6, the output substrate 11 is disposed close to the output substrate 11 so that the gap between the semiconductor substrate 9 on which the amplification element 3 is mounted and the output substrate 11 is minimized. As a result, the relative positions of the substrates do not shift, the positioning accuracy is good, and as a result, variations in the output wires 6 can be suppressed, and a high-output amplifier that is resistant to variations and has stable characteristics can be obtained.

なお、図４においては、出力整合回路は、１段目のインピーダンス変成回路７および２段目のインピーダンス変成回路８で構成される２段のインピーダンス変成回路の場合について示したが、その場合に限らず、インピーダンス変成回路の段数は１段でも、あるいは、３段以上であってもよく、それらの場合においても同様の効果が得られる。また、１段目のインピーダンス変成回路７および２段目のインピーダンス変成回路８が、セラミック基板上の線路で構成される場合について示したが、インダクタ、キャパシタといった集中定数回路素子を用いて構成しても同様の効果が得られる。   FIG. 4 shows the case where the output matching circuit is a two-stage impedance transformation circuit including the first-stage impedance transformation circuit 7 and the second-stage impedance transformation circuit 8, but this is not the only case. However, the number of stages of the impedance transformation circuit may be one, or three or more. In these cases, the same effect can be obtained. In addition, although the case where the first-stage impedance transformation circuit 7 and the second-stage impedance transformation circuit 8 are configured by lines on a ceramic substrate has been shown, it is configured by using lumped constant circuit elements such as inductors and capacitors. The same effect can be obtained.

以上のように、本実施の形態においては、上述の実施の形態１と同様の効果が得られるとともに、さらに、増幅素子３と出力整合回路とを接続する出力ワイヤ６が出力整合回路のパターンの内側まで打ち込まれ、ワイヤ長が増幅素子３の出力容量を打ち消すインダクタ成分が得られる長さ程度もしくはそれ以上の長さとしたので、１段目インピーダンス変成回路７の線路長をさらに短くすることができ、図３の実施の形態１の高出力増幅器と比較してもさらに小型化が可能となるという効果が得られる。   As described above, in the present embodiment, the same effect as in the first embodiment described above can be obtained, and the output wire 6 that connects the amplifying element 3 and the output matching circuit has the pattern of the output matching circuit. The length of the wire of the first stage impedance transformation circuit 7 can be further shortened because the wire length is about the length that allows the inductor component to cancel out the output capacitance of the amplifying element 3 or longer than that. Even when compared with the high-power amplifier of the first embodiment shown in FIG.

実施の形態３．
図５は、この発明の実施の形態３に係る高出力増幅器を示す回路図である。図５において、１は入力端子、２は出力端子、３は増幅素子、４は入力整合回路、５は入力ワイヤ、６は出力ワイヤ、７は１段目のインピーダンス変成回路、８は２段目のインピーダンス変成回路、９は半導体基板、１０は入力基板、１１は出力基板、１４は島パターンスタブ、１５は島パターン接続ワイヤである。 Embodiment 3 FIG.
FIG. 5 is a circuit diagram showing a high-output amplifier according to Embodiment 3 of the present invention. In FIG. 5, 1 is an input terminal, 2 is an output terminal, 3 is an amplifying element, 4 is an input matching circuit, 5 is an input wire, 6 is an output wire, 7 is an impedance transformation circuit in the first stage, and 8 is a second stage. 9 is a semiconductor substrate, 10 is an input substrate, 11 is an output substrate, 14 is an island pattern stub, and 15 is an island pattern connection wire.

図５の本実施の形態に係る高出力増幅器は、上述した図４の実施の形態２に係る高出力増幅器と比較して、スタブ１２の代わりに、スタブ１２をいくつかのブロックに分割して形成されたような島パターンスタブ１４と、それらの島パターンスタブ１４間および島パターンスタブ１４と１段目のインピーダンス変成回路７間を接続する島パターン接続ワイヤ１５とを用いている点のみが異なる。なお、他の構成については、実施の形態１および実施の形態２と同じであるため、ここでは説明を省略する。   Compared with the high-power amplifier according to the second embodiment of FIG. 4 described above, the high-power amplifier according to the present embodiment in FIG. 5 divides the stub 12 into several blocks instead of the stub 12. The only difference is that the island pattern stubs 14 as formed and the island pattern connection wires 15 that connect the island pattern stubs 14 and between the island pattern stubs 14 and the first-stage impedance transformation circuit 7 are used. . Other configurations are the same as those in the first and second embodiments, and thus the description thereof is omitted here.

次に、動作について説明する。入力端子１から入力された高周波信号は、入力整合回路４で整合された後、入力ワイヤ５を介して、増幅素子３へ入力される。増幅素子３で増幅された信号は、出力ワイヤ６を介して、島パターンスタブ１４、１段目のインピーダンス変成回路７、および、２段目のインピーダンス変成回路８により、出力端子２の特性インピーダンスへ整合される。これにより高周波信号を増幅することができる。なお、本実施の形態においては、島パターンスタブ１４、１段目のインピーダンス変成回路７および２段目のインピーダンス変成回路８は、出力整合回路を構成している。   Next, the operation will be described. The high frequency signal input from the input terminal 1 is matched by the input matching circuit 4 and then input to the amplifying element 3 through the input wire 5. The signal amplified by the amplifying element 3 is converted to the characteristic impedance of the output terminal 2 by the island pattern stub 14, the first stage impedance transformation circuit 7, and the second stage impedance transformation circuit 8 via the output wire 6. Be aligned. Thereby, a high frequency signal can be amplified. In the present embodiment, the island pattern stub 14, the first stage impedance transformation circuit 7 and the second stage impedance transformation circuit 8 constitute an output matching circuit.

図５の本実施の形態に係る高出力増幅器は、図４の実施の形態２に係る高出力増幅器と比較して、上述したように、スタブ１２の代わりに、出力ワイヤ６の下方の出力整合回路を形成するパターンの線路の部分を島パターンとした点が異なる。電気的には、スタブ１２と、島パターンスタブ１４と島パターン接続ワイヤ１５とで構成される回路とは、同等であるため、本実施の形態の構成においても、図４の実施の形態２に係る高出力増幅器と同様の効果が得られる。   The high-power amplifier according to the present embodiment in FIG. 5 is compared with the high-power amplifier according to the second embodiment in FIG. 4, as described above, instead of the stub 12, the output matching below the output wire 6 is performed. The difference is that the line portion of the pattern forming the circuit is an island pattern. Electrically, the circuit configured by the stub 12, the island pattern stub 14, and the island pattern connection wire 15 is equivalent, and therefore the configuration of the present embodiment is the same as that of the second embodiment of FIG. 4. The same effect as that of the high power amplifier can be obtained.

さらに、本実施の形態においては、島パターン接続ワイヤ１５を接続したりしなかったりすることで、島パターンスタブ１４を調整することができるため、より細やかな調整が可能となり、結果として、より高い性能を得ることが可能となる。さらに、特性がばらついた際に、島パターン接続ワイヤ１５を接続したりしなかったりすることで、特性ばらつきを抑えることができる。   Furthermore, in the present embodiment, the island pattern stub 14 can be adjusted by connecting or not connecting the island pattern connection wires 15, so that finer adjustment is possible, resulting in higher Performance can be obtained. Furthermore, when the characteristics vary, the island pattern connection wires 15 may or may not be connected, thereby suppressing characteristic variations.

なお、図５においては、出力整合回路は１段目のインピーダンス変成回路７および２段目のインピーダンス変成回路８で構成される２段のインピーダンス変成回路の場合について示したが、この場合に限らず、インピーダンス変成回路の段数は１段でも、あるいは、３段以上であってもよく、それらの場合においても同様の効果が得られる。また、１段目のインピーダンス変成回路７および２段目のインピーダンス変成回路８が、セラミック基板上の線路で構成される場合について示したが、インダクタ、キャパシタといった集中定数回路素子を用いて構成しても同様の効果が得られる。   FIG. 5 shows the case where the output matching circuit is a two-stage impedance transformation circuit composed of the first-stage impedance transformation circuit 7 and the second-stage impedance transformation circuit 8. However, the present invention is not limited to this case. The number of stages of the impedance transformation circuit may be one or three or more. In these cases, the same effect can be obtained. In addition, although the case where the first-stage impedance transformation circuit 7 and the second-stage impedance transformation circuit 8 are configured by lines on a ceramic substrate has been shown, it is configured by using lumped constant circuit elements such as inductors and capacitors. The same effect can be obtained.

以上のように、本実施の形態においては、上述の実施の形態１および２と同様の効果が得られるとともに、さらに、出力ワイヤ６が設けられた下方の出力整合回路のパターンの線路の部分を島パターンスタブ１４とし、当該島パターンスタブ１４間を接続する島パターン接続ワイヤ１５を接続したりしなかったりすることで、島パターンスタブ１４を調整することができるため、より細やかな調整が可能となり、結果として、より高い性能を得ることが可能となる。また、特性がばらついた際にも、島パターン接続ワイヤ１５を接続したりしなかったりすることで、特性ばらつきを抑えることができるという効果が得られる。   As described above, in the present embodiment, the same effects as those of the first and second embodiments described above can be obtained, and the line portion of the pattern of the lower output matching circuit provided with the output wire 6 is further reduced. The island pattern stub 14 can be adjusted by adjusting the island pattern stub 14 by connecting or not connecting the island pattern stub 14 between the island pattern stubs 14, so that finer adjustment is possible. As a result, higher performance can be obtained. In addition, even when the characteristics vary, the island pattern connection wire 15 may or may not be connected, so that an effect of suppressing characteristic variations can be obtained.

実施の形態４．
図６に、この発明の実施の形態４に係る高出力増幅器の断面図を示す。図６は、図４（ａ）の高出力増幅器の入出力方向の断面図である。図６において、２は出力端子、５は入力ワイヤ、６は出力ワイヤ、７は１段目のインピーダンス変成回路、８は２段目のインピーダンス変成回路、９は半導体基板、１０は入力基板、１１は出力基板、１２はスタブ、１３はキャリアである。 Embodiment 4 FIG.
FIG. 6 shows a cross-sectional view of a high-power amplifier according to Embodiment 4 of the present invention. FIG. 6 is a cross-sectional view in the input / output direction of the high-power amplifier of FIG. In FIG. 6, 2 is an output terminal, 5 is an input wire, 6 is an output wire, 7 is a first stage impedance transformation circuit, 8 is a second stage impedance transformation circuit, 9 is a semiconductor substrate, 10 is an input substrate, 11 Is an output substrate, 12 is a stub, and 13 is a carrier.

図６において、図４と異なる点は、キャリア１３を設けている点と、半導体基板９の表面の高さを出力基板１１の表面の高さよりも高くしている点である。キャリア１３上には、図６に示されるように、半導体基板９と、入力基板１０と、出力基板１１とが設けられている。また、キャリア１３は、半導体基板９の表面の高さを出力基板１１の表面の高さよりも高くするために、半導体基板９が設けられる部分が凸部となっており、他の部分より表面の高さが高くなるように構成されている。他の構成については、実施の形態１ないし３と同じであるため、ここでは説明を省略する。   6 differs from FIG. 4 in that the carrier 13 is provided and that the height of the surface of the semiconductor substrate 9 is made higher than the height of the surface of the output substrate 11. As shown in FIG. 6, a semiconductor substrate 9, an input substrate 10, and an output substrate 11 are provided on the carrier 13. Further, in order to make the height of the surface of the semiconductor substrate 9 higher than the height of the surface of the output substrate 11, the carrier 13 has a convex portion at the surface where the semiconductor substrate 9 is provided, and the surface of the carrier 13 is higher than other portions. It is comprised so that height may become high. Since other configurations are the same as those in the first to third embodiments, the description thereof is omitted here.

図４および図６に示されるように、出力ワイヤ６は、半導体基板９側から出力基板１１側へワイヤリングしているため、出力ワイヤ６は長い。そのため、ワイヤリングの際に、半導体基板９の出力側の角に、出力ワイヤ６が接触してショートする、もしくは、出力ワイヤ６がたわむことで出力基板１１上のパターンに接触してしまうなどの可能性があり、それらの問題を回避する必要がある。   As shown in FIGS. 4 and 6, the output wire 6 is long from the semiconductor substrate 9 side to the output substrate 11 side, and therefore the output wire 6 is long. Therefore, at the time of wiring, the output wire 6 may come into contact with the corner on the output side of the semiconductor substrate 9 to cause a short circuit, or the output wire 6 may be bent to contact the pattern on the output substrate 11. There is a need to avoid these problems.

通常、ワイヤの形状は、１回目にワイヤを接続した点付近で最も高くなり、その後２回目にワイヤを接続する点に向けて高さが徐々に低くなっていく形状となる。そのため、半導体基板９の表面の高さを出力基板１１の表面の高さよりも高くし、かつ、出力ワイヤ６は半導体基板９側で１回目の接続を行い、出力基板１１で２回目の接続を行うようにして、半導体基板９側から出力基板１１へワイヤリングすることで、矢印Ａで示すように、出力ワイヤ６と半導体基板９との間の距離を大きくするとともに、矢印Ｂで示すように、出力ワイヤ６と出力基板１１上のパターンとの間の距離を大きくすることができ、出力ワイヤ６が半導体基板９の出力側の角や出力基板１１上のパターンに接触する不具合を回避することができる。これにより、信頼性を高めることができる。   Usually, the shape of the wire becomes the highest near the point where the wire is connected for the first time, and then the height gradually decreases toward the point where the wire is connected for the second time. Therefore, the height of the surface of the semiconductor substrate 9 is made higher than the height of the surface of the output substrate 11, and the output wire 6 is connected for the first time on the semiconductor substrate 9 side, and the output substrate 11 is connected for the second time. As shown, by wiring from the semiconductor substrate 9 side to the output substrate 11, the distance between the output wire 6 and the semiconductor substrate 9 is increased as indicated by the arrow A, and as indicated by the arrow B, The distance between the output wire 6 and the pattern on the output substrate 11 can be increased, and the problem that the output wire 6 contacts the corner on the output side of the semiconductor substrate 9 or the pattern on the output substrate 11 can be avoided. it can. Thereby, reliability can be improved.

なお、本実施の形態の構成は、図４の実施の形態２の構成に適用させた例を示して説明したが、その場合に限らず、図３の実施の形態１や図５の実施の形態３の構成に適用させてもよく、それらの場合においても、同様の効果を得ることができる。   Note that the configuration of the present embodiment has been described with reference to the example applied to the configuration of the second embodiment in FIG. 4. However, the present embodiment is not limited to this, and the first embodiment in FIG. 3 and the implementation in FIG. You may make it apply to the structure of form 3, and the same effect can be acquired also in those cases.

以上のように、本実施の形態においては、上述の実施の形態１ないし３と同様の効果が得られるとともに、さらに、半導体基板９の表面の高さを出力基板１１の表面の高さよりも高くするようにしたので、出力ワイヤ６が半導体基板９の出力側の角や出力基板１１上のパターンに接触する不具合を回避することができ、これにより、信頼性をより高めることができるという効果が得られる。   As described above, in the present embodiment, the same effects as in the first to third embodiments described above can be obtained, and the height of the surface of the semiconductor substrate 9 is made higher than the height of the surface of the output substrate 11. As a result, it is possible to avoid the problem that the output wire 6 contacts the corner on the output side of the semiconductor substrate 9 or the pattern on the output substrate 11, thereby improving the reliability. can get.

１ 入力端子、２ 出力端子、３ 増幅素子、４ 入力整合回路、５ 入力ワイヤ、６ 出力ワイヤ、７ １段目のインピーダンス変成回路、８ ２段目のインピーダンス変成回路、９ 半導体基板、１０ 入力基板、１１ 出力基板、１２ スタブ、１３ キャリア、１４ 島パターンスタブ、１５ 島パターン接続ワイヤ。   1 input terminal, 2 output terminal, 3 amplifying element, 4 input matching circuit, 5 input wire, 6 output wire, 7 first stage impedance transformation circuit, 8 second stage impedance transformation circuit, 9 semiconductor substrate, 10 input substrate , 11 Output board, 12 stub, 13 carrier, 14 island pattern stub, 15 island pattern connection wire.

Claims (4)

入力端子に入力される高周波信号を整合する入力整合回路と、
前記入力整合回路で整合された前記高周波信号を増幅させる増幅素子と、
出力基板上に設けられ、前記増幅素子で増幅された前記高調波信号の出力インピーダンスを、出力端子の特性インピーダンスに整合する出力整合回路と、
前記増幅素子と前記出力整合回路とを接続する出力ワイヤと
を備え、
前記出力ワイヤは、前記出力整合回路のパターンの中央部分まで打ち込まれ、
前記出力ワイヤのワイヤ長を、前記増幅素子の出力容量を打ち消すインダクタ成分が得られる長さもしくはそれ以上の長さに略々設定したことを特徴とする高出力増幅器。 An input matching circuit for matching a high-frequency signal input to the input terminal;
An amplifying element for amplifying the high-frequency signal matched by the input matching circuit;
An output matching circuit that is provided on an output substrate and matches an output impedance of the harmonic signal amplified by the amplification element to a characteristic impedance of an output terminal;
An output wire connecting the amplifying element and the output matching circuit,
The output wire is driven to the center of the pattern of the output matching circuit;
A high-power amplifier characterized in that the wire length of the output wire is set to a length at which an inductor component that cancels the output capacitance of the amplifying element is obtained or longer. 前記増幅素子は半導体基板に搭載され、
前記半導体基板と前記出力整合回路が設けられた前記出力基板とは近接して配置されていることを特徴とする請求項１に記載の高出力増幅器。 The amplifying element is mounted on a semiconductor substrate;
2. The high-power amplifier according to claim 1 , wherein the semiconductor substrate and the output substrate provided with the output matching circuit are arranged close to each other. 前記出力ワイヤが設けられた下方の前記出力整合回路のパターンの線路の部分を島パターンとしたことを特徴とする請求項２に記載の高出力増幅器。 3. The high power amplifier according to claim 2 , wherein a line portion of the pattern of the output matching circuit below the output wire is an island pattern. 前記増幅素子を搭載した前記半導体基板の表面の高さを、前記出力基板表面よりも高くし、前記出力ワイヤを前記半導体基板側から前記出力基板の順序でワイヤリングしたことを特徴とする請求項１ないし３のいずれか１項に記載の高出力増幅器。 2. The height of the surface of the semiconductor substrate on which the amplification element is mounted is made higher than the surface of the output substrate, and the output wires are wired in the order of the output substrate from the semiconductor substrate side. 4. The high-output amplifier according to any one of items 3 to 3 .
JP2009217069A 2009-09-18 2009-09-18 High power amplifier Active JP5424790B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009217069A JP5424790B2 (en) 2009-09-18 2009-09-18 High power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009217069A JP5424790B2 (en) 2009-09-18 2009-09-18 High power amplifier

Publications (2)

Publication Number Publication Date
JP2011066782A JP2011066782A (en) 2011-03-31
JP5424790B2 true JP5424790B2 (en) 2014-02-26

Family

ID=43952516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009217069A Active JP5424790B2 (en) 2009-09-18 2009-09-18 High power amplifier

Country Status (1)

Country Link
JP (1) JP5424790B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5603893B2 (en) * 2012-03-08 2014-10-08 株式会社東芝 High frequency semiconductor amplifier
JP5619055B2 (en) * 2012-03-08 2014-11-05 株式会社東芝 High frequency semiconductor amplifier
US9035702B2 (en) 2012-03-08 2015-05-19 Kabushiki Kaisha Toshiba Microwave semiconductor amplifier
JP5468095B2 (en) * 2012-03-08 2014-04-09 株式会社東芝 High frequency semiconductor amplifier
JP2015149626A (en) * 2014-02-06 2015-08-20 株式会社東芝 High frequency semiconductor amplifier
JP6189880B2 (en) * 2015-01-27 2017-08-30 株式会社東芝 High frequency semiconductor amplifier
JP6109868B2 (en) * 2015-03-06 2017-04-05 株式会社東芝 High frequency amplifier
KR102260836B1 (en) * 2016-11-16 2021-06-08 한국전자통신연구원 Matching method of power amplifier using a plurality of impedance transforming circuits having different electrical length

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2892452B2 (en) * 1990-07-16 1999-05-17 富士通株式会社 Amplifier circuit
US5329249A (en) * 1993-10-13 1994-07-12 Pacific Monolithics, Inc. High efficiency RF power amplifier
JPH10256850A (en) * 1997-03-10 1998-09-25 Fujitsu Ltd Semiconductor device and high frequency power amplifier
JP2001111364A (en) * 1999-10-12 2001-04-20 Nec Corp Microwave amplifier
JP2003243602A (en) * 2002-02-20 2003-08-29 Hitachi Ltd Semiconductor device
US7138872B2 (en) * 2002-03-21 2006-11-21 Koninklijke Philips Electronics N.V. Power amplifier device
JP4896431B2 (en) * 2005-05-30 2012-03-14 ローム株式会社 Protection circuit, semiconductor device using the same, and light emitting device

Also Published As

Publication number Publication date
JP2011066782A (en) 2011-03-31

Similar Documents

Publication Publication Date Title
JP5424790B2 (en) High power amplifier
JP4976552B2 (en) Broadband amplifier
US7288995B2 (en) Power amplifier of a transmitter
JP2011172072A (en) Transmission line, impedance transformer, integrated circuit mounting device, and communication device module
US9935581B2 (en) High-frequency semiconductor amplifier
US7088186B2 (en) High-frequency power amplifier module
US9929693B2 (en) High-frequency semiconductor amplifier
JP7024838B2 (en) Doherty amplifier
JP6773256B1 (en) Doherty amplifier
JP6366887B2 (en) High frequency power amplifier
JPWO2005093948A1 (en) amplifier
JP2014138305A (en) High frequency power amplifier
JP5913442B2 (en) Doherty amplifier
JP6189880B2 (en) High frequency semiconductor amplifier
JP6532618B2 (en) High frequency circuit and high frequency power amplifier
JP7031751B2 (en) Doherty amplifier
US11621674B2 (en) High-efficiency amplifier
JP2004080826A (en) Microwave amplifier
JP2012099609A (en) High-frequency semiconductor device
JP2008228347A (en) High-frequency power amplifier module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131126

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5424790

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250