JPH10256850A - Semiconductor device and high frequency power amplifier - Google Patents

Semiconductor device and high frequency power amplifier

Info

Publication number
JPH10256850A
JPH10256850A JP9054994A JP5499497A JPH10256850A JP H10256850 A JPH10256850 A JP H10256850A JP 9054994 A JP9054994 A JP 9054994A JP 5499497 A JP5499497 A JP 5499497A JP H10256850 A JPH10256850 A JP H10256850A
Authority
JP
Japan
Prior art keywords
output
matching circuit
output matching
frequency transistor
mim capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9054994A
Other languages
Japanese (ja)
Inventor
Toshiyuki Koimori
俊行 鯉森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9054994A priority Critical patent/JPH10256850A/en
Publication of JPH10256850A publication Critical patent/JPH10256850A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor

Abstract

PROBLEM TO BE SOLVED: To reduce power consumption in an output matching circuit used for the semiconductor device and the high frequency power amplifier. SOLUTION: An output terminal of a high frequency transistor(TR) 5 and one terminal of an MIM capacitor 9 are connected by a bonding wire 8 on a semiconductor substrate 1 where the high frequency TR 5 and the MIM capacitor 9 are integrated, and an output of the high frequency TR 5 is extracted externally via a 1st output matching circuit 3 consisting of a capacitive component of the MIM capacitor and an inductive component of the bonding wire 8.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置及び高周
波電力増幅器に関する。高周波電力増幅器は入力信号を
高周波トランジスタで増幅して外部へ送信する機能を有
しており携帯電話等の移動体通信機器に組み込まれて広
く用いられているが、近年におけるこの種の機器の普及
に伴ってその高性能・低コスト化が強く要求されてい
る。一般に、高周波トランジスタの出力インピーダンス
は数Ω程度であるのに対して高周波トランジスタの出力
を送信する伝送線の内部インピーダンスは50Ω程度と
大きな差がある。そこで、通常は高周波トランジスタの
出力インピーダンスを出力整合回路で変換して出力を外
部に取り出すようにしている。従って、高周波電力増幅
器は出力整合回路を含めたトータルな構成で性能の向
上、低コスト化等を図る必要がある。
The present invention relates to a semiconductor device and a high-frequency power amplifier. The high-frequency power amplifier has a function of amplifying an input signal with a high-frequency transistor and transmitting the signal to the outside. The high-frequency power amplifier is widely used by being incorporated in mobile communication devices such as mobile phones. Accordingly, high performance and low cost are strongly demanded. Generally, the output impedance of a high-frequency transistor is about several Ω, whereas the internal impedance of a transmission line for transmitting the output of the high-frequency transistor is about 50 Ω, which is a large difference. Therefore, usually, the output impedance of the high-frequency transistor is converted by an output matching circuit to take out the output to the outside. Therefore, it is necessary to improve the performance and reduce the cost of the high-frequency power amplifier with a total configuration including the output matching circuit.

【0002】[0002]

【従来の技術】図2は従来の高周波電力増幅器の構成を
示した図であり、高周波トランジスタと出力整合回路は
それぞれ半導体基板と誘電体基板上に形成されている。
半導体基板21として通常は半絶縁性GaAs基板が用いら
れ、この上に高周波トランジスタ24としてGaAsFET が集
積化プロセスによって形成される。半導体基板21上には
高周波トランジスタ24の他に、入力信号を増幅して高周
波トランジスタ24のゲートに印加する駆動用増幅器25、
高周波トランジスタ24のゲートバイアス用の抵抗26、入
力信号を受信するための入力端子32、高周波トランジス
タ24のゲートに抵抗26を介して電圧を印加するためのゲ
ートバイアス端子33、高周波トランジスタ24のドレイン
から出力を取り出すためのドレイン出力端子34等が形成
される。集積化プロセスが完了した後半導体基板21はチ
ップに分割され表面保護のためパッケージに収められ
る。
2. Description of the Related Art FIG. 2 is a diagram showing a configuration of a conventional high-frequency power amplifier. A high-frequency transistor and an output matching circuit are formed on a semiconductor substrate and a dielectric substrate, respectively.
Usually, a semi-insulating GaAs substrate is used as the semiconductor substrate 21, on which a GaAs FET is formed as the high-frequency transistor 24 by an integration process. On the semiconductor substrate 21, in addition to the high-frequency transistor 24, a driving amplifier 25 for amplifying an input signal and applying it to the gate of the high-frequency transistor 24,
A resistor 26 for gate bias of the high-frequency transistor 24, an input terminal 32 for receiving an input signal, a gate bias terminal 33 for applying a voltage to the gate of the high-frequency transistor 24 through the resistor 26, and a drain of the high-frequency transistor 24 A drain output terminal 34 for taking out output is formed. After the integration process is completed, the semiconductor substrate 21 is divided into chips and stored in a package for surface protection.

【0003】誘電体基板22はアルミナやガラスエポキシ
樹脂等から成っており、この上に図中点線で示した領域
にマイクロストリップラインと容量素子で構成された出
力整合回路23が形成される。図2において、マイクロス
トリップライン29、30、31は誘電体基板22上で導電性ペ
ーストを用いた厚膜プロセスによってパターン加工さ
れ、また、この上に容量素子としてディスクリートなチ
ップコンデンサ27、28が配置される。チップコンデンサ
27、28はそれぞれマイクロストリップライン29を挟んで
出力整合回路23の入力側と出力側に配置される。誘電体
基板22上には、高周波トランジスタ24の出力を受ける入
力端子35、高周波トランジスタ24のドレインに電圧を印
加するためのドレインバイアス端子36、外部に出力を取
り出すための出力端子37等が形成される。また、DC成
分カット用のコンデンサ等の部品が配置されるがこれら
は省略してある。
The dielectric substrate 22 is made of alumina, glass epoxy resin or the like, and an output matching circuit 23 composed of a microstrip line and a capacitance element is formed on the dielectric substrate 22 in a region shown by a dotted line in FIG. In FIG. 2, microstrip lines 29, 30, and 31 are patterned on a dielectric substrate 22 by a thick film process using a conductive paste, and discrete chip capacitors 27 and 28 are disposed thereon as capacitive elements. Is done. Chip capacitors
27 and 28 are arranged on the input side and output side of the output matching circuit 23 with the microstrip line 29 interposed therebetween. On the dielectric substrate 22, an input terminal 35 for receiving the output of the high-frequency transistor 24, a drain bias terminal 36 for applying a voltage to the drain of the high-frequency transistor 24, an output terminal 37 for extracting the output to the outside, and the like are formed. You. Components such as DC component cutting capacitors are arranged, but they are omitted.

【0004】上述の半導体基板21と誘電体基板22は図示
しないプリント基板上に配置され、半導体基板21のドレ
イン出力端子34と誘電体基板22の入力端子35との間をボ
ンディングワイヤ38によって接続する。ボンディングワ
イヤ38の有するインダクタンスは出力整合回路23の構成
要素の一つとして機能する。
The above-mentioned semiconductor substrate 21 and dielectric substrate 22 are arranged on a printed circuit board (not shown), and a drain output terminal 34 of the semiconductor substrate 21 and an input terminal 35 of the dielectric substrate 22 are connected by bonding wires 38. . The inductance of the bonding wire 38 functions as one of the components of the output matching circuit 23.

【0005】図3は従来の電力増幅器の別の構成を示す
図である。前述の図2に示した例では半導体基板に高周
波トランジスタ、誘電体基板に出力整合回路を形成して
いるのに対し、図3に示した例では高周波トランジスタ
43と出力整合回路42を含めた全ての要素が半導体基板41
上に集積化されている。この場合、マイクロストリップ
ラインや容量素子も半導体集積化プロセスによって形成
されることになる。即ち、マイクロストリップライン4
8、49、50は電子ビーム蒸着法やCVD法等の薄膜プロ
セスによって形成され、また、容量素子についても薄膜
プロセスによって金属膜と絶縁膜を積層して形成される
MIMキャパシタ46、47が用いられる。さらに、出力整
合回路42のインダクタンス成分は薄膜プロセスで形成さ
れるスパイラルインダクタ54、あるいはこれと等価なマ
イクロストリップラインによって得られる。
FIG. 3 is a diagram showing another configuration of a conventional power amplifier. While the high-frequency transistor is formed on the semiconductor substrate and the output matching circuit is formed on the dielectric substrate in the example shown in FIG. 2, the high-frequency transistor is formed in the example shown in FIG.
All the elements including the 43 and the output matching circuit 42
Integrated on top. In this case, the microstrip line and the capacitance element are also formed by the semiconductor integration process. That is, the microstrip line 4
8, 49, and 50 are formed by a thin-film process such as an electron beam evaporation method or a CVD method, and MIM capacitors 46 and 47, which are formed by laminating a metal film and an insulating film by a thin-film process, are also used for a capacitance element. . Further, the inductance component of the output matching circuit 42 is obtained by a spiral inductor 54 formed by a thin film process or a microstrip line equivalent thereto.

【0006】上記半導体基板41は集積化プロセス完了
後、図2に示した半導体基板21と同様にチップに分割さ
れ内部保護のためパッケージに収められる。
After the completion of the integration process, the semiconductor substrate 41 is divided into chips similarly to the semiconductor substrate 21 shown in FIG. 2 and is housed in a package for internal protection.

【0007】[0007]

【発明が解決しようとする課題】以上のように、高周波
電力増幅器は高周波トランジスタの出力を出力整合回路
を介して外部に取り出すようにしているため、次に述べ
るように出力整合回路の特性が高周波電力増幅器の出力
や効率に対して大きな影響を与えることになる。
As described above, since the high-frequency power amplifier takes out the output of the high-frequency transistor to the outside through the output matching circuit, the characteristics of the output matching circuit are high as described below. This has a great effect on the output and efficiency of the power amplifier.

【0008】まず、チップコンデンサは高周波域におい
て大きな等価直列抵抗を有していることが知られてお
り、そのため、図2に示した出力整合回路23において高
周波トランジスタ24の出力はチップコンデンサ27、28で
大きな電力損失を生じることになる。
First, it is known that a chip capacitor has a large equivalent series resistance in a high frequency range. Therefore, the output of the high frequency transistor 24 in the output matching circuit 23 shown in FIG. Causes a large power loss.

【0009】これに対してMIMキャパシタはチップコ
ンデンサに比べて等価直列抵抗の値が1桁以上小さく、
従って図3に示した出力整合回路42におけるMIMキャ
パシタでの電力損失はチップコンデンサを用いた場合に
比べて小さくなる。しかし図3に示した構成ではマイク
ロストリップライン48、49、50が薄膜プロセスで形成さ
れるためその膜厚が1μm 程度の値に制限されることに
よる問題が生じる。
On the other hand, the value of the equivalent series resistance of the MIM capacitor is smaller than that of the chip capacitor by one digit or more.
Therefore, the power loss in the MIM capacitor in the output matching circuit 42 shown in FIG. 3 is smaller than that in the case where a chip capacitor is used. However, in the configuration shown in FIG. 3, since the microstrip lines 48, 49, and 50 are formed by a thin film process, there is a problem that the film thickness is limited to a value of about 1 μm.

【0010】一般に、導体膜の抵抗率は膜厚に依存して
変化し、膜厚がμm オーダー以下になると急激に大きく
なることが知られている。そのため、薄膜プロセスで形
成したマイクロストリップラインの抵抗は高くなり、そ
れに伴って電力損失も大きくなる。さらに、図3の構成
では出力整合回路42の入力側に設けられるインダクタン
ス成分として帯状導電膜によって形成したスパイラルイ
ンダクタ54、あるいはそれと等価なマイクロストリップ
ラインを用いているが、薄膜プロセスで形成されている
ためその膜厚が薄く、従って、この部分での電力損失も
大きくなるという問題がある。一方、図2に示した出力
整合回路においてマイクロストリップラインは厚膜プロ
セスで形成されているため、その厚みは数十μm 程度に
することができ電力損失は小さい。以上のように、図2
及び図3に示した従来の構成ではいずれも出力整合回路
での電力損失を充分に抑えることができないという問題
があった。
In general, it is known that the resistivity of a conductor film changes depending on the film thickness, and rapidly increases when the film thickness becomes smaller than the order of μm. Therefore, the resistance of the microstrip line formed by the thin film process increases, and the power loss increases accordingly. Further, in the configuration of FIG. 3, a spiral inductor 54 formed of a strip-shaped conductive film or a microstrip line equivalent thereto is used as an inductance component provided on the input side of the output matching circuit 42, but is formed by a thin film process. Therefore, there is a problem that the film thickness is small, and accordingly, the power loss in this portion also increases. On the other hand, in the output matching circuit shown in FIG. 2, since the microstrip line is formed by a thick film process, the thickness can be reduced to about several tens of μm, and the power loss is small. As described above, FIG.
Also, the conventional configuration shown in FIG. 3 has a problem that the power loss in the output matching circuit cannot be sufficiently suppressed.

【0011】そこで本発明は、出力整合回路での電力消
費を低減することを目的とする。
Accordingly, an object of the present invention is to reduce power consumption in an output matching circuit.

【0012】[0012]

【課題を解決するための手段】上記課題の解決は、高周
波トランジスタとMIMキャパシタが集積化された半導
体基板上で該高周波トランジスタの出力端子と該MIM
キャパシタの一端がボンディングワイヤによって接続さ
れ、該高周波トランジスタの出力は該MIMキャパシタ
の容量と該ボンディングワイヤのインダクタンスから成
る第1の出力整合回路を介して外部に取り出されること
を特徴とする半導体装置、あるいは、高周波トランジス
タとMIMキャパシタが集積化された半導体基板上で該
高周波トランジスタの出力端子と該MIMキャパシタの
一端がボンディングワイヤによって接続され、該高周波
トランジスタの出力を該MIMキャパシタの容量と該ボ
ンディングワイヤのインダクタンスから成る第1の出力
整合回路を介して外部に取り出すようにした半導体装置
と、マイクロストリップラインとチップコンデンサから
成る第2の出力整合回路が形成された誘電体基板とを有
し、該半導体装置の出力を該第2の出力整合回路を介し
て外部に取り出すようにしたことを特徴とする高周波電
力増幅器によって達成される。
To solve the above-mentioned problems, an output terminal of the high-frequency transistor and the MIM capacitor are provided on a semiconductor substrate on which the high-frequency transistor and the MIM capacitor are integrated.
A semiconductor device in which one end of a capacitor is connected by a bonding wire, and an output of the high-frequency transistor is taken out through a first output matching circuit including a capacity of the MIM capacitor and an inductance of the bonding wire; Alternatively, the output terminal of the high-frequency transistor and one end of the MIM capacitor are connected by a bonding wire on a semiconductor substrate on which the high-frequency transistor and the MIM capacitor are integrated, and the output of the high-frequency transistor is connected to the capacitance of the MIM capacitor and the bonding wire. And a dielectric substrate on which a second output matching circuit formed of a microstrip line and a chip capacitor is formed. Semiconductor device It is achieved by the high frequency power amplifier, characterized in that they were taken out to output to the outside via the output matching circuit of the second.

【0013】前項で述べたことから明らかなように、出
力整合回路における電力損失を抑えるためには、容量素
子として半導体基板上で薄膜プロセスによって形成した
MIMキャパシタを用い、かつマイクロストリップライ
ンとして誘電体基板上で厚膜プロセスによって形成した
ものを用いることが望ましい。このような構成は、例え
ば、図2に示した出力整合回路23におけるチップコンデ
ンサ27、28を半導体基板上に形成したMIMキャパシタ
で置き換えることができれば実現可能である。しかし、
出力整合回路を構成する2つの容量素子をマイクロスト
リップラインと切り離して半導体基板上に形成すること
は回路実装上困難である。
As is apparent from the above description, in order to suppress the power loss in the output matching circuit, an MIM capacitor formed by a thin film process on a semiconductor substrate is used as a capacitor, and a dielectric is used as a microstrip line. It is desirable to use one formed on a substrate by a thick film process. Such a configuration can be realized if, for example, the chip capacitors 27 and 28 in the output matching circuit 23 shown in FIG. 2 can be replaced by MIM capacitors formed on a semiconductor substrate. But,
It is difficult to mount two capacitive elements constituting an output matching circuit on a semiconductor substrate separately from a microstrip line in terms of circuit mounting.

【0014】一方、先に述べたように高周波トランジス
タの出力インピーダンスは伝送線の内部インピーダンス
より1桁以上大きな値になっているため出力整合回路の
入力側には出力側に比べて大きな電流が流れる。従っ
て、図2に示した出力整合回路23においてマイクロスト
リップライン29の両端に接続されているチップコンデン
サ27、28に流れる電流にも上記インピーダンスの違いに
依存して大きな差が生じ、その結果、入力側のチップコ
ンデンサ27での電力損失が出力側のチップコンデンサ28
での電力損失に比べて大きくなる。
On the other hand, as described above, since the output impedance of the high-frequency transistor is at least one digit larger than the internal impedance of the transmission line, a larger current flows on the input side of the output matching circuit than on the output side. . Therefore, in the output matching circuit 23 shown in FIG. 2, the current flowing through the chip capacitors 27 and 28 connected to both ends of the microstrip line 29 also has a large difference depending on the above-mentioned impedance difference. The power loss in the chip capacitor 27 on the output side
Power loss at

【0015】本発明は、以上の事実に基づいて出力整合
回路の入力側の容量素子のみをMIMキャパシタで構成
することにより実質的に電力損失を最小限に抑え得る出
力整合回路を実現したものである。本発明の半導体装置
において高周波トランジスタとともに半導体基板上に形
成されたMIMキャパシタは図2に示した出力整合回路
23の入力側に接続されたチップコンデンサ27に相当する
機能を有しており、このMIMキャパシタとボンディン
グワイヤからなる第1の出力整合回路を介して出力が取
り出される。従って、この半導体装置を第2の出力整合
回路と接続し、この第2の出力整合回路に電力損失の大
きなチップコンデンサを使用したとしても第1及び第2
の出力整合回路からなる出力整合回路全体としての電力
損失は図2に示した構成に比べて大幅に低減されること
になる。
The present invention realizes an output matching circuit capable of substantially minimizing power loss by configuring only the input-side capacitive element of the output matching circuit with an MIM capacitor based on the above facts. is there. In the semiconductor device of the present invention, the MIM capacitor formed on the semiconductor substrate together with the high-frequency transistor is the output matching circuit shown in FIG.
It has a function corresponding to a chip capacitor 27 connected to the input side of 23, and an output is taken out via a first output matching circuit composed of this MIM capacitor and a bonding wire. Therefore, even if this semiconductor device is connected to the second output matching circuit and a chip capacitor having a large power loss is used in the second output matching circuit, the first and second output matching circuits are used.
The power loss of the entire output matching circuit composed of the output matching circuit is greatly reduced as compared with the configuration shown in FIG.

【0016】また、半導体基板上でMIMキャパシタと
高周波トランジスタを接続するボンディングワイヤは薄
膜プロセスによって形成されるスパイラルインダクタあ
るいはマイクロストリップラインに比べて電力損失を小
さくすることができる。これは、ボンディングワイヤが
数十μm 程度の径を有しているため薄膜プロセスで形成
したスパイラルインダクタあるいはマイクロストリップ
ラインに比べて電力損失が小さいことを利用したもので
ある。
Further, the bonding wire connecting the MIM capacitor and the high-frequency transistor on the semiconductor substrate can reduce power loss as compared with a spiral inductor or a microstrip line formed by a thin film process. This is based on the fact that the power loss is smaller than that of a spiral inductor or a microstrip line formed by a thin film process because the bonding wire has a diameter of about several tens of μm.

【0017】上記半導体装置にマイクロストリップライ
ンとチップコンデンサから成る第二の出力整合回路が形
成された誘電体基板を接続し高周波電力増幅器として用
いることができ、この構成によればマイクロストリップ
ラインは厚膜プロセスで形成可能であり、また、前述の
ようにチップコンデンサに流れる電流が小さいため電力
損失は従来に比べて低減される。
A dielectric substrate on which a second output matching circuit composed of a microstrip line and a chip capacitor is formed can be connected to the semiconductor device and used as a high-frequency power amplifier. Since it can be formed by a film process, and the current flowing through the chip capacitor is small as described above, the power loss is reduced as compared with the related art.

【0018】[0018]

【発明の実施の形態】図1は本発明の実施例に係る高周
波電力増幅器の構成を示す図であり、半導体基板として
半絶縁性GaAs基板、高周波トランジスタとしてGaAsFET
を用いることができる。半導体基板1上には高周波トラ
ンジスタ5、MIMキャパシタ9の他に、入力信号を増
幅して高周波トランジスタ5のゲートに印加する駆動用
増幅器6、高周波トランジスタ5のゲートバイアス用の
抵抗7が周知の半導体集積化プロセスを用いて形成さ
れ、また、入力信号を受信するための入力端子14、高周
波トランジスタ5のゲートに抵抗7を介して電圧を印加
するためのゲートバイアス端子15、高周波トランジスタ
5のドレインから出力を取り出すためのドレイン出力端
子16等が配置される。高周波トランジスタ5のドレイン
とMIMキャパシタ9の一端はボンディングワイヤ8に
よって接続される。
FIG. 1 is a diagram showing the configuration of a high-frequency power amplifier according to an embodiment of the present invention. A semi-insulating GaAs substrate is used as a semiconductor substrate, and a GaAs FET is used as a high-frequency transistor.
Can be used. On the semiconductor substrate 1, in addition to the high-frequency transistor 5 and the MIM capacitor 9, a driving amplifier 6 for amplifying an input signal and applying it to the gate of the high-frequency transistor 5, and a gate bias resistor 7 of the high-frequency transistor 5 are well-known semiconductors. An input terminal 14 for receiving an input signal, a gate bias terminal 15 for applying a voltage to the gate of the high-frequency transistor 5 through the resistor 7, and a drain from the high-frequency transistor 5. A drain output terminal 16 for taking out an output is arranged. The drain of the high-frequency transistor 5 and one end of the MIM capacitor 9 are connected by a bonding wire 8.

【0019】集積化プロセスが完了した後半導体基板1
はチップに分割され表面保護のためパッケージに収めら
れる。以上のように、本発明ではMIMキャパシタ9と
ボンディングワイヤ8の有するインダクタンスから成る
第1の出力整合回路3が高周波トランジスタ5とともに
半導体基板1上に形成される。
After the integration process is completed, the semiconductor substrate 1
Is divided into chips and packaged for surface protection. As described above, in the present invention, the first output matching circuit 3 including the MIM capacitor 9 and the inductance of the bonding wire 8 is formed on the semiconductor substrate 1 together with the high-frequency transistor 5.

【0020】上記第1の出力整合回路3を介して外部に
取り出された高周波トランジスタ5の出力は誘電体基板
2上に形成された第2の出力整合回路4に入力される。
図1において誘電体基板2はアルミナやガラスエポキシ
樹脂等から成っており、この上に図中点線で示した第2
の出力整合回路4が形成される。第2の出力整合回路4
は図2に示した従来の出力整合回路23と同様な厚膜プロ
セスによって形成することができる。即ち、マイクロス
トリップライン11、12、13は導電性ペーストを用いた厚
膜プロセスによって誘電体基板2上でパターン加工さ
れ、この上にチップコンデンサ10が配置される。誘電体
基板2上には出力整合回路4の他に高周波トランジスタ
5のドレインに電圧を印加するためのドレインバイアス
端子18、外部に出力を取り出すための出力端子19等が形
成される。また、DC成分カット用のコンデンサ等の部
品が配置されるがこれらは省略してある。
The output of the high-frequency transistor 5 taken out through the first output matching circuit 3 is input to a second output matching circuit 4 formed on the dielectric substrate 2.
In FIG. 1, a dielectric substrate 2 is made of alumina, glass epoxy resin, or the like, and a second substrate indicated by a dotted line in FIG.
Output matching circuit 4 is formed. Second output matching circuit 4
Can be formed by a thick film process similar to that of the conventional output matching circuit 23 shown in FIG. That is, the microstrip lines 11, 12, and 13 are patterned on the dielectric substrate 2 by a thick film process using a conductive paste, and the chip capacitors 10 are disposed thereon. On the dielectric substrate 2, in addition to the output matching circuit 4, a drain bias terminal 18 for applying a voltage to the drain of the high-frequency transistor 5, an output terminal 19 for extracting an output to the outside, and the like are formed. Components such as DC component cutting capacitors are arranged, but they are omitted.

【0021】上述の半導体基板1と誘電体基板2はプリ
ント基板上に配置され、半導体基板1のドレイン出力端
子16と誘電体基板2の入力端子17との間をボンディング
ワイヤ等によって接続する。
The above-mentioned semiconductor substrate 1 and dielectric substrate 2 are arranged on a printed circuit board, and the drain output terminal 16 of the semiconductor substrate 1 and the input terminal 17 of the dielectric substrate 2 are connected by a bonding wire or the like.

【0022】図1と図2を比較して明らかなように、本
発明では出力整合回路を構成する2つの容量素子のう
ち、入力側の容量素子を半導体基板上でモノリシックに
形成したMIMキャパシタで置き換えた構成となってい
るため、出力側の容量素子をチップコンデンサによって
形成した場合にも出力整合回路での電力損失を図2の従
来構成に比べて小さくすることができる。また、出力整
合回路の構成要素であるマイクロストリップラインは誘
電体基板上に厚膜プロセスで形成されており、かつ高周
波トランジスタのドレインとMIMキャパシタがボンデ
ィングワイヤで接続されているため、これらの要素を半
導体基板上で薄膜プロセスによって形成した図3の構成
に比べて電力損失を小さくすることができる。さらに、
大きな面積を占めるマイクロストリップラインを半導体
基板から除くことによって必要となる半導体基板の面積
を小さくすることができ、図3の構成に比べてコストの
点でも有利である。
As is apparent from a comparison between FIGS. 1 and 2, in the present invention, of the two capacitive elements constituting the output matching circuit, the MIM capacitor in which the input capacitive element is monolithically formed on the semiconductor substrate is used. Since the configuration is replaced, the power loss in the output matching circuit can be reduced as compared with the conventional configuration in FIG. 2 even when the output side capacitive element is formed by a chip capacitor. The microstrip line, which is a component of the output matching circuit, is formed by a thick film process on a dielectric substrate, and the drain of the high-frequency transistor and the MIM capacitor are connected by bonding wires. Power loss can be reduced as compared with the configuration of FIG. 3 formed on a semiconductor substrate by a thin film process. further,
By removing the microstrip line occupying a large area from the semiconductor substrate, the required area of the semiconductor substrate can be reduced, which is advantageous in terms of cost as compared with the configuration of FIG.

【0023】[0023]

【発明の効果】以上のように本発明では、電力損失が最
小限に抑えられるように出力整合回路の一部を半導体基
板上に高周波トランジスタとともに形成しているので、
これを用いた高周波電力増幅器の電力損失を低減する上
で有益である。
As described above, in the present invention, a part of the output matching circuit is formed together with the high-frequency transistor on the semiconductor substrate so as to minimize the power loss.
This is useful in reducing the power loss of a high-frequency power amplifier using this.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明に係る高周波電力増幅器の構成を示す
FIG. 1 is a diagram showing a configuration of a high-frequency power amplifier according to the present invention.

【図2】 従来の高周波電力増幅器の構成を示す図(そ
の1)
FIG. 2 shows a configuration of a conventional high-frequency power amplifier (part 1).

【図3】 従来の高周波電力増幅器の構成を示す図(そ
の2)
FIG. 3 shows a configuration of a conventional high-frequency power amplifier (part 2).

【符号の説明】[Explanation of symbols]

1、21、41 半導体基板 6、25、44
駆動用増幅器 2、22 誘電体基板 7、26、45
抵抗 3 第1の出力整合回路 8、38 ボン
ディングワイヤ 4 第2の出力整合回路 9、46、47
MIMキャパシタ 5、24、43 高周波トランジスタ 10、27、28
チップコンデンサ 11、12、13、29、30、31、48、49、50 マイクロストリ
ップライン
1, 21, 41 Semiconductor substrate 6, 25, 44
Driving amplifier 2,22 Dielectric substrate 7,26,45
Resistor 3 First output matching circuit 8, 38 Bonding wire 4 Second output matching circuit 9, 46, 47
MIM capacitor 5, 24, 43 High frequency transistor 10, 27, 28
Chip capacitors 11, 12, 13, 29, 30, 31, 48, 49, 50 microstrip line

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 高周波トランジスタとMIMキャパシタ
が集積化された半導体基板上で該高周波トランジスタの
出力端子と該MIMキャパシタの一端がボンディングワ
イヤによって接続され、該高周波トランジスタの出力は
該MIMキャパシタの容量と該ボンディングワイヤのイ
ンダクタンスから成る第1の出力整合回路を介して外部
に取り出されることを特徴とする半導体装置。
1. An output terminal of the high-frequency transistor and one end of the MIM capacitor are connected by a bonding wire on a semiconductor substrate on which the high-frequency transistor and the MIM capacitor are integrated, and the output of the high-frequency transistor is determined by the capacitance of the MIM capacitor. A semiconductor device which is taken out through a first output matching circuit including an inductance of the bonding wire.
【請求項2】 高周波トランジスタとMIMキャパシタ
が集積化された半導体基板上で該高周波トランジスタの
出力端子と該MIMキャパシタの一端がボンディングワ
イヤによって接続され、該高周波トランジスタの出力を
該MIMキャパシタの容量と該ボンディングワイヤのイ
ンダクタンスから成る第1の出力整合回路を介して外部
に取り出すようにした半導体装置と、 マイクロストリップラインとチップコンデンサから成る
第2の出力整合回路が形成された誘電体基板とを有し、 該半導体装置の出力を該第2の出力整合回路を介して外
部に取り出すようにしたことを特徴とする高周波電力増
幅器。
2. An output terminal of the high-frequency transistor and one end of the MIM capacitor are connected by a bonding wire on a semiconductor substrate on which the high-frequency transistor and the MIM capacitor are integrated, and the output of the high-frequency transistor is determined by the capacitance of the MIM capacitor. A semiconductor device which is taken out through a first output matching circuit comprising the inductance of the bonding wire; and a dielectric substrate on which a second output matching circuit comprising a microstrip line and a chip capacitor is formed. A high-frequency power amplifier, wherein an output of the semiconductor device is taken out through the second output matching circuit.
JP9054994A 1997-03-10 1997-03-10 Semiconductor device and high frequency power amplifier Pending JPH10256850A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9054994A JPH10256850A (en) 1997-03-10 1997-03-10 Semiconductor device and high frequency power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9054994A JPH10256850A (en) 1997-03-10 1997-03-10 Semiconductor device and high frequency power amplifier

Publications (1)

Publication Number Publication Date
JPH10256850A true JPH10256850A (en) 1998-09-25

Family

ID=12986217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9054994A Pending JPH10256850A (en) 1997-03-10 1997-03-10 Semiconductor device and high frequency power amplifier

Country Status (1)

Country Link
JP (1) JPH10256850A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1502309A1 (en) * 2002-05-09 2005-02-02 M/A-Com, Inc. Integrated circuit with internal impedance matching circuit
US7432778B2 (en) 2001-02-28 2008-10-07 Freescale Semiconductor, Inc. Arrangement and method impedance matching
JP2011066782A (en) * 2009-09-18 2011-03-31 Mitsubishi Electric Corp High output amplifier
WO2014207498A1 (en) * 2013-06-27 2014-12-31 Freescale Semiconductor, Inc. High frequency amplifier
US9214903B2 (en) 2013-10-31 2015-12-15 Mitsubishi Electric Corporation Amplifier
US9450283B2 (en) 2004-12-21 2016-09-20 Ampleon Netherlands B.V. Power device and a method for controlling a power device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7432778B2 (en) 2001-02-28 2008-10-07 Freescale Semiconductor, Inc. Arrangement and method impedance matching
EP1502309A1 (en) * 2002-05-09 2005-02-02 M/A-Com, Inc. Integrated circuit with internal impedance matching circuit
EP1502309A4 (en) * 2002-05-09 2008-08-20 Ma Com Inc Integrated circuit with internal impedance matching circuit
US9450283B2 (en) 2004-12-21 2016-09-20 Ampleon Netherlands B.V. Power device and a method for controlling a power device
JP2011066782A (en) * 2009-09-18 2011-03-31 Mitsubishi Electric Corp High output amplifier
WO2014207498A1 (en) * 2013-06-27 2014-12-31 Freescale Semiconductor, Inc. High frequency amplifier
US9780731B2 (en) 2013-06-27 2017-10-03 Nxp Usa, Inc. High frequency amplifier
US9214903B2 (en) 2013-10-31 2015-12-15 Mitsubishi Electric Corporation Amplifier

Similar Documents

Publication Publication Date Title
US6710681B2 (en) Thin film bulk acoustic resonator (FBAR) and inductor on a monolithic substrate and method of fabricating the same
JP4421301B2 (en) Power amplifier device
US5105172A (en) Monolithically realizable radio frequency bias choke
US7495529B2 (en) Phase shift circuit, high frequency switch, and phase shifter
KR20020070120A (en) Switch circuit device and compound semiconductor switch circuit device
US5233313A (en) High power field effect transistor amplifier
JPH11298295A (en) Unbalance-balance converter and balanced mixer
WO2000075990A1 (en) High impedance matched rf power transistor
JPH10256850A (en) Semiconductor device and high frequency power amplifier
JPH08330517A (en) Integrated circuit device and resonant circuit
JPH11220337A (en) Power amplifier
US6674632B2 (en) Mobile telephone device with passive integrated module
JPH06349676A (en) Micro-chip capacitor
US6642617B2 (en) Semiconductor device
JPH08116028A (en) Microstrip line, spiral inductor, microwave amplifying circuit and microwave amplifying device
JPH04298105A (en) Semiconductor amplifier
JP4299488B2 (en) High frequency module and manufacturing method thereof
US6469331B2 (en) Monolithic integrated circuit with several capacitors forming bypass to ground
CN106253873A (en) A kind of FBAR harmonic tuning amplification module
KR100275541B1 (en) Structure of high frequency resonance circuit for arranging capacitor on internal diameter of inductor and method for designing the same
US20180083582A1 (en) Microwave semiconductor device
JP2001352204A (en) Circuit element using transmission line, electronic circuit using the same element and line, and electronic device using the same
JPH11265983A (en) Semiconductor device
JP5720261B2 (en) Electronic circuit and transmission / reception system
US4528518A (en) Chain amplifier

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050517

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051018