JP6489160B2 - 半導体スイッチング素子の駆動回路 - Google Patents

Description

本発明は、半導体スイッチング素子の駆動回路に関する。

従来、スイッチング素子を過熱から保護するために、温度センサによって検出される温度に基づいて電流供給制御を制限する等のさまざまな技術が提案されている。例えば、日本特開２００９−１３６０６１号公報に開示されているように、半導体スイッチング素子の温度情報に基づいて過熱保護等を行う駆動回路が知られている。

特開２００９−１３６０６１号公報 特開２００８−２７７４３３号公報 特開２０１２−２５３２０２号公報

従来の典型的な半導体装置では、半導体スイッチング素子の過熱保護のために、駆動回路に過熱保護回路を設けている。具体的には、半導体スイッチング素子に温度検知用の温度センサを設けている。過熱保護回路は、温度センサの出力に基づいて半導体スイッチング素子の素子温度を閾値と比較し、素子温度が高くなりすぎた場合に駆動回路の動作を停止させる。この過熱保護回路の動作は、素子温度が閾値に達したか否かで駆動回路を二者択一的に停止するものである。

半導体スイッチング素子は温度特性を有しており、例えば素子温度に応じて入力容量が変化する。また、半導体スイッチング素子を駆動する駆動回路でも、駆動回路内部の温度が変化すると回路動作に影響が生ずる。駆動回路の回路動作に影響を与える温度情報はより細かく駆動回路の動作に反映されることが好ましい。

また、上述したように半導体スイッチング素子単体の温度を検知する過熱保護技術が公知である。半導体スイッチング素子およびその駆動回路は、発熱量の相違および半導体装置の冷却構造等が原因で、半導体装置の使用中における温度が異なるのが普通である。本願発明者は、この温度差を利用することで半導体装置の異常検知をより詳しく行うことができる技術を見出した。

本発明は、上述のような課題を解決するためになされたもので、温度情報を駆動回路の動作に精度良く反映させることができる半導体スイッチング素子の駆動回路を提供することを目的とする。

第１の発明にかかる半導体スイッチング素子の駆動回路は、
入力信号が入力される入力端子と、
半導体スイッチング素子の制御端子に接続する出力端子と、
前記入力信号から駆動信号を生成して前記出力端子に供給する信号回路部と、
前記信号回路部の温度に相関を有する第１温度検知信号を出力する第１温度検知手段と前記半導体スイッチング素子の温度を検知する素子温度センサ素子から第２温度検知信号を受ける第２温度検知手段の両方を含む温度検知手段と、
を備え、
前記信号回路部は、前記半導体スイッチング素子の制御端子に電流を供給するドライブ回路を含み、
前記ドライブ回路は、前記第１温度検知信号と前記第２温度検知信号の両方に基づいて駆動電流能力を切り替える。

本発明によれば、第１温度検知信号と第２温度検知信号の両方を用いて駆動回路の各種動作を調整するようにしたので、温度情報を駆動回路の動作に精度良く反映させることができる。

本発明の実施の形態１にかかる半導体スイッチング素子の駆動回路を示す回路ブロック図である。 本発明の実施の形態２にかかる半導体スイッチング素子の駆動回路を示す回路ブロック図である。 本発明の実施の形態３にかかる半導体スイッチング素子の駆動回路を示す回路ブロック図である。 本発明の実施の形態４にかかる半導体スイッチング素子の駆動回路を示す回路ブロック図である。 本発明の実施の形態５にかかる半導体スイッチング素子の駆動回路を示す回路ブロック図である。 本発明の実施の形態６にかかる半導体スイッチング素子の駆動回路およびこれを備えた半導体装置を示す回路ブロック図である。

実施の形態１．
図１は、本発明の実施の形態１にかかる半導体スイッチング素子の駆動回路１０１を示す回路ブロック図である。駆動回路１０１は、半導体スイッチング素子１の制御端子に接続している。実施の形態１にかかる半導体スイッチング素子１は、ＭＯＳＦＥＴであり、制御端子はゲート端子である。駆動回路および半導体スイッチング素子１は、実施の形態１にかかる半導体装置１５１を構成している。

駆動回路１０１は、入力端子５０に接続する入力回路３と、この入力回路３と接続する出力制御回路４を備えている。出力制御回路４の出力するパルス信号は、デッドタイム調整回路１３に入力される。デッドタイム調整回路１３は遅延回路を含んでいる。この遅延回路は、出力制御回路４が出力したパルス信号の立上がりエッジと立下りエッジを遅延させたうえで、デッドタイム調整回路１３の後段に出力することができる。

デッドタイム調整回路１３の出力は、ドライブ回路５に入力される。ドライブ回路５は、駆動回路１０１の出力端子５１に駆動信号を出力する。これにより、ドライブ回路５が半導体スイッチング素子１を駆動することができる。

これらの入力回路３、出力制御回路４、デッドタイム調整回路１３、およびドライブ回路５が、実施の形態１にかかる信号回路１１１を構成している。この信号回路１１１は、入力端子５０に入力した入力信号から駆動信号を生成し、この駆動信号を出力端子５１に供給する。駆動信号は、入力信号の立上がりエッジに応答してオンとなるオンエッジ、および入力信号の立下りエッジに応答してオフとなるオフエッジを有する。オンエッジは、典型的には、半導体スイッチング素子１をターンオンさせるための立上がりエッジである。オフエッジは、典型的には、半導体スイッチング素子１をターンオフさせるための立下りエッジである。

駆動回路１０１は、エラー制御回路６と、過熱保護回路７と、内部電源回路８と、温度センスダイオード１０と、温度アナログ出力回路１１，１２と、を備えている。駆動回路１０１は、電源電圧ＶＣＣを得るための電源端子９を備えている。

温度アナログ出力回路１２は、駆動回路１０１の温度検知端子５２と接続している。温度検知端子５２は、半導体スイッチング素子１と同一の半導体チップ上に形成された温度センスダイオード２と接続している。温度センスダイオード２は、半導体スイッチング素子１の素子温度をモニタすることができる。

温度センスダイオード２と温度センスダイオード１０は、それぞれ順方向電圧の温度特性を有している。温度アナログ出力回路１１は、温度センスダイオード１０の出力から、駆動回路１０１の温度と相関を有する第１アナログ信号を生成する。また、温度アナログ出力回路１２は、温度センスダイオード２の出力に基づいて、半導体スイッチング素子１の素子温度と相関を有する第２アナログ信号を生成する。

半導体スイッチング素子１の素子温度が正常範囲を超えて上昇すると、温度センスダイオード２の順方向電圧が過熱保護回路７で予め設定された閾値以下となる。この場合、過熱保護回路７の内部のコンパレータ出力信号が切り替わり、その信号の切り替わりがエラー制御回路６へと伝達される。

エラー制御回路６は、過熱保護回路７からの信号が切り替わったら、半導体スイッチング素子１の駆動を停止する停止信号を出力制御回路４に伝達する。停止信号を受けた出力制御回路４は出力を停止するので、これにより過熱保護動作が実現される。また、エラー制御回路６は、エラー信号端子５３を介して外部にエラー信号を出力することもできる。

温度アナログ出力回路１１、１２からのアナログ信号は、デッドタイム調整回路１３に入力される。

入力信号の立上がりエッジが入力回路３に伝達された後、実際に半導体スイッチング素子１をターンオンさせるまでには時間的な遅延がある。これを「オン伝達遅延時間」とも称す。同様に、入力信号の立下りエッジが入力回路３に伝達された後、実際に半導体スイッチング素子１をターンオフさせるまでには時間的な遅延がある。これを「オフ伝達遅延時間」とも称す。

オン伝達遅延時間とオフ伝達遅延時間の温度特性が互いに異なっていると、温度変化があった場合に、オン伝達遅延時間とオフ伝達遅延時間の差が変化してしまう。オン伝達遅延時間とオフ伝達遅延時間の差が増加すると、その差だけ入力信号のオン期間と駆動信号のオン期間が乖離してしまうという問題がある。そこで、デッドタイム調整回路１３は、半導体スイッチング素子１の温度情報および駆動回路１０１の温度情報に基づいて、オン伝達遅延時間とオフ伝達遅延時間の差を調整する。

具体的には、デッドタイム調整回路１３は、オン伝達遅延時間とオフ伝達遅延時間の差を減らすように、出力制御回路４の出力するパルスの立上がりエッジと立下りエッジの少なくとも一方を遅らせる。オン伝達遅延時間とオフ伝達遅延時間のうち短いほうの伝達遅延時間を長いほうの伝達遅延時間に等しくするように、遅延が小さいほうのエッジを遅延が大きいエッジよりも大きく遅らせればよい。

ここでは、デッドタイム調整回路１３（より詳細にはその内部に含まれる遅延回路）が上述した出力制御回路４の出力パルスの立上がりエッジまたは立下りエッジを遅らせるときの遅延の量を、簡略に「遅延量」とも称す。遅延量を適切に定めることで、オン伝達遅延時間とオフ伝達遅延時間の差を、好ましくは零にする。温度変化があったときもオン伝達遅延時間とオフ伝達遅延時間の差を零または所定の許容範囲内に維持できるように、第１、２アナログ信号の値と遅延量の関係を定めることが好ましい。

遅延量の調整は、第１アナログ信号と第２アナログ信号を受けたデッドタイム調整回路１３が、その内部の遅延回路の容量を調整することにより行う。デッドタイム調整回路１３は、第１アナログ信号と第２アナログ信号の値に応じて、遅延回路による遅延量を所定の比例関係で変化させるように設計されている。第１アナログ信号と遅延量の関係および第２アナログ信号と遅延量の関係は、下記のように定めればよい。

（１）第１アナログ信号と遅延量の関係
第１アナログ信号は、駆動回路１０１の温度と相関を有している。駆動回路１０１の温度が上昇すると、これに応じてオン伝達遅延時間およびオフ伝達遅延時間が増加する。オン伝達遅延時間とオフ伝達遅延時間の温度特性が互いに異なっていると、駆動回路１０１がある温度だけ上昇したとき、オン伝達遅延時間の増加量とオフ伝達遅延時間の増加量は互いに異なっている。これらの増加量の差分だけ、オンエッジとオフエッジのうち増加量が少ないほうのエッジを遅らせればよい。その結果、ある温度変化があったときに、オン伝達遅延時間とオフ伝達遅延時間とを同量だけ変化させることができる。

例えばオフ伝達遅延時間の増加量のほうが多い場合には、ある温度上昇があったときのオン伝達遅延時間の増加量とオフ伝達遅延時間の増加量の差分だけ、半導体スイッチング素子１をオンするためのエッジ（具体的には、ドライブ回路５への入力パルス波形の立上がりエッジ）を遅らせる。予め駆動回路１０１の温度変化に対するオン伝達遅延時間の増加量とオフ伝達遅延時間の増加量を調べておくことで、駆動回路１０１の温度と遅延量の間の比例的関係を決定すればよい。なお、ここでいう「比例的関係」は、一次関数に従って単純増加または単純減少する比例関係に限定されない。ここでいう「比例的関係」には、二次以上の関数に従って、すなわち温度変化に対して曲線的に遅延量を増加または減少させるような関係も含む。

（２）第２アナログ信号と遅延量の関係
第２アナログ信号は、半導体スイッチング素子１の素子温度と相関を有している。オン伝達遅延時間およびオフ伝達遅延時間は、駆動回路１０１の温度により変化するだけではなく、半導体スイッチング素子１の素子温度によっても変化する。入力容量は半導体スイッチング素子１の素子温度と相関を有しており、正の温度特性と負の温度特性のいずれかを有している。

負荷容量、すなわち実施の形態１における半導体スイッチング素子１の入力容量が大きくなると、これに応じてオン伝達遅延時間およびオフ伝達遅延時間が増加する。ドライブ回路５は、入力容量に充電する出力電流能力（ソース電流能力）と、入力容量を放電する出力電流能力（シンク電流能力）とをそれぞれ有している。ソース電流能力とシンク電流能力が異なる場合には、入力容量が変化したときのオン伝達遅延時間の変化量とオフ伝達遅延時間の変化量は互いに異なる。

このように、素子温度が変化すると入力容量が変化し、入力容量が変化するとオン伝達遅延時間とオフ伝達遅延時間の差が変動するという問題がある。具体的には、出力電流能力が小さいほど、入力容量の変化に対する伝達遅延時間の変化量が大きくなる。そこで、実施の形態１では、充電能力のほうが放電能力よりも高いと仮定し、下記のように遅延回路を制御する。

入力容量が正の温度特性を持つ場合、つまり温度上昇に応じて入力容量が増加する場合には、次のように遅延量を定める。

まず、素子温度が上昇したときには、オフ伝達遅延時間の増加量がオン伝達遅延時間の増加量よりも大きい。そこで、デッドタイム調整回路１３の遅延回路は、オフ伝達遅延時間とオン伝達遅延時間の差分だけ、半導体スイッチング素子１をオンするためのエッジ（具体的には、ドライブ回路５への入力パルス波形の立上がりエッジ）を遅らせる。

逆に、素子温度が低下したときには、オフ伝達遅延時間の減少量がオン伝達遅延時間の減少量よりも大きい。そこで、デッドタイム調整回路１３の遅延回路は、オフ伝達遅延時間とオン伝達遅延時間の差分だけ、半導体スイッチング素子１をオフするためのエッジ（具体的には、ドライブ回路５への入力パルス波形の立下りエッジ）を遅らせる。

一方、入力容量が負の温度特性を持つ場合、つまり温度上昇に応じて入力容量が減少する場合には、次のように遅延量を定める。

まず、素子温度が上昇したときには、オフ伝達遅延時間の減少量がオン伝達遅延時間の減少量よりも大きい。そこで、デッドタイム調整回路１３の遅延回路は、オフ伝達遅延時間とオン伝達遅延時間の差分だけ、半導体スイッチング素子１をオフするためのエッジ（具体的には、ドライブ回路５への入力パルス波形の立下りエッジ）を遅らせる。

逆に、素子温度が低下したときには、オフ伝達遅延時間の増加量がオン伝達遅延時間の増加量よりも大きい。そこで、デッドタイム調整回路１３の遅延回路は、オフ伝達遅延時間とオン伝達遅延時間の差分だけ、半導体スイッチング素子１をオンするためのエッジ（具体的には、ドライブ回路５への入力パルス波形の立上がりエッジ）を遅らせる。

以上説明した（１）の遅延量および（２）の遅延量を足し合わせて最終的な遅延量および遅延させるエッジを予め決定しておき、その遅延量で遅延対象のエッジを遅延させるようにデッドタイム調整回路１３を設計すればよい。

以上説明したように、駆動回路１０１は、第１アナログ信号と第２アナログ信号の両方を用いて、駆動回路１０１のオフ伝達遅延時間およびオン伝達遅延時間の差が変化することを抑制している。半導体スイッチング素子１と駆動回路１０１がそれぞれ温度特性を有しているので、これらの両方の温度情報を利用することによって半導体装置１５１全体の回路動作を適正化することができる。

なお、実施の形態１では、第１アナログ信号と第２アナログ信号の両方に基づいてデッドタイム調整回路１３を制御した。しかしながら本発明はこれに限られるものではない。

第１アナログ信号のみをデッドタイム調整回路１３に入力してもよい。この場合、上述した「（１）第１アナログ信号と遅延量の関係」に従った遅延量の補正のみを行えばよい。この場合には第２アナログ信号にかかる回路（つまり温度アナログ出力回路１２）を省略してもよい。

あるいは、第２アナログ信号のみを用いてデッドタイム調整回路１３を制御してもよい。この場合、上述した「（２）第２アナログ信号と遅延量の関係」に従った遅延量の補正のみを行えばよい。その場合には、温度センスダイオード１０および温度アナログ出力回路１１を省略してもよい。

実施の形態２．
図２は、本発明の実施の形態２にかかる半導体スイッチング素子の駆動回路１０２を示す回路ブロック図である。駆動回路１０２および信号回路１１２は、デッドタイム調整回路１３を有さず、ドライブ回路５に代えてドライブ回路２５を備えている。この点を除き、駆動回路１０２および信号回路１１２は駆動回路１０１および信号回路１１１とそれぞれ同じ回路構成を備えている。駆動回路１０２および半導体スイッチング素子１が、実施の形態２にかかる半導体装置１５２を構成している。

ドライブ回路２５は複数の出力段トランジスタを備えており、これら複数の出力段トランジスタが並列接続することで複数の電流経路が並列に形成されている。これにより、複数の出力段トランジスタのうちオンとする出力段トランジスタの数が多いほど、より大きな電流を流すことができる。つまり、駆動電流能力を大きくすることができる。

ドライブ回路２５は、温度アナログ出力回路１１から第１アナログ信号を受信し、温度アナログ出力回路１２から第２アナログ信号を受信する。ドライブ回路２５は、第１アナログ信号の値および第２アナログ信号の値に応じて予め定めた個数の出力段トランジスタをオンとするように設計されている。

多くの場合ドライブ回路は出力電流に温度特性を有しており、典型的には負の温度特性を持っている。駆動電流能力が負の温度特性を有する場合には、高温時に駆動電流能力が減少し低温時に駆動電流能力が増大する。このような駆動電流能力の変化により、ドライブ回路が駆動する半導体スイッチング素子のスイッチングロスが変動するという問題がある。

この点、ドライブ回路２５は、第１アナログ信号に基づいて、駆動回路１０２の温度が高いほど出力段トランジスタの数を多くする。これにより、駆動回路１０２の温度上昇時にドライブ回路２５の駆動電流能力を上げて、駆動電流能力の変動を小さくすることができる。

また、実施の形態１で述べたように、半導体スイッチング素子１の入力容量も温度特性を備えている。入力容量が変化したときには、これに応じてドライブ回路２５の駆動電流能力を調整することが好ましい。そこで、ドライブ回路２５は、第２アナログ信号が示す素子温度に比例させて、オンすべき出力段トランジスタの個数を変化させるようになっている。

入力容量が正の温度特性を持つ場合、つまり温度上昇に応じて入力容量が増加する場合には、素子温度の上昇に応じて駆動電流能力を向上させるようにオンする出力段トランジスタの数を多く設定する。逆に、入力容量が負の温度特性を持つ場合、つまり温度上昇に応じて入力容量が低下する場合には、素子温度の上昇に応じて駆動電流能力を低下させるようにオンする出力段トランジスタの数を少なく設定する。

上記の傾向に従って、第１アナログ信号が示す駆動回路１０２の温度および第２アナログ信号が示す素子温度に応じた最終的な出力段トランジスタのオン個数を予め決定しておき、ドライブ回路２５を設計すればよい。

以上説明した実施の形態２によれば、温度変化が生じた場合であってもドライブ回路２５の駆動電流能力変動を抑えることにより、スイッチングロス変動を抑制することができる。特に、実施の形態２によれば、半導体スイッチング素子１の素子温度情報と駆動回路１０２の温度情報の両方がドライブ回路２５に入力されるので、入力容量の温度特性と駆動電流能力の温度特性の両方を考慮して最適な個数の出力段トランジスタをオンとすることができる。

なお、実施の形態２では、第１アナログ信号と第２アナログ信号の両方に基づいてドライブ回路２５を制御した。しかしながら本発明はこれに限られるものではない。

第１アナログ信号のみをドライブ回路２５に入力してもよい。この場合、第１アナログ信号に基づいて、駆動回路１０２の温度が高いほど出力段トランジスタの数を多くすればよい。この場合には第２アナログ信号にかかる回路（つまり温度アナログ出力回路１２）を省略してもよい。

あるいは、第２アナログ信号のみをドライブ回路２５に入力してもよい。この場合、上述したように、第２アナログ信号が示す素子温度に比例させて、オンすべき出力段トランジスタの個数を変化させればよい。この場合には、温度センスダイオード１０および温度アナログ出力回路１１を省略してもよい。

実施の形態３．
図３は、本発明の実施の形態３にかかる半導体スイッチング素子の駆動回路１０３を示す回路ブロック図である。駆動回路１０３は、デッドタイム調整回路１３を有さず、短絡保護回路３３を備えている。この点を除き、駆動回路１０３は駆動回路１０１と同じ回路構成を備えている。駆動回路１０３および半導体スイッチング素子１が、実施の形態３にかかる半導体装置１５３を構成している。入力回路３、出力制御回路４、およびドライブ回路５は、実施の形態３にかかる信号回路１１３を構成している。

短絡保護回路３３は、半導体スイッチング素子１に流れる主電流が一定レベルを超えたときに、半導体スイッチング素子１を停止するなどの保護動作を行うための回路である。図示しないが、半導体スイッチング素子に流れる主電流の検出方法には、スイッチング素子と並列に接続した電流検出用の素子（セル）に主電流の一部を分流させ、その分流した電流（センス電流）を検出するものがある。このセンス電流が抵抗等を用いて電圧（センス電圧）に変換され、短絡保護端子５４を介して短絡保護回路３３に入力されている。短絡保護回路３３は、短絡保護端子５４に入力されるセンス電圧が所定の閾値電圧を越えた場合に半導体スイッチング素子１に過電流が流れたと判定し、保護動作を行う。

駆動回路１０３においても、温度アナログ出力回路１１，１２からの第１、２アナログ信号によって半導体スイッチング素子１と駆動回路１０３の温度情報を取得することができる。これらの温度情報は短絡保護回路３３に入力され、短絡保護回路３３は短絡保護の閾値電圧を調整する。

短絡保護回路３３は、その内部に、内部電源回路８から閾値電圧を生成するための分圧回路３４を備えている。この分圧回路３４の分圧抵抗値が第１、２アナログ信号の値に応じて可変に設定されている。第１、２アナログ信号の値に応じて、回路設計上で予め定めた比例的関係に従って、閾値電圧が調整される。

短絡保護の閾値電圧は正の温度特性を持ち、駆動回路１０３の温度が高いほど閾値電圧が高くなる。また、半導体スイッチング素子１の短絡耐量は素子温度によって異なり、素子温度が高温になるにつれて電流能力が小さくなるのでより低い閾値電圧で短絡保護を行うことが好ましい。従って、これらの温度に応じて短絡保護の閾値電圧の設定を可変に行うことが好ましい。
本実施の形態では、これらの温度特性に対する補正を行うために、先ず、第２アナログ信号が示す素子温度と閾値電圧の設定値との間で相関を持たせて、第２アナログ信号に基づいて閾値電圧の設定値を算出する。これと併せて、第１アナログ信号に基づいて駆動回路１０３の温度特性による閾値電圧増加分を算出し、これを相殺するように分圧回路３４の抵抗分圧比を変更して閾値電圧を調整することができる。このような第１、２アナログ信号の両方を用いた閾値電圧設定は低温時、通常温度時、高温時を含む全ての温度域で行うことが好ましい。

短絡保護回路３３は、エラー制御回路６とも接続している。エラー制御回路６は、短絡保護回路３３からの信号に従ってエラー信号端子５３を介して外部出力するエラー信号を出力するまでの応答時間を調整する。このエラー信号は、半導体スイッチング素子１とは異なる相でスイッチングされている他の半導体スイッチング素子および駆動回路に対して出力されたり、外部のマイコン等に出力されたりして、外部に保護動作を促すための信号である。
エラー信号の出力応答時間は正の温度特性を持つので、駆動回路１０３の温度が高いほど出力応答時間が長くなる。よって、同じ閾値電圧であっても半導体スイッチング素子１の短絡破壊が起きやすくなってしまう。そこで、この温度特性を補正するために、第１アナログ信号と第２アナログ信号から想定される駆動回路１０３の最高温度を算出するとともに、エラー制御回路６に内蔵させた遅延回路あるいはエラー制御回路６に外付けした遅延回路の接続容量を切り替えることにより、温度上昇により長くなった分の出力応答時間を低減する。これにより、出力応答時間の温度特性に対して調整を行うことができる。

以上説明した実施の形態３によれば、駆動回路１０３の温度変化および素子温度変化に起因する短絡保護条件の変動を抑制することができる。これにより、半導体装置１５３の短絡保護条件が温度に応じて変化することを抑制できる。特に、実施の形態３によれば、第１、２アナログ信号の両方が短絡保護回路３３に入力されるので、半導体スイッチング素子１の素子温度情報と駆動回路１０２の温度情報の両方を考慮して閾値電圧および出力応答時間を最適化することができる。

なお、実施の形態３では、第１アナログ信号と第２アナログ信号の両方に基づいて短絡保護回路３３の閾値電圧およびエラー信号応答時間を調整した。しかしながら本発明はこれに限られるものではない。短絡保護回路３３の閾値電圧およびエラー信号応答時間のうち、片方のみを調整しても良い。

第１アナログ信号のみを短絡保護回路３３に入力してもよい。この場合、第１アナログ信号に基づいて駆動回路１０３の温度特性による閾値電圧増加分を算出し、これを相殺するように分圧回路３４の抵抗分圧比を変更して閾値電圧を低減すればよい。この場合には第２アナログ信号にかかる回路（つまり温度アナログ出力回路１２）を省略してもよい。

あるいは、第２アナログ信号のみを短絡保護回路３３に入力してもよい。この場合、上述したように、第２アナログ信号が示す素子温度と閾値電圧との間で相関を持たせて、素子温度が高温になるにつれてより低い閾値電圧で短絡保護を行うように閾値電圧を設定すればよい。この場合には、温度センスダイオード１０および温度アナログ出力回路１１を省略してもよい。

実施の形態４．
図４は、本発明の実施の形態４にかかる半導体スイッチング素子の駆動回路１０４を示す回路ブロック図である。駆動回路１０４は、ＡＤ変換回路１４、演算回路１５、コンパレータ１６、モニタ出力部１７、および許容温度差設定回路１８を備えており、かつ、デッドタイム調整回路１３を有さない。この点を除き、駆動回路１０４は駆動回路１０１と同じ回路構成を備えている。駆動回路１０４および半導体スイッチング素子１が、実施の形態４にかかる半導体装置１５４を構成している。なお、駆動回路１０４は、実施の形態３と同様に入力回路３、出力制御回路４、およびドライブ回路５で構成された信号回路１１３を備えている。

ＡＤ変換回路１４は、温度アナログ出力回路１１および温度アナログ出力回路１２から得られた第１アナログ信号および第２アナログ信号を、ＡＤ変換する。演算回路１５は、ＡＤ変換回路１４でＡＤ変換されデジタル値として表現された半導体スイッチング素子１の素子温度と駆動回路１０４の温度の差分を計算し、その差分すなわち温度差ΔＴを算出する。コンパレータ１６は、マイナス入力端子に入力された温度差ΔＴが、プラス入力端子に入力される電圧よりも小さくなった場合にエラー信号を出力する。

ＡＤ変換回路１４および演算回路１５は、駆動回路１０４の外部のモニタ出力部１７に接続している。モニタ出力部１７には素子温度、駆動回路１０４の温度、および温度差ΔＴが表示され、これらの情報をユーザが視認できる。許容温度差設定回路１８は、温度差ΔＴの許容値をコンパレータ１６の入力電圧値として設定することができる。

駆動回路１０４は、３入力のＡＮＤ回路４０を備えている。ＡＮＤ回路４０には、コンパレータ１６の出力信号と、過熱保護回路７の出力信号と、出力制御回路４の出力信号が入力される。これらの３つの入力信号がある状態のときのみ、エラー制御回路６に過熱保護信号を伝える。これにより、高温でない状態、あるいは入力回路３に入力信号がなく駆動回路１０４が動作していない状態では、コンパレータ１６からのエラー信号をマスクすることができる。

温度差ΔＴを算出することにより半導体スイッチング素子１の素子温度に対して半導体装置１５４の冷却構造が設計通りであるか否かをコンパレータ１６にて判定することができる。温度差ΔＴが所定値よりも小さい時は、半導体スイッチング素子１の素子温度に対して駆動回路１０４の温度が近すぎる。通常は、駆動回路１０４の温度は素子温度と比べてある程度以上低いのが普通であるから、温度差ΔＴが所定値よりも小さい時は、冷却構造が設計した冷却性能を発揮できていないと予想される。この場合にはコンパレータ１６からエラー制御回路６に信号が伝達され、エラー信号端子５３からエラー信号が出力される。

以上説明した実施の形態４によれば、冷却構造のばらつきを検知し、半導体装置１５４を保護するための情報を取得することができる。

実施の形態５．
図５は、本発明の実施の形態５にかかる半導体スイッチング素子の駆動回路を示す回路ブロック図である。駆動回路１０５は、コンパレータ１６の代わりに識別回路１９を備えている。また、モニタ出力部１７および許容温度差設定回路１８が接続されていない。この点を除き、駆動回路１０５は駆動回路１０４と同じ回路構成を備えている。駆動回路１０５および半導体スイッチング素子１が、実施の形態５にかかる半導体装置１５５を構成している。なお、駆動回路１０５は、実施の形態３と同様に入力回路３、出力制御回路４、およびドライブ回路５で構成された信号回路１１３を備えている。

実施の形態４と同様に、ＡＤ変換回路１４により半導体スイッチング素子１と駆動回路１０５の温度をデジタル値に変換し、演算回路１５が温度差ΔＴを算出する。識別回路１９には、演算回路１５が演算した温度差ΔＴが入力されている。

識別回路１９は、温度差ΔＴの値を内部に記憶した比較値と比較する。具体的には、半導体装置１５５の冷却構造の設計時に第１比較値Ｔ_Ａおよび第２比較値Ｔ_Ｂを設定し、冷却構造設計上における温度差ΔＴの正常範囲をＴ_Ａ≦ΔＴ≦Ｔ_Ｂとする。０＜Ｔ_Ａ＜Ｔ_Ｂとした場合、下記のように異常発生箇所を判別できる。なお、実施の形態５では、温度差ΔＴの具体的数値は、半導体スイッチング素子１の素子温度から駆動回路１０５の温度を引いた値である。

（異常１） ΔＴ＜０であるときは、駆動回路１０５の異常発熱、あるいはドライブ回路５の出力段でショートが起きている等の異常が疑われる。
（異常２） ０≦ΔＴ＜Ｔ_Ａであるときは、半導体装置１５５の冷却構造の異常が疑われる。
（異常３） Ｔ_Ｂ＜ΔＴであるときは、半導体スイッチング素子１の異常発熱、あるいは半導体スイッチング素子１のドレインソース間でショートが起きている等の異常が疑われる。

なお、半導体スイッチング素子１としてＩＧＢＴまたはバイポーラトランジスタを用いた場合には、Ｔ_Ｂ＜ΔＴのときにはコレクタエミッタ間のショート等が疑われる。

識別回路１９は、温度差ΔＴの大きさに応じて予め設定した異常発生位置判別用の複数種類のエラー信号を出力する。このエラー信号は、ＡＮＤ回路４０を介してエラー制御回路６へと入力される。

識別回路１９は、少なくとも３種類の異なるエラー信号を出力できるように設計されている。この３種類のエラー信号は、上記の異常１〜異常３に対してそれぞれ割り当てられている。本実施の形態では、識別回路１９は、デューティー比の異なる３種類のエラー信号を出力するものとし、そのエラー信号はエラー制御回路６に入力され、エラー制御回路６はエラー信号端子５３にそのデューティー比の異なる３種類のエラー信号を出力するものとする。これにより、エラー信号端子５３を介してユーザが異常１〜異常３を識別できる。

以上説明したように、実施の形態５によれば、半導体スイッチング素子１と駆動回路１０５の温度差ΔＴに基づいて、半導体装置１５５の異常発生箇所を検知することができる。

実施の形態６．
図６は、本発明の実施の形態６にかかる半導体スイッチング素子の駆動回路１０３およびこれを備えた半導体装置１５６を示す回路ブロック図である。半導体装置１５６は、半導体スイッチング素子２０を備えている点が、実施の形態３と異なっている。半導体スイッチング素子２０を駆動する駆動回路１０３は、実施の形態３と同じである。

半導体スイッチング素子２０は、ＳｉＣ（炭化ケイ素）を半導体材料とするスイッチング素子である。ＳｉＣを半導体材料とするＳｉＣデバイスは電気的特性および熱的特性に優れている。

なお、実施の形態６では、駆動回路１０３に対して半導体スイッチング素子２０を接続したが、本発明はこれに限られない。駆動回路１０１、１０２、１０４〜１０５のいずれかに対して半導体スイッチング素子２０を接続した半導体装置を提供しても良い。

なお、半導体スイッチング素子１の半導体材料および素子構造は各種適用可能であり、例えばシリコンで形成したＩＧＢＴ、あるいはシリコンで形成されたパワーＭＯＳＦＥＴを用いても良い。

以上説明した実施の形態１〜６にかかる駆動回路１０１〜１０５および半導体装置１５１〜１５６の技術的特徴の２つ以上を任意に組み合わせても良い。具体的には、下記の構成Ａ〜Ｆからなる群から任意に２つ以上の構成を選択し、選択した２つ以上の構成を１つの駆動回路あるいは１つの半導体装置に設けても良い。
（構成Ａ）実施の形態１にかかるデッドタイム調整回路１３
（構成Ｂ）実施の形態２にかかるドライバ回路２５
（構成Ｃ）実施の形態３にかかる短絡保護回路３３および分圧回路３４
（構成Ｄ）実施の形態４にかかるＡＤ変換回路１４、演算回路１５、コンパレータ１６、モニタ出力部１７、許容温度差設定回路１８、およびＡＮＤ回路４０
（構成Ｅ）実施の形態５にかかる識別回路１９
（構成Ｆ）実施の形態６にかかる半導体スイッチング素子２０

１、２０ 半導体スイッチング素子、２ 温度センスダイオード、３ 入力回路、４ 出力制御回路、５、２５ ドライブ回路、６ エラー制御回路、７ 過熱保護回路、８ 内部電源回路、９ 電源端子、１０ 温度センスダイオード、１１、１２ 温度アナログ出力回路、１３ デッドタイム調整回路、１４ ＡＤ変換回路、１５ 演算回路、１６ コンパレータ、１７ モニタ出力部、１８ 許容温度差設定回路、１９ 識別回路、３３ 短絡保護回路、３４ 分圧回路、４０ ＡＮＤ回路、５０ 入力端子、５１ 出力端子、５２ 温度検知端子、５３ エラー信号端子、５４ 短絡保護端子、１０１、１０２、１０３、１０４、１０５ 駆動回路、１１１、１１２、１１３ 信号回路、１５１、１５２、１５３、１５４、１５５、１５６ 半導体装置

Claims (2)

1. 入力信号が入力される入力端子と、
   半導体スイッチング素子の制御端子に接続する出力端子と、
   前記入力信号から駆動信号を生成して前記出力端子に供給する信号回路部と、
   前記信号回路部の温度に相関を有する第１温度検知信号を出力する第１温度検知手段と前記半導体スイッチング素子の温度を検知する素子温度センサ素子から第２温度検知信号を受ける第２温度検知手段の両方を含む温度検知手段と、
   を備え、
   前記信号回路部は、前記半導体スイッチング素子の制御端子に電流を供給するドライブ回路を含み、
   前記ドライブ回路は、前記第１温度検知信号と前記第２温度検知信号の両方に基づいて駆動電流能力を切り替える半導体スイッチング素子の駆動回路。
2. 前記ドライブ回路は、複数の出力段トランジスタを備え、複数の電流経路が並列するように前記複数の出力段トランジスタは並列接続し、前記第１温度検知信号と前記第２温度検知信号の両方に基づいてオンする前記出力段トランジスタの数を切り替える請求項１に記載の半導体スイッチング素子の駆動回路。

Images