JP6489156B2 - 電子部品及びその製造方法 - Google Patents
電子部品及びその製造方法 Download PDFInfo
- Publication number
- JP6489156B2 JP6489156B2 JP2017109320A JP2017109320A JP6489156B2 JP 6489156 B2 JP6489156 B2 JP 6489156B2 JP 2017109320 A JP2017109320 A JP 2017109320A JP 2017109320 A JP2017109320 A JP 2017109320A JP 6489156 B2 JP6489156 B2 JP 6489156B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- plating film
- insulating film
- element body
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Description
この種の電子部品が実装される電子機器では、小型化に伴って実装基板とその上部基板やシールドケース等との距離や、隣接されて実装されている他の電子部品との距離が小さくなっている。この様な電子機器の実装基板に従来の電子部品を実装した場合、上部基板やシールドケースと電子部品の上面に形成された端子が接触して、上部基板やシールドケースとの間でショートしたり、隣接する電子部品の端子同士が接触して、電子部品間でショートしたりする問題があった。
この様な問題を解決するために、図13に示す様に素体131の底面にのみ端子122を形成する(例えば、特許文献1を参照。)か、又は、図14に示す様に素体141の底面と側面に渡って端子142を形成する(例えば、特許文献2を参照。)ことが行われている。
図13に示す従来の電子部品は、導体パターンの端部を絶縁体層に設けられたスルーホール内の導体Vを介して素体131の底面まで引き出し、この導体Vと素体131の底面の端子132を接続するため、素体内部の構造が複雑化すると共に、導体Vを形成するスペース分特性を良くすることができなかった。
また、図14に示す従来の電子部品は、コイルの巻軸を素体の実装面と平行にする必要があるため、低背化が困難であった。
この様な問題を解決するために、図15に示す様に、素体151の端面と端面に隣接する4つの面に跨って導電材料を付与し、焼き付け、錫又は錫合金のめっきを施して端子152が形成され、この素体151の底面以外を樹脂膜153で覆ったものがある(例えば、特許文献3、特許文献4を参照)。
また、本発明は、内部に回路素子を内蔵する素体と、素体に形成された端子を備えた電子部品において、端子は素体の端面と端面に隣接する面に亘って形成され、素体に端子を覆う絶縁膜が形成され、絶縁膜は、素体の少なくとも実装面に除去部が形成され、除去部にめっき膜が形成される。
さらに、本発明は、内部に回路素子を内蔵する素体と、素体に形成された端子を備えた電子部品において、端子は素体の端面と端面に隣接する面に亘って形成され、表面に第1のめっき膜が形成され、第1のめっき膜上における一部分に第2のめっき膜が形成され、素体の端子の第2のめっき膜が形成された部分以外の場所に絶縁膜が形成される。
またさらに、本発明は、内部に回路素子を内蔵する素体と、素体に形成された端子を備えた電子部品の製造方法において、内部に回路素子を内蔵する素体を形成し、素体に端子を形成する工程と、素体に端子を覆う様に絶縁膜を形成する工程と、絶縁膜を除去して底面に端子が露出した除去部が形成される工程及び、めっきを施して除去部にめっき膜が形成される工程を備える。
さらに、本発明は、内部に回路素子を内蔵する素体と、素体に形成された端子を備えた電子部品の製造方法において、内部に回路素子を内蔵する素体を形成し、素体に端子を形成し、端子に第1のめっき膜を形成する工程と、素体に絶縁膜を形成する工程及び、絶縁膜から露出した端子の第1のめっき膜上に第2のめっき膜が形成される工程を備える。
また、本発明は、内部に回路素子を内蔵する素体と、素体に形成された端子を備えた電子部品において、端子は素体の端面と端面に隣接する面に亘って形成され、素体に端子を覆う絶縁膜が形成され、絶縁膜は、素体の少なくとも実装面に除去部が形成され、除去部にめっき膜が形成されるので、上部基板やシールドケースとの間でショートしたり、電子部品間でショートしたりするのを防止でき、かつ、絶縁膜を破壊し、絶縁性が劣化するのを防止できる。
さらに、本発明は、内部に回路素子を内蔵する素体と、素体に形成された端子を備えた電子部品において、端子は素体の端面と端面に隣接する面に亘って形成され、表面に第1のめっき膜が形成され、第1のめっき膜上における一部分に第2のめっき膜が形成され、素体の端子の第2のめっき膜が形成された部分以外の場所に絶縁膜が形成されるので、電子部品の周囲の物とのショートを防止でき、かつ、絶縁膜を破壊し、絶縁性が劣化するのを防止できる。
またさらに、本発明は、内部に回路素子を内蔵する素体と、素体に形成された端子を備えた電子部品の製造方法において、内部に回路素子を内蔵する素体を形成し、素体に端子を形成する工程と、素体に端子を覆う様に絶縁膜を形成する工程と、絶縁膜を除去して底面に端子が露出した除去部が形成される工程及び、めっきを施して除去部にめっき膜が形成される工程を備えるので、上部基板やシールドケースとの間でショートしたり、電子部品間でショートしたりするのを防止でき、かつ、絶縁膜を破壊し、絶縁性が劣化するのを防止できる。
さらに、本発明は、内部に回路素子を内蔵する素体と、素体に形成された端子を備えた電子部品の製造方法において、内部に回路素子を内蔵する素体を形成し、素体に端子を形成し、端子に第1のめっき膜を形成する工程と、素体に絶縁膜を形成する工程及び、絶縁膜から露出した端子の第1のめっき膜上に、第2のめっき膜が形成される工程を備えるので、電子部品の周囲の物とのショートを防止でき、かつ、絶縁膜を破壊し、絶縁性が劣化するのを防止できる。
そして、この絶縁膜の覆われた端子とめっき膜とで外部端子が形成される。
従って、本発明の電子部品は、素体に形成された端子が絶縁膜で覆われているので、絶縁体膜により電気的に周囲から絶縁でき、かつ、絶縁膜の除去部に形成されためっき膜により実装基板の配線パターンに接続できる。また、本発明の電子部品は、素体内部に内蔵する回路素子の形状を特別な構造にする必要がないので、図13や図14の様に改良する前の従来の電子部品をそのまま利用することができると共に、素体内のスペースを有効に活用して回路素子の特性を向上させることができる。さらに、本発明の電子部品は、端子が素体の実装面において、絶縁膜の除去部の底面に端子が露出し、この除去部にめっき膜が形成されるので、絶縁膜の端部の厚みを従来よりも厚くすることができると共に、はんだの侵入を阻止するためのめっき膜を有することができ、実装基板の配線パターンとの接続時に、端子と絶縁膜の間にはんだが入り込むのを防止できる。またさらに、除去部に露出している端子上に下地めっきと錫又は錫合金めっきを施すことにより、端子のはんだ喰われを防止し、かつ、はんだ濡れを良くすることができる。さらに、めっき延びが発生しやすいフェライト等の素体を用いた場合においては、端子のめっき膜を形成する部分以外が絶縁膜で覆われているため、めっきを施す際に、素体と端子の接触部分にめっき延びが発生して端子の幅がばらつくのを防止できる。また、密度が低い素体を用い、素体全体を樹脂で覆って電子部品を形成する場合においては、素体に樹脂を含浸する必要がない。またさらに、本発明の電子部品は、除去部の形状により、外部端子の形状を様々な形状にすることができる。
図1は本発明の電子部品の第1の実施例を示す部分断面図であり、11は素体、12は端子である。
素体11は、フェライト等の磁性体、金属磁性体、誘電体等の絶縁体で形成され、内部に回路素子が形成される。回路素子は、絶縁体層と導体パターンを積層し、絶縁体層間の導体パターンを螺旋状に接続してコイルとしたり、絶縁体層と導体パターンを積層して導体パターン間に容量を得る様にしてコンデンサとしたり、これらを一体に形成してLC回路としたり、導線を巻回したコイルを内部に配置したりすることにより、素体の内部に形成される。
端子12は、素体11の端面と端面に隣接する4つの面に亘って形成される。この端子12は、銀、パラジウム、銅等の導電体を含有する材料をディップ塗布等の技術を用いて電極を形成することにより形成される。
この端子12が形成された素体11は、全体が絶縁膜13によって被覆される。絶縁膜13は、エポキシ樹脂、シリコン樹脂、アクリル樹脂等の樹脂や、ガラス等の絶縁性を有する絶縁体によって形成され、素体11の実装面の端子12に対応する部分にその底面に端子12が露出した除去部が形成され、この除去部に端子12に接続しためっき膜14が形成される。めっき膜14は、端子12の表面に銅、ニッケル等の導電材料による下地めっき膜14Aを形成し、この下地めっき膜14Aの表面に錫又は錫合金によるめっき膜14Bを形成することにより形成される。この絶縁膜13に被覆された端子12とめっき膜14とで外部端子が形成される。
次に、端子22が形成された素体21の全体に、エポキシ樹脂、シリコン樹脂、アクリル樹脂等の樹脂や、ガラス等の絶縁性を有する絶縁体を、コーティングすることで付与し、図2(B)に示す様に、端子22が形成された素体21の全体を絶縁膜23で被覆する。この絶縁膜23は、厚みが2〜30μmであることが望ましい。また、コーティングする方法は、ディップやスプレーにより塗布、電着塗装、ドラム式回転コーティング等様々な方法を用いることができる。
続いて、絶縁膜23の素体21の実装面の端子22に対応する部分を、レーザー装置や熱源装置で加熱により又は、サンドブラストや研磨等の機械的手段により剥離、除去して、図2(C)に示す様に、その底面に端子22の表面が露出した除去部23Aが形成される。
さらに、この除去部23Aの底面に露出した端子22の表面上に、銅、ニッケル等の導電材料による下地めっき膜24Aを形成し、この下地めっき膜24Aの表面に錫又は錫合金によるめっき膜24Bを形成することにより、図2(D)に示す様に、除去部に端子22に接続しためっき膜24が形成される。
本実施例では、除去部と外部端子の構造が第1の実施例と異なっている。まず、除去部は、図3(A)に示す様に、それぞれの端子32に対応する位置において、素体31の幅方向に延在する除去部が複数、素体31の長さ方向に配列して形成される。
次に、図3(B)に示す様に、この複数の除去部33A1、33A2の底面に露出した端子32の表面上に、銅、ニッケル等の導電材料による下地めっき膜34Aを形成し、この下地めっき膜34Aの表面に錫又は錫合金によるめっき膜34Bを形成することにより、除去部内に端子32に接続しためっき膜34が形成される。
この様にして電子部品を形成した場合、それぞれの端子上に、素体の幅方向に延在するめっき膜が複数形成されるので、実装基板の配線パターンにはんだで接続する際、めっき膜間にはんだフィレットを侵入させることができ、実装基板に安定して実装できる。
素体41は、フェライト等の磁性体、金属磁性体、誘電体等の絶縁体で形成され、内部に回路素子が形成される。
端子42は、素体41の端面と端面に隣接する4つの面に亘って形成される。この端子42は、銀、パラジウム、銅等の導電体を含有する材料を用いて電極を形成することにより形成される。
この端子42が形成された素体41は、全体が絶縁膜43によって被覆される。絶縁膜43は、エポキシ樹脂、シリコン樹脂、アクリル樹脂等の樹脂や、ガラス等の絶縁性を有する絶縁体によって形成され、素体41の実装面及びそれぞれ実装面に隣接する面の端子42に対応する部分にその底面に端子42が露出した除去部が形成され、この除去部に端子42に接続しためっき膜44が形成される。めっき膜44は、端子42の表面に銅、ニッケル等の導電材料による下地めっき膜44Aを形成し、この下地めっき膜44Aの表面に錫又は錫合金によるめっき膜44Bを形成することにより形成される。この絶縁膜43に被覆された端子42とめっき膜44とで外部端子が形成される。この外部端子は、電子部品の実装面と実装面に隣接する面に亘ってL字状に形成される。また、この外部端子の形状は、除去部の形状によって変えることができ、実装面と対向する面まで延在させるとコ字状の外部端子を形成することができる。
素体51は、フェライト等の磁性体、金属磁性体、誘電体等の絶縁体で形成される。
端子52は、素体51の端面と端面に隣接する4つの面に亘って形成される。この端子52は、銀、パラジウム、銅等の導電体を含有する材料を用いて電極を形成することにより形成される。
この端子52が形成された素体51は、端子52が形成されている素体52の両端部に、端子52が覆われるようにそれぞれ絶縁膜53が形成される。それぞれの絶縁膜53は、エポキシ樹脂、シリコン樹脂、アクリル樹脂等の樹脂や、ガラス等の絶縁性を有する絶縁体によって形成され、素体51の実装面の端子52に対応する部分にその底面に端子52が露出した除去部が形成され、この除去部に端子52に接続しためっき膜54が形成される。除去部は絶縁膜53の実装面における面積よりも小さく形成される。めっき膜54は、端子52の表面に銅、ニッケル等の導電材料による下地めっき膜54Aを形成し、この下地めっき膜54Aの表面に錫又は錫合金によるめっき膜54Bを形成することにより形成される。この絶縁膜53に被覆された端子52とめっき膜54とで外部端子が形成される。
この様に形成した場合においても、端子と絶縁膜の間にはんだが入り込むのを防止でき、かつ、絶縁膜の絶縁材料を節約できる。
素体61は、フェライト等の磁性体、金属磁性体、誘電体等の絶縁体で形成され、内部に回路素子が形成される。
端子62は、素体61の端面と端面に隣接する4つの面に亘って形成される。この端子62は、銀、パラジウム、銅等の導電体を含有する材料を用いて電極を形成することにより形成される。端子62の表面には下地めっき膜64Aが形成される。下地めっき膜64Aは、銅、ニッケル等の導電材料により形成され、素体61の実装面に対応する部分の厚みが他の部分の厚みよりも厚くなっている。
この素体61は、下地めっき膜64Aの厚みが厚い部分の表面が除去部内に露出する様に、全体が絶縁膜63によって被覆される。絶縁膜63は、エポキシ樹脂、シリコン樹脂、アクリル樹脂等の樹脂や、ガラス等の絶縁性を有する絶縁体によって形成される。この除去部内に露出する下地めっき膜64Aの厚みが厚い部分の表面に錫又は錫合金によるめっき膜64Bを形成する。この下地めっき膜64Aと錫又は錫合金によるめっき膜64Bによりめっき膜64が形成され、このめっき膜64と端子62とで外部端子が形成される。
次に、図7(B)に示す様に、端子72の表面上に、銅、ニッケル等の導電材料による下地めっき膜74A1が形成される。
続いて、素体71の全体に、エポキシ樹脂、シリコン樹脂、アクリル樹脂等の樹脂や、ガラス等の絶縁性を有する絶縁体を、コーティングすることで付与し、図7(C)に示す様に、素体71の全体を絶縁膜73で被覆する。この絶縁膜73は、厚みが2〜30μmであることが望ましい。また、コーティングする方法は、ディップやスプレーにより塗布、電着塗装、ドラム式回転コーティング等様々な方法を用いることができる。
さらに、絶縁膜73の素体71の実装面の端子72に対応する部分を、レーザー装置や熱源装置で加熱により又は、サンドブラストや研磨等の機械的手段により剥離、除去して、図7(D)に示す様に、その底面に下地めっき膜74A1の表面が露出した除去部73Aが形成される。
続いて、この除去部73Aの底面に露出した下地めっき膜74A1の表面上に、銅、ニッケル等の導電材料による下地めっき膜74A2を形成し、この下地めっき膜74A2の表面に錫又は錫合金によるめっき膜74Bを形成することにより、図7(E)に示す様に、除去部に端子72に接続しためっき膜74が形成される。この時、下地めっき膜74A1と下地めっき膜74A2は、同じ材質で形成しても良いし、異なる材質で形成しても良い。また、下地めっき膜74A1の表面に錫又は錫合金によるめっき膜74Bを形成することにより、除去部に端子72に接続しためっき膜74が形成されても良い。
この様に電子部品を形成した場合、除去部73A内に形成される下地めっき膜74A2と錫又は錫合金によるめっき膜74Bの形成が不十分で樹脂膜との間に隙間が生じてしまった場合でも、端子が下地めっき膜74A1で覆われているため、端子のはんだ喰われを防止できる。
素体81は、フェライト等の磁性体、金属磁性体、誘電体等の絶縁体で形成され、内部に回路素子が形成される。
端子82は、素体81の端面と端面に隣接する4つの面に亘って形成される。この端子82は、銀、パラジウム、銅等の導電体を含有する材料を用いて電極を形成することにより形成される。端子82の表面には下地めっき膜84Aが形成される。下地めっき膜84Aは、銅、ニッケル等の導電材料により形成され、素体81の実装面と実装面に隣接する面に対応する部分の厚みが他の部分の厚みよりも厚くなっている。
この素体81は、下地めっき膜84Aの厚みが厚い部分の表面が除去部内に露出する様に、全体が絶縁膜83によって被覆される。絶縁膜83は、エポキシ樹脂、シリコン樹脂、アクリル樹脂等の樹脂や、ガラス等の絶縁性を有する絶縁体によって形成される。除去部は、素体81の実装面及びそれぞれ実装面に隣接する面の端子82に対応する部分に形成される。この除去部内に露出する下地めっき膜84Aの厚みが厚い部分の表面に錫又は錫合金によるめっき膜84Bを形成する。この下地めっき膜84Aと錫又は錫合金によるめっき膜84Bによりめっき膜84が形成され、このめっき膜84と端子82とで外部端子が形成される。この外部端子は、電子部品の実装面と実装面に隣接する面に亘ってL字状に形成される。また、この外部端子の形状は、除去部の形状によって変えることができ、実装面と対向する面まで延在させるとコ字状の外部端子を形成することができる。
素体91は、フェライト等の磁性体、金属磁性体、誘電体等の絶縁体で形成される。
端子92は、素体91の端面と端面に隣接する4つの面に亘って形成される。この端子92は、銀、パラジウム、銅等の導電体を含有する材料を用いて電極を形成することにより形成される。端子92の表面には下地めっき膜94Aが形成される。下地めっき膜94Aは、銅、ニッケル等の導電材料により形成され、素体91の実装面と実装面に隣接する面に対応する部分の厚みが他の部分の厚みよりも厚くなっている。
この素体91は、素体91の両端部に、下地めっき膜94Aの厚みが厚い部分の表面が除去部内に露出する様に、端子92の一部分に絶縁膜93が形成される。それぞれの絶縁膜93は、エポキシ樹脂、シリコン樹脂、アクリル樹脂等の樹脂や、ガラス等の絶縁性を有する絶縁体によって形成される。除去部は素体91の実装面に絶縁膜93が一部残る様に形成される。下地めっき膜94Aの厚みが厚い部分の表面には、錫又は錫合金によるめっき膜94Bが形成される。この下地めっき膜94Aと錫又は錫合金によるめっき膜94Bによりめっき膜94が形成され、このめっき膜94と端子92とで外部端子が形成される。
素体101は、フェライト等の磁性体、金属磁性体、誘電体等の絶縁体で形成される。
端子102は、素体101の端面と端面に隣接する4つの面に亘って形成される。この端子102は、銀、パラジウム、銅等の導電体を含有する材料を用いて電極を形成することにより形成される。端子102の表面には下地めっき膜104Aが形成される。下地めっき膜104Aは、銅、ニッケル等の導電材料により形成され、素体101の下側部分の厚みが他の部分の厚みよりも厚くなっている。
この素体101は、素体101の上側部分に絶縁膜103が形成され、素体101の下側部分に下地めっき膜104Aの厚みが厚い部分の表面が露出し、この下地めっき膜104Aの厚みが厚い部分の表面に錫又は錫合金によるめっき膜104Bによりめっき膜104が形成される。この下地めっき膜104Aと錫又は錫合金によるめっき膜104Bによりめっき膜104が形成され、このめっき膜104と端子102とで外部端子が形成される。
次に、素体111の上側に、エポキシ樹脂、シリコン樹脂、アクリル樹脂等の樹脂や、ガラス等の絶縁性を有する絶縁体を、コーティングすることで付与し、図11(B)に示す様に、素体111の上側部分を絶縁膜113で被覆する。この絶縁膜113は、厚みが2〜30μmであることが望ましい。また、コーティングする方法は、ディップやスプレーにより塗布、電着塗装、ドラム式回転コーティング等様々な方法を用いることができる。
続いて、素体111の下側部分において露出した下地めっき膜114A1の表面上に、銅、ニッケル等の導電材料による下地めっき膜114A2を形成し、この下地めっき膜114A2の表面に錫又は錫合金によるめっき膜114Bを形成することにより、図11(C)に示す様に、端子112に接続しためっき膜114が形成される。この時、下地めっき膜114A1と下地めっき膜114A2は、同じ材質で形成しても良いし、異なる材質で形成しても良い。下地めっき膜114A1と下地めっき膜114A2が同じ材質で形成された場合には、図10に示す様に、下地めっき膜に厚みが厚い部分が形成され、この下地めっき膜の厚みが厚い部分が絶縁膜113から露出する。また、下地めっき膜114A1と下地めっき膜114A2を異なる材質で形成する場合、下地めっき膜114A1を銅により形成し、下地めっき膜114A2をニッケルで形成すると良い。
さらに、この下地めっき膜114A1の表面に錫又は錫合金によるめっき膜114Bを形成することにより、端子112に接続しためっき膜114が形成される。
この様に形成された電子部品は、端子全体に下地めっきを形成した後、素体に絶縁膜を形成するので、絶縁膜113と下地めっき膜114A2、錫合金によるめっき膜114Bの間に隙間があったとしても、実装基板の配線パターンとの接続時に、はんだが端子まで到達することがなく、端子にはんだ食われが発生することもない。また、絶縁膜を形成した後に再度下地めっき膜を形成し、錫又は錫合金によるめっき膜を形成しているので、はんだ濡れ性も向上させることができる。
また、第1の実施例乃至第4の実施例において、下地めっき膜14A、34A、44A、54Aを端子と絶縁膜の間にも延在させて端子を覆う様に形成しても良い。
さらに、第8の実施例において、下地めっき膜114A1の表面に錫又は錫合金によるめっき膜114Bを形成しても良い。
またさらに、端子は、金属板を素体の端面と端面に隣接する4つの面を覆う様に加工して、これを素体の両端に取り付けて形成しても良い。
12 端子
Claims (8)
- 内部に回路素子を内蔵する素体と、前記素体に形成された端子を備えた電子部品であって、
前記端子は前記素体の端面と前記端面に隣接する面に亘って形成され、その表面に錫を含有しない第1のめっき膜が形成され、
前記素体に前記第1のめっき膜が形成された端子を覆う絶縁膜が形成され、
前記素体の少なくとも実装面に形成された前記絶縁膜が除去された部分において前記端子の前記第1のめっき膜が前記絶縁膜が除去された部分の底面に露出し、前記端子の前記絶縁膜が除去された部分の底面に露出した前記第1のめっき膜上に錫を含有する第2のめっき膜が形成されていることを特徴とする電子部品。 - 内部に回路素子を内蔵する素体と、前記素体に形成された端子を備えた電子部品であって、
前記端子は前記素体の端面と前記端面に隣接する面に亘って形成され、その表面に錫を含有しない第1のめっき膜が形成され、
前記素体に前記第1のめっき膜が形成された端子を覆う絶縁膜が形成され、
前記絶縁膜は、前記素体の少なくとも実装面に前記絶縁膜が除去された部分が形成され、前記第1のめっき膜が前記絶縁膜が除去された部分の底面に露出し、前記端子の前記絶縁膜が除去された部分の底面に露出した前記第1のめっき膜上に錫を含有する第2のめっき膜が形成されていることを特徴とする電子部品。 - 内部に回路素子を内蔵する素体と、前記素体に形成された端子を備えた電子部品であって、
前記端子は前記素体の端面と前記端面に隣接する面に亘って形成され、その表面に錫を含有しない第1のめっき膜が形成され、
前記素体全体に絶縁膜が形成され、
前記絶縁膜は、前記素体の少なくとも実装面に前記絶縁膜が除去された部分が形成され、前記第1のめっき膜が前記絶縁膜が除去された部分の底面に露出し、前記端子の前記絶縁膜が除去された部分の底面に露出した前記第1のめっき膜上に錫を含有する第2のめっき膜が形成されていることを特徴とする電子部品。 - 内部に回路素子を内蔵する素体と、前記素体に形成された端子を備えた電子部品であって、
前記端子は前記素体の端面と前記端面に隣接する面に亘って形成され、その表面に錫を含有しない第1のめっき膜が形成され、前記第1のめっき膜上における一部分に錫を含有する第2のめっき膜が形成され、
前記素体において前記第2のめっき膜が形成された部分以外の場所に絶縁膜が形成されて、錫を含有する前記第2のめっき膜が前記絶縁膜から露出していることを特徴とする電子部品。 - 前記素体は、絶縁体層と導体パターンが積層されて内部に回路素子が形成されている請求項1乃至請求項4のいずれかに記載の電子部品。
- 前記素体は、絶縁体層と導体パターンが積層され、前記絶縁体層間の前記導体パターンを螺旋状に接続して内部にコイルが形成されている請求項1乃至請求項4のいずれかに記載の電子部品。
- 前記素体は、導線を巻回して形成されたコイルを内部に備えた請求項1乃至請求項4のいずれかに記載の電子部品。
- 内部に回路素子を内蔵する素体と、前記素体に形成された端子を備えた電子部品の製造方法において、
内部に回路素子を内蔵する素体を形成し、前記素体に端子を形成し、前記端子に錫を含有しない第1のめっき膜を形成する工程と、
前記素体に絶縁膜を形成する工程と、
前記絶縁膜の一部を除去して前記絶縁膜が除去された部分の底面に露出した前記端子の第1のめっき膜上に、前記絶縁膜に埋設され、その表面が前記絶縁膜から露出した錫を含有する第2のめっき膜が形成される工程を備えたことを特徴とする電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017109320A JP6489156B2 (ja) | 2017-06-01 | 2017-06-01 | 電子部品及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017109320A JP6489156B2 (ja) | 2017-06-01 | 2017-06-01 | 電子部品及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014249622A Division JP6156345B2 (ja) | 2014-12-10 | 2014-12-10 | 電子部品及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017175160A JP2017175160A (ja) | 2017-09-28 |
JP6489156B2 true JP6489156B2 (ja) | 2019-03-27 |
Family
ID=59973309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017109320A Active JP6489156B2 (ja) | 2017-06-01 | 2017-06-01 | 電子部品及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6489156B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102176276B1 (ko) * | 2019-08-20 | 2020-11-09 | 삼성전기주식회사 | 코일 부품 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08124761A (ja) * | 1994-10-19 | 1996-05-17 | Taiyo Yuden Co Ltd | チップ形インダクタおよびその製造方法 |
JP4093188B2 (ja) * | 2003-05-27 | 2008-06-04 | 株式会社村田製作所 | 積層セラミック電子部品とその実装構造および実装方法 |
CN102187408B (zh) * | 2008-10-30 | 2015-01-14 | 株式会社村田制作所 | 电子部件 |
JP5459487B2 (ja) * | 2010-02-05 | 2014-04-02 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
JP2013026392A (ja) * | 2011-07-20 | 2013-02-04 | Tdk Corp | 電子部品及び電子部品の製造方法 |
JP2013058558A (ja) * | 2011-09-07 | 2013-03-28 | Tdk Corp | 電子部品 |
JP5974283B2 (ja) * | 2012-07-06 | 2016-08-23 | パナソニックIpマネジメント株式会社 | インダクタの製造方法 |
KR101422926B1 (ko) * | 2012-10-26 | 2014-07-23 | 삼성전기주식회사 | 적층 칩 전자부품 및 그 실장 기판 |
KR101548793B1 (ko) * | 2013-01-14 | 2015-08-31 | 삼성전기주식회사 | 적층 세라믹 커패시터, 적층 세라믹 커패시터의 실장 기판 및 적층 세라믹 커패시터의 제조 방법 |
JP6229371B2 (ja) * | 2013-08-27 | 2017-11-15 | Tdk株式会社 | セラミック電子部品 |
-
2017
- 2017-06-01 JP JP2017109320A patent/JP6489156B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017175160A (ja) | 2017-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6156345B2 (ja) | 電子部品及びその製造方法 | |
JP6547762B2 (ja) | 電子部品の製造方法および電子部品 | |
CN108109807B (zh) | 电子部件 | |
CN104700982B (zh) | 片式电子组件及其制造方法 | |
KR101983146B1 (ko) | 칩 전자부품 | |
CN105869833A (zh) | 电子组件以及具有该电子组件的板 | |
CN104575938A (zh) | 线圈组件及其制造方法、基板及具有基板的电压调整模块 | |
JP5182448B2 (ja) | 部品内蔵基板 | |
JP5710708B2 (ja) | 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板 | |
KR20150068940A (ko) | 코일 전자부품 및 그 제조방법 | |
US9049798B2 (en) | Multilayered ceramic electronic component and board for mounting the same | |
JP2021532597A (ja) | 誘導素子を製造するための方法及び誘導素子 | |
KR20150089279A (ko) | 칩형 코일 부품 | |
JP6489156B2 (ja) | 電子部品及びその製造方法 | |
CN108074728A (zh) | 电子部件 | |
JP7055588B2 (ja) | 電子部品 | |
CN116210062A (zh) | 线圈部件及其制造方法 | |
US10707016B2 (en) | Method of manufacturing laminated electronic component | |
JP2021190618A (ja) | 積層インダクタ部品 | |
JP2003272957A (ja) | 固体電解コンデンサ | |
KR20190116172A (ko) | 적층형 커패시터 | |
JP2005235814A (ja) | コイル部品の製造方法 | |
JP2017126710A (ja) | 複合電子部品 | |
JPH11224925A (ja) | 電子部品の端子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180626 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190211 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6489156 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |