JP6464498B2

JP6464498B2 - 容量性感知と通信を具備する統合回路、及びそれらを用いたインタラクティブシステム

Info

Publication number: JP6464498B2
Application number: JP2017109928A
Authority: JP
Inventors: 羅立聲; 李仙耀
Original assignee: Generalplus Technology Inc
Current assignee: Generalplus Technology Inc
Priority date: 2016-06-03
Filing date: 2017-06-02
Publication date: 2019-02-06
Anticipated expiration: 2037-06-02
Also published as: TW201743164A; TWI597624B; US20170351359A1; CN107465426B; JP2017220930A; US10402024B2; CN107465426A

Description

本発明は、容量性感知と通信を具備する統合回路、及びそれらを用いたインタラクティブシステム（ＩｎｔｅｇｒａｔｅｄＣｏｍｍｕｎｉｃａｔｉｏｎａｎｄＣａｐａｃｉｔｉｖｅＳｅｎｓｉｎｇＣｉｒｃｕｉｔ）に関する。

図１は従来の通信技術に用いられる送受信装置を示す回路図である。図１を参照すれば、送受信装置は、アンテナ１０１と、転送回路１０２と、変調回路１０３と、増幅回路１０４と、フィルター回路１０５と、コンパレータ回路１０６と、復調器回路１０７とを備える。アンテナ１０１により信号が受信されると、増幅回路１０４により受信された信号の前置増幅が行われた後、フィルター回路１０５及びコンパレータ回路１０６により前置増幅された信号に対する波形処理が施され、最後に復調器回路１０７により復調されて受信データが得られる。また、データの伝送が必要な場合、伝送するデータはまず変調回路１０３により変調され、その後、転送回路１０２による信号処理を経て、アンテナ１０１から出力される。

しかしながら、前述した従来の回路では、すなわち、タッチ制御機能及びデータを送受信させる通信機能を同時に達成させる場合、実際の回路は上述の図１の回路ブロックにタッチ制御を担うブロックをもう１つ加えねばならない。このため、タッチ制御機能及びデータを送受信させる通信機能を同時に達成させると、回路が複雑化し、回路が占める面積が大きくなり、製品の体積が大きくなりすぎたり、重くなりすぎるといった問題があった。

そこで、本発明者は上記の欠点が改善可能と考え、鋭意検討を重ねた結果、合理的かつ効果的に課題を改善する本発明の提案に到った。

本発明は、以上の従来技術の課題を解決する為になされたものである。即ち、本発明は、容量性感知と通信を具備する統合回路、及びそれらを用いたインタラクティブシステムを提供することを主目的とする。すなわち、極少ない部材により、通信及び容量性感知効果を達成させる。

また、本発明の他の目的は、容量性感知と通信を具備する統合回路、及びそれらを用いたインタラクティブシステムを提供することにある。すなわち、部材数を減らすことで、製品の体積の縮小を達成させる。

上述した課題を解決し、目的を達成するために、本発明に係る容量性感知と通信を具備する統合回路は、マイクロプロセッサーと、感知電極と、共振回路とを備える。マイクロプロセッサーは第一入力出用ピン及び第二入力出用ピンを含む。感知電極はマイクロプロセッサーの第一入力出用ピンに電気的に接続される。共振回路は入力端及び出力端を含む。共振回路の入力端はマイクロプロセッサーの第二入力出用ピンに電気的に接続される。共振回路の出力端は感知電極に電気的に接続される。容量性感知が行われると、マイクロプロセッサーの第一入力出用ピンは感知電極に対する充放電状態に基づいて、感知電極の容量の変化の判定を行う。データの出力が行われると、マイクロプロセッサーの第一入力出用ピンがハイインピーダンスに設定され、マイクロプロセッサーの第二入力出用ピンは伝送データに基づいて、高周波キャリアを出力させるか或いは出力させない。高周波キャリアは共振回路により共振されることにより、高周波キャリアの振幅が増幅される。

本発明に係るインタラクティブシステムは、第一インタラクティブデバイス及び第二インタラクティブデバイスを備える。第一インタラクティブデバイスは、第一容量性感知と通信を具備する統合回路を含み、第一容量性感知と通信を具備する統合回路は、第一マイクロプロセッサーと、第一感知電極と、第一共振回路とを含む。第一マイクロプロセッサーは第一入力出用ピン及び第二入力出用ピンからなる。第一感知電極は第一マイクロプロセッサーの第一入力出用ピンに電気的に接続される。第一共振回路は入力端及び出力端を備え、第一共振回路の入力端は第一マイクロプロセッサーの第二入力出用ピンに電気的に接続される。第一共振回路の出力端は第一感知電極に電気的に接続される。第二インタラクティブデバイスは第二容量性感知と通信を具備する統合回路を含み、第二容量性感知と通信を具備する統合回路は、第二マイクロプロセッサーと、第二感知電極と、出力回路とを備える。第二マイクロプロセッサーは第一入力出用ピンで構成される。第二感知電極は第二マイクロプロセッサーの第一入力出用ピンに電気的に接続される。出力回路は第二容量性感知と通信を具備する統合回路に電気的に接続される。第一容量性感知と通信を具備する統合回路は容量性感知が行われると、第一マイクロプロセッサーの第一入力出用ピンは第一感知電極に対する充放電状態に基づいて、第一感知電極の容量値の変化の判定を行う。第一インタラクティブデバイスによりデータが出力されると、第一マイクロプロセッサーの第一入力出用ピンがハイインピーダンスに設定され、第一マイクロプロセッサーの第二入力出用ピンは伝送データに基づいて、高周波キャリアを出力させるか或いは出力させない。高周波キャリアは第一共振回路により共振されることにより、高周波キャリアの振幅が増幅される。第二インタラクティブデバイスにより第一インタラクティブデバイスからのデータが受信されると、第二マイクロプロセッサーは第二マイクロプロセッサーの第一入力出用ピンにより検知された容量値の不安定期間のパケットに基づいて、第二感知電極により受信された高周波キャリアのパケットの判断を行い、第一インタラクティブデバイスから伝送された伝送データのデコードを行う。伝送データに基づいて、第二容量性感知と通信を具備する統合回路により出力回路から出力された対応される出力効果の制御が行われる。

本発明の好ましい実施形態に係る容量性感知と通信を具備する統合回路によれば、マイクロプロセッサーは第三入力出用ピンを更に備える。容量性感知と通信を具備する統合回路はインピーダンス素子を更に含む。インピーダンス素子は第一端及び第二端を備え、その第一端はマイクロプロセッサーの第三入力出用ピンに電気的に接続され、且つインピーダンス素子の第二端はマイクロプロセッサーの第一入力出用ピンに電気的に接続される。容量性感知が行われると、マイクロプロセッサーの第一入力出用ピンが第一共通電圧に設定された後、マイクロプロセッサーの第一入力出用ピンがハイインピーダンスに設定され、且つマイクロプロセッサーの第三入力出用ピンが第一特定電圧に設定される。感知電極の電圧が第一共通電圧から第一電圧まで充電されると、マイクロプロセッサーの第一入力出用ピンが第二共通電圧に設定された後、マイクロプロセッサーの第一入力出用ピンがハイインピーダンスに設定され、マイクロプロセッサーの第三入力出用ピンが第二特定電圧に設定される。感知電極が第二共通電圧から第二電圧まで放電されると、マイクロプロセッサーの第一入力出用ピンが第一共通電圧に設定された後、マイクロプロセッサーの第一入力出用ピンがハイインピーダンスに設定され、且つマイクロプロセッサーの第三入力出用ピンが第一特定電圧に設定される。マイクロプロセッサーは感知電極が第一共通電圧から第一電圧まで充電されるのにかかった時間に加えて感知電極が第二共通電圧から第二電圧まで放電されるのにかかった時間に基づいて、感知電極の容量の変化の判断を行う。なお、第一特定電圧は第一電圧に等しいかより高く、且つ第一電圧は第一共通電圧より高い。第二特定電圧は第二電圧に等しいかより低く、且つ第二電圧は第二共通電圧より低い。

本発明の好ましい実施形態に係る容量性感知と通信を具備する統合回路によれば、マイクロプロセッサーは第三入力出用ピンを更に備え、容量性感知と通信を具備する統合回路はインピーダンス素子を更に含む。インピーダンス素子は第一端及び第二端を備える。インピーダンス素子の第一端はマイクロプロセッサーの第三入力出用ピンに電気的に接続され、且つインピーダンス素子の第二端はマイクロプロセッサーの第一入力出用ピンに電気的に接続される。容量性感知が行われると、マイクロプロセッサーの第一入力出用ピンが第一共通電圧に設定された後、マイクロプロセッサーの第一入力出用ピンがハイインピーダンスに設定され、且つマイクロプロセッサーの第三入力出用ピンが第一特定電圧に設定され、これによりマイクロプロセッサーの第三入力出用ピンにより前記感知電極に対する充電が行われる。第一所定の時間が経過すると、マイクロプロセッサーにより感知電極の第一時間電圧が記録された後、マイクロプロセッサーの第一入力出用ピンが第二共通電圧に設定され、その後、マイクロプロセッサーの第一入力出用ピンがハイインピーダンスに設定され、マイクロプロセッサーの第三入力出用ピンが第二特定電圧に設定され、これによりマイクロプロセッサーの第三入力出用ピンにより感知電極に対する放電が行われる。第二所定の時間が経過すると、マイクロプロセッサーにより前記感知電極の第二時間電圧が記録された後、マイクロプロセッサーの第一入力出用ピンが第一共通電圧に設定され、その後、マイクロプロセッサーの第一入力出用ピンがハイインピーダンスに設定され、且つマイクロプロセッサーの第三入力出用ピンが第一特定電圧に設定される。マイクロプロセッサーは前記第一時間電圧及び前記第二時間電圧に基づいて、感知電極の容量の変化の判断を行う。なお、第一特定電圧は第一時間電圧に等しいかより高く、且つ第一時間電圧は第一共通電圧より高い。第二特定電圧は第二時間電圧に等しいかより低く、且つ前記第二時間電圧は第二共通電圧より低い。

なお、本発明の好ましい実施形態に係る容量性感知と通信を具備する統合回路によれば、容量性感知と通信を具備する統合回路はインピーダンス素子を更に備える。インピーダンス素子は第一端及び第二端を含む。インピーダンス素子の第一端はマイクロプロセッサーの第一入力出用ピンに電気的に接続され、且つインピーダンス素子の第二端は共通電圧に電気的に接続される。容量性感知が行われると、マイクロプロセッサーの第一入力出用ピンにより感知電極に対して第一電圧まで充電された後、マイクロプロセッサーの第一入力出用ピンがハイインピーダンスに設定される。感知電極が第一電圧から第二電圧まで放電されると、マイクロプロセッサーは感知電極が第一電圧から第二電圧まで放電されるのにかかった時間に基づいて、感知電極の容量の変化の判断を行う。

また、本発明の好ましい実施形態に係る容量性感知と通信を具備する統合回路によれば、容量性感知と通信を具備する統合回路はインピーダンス素子を更に備える。インピーダンス素子は第一端及び第二端を含み、インピーダンス素子の第一端は前記マイクロプロセッサーの第一入力出用ピンに電気的に接続され、且つインピーダンス素子の第二端は共通電圧に電気的に接続される。容量性感知が行われると、マイクロプロセッサーの第一入力出用ピンにより感知電極が第一電圧まで充電された後、マイクロプロセッサーの第一入力出用ピンがハイインピーダンスに設定され、所定の時間が経過すると、マイクロプロセッサーは感知電極が第一電圧から放電された電圧に基づいて、感知電極の容量の変化の判断を行う。

さらに、本発明の好ましい実施形態に係る容量性感知と通信を具備する統合回路によれば、上述のマイクロプロセッサーは第四入力出用ピンを更に備える。共振回路は、インダクタンスと、キャパシタと、抵抗器とを含む。キャパシタは第一端及び第二端からなり、インダクタンスの第一端はマイクロプロセッサーの第二入力出用ピンに電気的に接続され、インダクタンスの第二端は感知電極に電気的に接続される。キャパシタは第一端及び第二端を備え、キャパシタの第一端はマイクロプロセッサーの第四入力出用ピンに電気的に接続され、キャパシタの第二端は感知電極に電気的に接続される。抵抗器は第一端及び第二端を含み、抵抗器の第一端はマイクロプロセッサーの第二入力出用ピンに電気的に接続され、抵抗器の第二端はインダクタンスの第一端に電気的に接続される。データの出力が行われると、マイクロプロセッサーの第一入力出用ピンがハイインピーダンスに設定され、且つ第四入力出用ピンが共通電圧に設定される。容量性感知が行われると、マイクロプロセッサーの第二入力出用ピン及び第四入力出用ピンがハイインピーダンスに設定される。

本発明の好ましい実施形態に係る容量性感知と通信を具備する統合回路によれば、マイクロプロセッサーは、第一入力出用ピンにより検知された容量値の不安定期間のパケットに基づいて、感知電極により受信された高周波キャリアのパケットの判断を行い、外部回路から伝送された伝送データのデコードを行うために用いられる。

上述したように、本発明の特徴は、マイクロプロセッサーのピンから高周波キャリアが出力され、共振回路により共振されることにより、高周波キャリアの電界が増幅され、且つ感知電極により電界が射出される。また、マイクロプロセッサーの他のピンは、上述の感知電極によりキャパシタの感知を行う。このように、本発明に係る回路設計が同じ感知電極に応用されることにより、データの送受信を行う通信機能及び容量性感知機能が同時に達成される。

従来の通信技術に用いられる送受信装置を示す回路図である。本発明の好ましい実施形態に係るインタラクティブシステムを示す概略図である。本発明の好ましい実施形態に係る第一インタラクティブデバイス２０１を示す回路の概略図である。本発明の好ましい実施形態に係る容量性感知と通信を具備する統合回路３０１の作動波形を示す概略図である。本発明の好ましい実施形態に係る２個の感知電極を接近させる時を示す回路の概略図である。本発明の好ましい実施形態に係るデータ転送の波形を示す概略図である。本発明の好ましい実施形態に係る第一インタラクティブデバイス２０１の回路を示す概略図である。本発明の好ましい実施形態に係るインタラクティブデバイス２０１の回路を示す概略図である。本発明の好ましい実施形態に係る容量性感知と通信を具備する統合回路８０１の作動波形を示す概略図である。容量性感知期間Ｔ＿ｓｅｎｓｅ中に、感知電極８０３の充電／放電を示す概略図である。容量性感知期間Ｔ＿ｓｅｎｓｅ中に、感知電極８０３の充電／放電を示す概略図である。本発明の好ましい実施形態に係る第一インタラクティブデバイス２０１の回路を示す概略図である。本発明の好ましい実施形態に係る第一インタラクティブデバイス２０１の回路を示す概略図である。本発明の好ましい実施形態に係るインタラクティブデバイス２０１の回路を示す概略図である。本発明の好ましい実施形態に係るインタラクティブデバイス２０１の回路を示す概略図である。本発明の好ましい実施形態に係るインタラクティブデバイス２０１の回路を示す概略図である。

本発明における好適な実施の形態について、添付図面を参照して説明する。尚、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を限定するものではない。また、以下に説明される構成の全てが、本発明の必須要件であるとは限らない。
（実施形態）

以下、本発明の具体的な実施形態について添付図面に基づき説明する。図２は本発明の好ましい実施形態に係るインタラクティブシステムを示す概略図である。図２に示すように、インタラクティブシステムは第一インタラクティブデバイス２０１及び第二インタラクティブデバイス２０２を備える。第一インタラクティブデバイス２０１は４つの容量性感知電極２０３を有する。第二インタラクティブデバイス２０２は４つの容量性感知電極２０４を有する。本実施形態では、第一インタラクティブデバイス２０１及び第二インタラクティブデバイス２０２は、例えばそれぞれ１つのぬいぐるみである。使用者が上述の容量性感知電極２０３を指でタッチすると、第一インタラクティブデバイス２０１は音声を発したり動作を行う。同様に、使用者が上述の容量性感知電極２０４を指でタッチすると、第二インタラクティブデバイス２０２は音声を発したり動作を行う。以下の実施形態において、本来存在する容量性感知電極２０３及び２０４を利用して通信を行い、２つのインタラクティブデバイス２０１及び２０２は使用者の指によるタッチ、第一インタラクティブデバイス２０１の容量性感知電極２０３と第二インタラクティブデバイス２０２の容量性感知電極２０４との間の接触、第二インタラクティブデバイス２０２自身の２つの容量性感知電極２０４の相互の接触状況、及び第一インタラクティブデバイス２０１自身の２つの容量性感知電極２０３の相互の接触状況を識別可能である。

図３は本発明の好ましい実施形態に係る第一インタラクティブデバイス２０１を示す回路の概略図である。図３に示すように、第一インタラクティブデバイス２０１は容量性感知と通信を具備する統合回路３０１を備え、容量性感知と通信を具備する統合回路３０１は、マイクロプロセッサー３０２と、感知電極３０３と、共振回路３０４とを含む。本実施形態では、マイクロプロセッサー３０２は第一入力出用ピン（ＩＯ１）及び第二入力出用ピン（ＩＯ２）を備える。感知電極３０３はマイクロプロセッサー３０２の第一入力出用ピンＩＯ１に電気的に接続される。本実施形態では、共振回路３０４は、例えばインダクタンス３０５及び一キャパシタ３０６で構成される。インダクタンス３０５の一端はマイクロプロセッサー３０２の第二入力出用ピンＩＯ２に電気的に接続され、他端はキャパシタ３０６の一端及び感知電極３０３に電気的に接続され、キャパシタ３０６の他端は共通電圧ＶＳＳに電気的に接続される。

図４は本発明の好ましい実施形態に係る容量性感知と通信を具備する統合回路３０１の作動波形を示す概略図である。容量性感知と通信を具備する統合回路３０１の作動は容量性感知期間Ｔ＿ｓｅｎｓｅ及びデータ伝送期間Ｔ＿ｔｒａｎｓに分けられる。容量性感知Ｔ＿ｓｅｎｓｅが行われると、マイクロプロセッサー３０２の第二入力出用ピンＩＯ２はハイインピーダンスとして設置される状態に維持される。マイクロプロセッサー３０２は先ず第一入力出用ピンＩＯ１により感知電極３０３及びキャパシタ３０６に対して充電が行われる。続いて、電圧ＶＤＤまで充電されると、マイクロプロセッサー３０２により第一入力出用ピンＩＯ１がハイインピーダンスとして設定され、感知電極３０３及びキャパシタ３０６により放電が開始される。同時に、マイクロプロセッサー３０２の第一入力出用ピンＩＯ１により放電の電圧が検知される。感知電極３０３及びキャパシタ３０６がＶＤＤ／２まで放電されたのが検知されると、マイクロプロセッサー３０２は第一入力出用ピンＩＯ１により感知電極３０３及びキャパシタ３０６に対する充電を再度開始させる。このように、充電及び放電が重複して行われる。容量性感知期間Ｔ＿ｓｅｎｓｅでは、感知電極３０３に使用者の指が接近すると、感知電極３０３の同等の容量が増加され、充放電時間も増加される。このため、マイクロプロセッサー３０２は第一入力出用ピンＩＯ１の感知電極３０３に対する充放電時間の検知を行い、感知電極３０３の容量の変化の判定を行い、上述のインタラクティブデバイス２０１に使用者が接触したかどうかの判断を更に行う。

次は、データが出力（Ｔ＿ｔｒａｎｓ）されると、マイクロプロセッサー３０２の第一入力出用ピンＩＯ１がハイインピーダンスに設定され、マイクロプロセッサー３０２は伝送データに基づいて変調を行い、第二入力出用ピンＩＯ２が高周波キャリアを出力させるか否かが決定される。高周波キャリアの周波数が共振回路３０４の共振周波数に近づくことにより、高周波キャリアが共振回路３０４により共振されることにより、高周波キャリアの振幅が増幅される。同時に、感知電極３０３により増幅された後の高周波キャリアが出力される。

本実施形態では、２つのインタラクティブデバイス２０１及び２０２の２個の感知電極を接近させる回路と、図５に示すように、すなわち、図５は本発明の好ましい実施形態に係る２個の感知電極を接近させる時を示す回路の概略図である。図５は２個の容量性感知と通信を具備する統合回路３０１及び５０１、及び２つの出力回路３１１及び５１１を図示する。容量性感知と通信を具備する統合回路３０１は上述の図３に図示し、出力回路３１１はマイクロプロセッサー３０２に電気的に接続される。容量性感知と通信を具備する統合回路５０１は、マイクロプロセッサー５０２と、感知電極５０３と、共振回路５０４とを備え、容量性感知と通信を具備する統合回路５０１の回路の作動と容量性感知と通信を具備する統合回路３０１とは類似するため、再述はしない。また、出力回路５１１はマイクロプロセッサー５０２に電気的に接続される。

本実施形態では、第一インタラクティブデバイス２０１内の感知電極は３０３であり、第二インタラクティブデバイス２０２の感知電極は５０３である。本実施形態の説明のために、ここでは先ず２個の感知電極３０３及び５０３が２つのぬいぐるみの手にそれぞれ設置され、且つ２つのぬいぐるみの手が相互に接近されるか接触されると仮定し、すなわち、２個の感知電極３０３及び５０３が接近された状態と仮定する。また、容量性感知期間Ｔ＿ｓｅｎｓｅ内で、感知電極３０３から出力された高周波キャリアが感知電極５０３により受信されたと仮定する。この際、受信端の感知電極５０３により高速の電界の変化が受信され、マイクロプロセッサー５０２により感知電極５０３及びキャパシタ５０６の電圧が極短時間にＶＤＤ／２まで放電されたことが検知され、マイクロプロセッサー５０２は電圧ＶＤＤからＶＤＤ／２までにかかった時間（ＲＣ充放電時間）に基づいて、この際の容量値の変化が非常に小さいとの判断を下す。この場合は、物理現象が発生した可能性はないため、よって、この際、マイクロプロセッサー５０２は外界から今まさにデータが伝送されていると判定し、マイクロプロセッサー５０２が受信モードに切り換えられる。換言すれば、電界印加の影響により、マイクロプロセッサー５０２により高速且つ相当不安定な容量の変化が検知され、マイクロプロセッサー５０２によりこの場合は信号を受信させる必要があると判断され、且つ容量性感知と通信を具備する統合回路５０１がデータ受信モードに維持されるように制御される。

図６は本発明の好ましい実施形態に係るデータ転送の波形を示す概略図である。図６を参照すれば、波形６０１は伝送端から出力される波形である。本実施形態の伝送端は、例えば容量性感知と通信を具備する統合回路３０１であり、また、図６において、伝送端は例えば高周波キャリアが維持される時間の長さを利用して伝送データを表示させる。なお、図６の波形６０２は受信端によりキャプチャされるパケット波形を図示し、本実施形態の受信端は、例えば容量性感知と通信を具備する統合回路５０１である。本実施形態では、受信端のマイクロプロセッサー５０２はこの際容量性感知モードに維持され、伝送端により高周波キャリアが伝送されている場合、受信端の感知電極５０３により高速な電界の変化が受信され、感知電極５０３の電圧が極短時間にＶＤＤ／２に達したことがマイクロプロセッサー５０２により検知される。この際、マイクロプロセッサー５０２は電圧ＶＤＤからＶＤＤ／２までにかかった時間（ＲＣ充放電時間）に基づいて、この際の容量値が正常な容量値（本実施形態では、例えば感知電極５０３にキャパシタ５０６が加えられた容量値）より低いと推測される。伝送端により高周波キャリアが伝送されていない場合、受信端の感知電極５０３は外界の電界の影響を受けず、感知電極５０３及びキャパシタ５０６は一般的な充放電時間に維持される。このため、マイクロプロセッサー５０２によりこの際の容量値が不変に維持されていると（感知電極５０３にキャパシタ５０６が加えられた容量値）推測される。換言すれば、伝送端により高周波キャリアが伝送されると、受信端により非常に低い容量値が検知し続けられる。反対に、伝送端により高周波キャリアが伝送されていない場合、容量値が不変であることが受信端により検知される。これにより、伝送端から出力されたデータのパケットが受信端によりキャプチャされ、伝送端から出力される伝送データが復調される。

また、本実施形態では、上述の伝送データは例えばインタラクティブ命令や装置データ等である。受信端により伝送データが復調された後、マイクロプロセッサー５０２は伝送データに基づいて、出力回路５１１を駆動させて対応される出力効果を出力させ、対応されるインタラクティブな動作、例えば特定の音声を発したり、特定の動作を行わせる。本実施形態では、上述の伝送データは、例えばコード欄を含み、前記コード欄はインタラクティブデバイスのコードの記載に使用される。上述の実施形態を例にすると、上述の第一インタラクティブデバイス２０１及び第二インタラクティブデバイス２０２は、例えば異なる装置コードを有し、２つのぬいぐるみの手が相互に接触され（すなわち、２個の感知電極３０３及び５０３が近接される）、且つデータが伝送されると、受信端は伝送データ中のコード欄を参照し、第一インタラクティブデバイス２０１のコードを知ることができる。次いで、マイクロプロセッサー５０１により伝送端が他のインタラクティブデバイスであると判断され、且つ出力回路が駆動されて対応されるインタラクティブな動作が実行され、例えば出力回路が駆動されて「ハロー」という音声が再生される。

伝送データ中には装置コードが含まれるため、受信端のインタラクティブデバイスはコード欄に基づいて自身の感知電極が接触されたのか、それとも他のインタラクティブデバイスの感知電極が接触されたのかを知ることができ、後続のインタラクティブな動作の判断を行う。例えば、上述の第一インタラクティブデバイス２０１のぬいぐるみの両手に１個の感知電極がそれぞれ配置され、ぬいぐるみの一方の手がもう一方の手に触れると、内部のマイクロプロセッサー３０２は伝送データ中のコード欄のデータに基づいて、自身の感知電極が接触されたと判断を下し、且つ出力回路３１１が駆動されて対応されるインタラクティブな動作が実行され、例えば出力回路３１１が駆動されて「笑い声」の音声が再生される。換言すれば、本発明は２つのインタラクティブデバイスの間のインタラクティブな動作や、単一のインタラクティブデバイスによるインタラクティブな動作が実行可能である。

上述の図２の実施形態において、ぬいぐるみには４個の感知電極が配置される。本実施形態では、上述の伝送データ中には感知電極の位置データを更に含む。これにより、２個の感知電極からデータが伝送されると、受信端が装置コードを獲得する以外、感知電極の位置データも獲得でき、異なるインタラクティブな動作を行うことができる。例えば、第一インタラクティブデバイス２０１のぬいぐるみの手が第二インタラクティブデバイス２０２の足に触れると、内部のマイクロプロセッサーは伝送データ中の装置コードデータ及び感知電極の位置データに基づいて、他のインタラクティブデバイス中の足に配置される感知電極が接触されたと判断し、且つ出力回路が駆動されて対応されるインタラクティブな動作が行われ、例えば出力回路が駆動されて「怒ったぞ」という音声が再生される。

上述のコード欄は例えば伝送データ中の前文部分（ｐｒｅａｍｂｌｅ）に配置され、且つ固定のデータ形式を有する。このため、受信端により復調が行われると、前文部分によりデータの同期が行われ、この際に受信されたデータが外界の干渉信号であるかどうかが同時に判断される。

このほか、本実施形態の伝送データは例えば情報欄を更に含み、インタラクティブ命令や特定の情報等の記載に用いられる。例えば、伝送データ内にはぬいぐるみの名前（例えばマリー）を含む。インタラクティブデバイス２０１の手がインタラクティブデバイス２０２の手に接近すると、インタラクティブデバイス２０１は感知電極３０３により伝送データをインタラクティブデバイス２０２の感知電極に出力させる。伝送データが復調された後、インタラクティブデバイス２０２のマイクロプロセッサー５０２により出力回路が駆動させて対応されるインタラクティブな動作が実行され、「ハロー、マリー」等の音声が再生される。

上述の実施形態において、インタラクティブデバイスは例えば４個の感知電極を備え、且つ感知電極は例えばインタラクティブデバイスの手や足に分布される。しかしながら、本技術分野で通常知識を有する者ならば、インタラクティブデバイスの感知電極の数量は製品設計に基づいて決定でき、且つ感知電極の位置も製品設計に基づいて決定できることが理解できる。例えば、感知電極がぬいぐるみの頭部や腹に配置されてもよい。また、上述の出力回路は例えばスピーカーであり、様々な特定の効果音が再生される等のインタラクティブな動作が実行される。しかしながら、本技術分野で通常知識を有する者ならば、出力回路は例えば他の種類の駆動回路により、異なる形態のインタラクティブな動作が行われ、例えばぬいぐるみが駆動されて特定の動作や特定の照明効果等が実行されるようにすることができることが分かる。また、上述のインタラクティブデバイスはぬいぐるみを例にするが、但し、本技術分野で通常知識を有する者ならば、本発明を他の電子製品や家電製品等に応用することも可能であることが分かる。

上述の実施形態において、データ伝送期間Ｔ＿ｔｒａｎｓ内では、伝送端により例えば上述の伝送データに対する変調が行われた後、高周波キャリアを出力させるか否かが決定される。上述の図６を例にすると、伝送端には例えばパルス幅変調（ＰｕｌｓｅＷｉｄｔｈＭｏｄｕｌａｔｉｏｎ、ＰＷＭ）技術が採用され、例えば、デューティサイクルが長い場合は１と表示され、デューティサイクルが短い場合は０と表示される。しかしながら、本技術分野で通常知識を有する者ならば、本発明は伝送データの変調方法が限定されていないことが分かる。本発明にはパルス幅変調技術以外にも、パルス位置変調（ＰｕｌｓｅＰｏｓｉｔｉｏｎＭｏｄｕｌａｔｉｏｎ、ＰＰＭ）技術、マンチェスタ（Ｍａｎｃｈｅｓｔｅｒ）符号化技術、バイフェーズ符号化（ＢｉＰｈａｓｅｅｎｃｏｄｉｎｇ）技術、または他のデジタル変調技術等も採用可能である。

本技術分野で通常知識を有する者が本実施形態の説明を通して、本発明を具体的に実現できるようにするため、以下では他の実施形態を例示して上述のインタラクティブデバイスの回路図を説明する。図７は本発明の好ましい実施形態に係る第一インタラクティブデバイス２０１の回路を示す概略図である。図７を参照すれば、インタラクティブデバイス２０１は容量性感知と通信を具備する統合回路７０１を備え、容量性感知と通信を具備する統合回路７０１は、マイクロプロセッサー７０２と、感知電極７０３と、共振回路７０４と、インピーダンス素子７０７とを含む。容量性感知と通信を具備する統合回路７０１の回路の作動は上述の図３の容量性感知と通信を具備する統合回路３０１に類似するため、同じ部分に関しては再述はしない。異なる点は、第一入力出用ピンＩＯ１と共通電圧ＶＳＳとの間には、複数のインピーダンス素子７０７が電気的に接続される点である。本実施形態では、インピーダンス素子７０７は抵抗器を例にする。容量性感知と通信を具備する統合回路７０１が容量性感知期間Ｔ＿ｓｅｎｓｅに作動されると、抵抗器７０７により複数の回帰経路が提供され、容量性感知がより精確になる。

上述の容量性感知期間Ｔ＿ｓｅｎｓｅに、感知電極（３０３及び７０３）が共に電圧ＶＤＤからＶＤＤ／２まで放電されるのを例にするが、但し、本技術分野で通常知識を有する者ならば、上述の電圧ＶＤＤ及び電圧ＶＤＤ／２は異なる電圧値でもよく、例えば、上述の感知電極（３０３及び３０７）が電圧ＶＤＤから０．２５ＶＤＤまで放電されるのでもよいことが理解できる。よって、本発明は上述の感知容量の充電及び放電の値に限定されない。

また、容量性感知期間内に、上述の実施形態は固定の放電目標電圧（ＶＤＤ／２）を例にし、且つマイクロプロセッサーの入力出用ピンを利用して時間の計算を行い、これにより感知電極の容量値が変化したかどうかの判断を行う。しかしながら、上述の実施形態を参照すると、本技術分野で通常知識を有する者ならば、上述の実施形態において、マイクロプロセッサー（３０２及び７０２）は固定の放電時間で、マイクロプロセッサー（３０２及び７０２）の第一入力出用ピンＩＯ１により感知電極が放電された電圧値の大きさの検知を行い、感知電極の容量値が変化したかどうかをさらに判断できることが理解できる。

なお、本技術分野で通常知識を有する者が本実施形態の説明を通して、本発明を具体的に実現できるようにするため、以下では他の実施形態を例示して上述のインタラクティブデバイスの回路図を説明する。図８は本発明の好ましい実施形態に係るインタラクティブデバイス２０１の回路を示す概略図である。図８を参照すれば、インタラクティブデバイス２０１は容量性感知と通信を具備する統合回路８０１を備え、容量性感知と通信を具備する統合回路８０１は、マイクロプロセッサー８０２と、感知電極８０３と、共振回路８０４と、インピーダンス素子８０７とを含む。マイクロプロセッサー８０２は本実施形態において、第一入力出用ピン（ＩＯ１）と、第二入力出用ピン（ＩＯ２）と、第三入力出用ピン（ＩＯ３）とを備える。感知電極８０３はマイクロプロセッサー８０２の第一入力出用ピンＩＯ１に電気的に接続される。本実施形態では、共振回路８０４は例えばインダクタンス８０５及びキャパシタ８０６で構成され、上述の図３と同じである。インピーダンス素子８０７は本実施形態において、例えば以抵抗器で実施され、その一端はマイクロプロセッサー８０２の第三入力出用ピンＩＯ３に電気的に接続され、他端は感知電極８０３に電気的に接続される。

図９は本発明の好ましい実施形態に係る容量性感知と通信を具備する統合回路８０１の作動波形を示す概略図である。図８及び図９を参照すれば、波形９０１はマイクロプロセッサー８０２の第一入力出用ピンＩＯ１の波形である。容量性感知と通信を具備する統合回路８０１の作動は、容量性感知期間Ｔ＿ｓｅｎｓｅ及びデータ伝送期間Ｔ＿ｔｒａｎｓに分けられる。データ伝送期間Ｔ＿ｔｒａｎｓ内では、マイクロプロセッサー８０２の第二入力出用ピンＩＯ２の作動は上述の図３のマイクロプロセッサー３０２の第二入力出用ピンＩＯ２と同じであるため、再述はしない。マイクロプロセッサー８０２の第一入力出用ピンＩＯ１及び第三入力出用ピンは共にハイインピーダンスに設定される。また、データ伝送期間Ｔ＿ｔｒａｎｓにおいては、インタラクティブデバイスのインタラクティブ方式は上述の図５及び図６と同じであるため、再述はしない。

容量性感知期間Ｔ＿ｓｅｎｓｅ内では、マイクロプロセッサー８０２の第二入力出用ピンＩＯ２はハイインピーダンスとして設定されるように維持される。容量性感知が開始されると、マイクロプロセッサー８０２により先ず第一入力出用ピンＩＯ１が共通電圧ＶＳＳに設定される。次に、マイクロプロセッサー８０２により第一入力出用ピンＩＯ１がハイインピーダンスに設定され、同時に、第三入力出用ピンＩＯ３が電圧ＶＤＤに設定され、感知電極８０３及びキャパシタ８０６に対する充電が行われる。この際、第一入力出用ピンＩＯ１は感知電極８０３の電圧の検知に使用される。感知電極８０３及びキャパシタ８０６が第一電圧（例えば、ＶＤＤ／２）まで充電されると、マイクロプロセッサー８０２により先ず第一入力出用ピンＩＯ１が電圧ＶＤＤに設定され、次いで、マイクロプロセッサー８０２により第一入力出用ピンＩＯ１がハイインピーダンスに設定され、且つマイクロプロセッサーの第三入力出用ピンＩＯ３が共通電圧ＶＳＳに設定され、これにより感知電極８０３及びキャパシタ８０６が抵抗器８０７を経て放電を開始させる。この際、第一入力出用ピンＩＯ１は感知電極８０３の電圧の検知に使用される。

続いて、感知電極８０３及びキャパシタ８０６が第二電圧（例えば、ＶＤＤ／２）まで放電されると、マイクロプロセッサー８０２の第一入力出用ピンＩＯ１が先ず共通電圧ＶＳＳに設定され、次に、マイクロプロセッサー８０２の第一入力出用ピンＩＯ１がハイインピーダンスに設定され、且つマイクロプロセッサー８０２の第三入力出用ピンＩＯ３が電圧ＶＤＤに設定され、これにより感知電極８０３及びキャパシタ８０６が充電を開始させ、上述の充電及び放電作動が重複して行われる。図１０は容量性感知期間Ｔ＿ｓｅｎｓｅ中に、感知電極８０３の充電／放電を示す概略図である。感知電極８０３がタッチされていない状況においては、容量が改変されていないのと同等であるため、よって、第一入力出用ピンＩＯ１により計測された電圧の波形は１つの周期性の波形であり、例えば波形１００１である。導体または使用者により感知電極８０３がタッチされると、容量が増大したのと同じであるため、第一入力出用ピンＩＯ１により計測された電圧の波形は周期も増大しており、例えば波形１００２である。このように、マイクロプロセッサー８０２は感知電極８０３が共通電圧ＶＳＳから第一電圧まで充電されるのにかかった時間及び電圧ＶＤＤから第二電圧まで放電されるのにかかった時間が検知されるのみで、感知電極８０３の容量の変化の検知が可能であり、且つ感知電極８０３が接近或いはタッチされたかどうかの判断を行える。

上述の第一電圧は所定の値まで充電された際の電圧値であり、第二電圧は所定の値まで放電された際の電圧値である。本発明の実施形態の説明のために、上述の図９の波形の概略図では、第一電圧及び第二電圧が共にＶＤＤ／２であるものを例にする。しかしながら、本技術分野で通常知識を有する者ならば、第一電圧及び第二電圧の値が異なる電圧の組み合わせでもよいことが分かり、例えば、第一電圧が０．７５ＶＤＤ、第二電圧が０．２５ＶＤＤでもよい。よって、電圧の所定の値は感知電極が充放電するのに十分であればよく、且つマイクロプロセッサーは充放電の時間に容量の変化の検知を行い、第一電圧及び第二電圧の所定値とする。

また、上述の感知電極の充電過程において、第三入力出用ピンは電圧ＶＤＤに設定される。しかしながら、本技術分野で通常知識を有する者ならば、感知電極の充電時に、第三入力出用ピンに設定される電圧値が上述の第一電圧よりも大きければ、充電の作動が達成される。このため、感知電極は充電過程において、本発明に係る第三入力出用ピンの電圧の設定値はＶＤＤに限定されない。同様に、上述の感知電極の放電過程において、第三入力出用ピンは電圧ＶＳＳに設定される。しかしながら、本技術分野で通常知識を有する者ならば、感知電極の放電時に、第三入力出用ピンに設定される電圧値が上述の第二電圧より小さければ、放電の作動が達成されることを理解できる。このため、感知電極は放電過程において、本発明に係る第三入力出用ピンの電圧の設定値が共通電圧ＶＳＳに限定されない。

上述の実施形態は充放電の目標電圧が固定され（第一電圧及び第二電圧）、且つマイクロプロセッサーの入力出用ピンを利用して時間が計算され、これにより感知電極の容量が変化したかどうかが判断される。しかしながら、上述の実施形態を参照すると、本技術分野で通常知識を有する者ならば、充放電の時間が固定され、マイクロプロセッサーの入力出用ピンにより感知電極が充放電された電圧値が検知されることにより、感知電極の容量が変化したかどうかの判断を行えることが理解できる。以下では、固定の時間に電圧が検知される方式によりキャパシタの感知を行う実施形態を提供する。

容量性感知期間Ｔ＿ｓｅｎｓｅ内では、マイクロプロセッサー８０２の第二入力出用ピンＩＯ２は同様にハイインピーダンスとして設定されるように維持される。容量性感知が開始されると、マイクロプロセッサー８０２により先ず第一入力出用ピンＩＯ１が共通電圧ＶＳＳに設定される。次に、マイクロプロセッサー８０２により第一入力出用ピンＩＯ１がハイインピーダンスに設定され、同時に、第三入力出用ピンＩＯ３が電圧ＶＤＤに設定され、これにより感知電極８０３及びキャパシタ８０６に対する充電が行われる。

感知電極８０３の充電が開始されると、マイクロプロセッサーにより第一所定の時間の計算が開始され、第一所定の時間に達すると、マイクロプロセッサー８０２により検知されると共にこの際の感知電極８０３の電圧が記録される。この際に記録される感知電極８０３の電圧は第一時間電圧である。続いて、マイクロプロセッサー８０２により先ず第一入力出用ピンＩＯ１が電圧ＶＤＤに設定された後、第一入力出用ピンＩＯ１がハイインピーダンスに設定され、第三入力出用ピンＩＯ３が共通電圧ＶＳＳに設定されることにより、感知電極８０３及びキャパシタ８０６により抵抗器８０７を経ての放電が開始される。

感知電極８０３の放電が開始されると、マイクロプロセッサーにより第二所定の時間の計算が開始され、第二所定の時間に達すると、マイクロプロセッサー８０２により検知されると共にこの際の感知電極８０３の電圧が記録される。この際に記録された感知電極８０３の電圧は第二時間電圧である。次いで、マイクロプロセッサー８０２の第一入力出用ピンＩＯ１が先ず共通電圧ＶＳＳに設定された後、マイクロプロセッサー８０２の第一入力出用ピンＩＯ１がハイインピーダンスに設定され、且つマイクロプロセッサー８０２の第三入力出用ピンＩＯ３が電圧ＶＤＤに設定されることにより、感知電極８０３及びキャパシタ８０６の充電が再度開始され、上述の充電及び放電の作動が重複して行われる。図１１は容量性感知期間Ｔ＿ｓｅｎｓｅ中に、感知電極８０３の充電／放電を示す概略図である。感知電極８０３がタッチされていない状況においては、容量が改変されていないのと同等であるため、第一入力出用ピンＩＯ１により計測された電圧の波形は周期性の波形であり、例えば波形１１０１である。導体または使用者により感知電極８０３がタッチされると、容量が増大されたのと同じであり、第一入力出用ピンＩＯ１により計測された電圧の波形の周期も大きくなり、例えば波形１１０２である。よって、マイクロプロセッサー８０２は第一時間電圧及び第二時間電圧の検知を行うのみで、感知電極８０３の容量の変化が検知可能であり、且つ感知電極８０３がタッチされたかどうかの判断を行える。

上述の実施形態の図３、図７、及び図８において、共振回路（３０４、７０４、及び８０４）が全てインダクタンス及びキャパシタにより直列接続されるのを例にし、また、容量性感知期間Ｔ＿ｓｅｎｓｅ内で、共振回路に電気的に接続される第二入力出用ピンＩＯ２は全てハイインピーダンス状態で作動され、第一入力出用ピンＩＯ１のみにより電圧の検知が行われ、第三入力出用ピンＩＯ３により感知電極に対する充放電が行われる。以下では一実施形態を例にし、共振回路中に抵抗器が提供され、第二入力出用ピンＩＯ２により容量性感知期間Ｔ＿ｓｅｎｓｅに、感知電極に対する充放電が行われる。

図１２は本発明の好ましい実施形態に係る第一インタラクティブデバイス２０１の回路を示す概略図である。図１２を参照すれば、インタラクティブデバイス２０１は容量性感知と通信を具備する統合回路１２０１を備え、容量性感知と通信を具備する統合回路１２０１は、マイクロプロセッサー１２０２と、感知電極１２０３と、共振回路１２０４とを含む。共振回路１２０４は、インダクタンス１２０５と、抵抗器１２０７と、キャパシタ１２０６とを備える。抵抗器１２０７の一端はインダクタンス１２０５に直列接続され、他端はキャパシタ１２０６及び感知電極１２０３に直列接続される。また、本実施形態に係る容量性感知と通信を具備する統合回路１２０１の作動波形は上述の図９の作動波形と同じである。

容量性感知期間Ｔ＿ｓｅｎｓｅでは、回路は低周波数での作動になり、このため、容量性感知期間では、インダクタンス１２０５はショートと見做せる。容量性感知期間Ｔ＿ｓｅｎｓｅ内では、マイクロプロセッサー１２０２の第二入力出用ピンＩＯ２は感知電極１２０３に対する充放電を行うために使用され、その作動は上述の図８中の第三入力出用ピンＩＯ３と同じである。容量性感知期間Ｔ＿ｓｅｎｓｅ内では、マイクロプロセッサー１２０２の第一入力出用ピンＩＯ１は電圧の検知を行うために使用され、その作動は上述の図８の第一入力出用ピンＩＯ１と同じであるため、再述はしない。次に、データ伝送期間では、第一入力出用ピンＩＯ１及び第二入力出用ピンＩＯ２の作動は上述の図３の第一入力出用ピンＩＯ１及び第二入力出用ピンＩＯ２の作動とそれぞれ同じであるため、再述はしない。

上述の抵抗器１２０７はインダクタンス１２０５と感知電極１２０３との間に電気的に接続される。しかしながら、本技術分野で通常知識を有する者ならば、抵抗器１２０７が第二入力出用ピンＩＯ２とインダクタンス１２０５との間に電気的に接続されてもよいことが分かる。

上述の実施形態の図３、図７、図８、及び図１２の共振回路（３０４、７０４、８０４、１２０４）は全てインダクタンス及びキャパシタにより直列接続されるものを例にする。本技術分野で通常知識を有する者が本実施形態の説明を通して本発明を実施できるようにするため、以下では例を挙げて共振回路中のキャパシタ及びインダクタンスが並列接続される回路について説明する。図１３は本発明の好ましい実施形態に係る第一インタラクティブデバイス２０１の回路を示す概略図である。図１３を参照すれば、インタラクティブデバイス２０１は容量性感知と通信を具備する統合回路１３０１を備え、容量性感知と通信を具備する統合回路１３０１は、マイクロプロセッサー１３０２と、感知電極１３０３と、共振回路１３０４とを含む。マイクロプロセッサー３０２は本実施形態では、３つのピンを少なくとも備え、それぞれ第一入力出用ピンＩＯ１、第二入力出用ピンＩＯ２、及び第四入力出用ピンＩＯ４である。感知電極１３０３はマイクロプロセッサー１３０２の第一入力出用ピンＩＯ１に電気的に接続される。共振回路１３０４はインダクタンス１３０５及びキャパシタ１３０６を含む。インダクタンス１３０５の一端は第二入力出用ピンＩＯ２に電気的に接続され、他端は感知電極１３０３に電気的に接続される。キャパシタ１３０６の一端は第四入力出用ピンに電気的に接続され、他端は感知電極１３０３に電気的に接続される。容量性感知と通信を具備する統合回路１３０１の作動波形は上述の図４の作動波形と同じである。

容量性感知期間Ｔ＿ｓｅｎｓｅ内では、マイクロプロセッサー１３０２の第二入力出用ピンＩＯ２及び第四輸入出力出力ピンＩＯ４が共にハイインピーダンスに設定され、マイクロプロセッサー１３０２の第一入力出用ピンＩＯ１により感知電極１３０３に対する充放電が行われる。マイクロプロセッサー１３０２の第一入力出用ピンＩＯ１の作動は上述の図３のマイクロプロセッサー３０２の第一入力出用ピンＩＯ１と同じであるため、同じ部分については再述しない。異なる点は、マイクロプロセッサーの第四入力出用ピンＩＯ４は容量性感知期間Ｔ＿ｓｅｎｓｅ内にハイインピーダンス状態に維持され続けるため、マイクロプロセッサー１３０２の第一入力出用ピンＩＯ１により感知電極１３０３に対する充放電が行われると、キャパシタ１３０６に対する充放電は同時には行われない。

また、データ伝送期間Ｔ＿ｔｒａｎｓ内では、マイクロプロセッサー１３０２の第一入力出用ピンＩＯ１がハイインピーダンスに設定され、第四入力出用ピンが共通電圧ＶＳＳに設定される。マイクロプロセッサー１３０２の第二入力出用ピンＩＯ２により伝送データに基づいて、高周波キャリアを出力させるか否かが決定される。高周波キャリアの周波数が共振回路１３０４の共振周波数に近づくため、高周波キャリアが共振回路１３０４により共振されることにより、高周波キャリアの振幅が増幅され、感知電極１３０３により増幅された後の高周波キャリアが出力される。

上述の図３の共振回路において、インダクタンス３０５及びキャパシタ３０６が直列接続され、感知電極３０３が充放電されると、共振回路３０４中のキャパシタ３０６も同時に充放電される。これにより、タッチされたことで感知電極３０３の容量値が改変されると、マイクロプロセッサー３０２は感知電極３０３の容量値の改変を敏感に検知できない。このため、実際に回路が応用される場合、キャパシタ３０６には過大な容量値を選択して設計することはできない。図１３の共振回路１３０４に比べ、キャパシタ１３０６及びインダクタンス１３０５が並列接続され、マイクロプロセッサー１３０２は他のピンによりキャパシタ１３０６に電気的に接続される。共振回路１３０４の電気的接続方式により容量性感知期間では、キャパシタ１３０６が充放電されない。このため、感知電極１３０３の容量値がタッチされることで改変されると、マイクロプロセッサー１３０２は感知電極１３０３の容量値の改変をより敏感に検知できる。また、実際に回路が応用される場合、キャパシタ１３０６は必要な共振周波数に基づいて対応される容量値に設計される。

本技術分野で通常知識を有する者が本実施形態の説明を通して本発明を具体的に実現できるようにするため、以下では他の実施形態を例にして上述のインタラクティブデバイスの回路設計について説明する。図１４は本発明の好ましい実施形態に係るインタラクティブデバイス２０１の回路を示す概略図である。図１４を参照すれば、インタラクティブデバイス２０１は容量性感知と通信を具備する統合回路１４０１を備え、容量性感知と通信を具備する統合回路１４０１は、マイクロプロセッサー１４０２と、感知電極１４０３と、共振回路１４０４と、インピーダンス素子１４０７とを含む。マイクロプロセッサー１４０２は本実施形態において、第一入力出用ピンＩＯ１と、第二入力出用ピンＩＯ２と、第三入力出用ピンＩＯ３と、第四入力出用ピンＩＯ４とを備える。感知電極１４０３はマイクロプロセッサー１４０２の第一入力出用ピンＩＯ１に電気的に接続される。本実施形態では、共振回路１４０４はインダクタンス１４０５及びキャパシタ１４０６で構成され、その電気的な接続関係は上述の図１３と同じである。インピーダンス素子１４０７は例えば抵抗器で実施され、その一端が第三入力出用ピンＩＯ３に電気的に接続され、他端が感知電極１４０３に電気的に接続される。

容量性感知と通信を具備する統合回路１４０１の作動波形図は上述の図９の波形に類似し、波形９０１は例えばマイクロプロセッサー１４０２の第一入力出用ピンＩＯ１の波形である。容量性感知と通信を具備する統合回路１４０１の作動は容量性感知期間Ｔ＿ｓｅｎｓｅ及びデータ伝送期間Ｔ＿ｔｒａｎｓに分けられる。容量性感知期間Ｔ＿ｓｅｎｓｅ内では、マイクロプロセッサー１４０２の第二入力出用ピンＩＯ２及び第四入力出用ピンＩＯ４は共にハイインピーダンスとして設定されるように維持される。また、容量性感知期間Ｔ＿ｓｅｎｓｅ内では、マイクロプロセッサー１４０２の第一入力出用ピンＩＯ１の作動は上述の図８のマイクロプロセッサー８０２の第一入力出用ピンＩＯ１の作動と同じである。同様に、容量性感知期間（Ｔ＿ｓｅｎｓｅ）内では、マイクロプロセッサー１４０２の第三入力出用ピンＩＯ３の作動は上述の図８のマイクロプロセッサー８０２の第三入力出用ピンＩＯ３の作動と同じである。

データ伝送期間Ｔ＿ｔｒａｎｓ内では、マイクロプロセッサー１４０２の第一入力出用ピンＩＯ１及び第三入力出用ピンＩＯ３は共にハイインピーダンスに設定され、第四入力出用ピンは共通電圧に設定される。マイクロプロセッサー１４０２の第二入力出用ピンＩＯ２により伝送データに基づいて、高周波キャリアを出力させる否かが決定される。高周波キャリアの周波数が共振回路１４０４の共振周波数に近づくため、高周波キャリアは共振回路１４０４により共振されることにより、高周波キャリアの振幅が増幅され、感知電極１４０３により増幅された後の高周波キャリアが出力される。

図１５は本発明の好ましい実施形態に係るインタラクティブデバイス２０１の回路を示す概略図である。インタラクティブデバイス２０１は容量性感知と通信を具備する統合回路１５０１を備え、容量性感知と通信を具備する統合回路１５０１は、マイクロプロセッサー１５０２と、感知電極１５０３と、共振回路１５０４と、インピーダンス素子１５０７とを含む。容量性感知と通信を具備する統合回路１５０１の回路部材及びその電気的な接続関係は全て上述の図１４と類似し、よって同じ部分については再述しない。本実施形態の図１５の回路における上述の図１４の回路との異なる点は、共振回路１５０４がインダクタンス１５０５及びキャパシタ１５０６を備える以外、抵抗器１５０８を更に備える点である。前記抵抗器１５０８は例えばマイクロプロセッサー１５０２の第二入力出用ピンＩＯ２とインダクタンス１５０５との間に電気的に接続される。また、本実施形態に係る抵抗器１５０８は例えばインダクタンス１５０５と感知電極１５０３との間に電気的に接続される。抵抗器１５０８は共振回路１５０４のＱ値（ｑｕａｌｉｔｙｆａｃｔｏｒ）の調整に用いられる。なお、本実施形態の図１５の回路の作動は上述の図１４の回路の作動と同じであるため、再述はしない。

本技術分野で通常知識を有する者が本実施形態の説明を通して本発明を具体的に実現できるようにするため、以下では他の実施形態を例示して上述のインタラクティブデバイスの回路図を説明する。図１６は本発明の好ましい実施形態に係るインタラクティブデバイス２０１の回路を示す概略図である。図１６を参照すれば、インタラクティブデバイス２０１は容量性感知と通信を具備する統合回路１６０１を備え、容量性感知と通信を具備する統合回路１６０１は、マイクロプロセッサー１６０２と、感知電極１６０３と、共振回路１６０４とを含む。共振回路１６０４は、インダクタンス１６０５と、キャパシタ１６０６と、抵抗器１６０８とを備える。共振回路１６０４の電気的な接続関係は上述の図１５の共振回路１５０４と同じであるため、再述はしない。

容量性感知期間Ｔ＿ｓｅｎｓｅ内では、容量性感知と通信を具備する統合回路１６０１の作動は上述の図１３の容量性感知と通信を具備する統合回路１３０１に類似する。換言すれば、容量性感知期間Ｔ＿ｓｅｎｓｅ内では、マイクロプロセッサー１６０２の第一入力出用ピンＩＯ１の作動は上述の図１３のマイクロプロセッサー１３０２の第一入力出用ピンＩＯ１の作動と同じである。この際、第一入力出用ピンＩＯ１は感知電極１６０３に対する充放電を行うために使用され、且つ第一入力出用ピンＩＯ１がハイインピーダンスとして設定されると、感知電極１６０３の電圧が検知され、これにより容量性感知が行われる。容量性感知期間Ｔ＿ｓｅｎｓｅ内では、マイクロプロセッサー１３０２の第二入力出用ピンＩＯ２及び第四入力出用ピンＩＯ４はハイインピーダンスに維持される。

また、本実施形態に係る抵抗器は共振回路１６０４において、第二入力出用ピンＩＯ２は容量性感知期間Ｔ＿ｓｅｎｓｅでは、ハイインピーダンス状態におかれず、感知電極１６０３に対する充放電が行われる。換言すれば、容量性感知期間Ｔ＿ｓｅｎｓｅ内では、マイクロプロセッサー１６０２の第二入力出用ピンＩＯ２の作動は上述の図１２のマイクロプロセッサー１２０２の第二入力出用ピンＩＯ２の作動に類似する。同様に、容量性感知期間Ｔ＿ｓｅｎｓｅ内では、マイクロプロセッサー１６０２の第二入力出用ピンＩＯ２の作動は上述の図８のマイクロプロセッサー８０２の第三入力出用ピンＩＯ３の作動に類似する。マイクロプロセッサー１６０２の第一入力出用ピンＩＯ１は電圧の検知に用いられる。容量性感知期間では、マイクロプロセッサー１６０２の第一入力出用ピンＩＯ１の作動は上述の図１２のマイクロプロセッサー１２０２の第一入力出用ピンＩＯ１の作動と同じであり、マイクロプロセッサー１２０２の第四入力出用ピンはハイインピーダンスに維持される。また、データ伝送期間Ｔ＿ｔｒａｎｓ内では、マイクロプロセッサー１６０２の３つの入力出用ピン（ＩＯ１〜ＩＯ３）の作動は上述の図１３のマイクロプロセッサー１３０２の３つの入力出用ピン（ＩＯ１〜ＩＯ３）の作動とそれぞれ同じである。

上述の実施形態における各種共振回路はインダクタンス及びキャパシタで実施され、或いはインダクタンス、キャパシタ、及び抵抗器で実施される。本発明は本技術分野で通常知識を有する者ならば、共振回路が複数のインダクタンス及びキャパシタで実施されるため、本発明は共振回路の設計が限定されないことが理解できる。

結論として、本発明の特徴は、マイクロプロセッサーのピンから高周波キャリアが出力され、共振回路により共振されることにより、高周波キャリアの電界が増幅され、且つ感知電極により電界が射出される。また、マイクロプロセッサーの他のピンは、上述の感知電極によりキャパシタの感知が行われる。これにより、本発明の実施形態に係る回路設計は同一の感知電極を利用して、データの送受信を行う通信機能と容量性感知機能とを同時に達成させる。さらには、本発明の実施形態に係る回路の外部回路には極少数の部材が使用されて、通信及び容量性感知機能が達成される。このため、外部回路が占める面積及び複雑さが大幅に減少される。

従って、本明細書に開示された実施例は、本発明を限定するものではなく、説明するためのものであり、このような実施例によって本発明の思想と範囲が限定されるものではない。本発明の範囲は特許請求の範囲により解釈すべきであり、それと同等の範囲内にある全ての技術は、本発明の権利範囲に含まれるものと解釈すべきである。

１０１アンテナ
１０２転送回路
１０３変調回路
１０４増幅回路
１０５フィルター回路
１０６コンパレータ回路
１０７復調器回路
２０１、２０２インタラクティブデバイス
２０３、２０４、３０３、５０３、７０３、８０３、１２０３、１３０３、１４０３、１５０３、１６０３感知電極
３０１、５０１、７０１、８０１、１２０１、１３０１、１４０１、１５０１、１６０１容量性感知と通信を具備する統合回路
３０２、５０２、７０２、８０２、１２０２、１３０２、１４０２、１５０２、１６０２マイクロプロセッサー
３０４、５０４、７０４、８０４、１２０４、１３０４、１４０４、１５０４、１６０４共振回路
３０５、５０５、７０５、８０５、１２０５、１３０５、１４０５、１５０５、１６０５インダクタンス
３０６、５０６、７０６、８０６、１２０６、１３０６、１４０６、１５０６、１６０６キャパシタ
ＩＯ１第一入力出用ピン
ＩＯ２第二入力出用ピン
ＩＯ３第三入力出用ピン
ＩＯ４第四入力出用ピン
６０１、６０２、１００１、１００２、１１０１、１１０２波形
７０７、８０７、１２０７、１４０７、１５０７、１５０８、１６０８抵抗器

Claims

第一入力出用ピン及び第二入力出用ピンからなるマイクロプロセッサーと、
前記マイクロプロセッサーの第一入力出用ピンに電気的に接続される感知電極と、
入力端及び出力端を含む共振回路であって、前記共振回路の入力端は前記マイクロプロセッサーの第二入力出用ピンに電気的に接続され、且つ、前記共振回路の出力端は前記感知電極に電気的に接続されることを備え、
ここでは、容量性感知が行われると、前記マイクロプロセッサーは前記マイクロプロセッサーの第一入力出用ピンは前記感知電極に対する充放電状態に基づいて、前記感知電極の容量の変化の判定を行い、
なお、データが出力されると、前記マイクロプロセッサーの第一入力出用ピンがハイインピーダンスに設定され、前記マイクロプロセッサーは伝送データに基づいて、前記マイクロプロセッサーの第二入力出用ピンが高周波キャリアを出力させるかどうかを決定し、且つ、出力された場合の前記高周波キャリアは前記共振回路により共振されることにより、前記高周波キャリアの振幅が増幅され、前記増幅された高周波キャリアは間欠的に出力されることを特徴とする容量性感知と通信を具備する統合回路。
前記マイクロプロセッサーは、
第三入力出用ピンを更に備え、
ここでは、前記容量性感知と通信を具備する統合回路は、
前記マイクロプロセッサーの第三入力出用ピンに電気的に接続される第一端、及び前記マイクロプロセッサーの第一入力出用ピンに電気的に接続される第二端からなるインピーダンス素子を更に含み、
また、容量性感知が行われると、前記マイクロプロセッサーの第一入力出用ピンが第一共通電圧（ｃｏｍｍｏｎｖｏｌｔａｇｅ）に設定された後、前記マイクロプロセッサーの第一入力出用ピンがハイインピーダンスに設定され、且つ前記マイクロプロセッサーの第三入力出用ピンが第一特定電圧に設定され、前記感知電極の電圧が前記第一共通電圧から第一電圧まで充電されると、前記マイクロプロセッサーの第一入力出用ピンが第二共通電圧に設定された後、前記マイクロプロセッサーの第一入力出用ピンがハイインピーダンスに設定され、前記マイクロプロセッサーの第三入力出用ピンが第二特定電圧に設定され、
なお、前記感知電極が前記第二共通電圧から第二電圧まで放電されると、前記マイクロプロセッサーの第一入力出用ピンが前記第一共通電圧に設定された後、前記マイクロプロセッサーの第一入力出用ピンがハイインピーダンスに設定され、且つ前記マイクロプロセッサーの第三入力出用ピンが前記第一特定電圧に設定され、また、前記マイクロプロセッサーは前記感知電極が前記第一共通電圧から前記第一電圧まで充電されるのにかかった時間に加えて前記感知電極が前記第二共通電圧から前記第二電圧まで放電されるのにかかった時間に基づいて、前記感知電極の容量の変化の判断を行い、前記第一特定電圧は前記第一電圧に等しいかより高く、且つ前記第一電圧は前記第一共通電圧より高く、
前記第二特定電圧は前記第二電圧に等しいかより低く、且つ前記第二電圧は第二共通電圧より低いことを特徴とする、請求項１に記載の容量性感知と通信を具備する統合回路。
前記マイクロプロセッサーは、
第三入力出用ピンを更に備え、
ここでは、前記容量性感知と通信を具備する統合回路は、
前記マイクロプロセッサーの第三入力出用ピンに電気的に接続される第一端、及び前記マイクロプロセッサーの第一入力出用ピンに電気的に接続される第二端からなるインピーダンス素子を更に含み、
また、容量性感知が行われると、
前記マイクロプロセッサーの第一入力出用ピンが第一共通電圧に設定された後、前記マイクロプロセッサーの第一入力出用ピンがハイインピーダンスに設定され、且つ前記マイクロプロセッサーの第三入力出用ピンが第一特定電圧に設定され、前記マイクロプロセッサーの第三入力出用ピンにより前記感知電極に対する充電が行われ、
第一所定の時間が経過すると、前記マイクロプロセッサーにより前記感知電極の第一時間電圧が記録された後、前記マイクロプロセッサーの第一入力出用ピンが第二共通電圧に設定され、その後、前記マイクロプロセッサーの第一入力出用ピンがハイインピーダンスに設定され、前記マイクロプロセッサーの第三入力出用ピンが第二特定電圧に設定され、前記マイクロプロセッサーの第三入力出用ピンにより前記感知電極に対する放電が行われ、
第二所定の時間が経過すると、前記マイクロプロセッサーにより前記感知電極の第二時間電圧が記録された後、前記マイクロプロセッサーの第一入力出用ピンが前記第一共通電圧に設定され、その後、前記マイクロプロセッサーの第一入力出用ピンがハイインピーダンスに設定され、且つ前記マイクロプロセッサーの第三入力出用ピンが前記第一特定電圧に設定され、
また、前記マイクロプロセッサーは前記第一時間電圧及び前記第二時間電圧に基づいて、前記感知電極の容量の変化の判断を行い、
なお、前記第一特定電圧は前記第一時間電圧に等しいかより高く、且つ前記第一時間電圧は前記第一共通電圧より高く、
さらに、前記第二特定電圧は前記第二時間電圧に等しいかより低く、且つ前記第二時間電圧は第二共通電圧より低いことを特徴とする、請求項１に記載の容量性感知と通信を具備する統合回路。
前記マイクロプロセッサーの第一入力出用ピンに電気的に接続される第一端、及び共通電圧に電気的に接続される第二端からなるインピーダンス素子を更に備え、
ここでは、容量性感知が行われると、
前記マイクロプロセッサーの第一入力出用ピンにより前記感知電極に対して第一電圧まで充電が行われた後、前記マイクロプロセッサーの第一入力出用ピンがハイインピーダンスに設定され、前記感知電極が前記第一電圧から第二電圧まで放電されると、前記マイクロプロセッサーは前記感知電極が前記第一電圧から前記第二電圧まで放電されるのにかかった時間に基づいて、前記感知電極の容量の変化の判断を行うことを特徴とする、請求項１に記載の容量性感知と通信を具備する統合回路。
前記マイクロプロセッサーの第一入力出用ピンに電気的に接続される第一端、及び共通電圧に電気的に接続される第二端からなるインピーダンス素子を更に備え、
ここでは、容量性感知が行われると、
前記マイクロプロセッサーの第一入力出用ピンにより前記感知電極に対して第一電圧まで充電が行われた後、前記マイクロプロセッサーの第一入力出用ピンがハイインピーダンスに設定され、所定の時間が経過すると、前記マイクロプロセッサーは前記感知電極が前記第一電圧から放電された電圧に基づいて、前記感知電極の容量の変化の判断を行うことを特徴とする、請求項１に記載の容量性感知と通信を具備する統合回路。
前記マイクロプロセッサーは、
第四入力出用ピンを更に備え、
ここでは、前記共振回路は、
前記マイクロプロセッサーの第二入力出用ピンに電気的に接続される第一端、及び前記感知電極に電気的に接続される第二端からなるインダクタンスと、
前記マイクロプロセッサーの第四入力出用ピンに電気的に接続される第一端、及び前記感知電極に電気的に接続される第二端からなるキャパシタとを含み、
また、データの出力が行われると、前記マイクロプロセッサーの第一入力出用ピンがハイインピーダンスに設定され、且つ前記第四入力出用ピンが共通電圧に設定されることを特徴とする、請求項１に記載の容量性感知と通信を具備する統合回路。
前記共振回路は、
前記マイクロプロセッサーの第二入力出用ピンに電気的に接続される第一端、及び前記インダクタンスの第一端に電気的に接続される第二端からなる抵抗器を更に備えることを特徴とする、請求項６に記載の容量性感知と通信を具備する統合回路。
容量性感知が行われると、前記マイクロプロセッサーの第二入力出用ピン及び前記第四入力出用ピンがハイインピーダンスに設定されることを特徴とする、請求項６に記載の容量性感知と通信を具備する統合回路。
前記マイクロプロセッサーは前記マイクロプロセッサーの第一入力出用ピンにより検知された容量値の不安定期間のパケットに基づいて、前記感知電極により受信された高周波キャリアのパケットの判断を行い、外部回路から伝送された伝送データのデコードを行うことを特徴とする、請求項１に記載の容量性感知と通信を具備する統合回路。
第一インタラクティブデバイスと、
第二インタラクティブデバイスとを備え、
ここでは、前記第一インタラクティブデバイスは、
第一容量性感知と通信を具備する統合回路を更に備え、
前記第一容量性感知と通信を具備する統合回路は、
第一入力出用ピン及び第二入力出用ピンからなる第一マイクロプロセッサーと、
前記第一マイクロプロセッサーの第一入力出用ピンに電気的に接続される第一感知電極と、
前記第一マイクロプロセッサーの第二入力出用ピンに電気的に接続される入力端、及び前記第一感知電極に電気的に接続される出力端からなる第一共振回路とを更に含み、
また、前記第二インタラクティブデバイスは、
第二容量性感知と通信を具備する統合回路を更に備え、

前記第二容量性感知と通信を具備する統合回路は、
第一入力出用ピンからなる第二マイクロプロセッサーと、
前記第二マイクロプロセッサーの第一入力出用ピンに電気的に接続される第二感知電極と、
前記第二容量性感知と通信を具備する統合回路に電気的に接続される出力回路
を更に含み、
ここでは、前記第一容量性感知と通信を具備する統合回路は容量性感知が行われると、前記第一マイクロプロセッサーの第一入力出用ピンは前記第一感知電極に対する充放電状態に基づいて、前記第一感知電極の容量値の変化の判定を行い、
また、前記第一インタラクティブデバイスはデータが出力されると、前記第一マイクロプロセッサーの第一入力出用ピンがハイインピーダンスに設定され、前記第一マイクロプロセッサーの第二入力出用ピンは伝送データに基づいて、高周波キャリアを出力させるか或いは出力させず、前記高周波キャリアは前記第一共振回路により共振されることにより、前記高周波キャリアの振幅が増幅され、
前記第二インタラクティブデバイスにより前記第一インタラクティブデバイスからのデータが受信されると、前記第二マイクロプロセッサーは前記第二マイクロプロセッサーの第一入力出用ピンにより検知された容量値の不安定期間のパケットに基づいて、前記第二感知電極により受信された高周波キャリアのパケットの判断を行い、第一インタラクティブデバイスから伝送された伝送データのデコードが行われ、
前記伝送データに基づいて、前記第二容量性感知と通信を具備する統合回路により前記出力回路から対応される出力効果が出力されるように制御が行われることを特徴とするインタラクティブシステム。
前記第一マイクロプロセッサーは、
第三入力出用ピンを更に備え、
ここでは、前記第一容量性感知と通信を具備する統合回路は、
前記第一マイクロプロセッサーの第三入力出用ピンに電気的に接続される第一端、及び前記第一マイクロプロセッサーの第一入力出用ピンに電気的に接続される第二端からなるインピーダンス素子を更に含み、
また、前記第一容量性感知と通信を具備する統合回路に容量性感知が行われると、前記第一マイクロプロセッサーの第一入力出用ピンが第一共通電圧に設定された後、前記第一マイクロプロセッサーの第一入力出用ピンがハイインピーダンスに設定され、且つ前記第一マイクロプロセッサーの第三入力出用ピンが第一特定電圧に設定され、
前記第一感知電極の電圧が前記第一共通電圧から第一電圧まで充電されると、前記第一マイクロプロセッサーの第一入力出用ピンが第二共通電圧に設定された後、前記第一マイクロプロセッサーの第一入力出用ピンがハイインピーダンスに設定され、前記第一マイクロプロセッサーの第三入力出用ピンが第二特定電圧に設定され、
なお、前記第一感知電極が前記第二共通電圧から第二電圧まで放電されると、前記第一マイクロプロセッサーの第一入力出用ピンが前記第一共通電圧に設定された後、前記第一マイクロプロセッサーの第一入力出用ピンがハイインピーダンスに設定され、且つ前記第一マイクロプロセッサーの第三入力出用ピンが前記第一特定電圧に設定され、さらに、前記第一マイクロプロセッサーは前記第一感知電極が前記第一共通電圧から前記第一電圧まで充電されるのにかかった時間に加えて前記第一感知電極が前記第二共通電圧から前記第二電圧まで放電されるのにかかった時間に基づいて、前記第一感知電極の容量の変化の判断を行い、
前記第一特定電圧は前記第一電圧に等しいかより高く、且つ前記第一電圧は前記第一共通電圧より高く、
前記第二特定電圧は前記第二電圧に等しいかより低く、且つ前記第二電圧は第二共通電圧より低いことを特徴とする、請求項１０に記載のインタラクティブシステム。
前記第一マイクロプロセッサーは、
第三入力出用ピンを更に備え、
ここでは、前記第一容量性感知と通信を具備する統合回路は、
前記第一マイクロプロセッサーの第三入力出用ピンに電気的に接続される第一端、及び前記第一マイクロプロセッサーの第一入力出用ピンに電気的に接続される第二端からなるインピーダンス素子を更に含み、
また、前記第一容量性感知と通信を具備する統合回路に容量性感知が行われると、前記第一マイクロプロセッサーの第一入力出用ピンが第一共通電圧に設定された後、前記第一マイクロプロセッサーの第一入力出用ピンがハイインピーダンスに設定され、且つ前記第一マイクロプロセッサーの第三入力出用ピンが第一特定電圧に設定され、前記第一マイクロプロセッサーの第三入力出用ピンにより前記第一感知電極に対する充電が行われ、
第一所定の時間が経過すると、前記第一マイクロプロセッサーにより前記第一感知電極の第一時間電圧が記録された後、前記第一マイクロプロセッサーの第一入力出用ピンが第二共通電圧に設定され、その後、前記第一マイクロプロセッサーの第一入力出用ピンがハイインピーダンスに設定され、前記第一マイクロプロセッサーの第三入力出用ピンが第二特定電圧に設定され、前記第一マイクロプロセッサーの第三入力出用ピンにより前記第一感知電極に対する放電が行われ、
第二所定の時間が経過すると、前記第一マイクロプロセッサーにより前記第一感知電極の第二時間電圧が記録された後、前記第一マイクロプロセッサーの第一入力出用ピンが前記第一共通電圧に設定された後、前記第一マイクロプロセッサーの第一入力出用ピンがハイインピーダンスに設定され、且つ前記第一マイクロプロセッサーの第三入力出用ピンが前記第一特定電圧に設定され、
且つ、前記第一マイクロプロセッサーは前記第一時間電圧及び前記第二時間電圧に基づいて、前記第一感知電極の容量の変化の判断を行い、
前記第一特定電圧は前記第一時間電圧に等しいかより高く、且つ前記第一時間電圧は前記第一共通電圧より高く、
前記第二特定電圧は前記第二時間電圧に等しいかより低く、且つ前記第二時間電圧は第二共通電圧より低いことを特徴とする、請求項１０に記載のインタラクティブシステム。
前記第一容量性感知と通信を具備する統合回路は
前記第一マイクロプロセッサーの第一入力出用ピンに電気的に接続される第一端、及び共通電圧に電気的に接続される第二端からなるインピーダンス素子を更に備え、
ここでは、前記第一容量性感知と通信を具備する統合回路は容量性感知が行われると、
前記第一マイクロプロセッサーの第一入力出用ピンにより前記第一感知電極に対して第一電圧まで充電が行われた後、前記第一マイクロプロセッサーの第一入力出用ピンがハイインピーダンスに設定され、前記第一感知電極が前記第一電圧から第二電圧まで放電されると、前記第一マイクロプロセッサーは前記第一感知電極が前記第一電圧から前記第二電圧まで放電されるのにかかった時間に基づいて、前記第一感知電極の容量の変化の判断が行われることを特徴とする、請求項１０に記載のインタラクティブシステム。
前記第一容量性感知と通信を具備する統合回路は、
前記第一マイクロプロセッサーの第一入力出用ピンに電気的に接続される第一端、及び共通電圧に電気的に接続される第二端からなるインピーダンス素子を更に備え、
ここでは、前記第一容量性感知と通信を具備する統合回路に容量性感知が行われると、前記第一マイクロプロセッサーの第一入力出用ピンにより前記第一感知電極に対して第一電圧まで充電が行われた後、前記第一マイクロプロセッサーの第一入力出用ピンがハイインピーダンスに設定され、所定の時間が経過すると、前記第一マイクロプロセッサーは前記第一感知電極が前記第一電圧から放電された電圧に基づいて、前記第一感知電極の容量の変化の判断を行うことを特徴とする、請求項１０に記載のインタラクティブシステム。
前記第一マイクロプロセッサーは、
第四入力出用ピンを更に備え、
ここでは、前記第一共振回路は、
前記第一マイクロプロセッサーの第二入力出用ピンに電気的に接続される第一端、及び前記第一感知電極に電気的に接続される第二端からなる第一インダクタンスと、
前記第一マイクロプロセッサーの第四入力出用ピンに電気的に接続される第一端、及び前記第一感知電極に電気的に接続される第二端からなる第一キャパシタとを更に含み、
また、前記第一容量性感知と通信を具備する統合回路にデータの出力が行われると、前記第一マイクロプロセッサーの第一入力出用ピンがハイインピーダンスに設定され、且つ前記第一マイクロプロセッサーの第四入力出用ピンが共通電圧に設定されることを特徴とする、請求項１０に記載のインタラクティブシステム。
前記第一共振回路は、
前記第一マイクロプロセッサーの第二入力出用ピンに電気的に接続される第一端、及び前記第一インダクタンスの第一端に電気的に接続される第二端からなる第一抵抗器を更に備えることを特徴とする、請求項１５に記載のインタラクティブシステム。
前記第一容量性感知と通信を具備する統合回路は容量性感知が行われると、前記第一マイクロプロセッサーの第二入力出用ピン及び前記第四入力出用ピンがハイインピーダンスに設定されることを特徴とする、請求項１５に記載のインタラクティブシステム。
前記第二マイクロプロセッサーは、
第二入力出用ピンを更に備え、
ここでは、前記第二容量性感知と通信を具備する統合回路は、
前記第二マイクロプロセッサーの第二入力出用ピンに電気的に接続される入力端、及び前記第二感知電極に電気的に接続される出力端からなる第二共振回路を更に含み、
また、前記第二容量性感知と通信を具備する統合回路は容量性感知が行われると、前記第二マイクロプロセッサーの第一入力出用ピンは前記第二感知電極に対する充放電状態に基づいて、前記第二感知電極の容量値の変化の判定を行い、
且つ、前記第二インタラクティブデバイスはデータが出力されると、前記第二マイクロプロセッサーの第一入力出用ピンがハイインピーダンスに設定され、前記第二マイクロプロセッサーの第二入力出用ピンは伝送データに基づいて、前記高周波キャリアを出力させるか或いは出力させず、高周波キャリアは前記第二共振回路により共振されることにより、前記高周波キャリアの振幅が増幅され、
なお、前記第一インタラクティブデバイスにより前記第二インタラクティブデバイスからのデータが受信されると、前記第一マイクロプロセッサーは前記第一マイクロプロセッサーの第一入力出用ピンにより検知された容量値の不安定期間のパケットに基づいて、前記第一感知電極により受信された高周波キャリアのパケットの判断を行い、第二インタラクティブデバイスから伝送された伝送データのデコードを行うことを特徴とする、請求項１０に記載のインタラクティブシステム。