JP6463278B2 - 半導体ウェハをプラズマ・ダイシングするための方法及び装置 - Google Patents

半導体ウェハをプラズマ・ダイシングするための方法及び装置 Download PDF

Info

Publication number
JP6463278B2
JP6463278B2 JP2015558109A JP2015558109A JP6463278B2 JP 6463278 B2 JP6463278 B2 JP 6463278B2 JP 2015558109 A JP2015558109 A JP 2015558109A JP 2015558109 A JP2015558109 A JP 2015558109A JP 6463278 B2 JP6463278 B2 JP 6463278B2
Authority
JP
Japan
Prior art keywords
workpiece
substrate
support
frame
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015558109A
Other languages
English (en)
Other versions
JP2016510168A (ja
Inventor
ゴールディン、リッチ
ジョンソン、クリス
ジョンソン、デイヴィッド
リンネル マルティネス
リンネル マルティネス
− ヴォラール、デイヴィッド ペイ
− ヴォラール、デイヴィッド ペイ
ウェスターマン、ラッセル
グリブナ、ゴードン、エム．
Original Assignee
プラズマ − サーム、エルエルシー
プラズマ − サーム、エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by プラズマ − サーム、エルエルシー, プラズマ − サーム、エルエルシー filed Critical プラズマ − サーム、エルエルシー
Publication of JP2016510168A publication Critical patent/JP2016510168A/ja
Application granted granted Critical
Publication of JP6463278B2 publication Critical patent/JP6463278B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Plasma Technology (AREA)

Description

本出願は、２０１１年３月１４日に出願された「Apparatus for Plasma Dicing a Semi-conductor Wafer」という名称の同一出願人による米国仮特許出願第６１／４５２，４５０号による優先権を主張し、且つ同出願に関連するものであり、この仮特許出願を参照により本明細書に組み込む。本出願は、２０１２年３月５日に出願された「Method and Apparatus for Plasma Dicing a Semi-conductor Wafer」という名称の同時係属中である特許出願第１３／４１２，１１９号の一部継続出願であり、該出願の内容を本明細書に組み込む。
本発明は、半導体ウェハから個々のデバイス・チップを形成するための装置の使用に関し、特に、プラズマ・エッチングを使用してウェハを個々のダイへと分離する装置に関する。
半導体デバイスは、薄いウェハの形態の基板上で製作される。シリコンが基板材料として一般に使用されるが、ＩＩＩ−Ｖ族化合物（例えば、ＧａＡｓ及びＩｎＰ）などの他の材料も使用される。いくつかの例（例えば、ＬＥＤの製造）では、基板はサファイア又は炭化シリコンのウェハであり、その上に半導体材料の薄層が堆積される。かかる基板のサイズは、５．０８ｃｍ（２インチ）及び７．６２ｃｍ（３インチ）から直径２００ｍｍ、３００ｍｍ、及び４５０ｍｍの範囲であり、かかる基板サイズについて記述した多くの規格（例えば、ＳＥＭＩ）が存在する。
プラズマ・エッチング機器は、これらの基板を処理して半導体デバイスを生産する際に広範囲に使用される。かかる機器は、一般的に、コスト効率の良い製造に必要な高いエッチング速度を担保するために使用される、誘導結合プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）などの高密度プラズマ源を装備した真空チャンバを含む。処理中に発生した熱を除去するために、基板は一般的に冷却支持体に対して圧締めされる。熱除去のための熱伝導経路を提供するため、冷却ガス（一般的に、ヘリウム）が基板と支持体との間で維持される。下向きの力が基板の上面に加えられる機械的圧締め機構が使用されてもよいが、これにより、クランプと基板との接触が原因で汚染が引き起こされることがある。圧締め力を提供するのに、静電チャック（ＥＳＣ：Ｅｌｅｃｔｒｏｓｔａｔｉｃ ｃｈｕｃｋ）がより高頻度で使用される。
エッチングされる材料に適した多数のガス化学が開発されてきた。これらは、高頻度で、ハロゲン（フッ素、塩素、臭素、若しくはヨウ素）又はハロゲン含有ガスを、エッチングの品質（例えば、エッチング異方性、マスク選択性、及びエッチング均一性）を改善するために追加される追加ガスと共に用いる。シリコンを高速でエッチングするには、ＳＦ６、Ｆ２、又はＮＦ３などのフッ素含有ガスが使用される。特に、高速シリコン・エッチング・ステップとパシベーション・ステップとを交互に行ってエッチング側壁を制御するプロセス（ボッシュ又は時分割多重化「ＴＤＭ：ｔｉｍｅ ｄｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅｘｅｄ」）は、深い形状をシリコンにエッチングするのに一般に使用される。塩素及び臭素含有ガスは、ＩＩＩ−Ｖ族材料をエッチングするのに一般に使用される。
プラズマ・エッチングは半導体基板及びデバイスに限定されない。その技術は、基板をエッチングする適切なガス化学が利用可能な場合、任意の基板タイプに適用されてもよい。他の基板タイプは、炭素含有基板（ポリマー基板を含む）、セラミック基板（例えば、ＡｌＴｉＣ及びサファイア）、金属基板、並びにガラス基板を含んでもよい。
一貫した結果、低い破損率、及び操作の容易性を担保するため、ロボット・ウェハ・ハンドリングが一般的に製造プロセスで使用される。ハンドラは、最小限の接触でウェハを支持し、起こり得る汚染を最小限に抑え、また微粒子の生成を低減するように設計される。一般に、縁部の接触のみ、又は少数の位置だけでのウェハ縁部近く（一般的に、ウェハ縁部から３〜６ｍｍ以内）での下面接触が用いられる。ウェハ・カセット及びロボット・アームを含み、またウェハ支持体及びＥＳＣを含むプロセス・チャンバ取付け具内におけるハンドリング・スキームは、上述したような標準的なウェハ・サイズを取り扱うように設計される。
基板上に製作した後、個々のデバイス（ダイ又はチップ）は、パッケージングに先立って、又は他の電子回路部品に用いられるのに先立って、互いに分離される。ダイを互いに分離するのに、機械的手段が長年使用されてきた。かかる機械的手段は、基板の結晶軸と位置合わせされたスクライブ・ラインに沿ってウェハを破断すること、又は高速ダイヤモンド・ソーを使用することによってダイ間の領域（ストリート）で基板に切り込むか若しくは基板を切り開くことを含んでいた。より最近は、スクライビング・プロセスを容易にするのにレーザーが使用されている。
かかる機械的ウェハ・ダイシング技術は、この方策の費用対効果に影響する限定を有する。ダイ縁部に沿ったチッピング及び破損は、有効なダイ生産数を低減させる可能性があり、ウェハ厚さが減少するにつれて問題がより大きくなる。鋸刃によって消費される面積（切溝）は１００ミクロンを超えることがあり、この貴重な面積はダイ生産に使用することができない。小さいダイを含むウェハ（例えば、ダイのサイズが５００ミクロン×５００ミクロンである個々の半導体デバイス）の場合、これは、２０％超の損失を示す場合がある。更に、多くの小さいダイ、及び、したがって多数のストリートを備えたウェハの場合、各ストリートが個々に切断されるので、ダイシング時間が増加し、生産性が減少する。機械的手段はまた、直線に沿った分離、及び正方形又は長方形のチップの生産に限定される。これは、基礎となるデバイスのトポロジー（例えば、高出力ダイオードは円形である）を表わさないことがあり、したがって直線的なダイ形態が使用可能な基板面積の著しい損失をもたらす。レーザー・ダイシングはまた、ダイ表面に残留材料が残ること、又は応力がダイへと誘導されることによる制限を有する。
ソーイング技術及びレーザー・ダイシング技術は両方とも本質的に遂次の動作であることに留意することが重要である。したがって、デバイスのサイズが減少するにつれて、ウェハをダイシングする時間は、ウェハ上におけるダイシング・ストリートの合計長さに比例して増加する。
近年、ダイを分離し、これらの制限のうちいくつかを克服する手段として、プラズマ・エッチング技術が提案されてきた。デバイス製作後、基板は、ダイ間の空き面積を残して適切なマスク材料でマスキングされる。次に、マスキングされた基板は、ダイ間で露出した基板材料をエッチングする反応性ガス・プラズマを使用して処理される。基板のプラズマ・エッチングは、基板を通して部分的に又は完全に進んでもよい。部分的プラズマ・エッチングの場合、ダイは、後に続く劈開ステップによって分離されて、個々のダイが分離した状態にされる。その技術は、機械的ダイシングを上回る多数の利点を提供する。
１）破損及びチッピングが低減される。
２）２０ミクロンを大幅に下回るまで切溝寸法を低減することができる。
３）ダイの数が増加しても処理時間が著しく増加しない。
４）より薄いウェハの場合に処理時間が低減される。
５）ダイのトポロジーが直線的形態に限定されない。
デバイス製作後であってダイ分離の前に、基板は、機械的研削又は類似のプロセスによって、数１００ミクロン又は更には１００ミクロン未満の厚さまで薄化されてもよい。
ダイシング・プロセスに先立って、基板は一般的に、ダイシング取付け具上に載置される。この取付け具は、一般的に、接着性メンブレンを支持する剛性フレームで構成される。ダイシングされる基板はメンブレンに接着される。この取付け具は、後に続く下流側の動作のため、分離されたダイを保持する。ウェハ・ダイシングに使用されるほとんどの器具（鋸又はレーザー利用の器具）は、この構成の基板を取り扱うように設計され、多数の標準取付け具が確立されてきたが、かかる取付け具は、それらが支持する基板とは大幅に異なる。かかる取付け具は、現行のウェハ・ダイシング機器で使用するように最適化されているが、標準的な基板を処理するように設計されている機器では処理することができない。したがって、現行の自動プラズマ・エッチング機器は、ダイシングのために取り付けられた基板を処理するのには適しておらず、プラズマ・エッチング技術がダイ分離に関して有するはずの利益を実現することが困難である。
一部のグループは、プラズマを使用してウェハ基板からダイを個片化（singulate）することを検討してきた。米国特許第６，６４２，１２７号は、基板ウェハが最初に接着材料を介して担体ウェハに付着され、その後、シリコン・ウェハの処理向けに設計された機器でプラズマ処理を行う、プラズマ・ダイシング技術について記載している。この技術は、標準的なウェハ処理機器と互換性を持つように、ダイシングされる基板のフォーム・ファクタを適応させることを提案している。この技術によって、標準的なプラズマ装置でウェハをダイシングすることができるが、提案されている技術は、ダイシング動作の下流側にある標準的な機器とは互換性を持たない。下流側の機器を適応させるか、又は標準的な下流側の機器に合わせて基板のフォーム・ファクタを戻すため、追加のステップが求められるであろう。
米国特許出願公開第２０１０／００４８００１号は、薄いメンブレンに接着され、フレーム内で支持されるウェハを使用することを検討している。しかしながら、第２０１０／００４８００１号では、マスキング・プロセスは、マスク材料をウェハの裏面に接着し、プラズマ処理に先立ってレーザーを使用してエッチング・ストリートを画成することによって達成される。基板を前面から個片化する標準的なダイシング技術とは対照的に、この技術によって追加の複雑で高価なステップが取り込まれ、そのことによってプラズマ・ダイシングの利点のいくつかが無効になることがある。また、裏面のマスクを前面のデバイス・パターンと位置合わせする追加の要件が求められる。
したがって、半導体基板を個々のダイへとダイシングするのに使用することができ、テープ上に載置されフレーム内で支持される基板を取り扱う確立されたウェハ・ダイシング技術と互換性を持ち、標準的な前面マスキング技術とも互換性を持つ、プラズマ・エッチング装置が必要とされている。
従来技術には、本発明に付随する利益を提供するものはない。
したがって、本発明の１つの目的は、従来技術のデバイスの欠点を克服し、プラズマ・エッチング装置を使用した半導体基板のダイシングの進歩に著しく寄与する改善を提供することである。
本発明の別の目的は、基板をプラズマ・ダイシングするための方法を提供することであって、方法は、壁を有する処理チャンバを提供するステップと、処理チャンバの壁に隣接してプラズマ源を提供するステップと、処理チャンバ内に加工物支持体を提供するステップと、支持膜、フレーム、及び基板を有する加工物を加工物支持体上に置くステップと、加工物を加工物支持体上に搭載するステップと、張力を支持膜に加えるステップと、加工物を加工物支持体に対して圧締めするステップと、プラズマ源を使用してプラズマを発生させるステップと、発生したプラズマを使用して加工物をエッチングするステップとを含む。
本発明の更に別の目的は、基板をプラズマ・ダイシングするための方法を提供することであって、方法は、壁を有する処理チャンバを提供するステップと、処理チャンバの壁に隣接してプラズマ源を提供するステップと、処理チャンバ内に加工物支持体を提供するステップと、支持膜、フレーム、及び基板を有する加工物を加工物支持体上に置くステップと、加工物を加工物支持体上に搭載するステップと、加工物支持体上の基板に対して非共面でフレームを位置付けるステップと、加工物を加工物支持体に対して圧締めするステップと、プラズマ源を使用してプラズマを発生させるステップと、発生したプラズマを使用して加工物をエッチングするステップとを含む。
本発明の更にまた別の目的は、基板をプラズマ・ダイシングするための方法を提供することであって、方法は、壁を有する処理チャンバを提供するステップと、処理チャンバの壁に隣接してプラズマ源を提供するステップと、処理チャンバ内に加工物支持体を提供するステップと、支持膜、フレーム、及び基板を有する加工物を加工物支持体上に置くステップと、加工物を加工物支持体上に搭載するステップと、張力を支持膜に加えるステップと、プラズマ源を使用してプラズマを発生させるステップと、発生したプラズマを使用して加工物をエッチングするステップとを含む。
本発明の別の目的は、複数の基板をプラズマ・ダイシングするための方法を提供することであって、方法は、壁を有する処理チャンバを提供するステップと、処理チャンバの壁に隣接してプラズマ源を提供するステップと、処理チャンバ内に加工物支持体を提供するステップと、支持膜、フレーム、及び複数の基板を有する加工物を加工物支持体上に置くステップと、加工物を加工物支持体上に搭載するステップと、加工物を加工物支持体に対して圧締めするステップと、プラズマ源を使用してプラズマを発生させるステップと、発生したプラズマを使用して加工物をエッチングするステップとを含む。
本発明に関連する目的のいくつかについて上記に概説してきた。これらの目的は、意図する発明のより顕著な特徴及び適用のいくつかを単に例証するものと解釈すべきである。本開示の発明を異なるやり方で適用することによって、又は本開示の範囲内で本発明を修正することによって、他の多くの有益な結果を実現することができる。したがって、「発明の概要」及び「発明を実施するための形態」を参照し、それに加えて、請求項によって定義される本発明の範囲を添付図面と併せて参照することによって、本発明の他の目的及びより十分な理解を得ることができる。
米国特許第６，６４２、１２７号 米国特許出願公開第２０１０／００４８００１号 米国特許第６，９８２，１７５号 米国特許第７，１０１，８０５号 米国特許第７，１５０，７９６号
本発明は、半導体基板のプラズマ・ダイシングを可能にする、プラズマ処理装置について記載する。デバイス製作及びウェハ薄化後、回路部品を保護すると共にダイの間に非保護区域を残す従来のマスキング技術を使用して、基板の前面（回路面）がマスキングされる。基板は、剛性フレーム内で支持された薄いテープ上に載置される。基板／テープ／フレームのアセンブリは、真空処理チャンバ内へと移送され、反応性ガス・プラズマに暴露されて、ダイの間の非保護区域がエッチング除去される。このプロセスの間、フレーム及びテープは反応性ガス・プラズマによる損傷から保護される。処理によってダイは完全に分離した状態にされる。エッチング後、基板／テープ／フレームのアセンブリは追加的にプラズマに暴露されて、潜在的に損傷を与える残留物が基板表面から除去される。基板／テープ／フレームのアセンブリを処理チャンバから移送した後、周知の技術を使用してダイがテープから除去され、次に必要に応じて更に処理（例えば、パッケージング）される。
本発明の別の特徴は、基板をプラズマ・ダイシングするための方法を提供することである。基板はシリコンなどの半導体層を有することができ、且つ／又は基板はＧａＡｓなどのＩＩＩ−Ｖ族層を有することができる。基板は、基板の回路面上にパターニングされたフォトレジスト層などの保護層を有することができる。処理チャンバの壁に隣接したプラズマ源を備えた、壁を有する処理チャンバが提供される。プラズマ源は高密度プラズマ源であることができる。処理チャンバと流体連通している真空ポンプ、及び処理チャンバと流体連通しているガス入口を提供することができる。処理チャンバ内の加工物支持体が提供される。加工物は、基板を担体支持体上に置くことによって形成される。加工物は、基板を支持膜に接着し、次に支持膜を含む基板をフレームに取り付けることによって形成することができる。支持膜はポリマー層及び／又は導電層を有することができる。支持膜は標準的なダイシング・テープであることができる。フレームは導電層及び／又は金属層を有することができる。加工物は次に、プラズマ処理のために加工物支持体上に搭載される。ＲＦ電源を加工物支持体に結合して、加工物の周りにプラズマを作り出すことができる。張力が支持膜に加えられる。張力をフレームに加えることができる。張力は、機械的力、磁力、及び／又は電気的力であることができる。支持膜は張力によって弾性的に変形させることができる。支持膜は張力によって塑性的に変形させることはできない。伝熱流体を支持膜と加工物との間に導入することができる。伝熱流体はヘリウムなどのガスであることができる。流体圧力は１Ｔｏｒｒ超過であることができ、３０Ｔｏｒｒ未満であることができる。静電又は機械的チャックを加工物支持体に組み込むことができ、それによってチャックが支持膜をチャックに対して圧締めすることができる。加工物の圧締めは、張力が支持膜に加えられた後で行うことができる。支持膜に加えられる張力は、支持膜が圧締めされた後で変更することができる。支持膜に加えられる張力は、支持膜が圧締めされた後で除去することができる。処理チャンバ内の圧力は真空ポンプを通して低減することができ、プロセス・ガスはガス入口を通して処理チャンバ内へと導入することができる。プラズマはプラズマ源を通して発生し、それにより、加工物が発生したプラズマによってエッチングされる。処理チャンバと連通する真空対応移送モジュールを提供することができる。加工物を真空対応移送モジュール内の移送アーム上に搭載することができ、それによって、加工物を真空対応移送モジュールから処理チャンバへと移送する間、処理チャンバが真空下で維持される。
本発明の更に別の目的は、基板をプラズマ・ダイシングするための方法を提供することである。基板はシリコンなどの半導体層を有することができ、且つ／又は基板はＧａＡｓなどのＩＩＩ−Ｖ族層を有することができる。基板は、基板の回路面上にパターニングされたフォトレジスト層などの保護層を有することができる。処理チャンバの壁に隣接したプラズマ源を備えた、壁を有する処理チャンバが提供される。プラズマ源は高密度プラズマ源であることができる。処理チャンバと流体連通している真空ポンプ、及び処理チャンバと流体連通しているガス入口を提供することができる。処理チャンバ内の加工物支持体が提供される。加工物は、基板を担体支持体上に置くことによって形成される。加工物は、基板を支持膜に接着し、次に支持膜を含む基板をフレームに取り付けることによって形成することができる。支持膜はポリマー層及び／又は導電層を有することができる。支持膜は標準的なダイシング・テープであることができる。フレームは導電層及び／又は金属層を有することができる。加工物は次に、プラズマ処理のために加工物支持体上に搭載される。ＲＦ電源を加工物支持体に結合して、加工物の周りにプラズマを作り出すことができる。フレームは加工物支持体上の基板に対して非共面で位置付けられる。支持膜は基板の第１の表面に接触することができる。支持膜はフレームの第２の表面に接触することができる。基板は、位置付けるステップの間に、フレームの上方に位置付けることができる。基板の第１の表面は、位置付けるステップの間に、フレームの第２の表面に対して非共面で位置付けることができる。基板の第１の表面はフレームの第２の表面の上方に位置付けることができる。基板を加工物支持体によって支持することができ、フレームを加工物支持体によって支持することができる。基板をクランプによって支持することができ、フレームをプロセス・キットによって支持することができる。基板をクランプによって支持することができ、フレームをリフト機構によって支持することができる。支持膜を加工物支持体によって支持することができ、フレームは支持しないことができる。フレームの内径は加工物支持体の外径よりも大きくすることができる。支持膜を加工物支持体によって支持することができ、フレームをリフト機構によって支持することができる。クランプは、加工物支持体に組み込むことができる、静電チャック又は機械的チャックであることができる。処理チャンバ内の圧力は真空ポンプを通して低減することができ、プロセス・ガスはガス入口を通して処理チャンバ内へと導入することができる。プラズマはプラズマ源を通して発生し、それにより、加工物が発生したプラズマによってエッチングされる。処理チャンバと連通する真空対応移送モジュールを提供することができる。加工物を真空対応移送モジュール内の移送アーム上に搭載することができ、それによって、加工物を真空対応移送モジュールから処理チャンバへと移送する間、処理チャンバが真空下で維持される。
本発明の更にまた別の目的は、基板をプラズマ・ダイシングするための方法を提供することである。基板はシリコンなどの半導体層を有することができ、且つ／又は基板はＧａＡｓなどのＩＩＩ−Ｖ族層を有することができる。基板は、基板の回路面上にパターニングされたフォトレジスト層などの保護層を有することができる。処理チャンバの壁に隣接したプラズマ源を備えた、壁を有する処理チャンバが提供される。プラズマ源は高密度プラズマ源であることができる。処理チャンバと流体連通している真空ポンプ、及び処理チャンバと流体連通しているガス入口を提供することができる。処理チャンバ内の加工物支持体が提供される。加工物は、基板を担体支持体上に置くことによって形成される。加工物は、基板を支持膜に接着し、次に支持膜を含む基板をフレームに取り付けることによって形成することができる。支持膜はポリマー層及び／又は導電層を有することができる。支持膜は標準的なダイシング・テープであることができる。フレームは導電層及び／又は金属層を有することができる。加工物は次に、プラズマ処理のために加工物支持体上に搭載される。ＲＦ電源を加工物支持体に結合して、加工物の周りにプラズマを作り出すことができる。張力が支持膜に加えられる。張力をフレームに加えることができる。張力は、機械的力、磁力、及び／又は電気的力であることができる。支持膜は張力によって弾性的に変形させることができる。支持膜は張力によって塑性的に変形させることはできない。伝熱流体を支持膜と加工物との間に導入することができる。伝熱流体はヘリウムなどのガスであることができる。流体圧力は１Ｔｏｒｒ超過であることができ、３０Ｔｏｒｒ未満であることができる。処理チャンバ内の圧力は真空ポンプを通して低減することができ、プロセス・ガスはガス入口を通して処理チャンバ内へと導入することができる。プラズマはプラズマ源を通して発生し、それにより、加工物が発生したプラズマによってエッチングされる。処理チャンバと連通する真空対応移送モジュールを提供することができる。加工物を真空対応移送モジュール内の移送アーム上に搭載することができ、それによって、加工物を真空対応移送モジュールから処理チャンバへと移送する間、処理チャンバが真空下で維持される。
本発明の別の目的は、複数の基板をプラズマ・ダイシングするための方法を提供することである。複数の基板はシリコンなどの半導体層を有することができ、且つ／又は基板はＧａＡｓなどのＩＩＩ−Ｖ族層を有することができる。複数の基板は、基板の回路面上にパターニングされたフォトレジスト層などの保護層を有することができる。処理チャンバの壁に隣接したプラズマ源を備えた、壁を有する処理チャンバが提供される。プラズマ源は高密度プラズマ源であることができる。処理チャンバと流体連通している真空ポンプ、及び処理チャンバと流体連通しているガス入口を提供することができる。処理チャンバ内の加工物支持体が提供される。加工物は、複数の基板を担体支持体上に置くことによって形成される。加工物は、複数の基板を支持膜に接着し、次に支持膜を含む複数の基板をフレームに取り付けることによって形成することができる。支持膜はポリマー層及び／又は導電層を有することができる。支持膜は標準的なダイシング・テープであることができる。フレームは導電層及び／又は金属層を有することができる。加工物は次に、プラズマ処理のために加工物支持体上に搭載される。ＲＦ電源を加工物支持体に結合して、加工物の周りにプラズマを作り出すことができる。張力を支持膜に加えることができる。張力をフレームに加えることができる。張力は、機械的力、磁力、及び／又は電気的力であることができる。支持膜は張力によって弾性的に変形させることができる。支持膜は張力によって塑性的に変形させることはできない。伝熱流体を支持膜と加工物との間に導入することができる。伝熱流体はヘリウムなどのガスであることができる。流体圧力は１Ｔｏｒｒ超過であることができ、３０Ｔｏｒｒ未満であることができる。静電又は機械的チャックを加工物支持体に組み込むことができ、それによってチャックが支持膜をチャックに対して圧締めすることができる。加工物の圧締めは、張力が支持膜に加えられた後で行うことができる。支持膜に加えられる張力は、支持膜が圧締めされた後で変更することができる。支持膜に加えられる張力は、支持膜が圧締めされた後で除去することができる。処理チャンバ内の圧力は真空ポンプを通して低減することができ、プロセス・ガスはガス入口を通して処理チャンバ内へと導入することができる。プラズマはプラズマ源を通して発生し、それにより、加工物が発生したプラズマによってエッチングされる。処理チャンバと連通する真空対応移送モジュールを提供することができる。加工物を真空対応移送モジュール内の移送アーム上に搭載することができ、それによって、加工物を真空対応移送モジュールから処理チャンバへと移送する間、処理チャンバが真空下で維持される。
以下の発明の詳細な説明がより良く理解され得ることによって、当該分野に対する本発明の寄与をより十分に理解できるようにするために、本発明のより関連がある重要な特徴を上記にある程度広く概説してきた。本発明の請求項の主題を形成する、本発明の追加の特徴について以下に記載する。開示する概念及び具体的な実施例は、本発明の同じ目的を実施するために他の構造を修正又は設計するための基礎として、容易に利用されてもよいことが当業者には理解されるはずである。また、かかる等価の構造は添付の請求項で説明されているような本発明の趣旨及び範囲から逸脱しないことも、当業者には理解されるはずである。
ストリートによって分離された個々のデバイスを示す半導体基板の上面図である。 ストリートによって分離された個々のデバイスを示す半導体基板の断面図である。 テープに取り付けられた半導体基板及びフレームの断面図である。 プラズマ・プロセスによってエッチングされている、テープに取り付けられた半導体基板及びフレームの断面図である。 テープに取り付けられた分離された半導体デバイス及びフレームの断面図である。 真空処理チャンバの断面図である。 プロセス位置にあるウェハ／フレームの断面図である。 真空処理チャンバ内のフレーム及びカバー・リングの拡大断面図である。 カバー・リングがチャンバ壁に取り付けられているチャンバ内部の区画の断面図である。 カバー・リングが内部ヒート・シンクに取り付けられているチャンバ内部の区画の断面図である。 テープに取り付けられた半導体基板及び移送アームによって支持されたフレームの上面図である。 テープに取り付けられた半導体基板及び移送アームによって支持されたフレームの断面図である。 移送位置にあるウェハ／フレームの断面図である。 スクリーンの平面図である。 静電チャックの断面図である。 移送位置にあるチャンバの概略図である。 加工物及び加工物支持体の断面図である。 加工物及び加工物支持体の断面図である。 加工物及び加工物支持体の断面図である。 加工物及び加工物支持体の断面図である。 テープに取り付けられた複数の半導体基板及びフレームの上面図である。
図面のいくつかを通して類似の参照符号は類似の部分を指す。
デバイス製作後の一般的な半導体基板が図１に示される。基板（１）は、その表面上に、ストリート区域（３）によって分離されたデバイス構造（２）を含む多数の区域を有し、ストリート区域（３）には構造が存在しないことにより、デバイス構造を個々のダイへと分離することができる。シリコンが基板材料として一般に使用されるが、特定の特性のために選ばれる他の材料が高頻度で用いられる。かかる基板材料としては、ヒ化ガリウム及び他のＩＩＩ−Ｖ族材料、又は半導体層が上に堆積されている非半導体基板が挙げられる。
本発明では、図２の断面図に示されるように、次に、ストリート区域（３）が保護されないままの状態で、デバイス構造（２）は保護材料（４）で覆われる。この保護材料（４）は、周知の技術によって塗布されパターニングされる、フォトレジストであることができる。一部のデバイスは、最終処理ステップとして、基板全体にわたって塗布される、二酸化シリコン又はＰＳＧなどの保護誘電体層で被覆される。これは、業界ではよく知られているように、フォトレジストを用いてパターニングし、誘電材料をエッチングすることによって、ストリート区域（３）から選択的に除去することができる。これにより、デバイス構造（２）は誘電材料によって保護され、基板（１）はストリート区域（３）において実質的に保護されない状態のままにされる。場合によっては、ウェハ品質をチェックする試験機能がストリート区域（３）に位置してもよいことに留意されたい。具体的なウェハ製作処理フローに応じて、ウェハ・ダイシング・プロセスの間、これらの試験機能は保護されてもよいし、されなくてもよい。図示されるデバイス・パターンは長方形のダイを示しているが、これは必須ではなく、個々のデバイス構造（２）は、基板（１）の最適な利用に最も良く適合する六角形など、他の任意の形状であってもよい。上述の実例では保護膜としての誘電材料について検討しているが、本発明は、半導電及び導電保護膜を含む広範囲の保護膜を用いて実施されてもよいことに留意するのが重要である。更に、保護層は複数の材料から成ることができる。また、保護膜のある部分は最終デバイス構造の一体部分（例えば、パシベーション誘電体、金属ボンディング・パッドなど）であってもよいことに留意するのが重要である。
基板（１）は、一般的には研削プロセスによって薄化されてもよく、それによって基板厚さは数百ミクロン〜約３０ミクロン以下の薄さまで低減される。図３に示されるように、次に、薄化した基板（１）はテープ（５）に接着され、それが次に剛性フレーム（６）内に載置されて加工物（１Ａ）を形成する。テープ（５）は、一般的に、炭素含有ポリマー材料から作られ、その表面に薄い導電層が更に塗布されていてもよい。テープ（５）は、それがなければ破損させずに取り扱うには脆弱過ぎる薄化した基板（１）に対する支持を提供する。パターニングし、薄化し、次に載置するというシーケンスは重要ではなく、ステップは、特定のデバイス及び基板並びに使用される処理機器に最良に適合するように調節されてもよいことに留意すべきである。上述の実例では、基板（１）を接着テープ（５）上に載置し、それを次いでフレーム（６）に付着させて構成される加工物（１Ａ）について検討しているが、本発明は、ウェハ及び担体の構成によって限定されないことに留意するのが重要である。ウェハ担体は多様な材料で構成することができる。担体はプラズマ・ダイシング・プロセスの間、基板を支持する。更に、ウェハは必ずしも接着剤を使用して担体に付着されなくてもよく、ウェハを担体に対して保持すると共に、基板の熱をカソードに伝達する手段を可能にするいずれの方法でも十分である（例えば、静電的に圧締めされる担体、機械的圧締め機構を備えた担体など）。
上述の実例は、単一の基板（１）をフレーム（６）で支持された接着テープ（５）上に載置して加工物（１Ａ）を形成することについて記載しているが、本発明はまた、図２１に示されるように、１つを超える基板（１）がフレーム（６）で支持された接着テープ（５）上に載置されて構成される加工物（１Ａ）に有益に適用することもできる。基板（１）は、異なるサイズ、形状、厚さ、及び／又は材料であることができる。基板が異なる材料である場合、類似のエッチング化学でエッチングすることが好ましい（例えば、Ｇｅ及びＳｉは両方ともフッ素ベースの化学でエッチングする）。基板（１）は、露出した材料の異なる区域、及び／又は異なるパターンを有してもよい。基板（１）の一部はより大きい基板の断片であってもよい。基板（１）は支持フレーム（６）の内径の内部に位置することが好ましい。一実施例では、支持フレーム（６）の外径は加工物支持体の外径よりも小さい。テープ（５）を含む基板（１）をダイシング・フレーム（６）内に載置した後、加工物（１Ａ）は真空処理チャンバ内へと移送される。理想的には、移送モジュールも真空下にあり、それによって、処理チャンバを移送中は真空のままにして、処理時間を低減すると共に、処理チャンバが雰囲気に暴露され、場合によって汚染されるのを防ぐことができる。図６に示されるように、真空処理チャンバ（１０）は、ガス入口（１１）と、誘導結合プラズマ（ＩＣＰ）などの高密度プラズマを発生させる高密度プラズマ源（１２）と、加工物（１Ａ）を支持する加工物支持体（１３）と、加工物支持体（１３）を通してＲＦ電力を加工物（１Ａ）に結合するＲＦ電源（１４）と、処理チャンバ（１０）からガスを給送する真空ポンプ（１５）とを装備している。処理の間、基板（１）の非保護区域は、図４に示されるように、反応性プラズマ・エッチング・プロセス（７）を使用してエッチング除去される。これにより、図５に示されるように、デバイス（２）は個々のダイ（８）へと分離した状態にされる。本発明の別の実施例では、基板（１）の非保護区域は、反応性プラズマ・エッチング・プロセス（７）を使用して部分的にエッチング除去される。この場合、機械的破断動作などの下流側の動作を使用して、ダイ分離を完了することができる。これら下流側の方法は当該分野においてよく知られている。
上述の実例は、真空チャンバを高密度プラズマと併せて使用する発明について記載しているが、広範囲のプラズマ・プロセスを使用して基板の非保護区域をエッチングすることも可能である。例えば、当業者であれば、真空チャンバ内の低密度プラズマ源を使用する本発明の変形例、又は更には大気圧若しくはその付近でプラズマを使用することを想像することができる。
基板／テープ／フレームのアセンブリ（１Ａ）がプラズマ処理のための位置にあるとき、フレーム（６）がプラズマ（７）に対する暴露から保護されていることが重要である。プラズマ（７）に対する暴露により、フレーム（６）が加熱され、それによって次いで取付けテープ（５）が局所的に加熱される。約１００℃を上回る温度で、テープ（５）の物理的性質及びその接着能力が悪化することがあり、フレーム（６）に接着しなくなる。それに加えて、フレーム（６）を反応性プラズマ・ガスに暴露することにより、フレーム（６）の劣化が引き起こされることがある。フレーム（６）は一般的にウェハ・ダイシング後に再使用されるので、これによってフレーム（６）の有用寿命が限定されることがある。フレーム（６）をプラズマ（７）に暴露することで、エッチング・プロセスにも悪影響を及ぼすことがあり、例えば、フレーム材料はプロセス・ガスと反応して、プラズマ中におけるその濃度を有効に低減させることがあり、それによって基板材料のエッチング速度が低減され、結果としてプロセス時間が増加する。フレーム（６）を保護するため、図６、７、及び８に示されるような保護カバー・リング（２０）がフレーム（６）の上方に位置付けられる。（処理チャンバ（１０）内への移送の間に起こるであろう）フレーム（６）との接触によって望ましくない粒子が発生する場合があるので、カバー・リング（２０）はフレーム（６）に触れない。
図８において、寸法（Ａ）はカバー・リング（２０）とフレーム（６）との間の距離を表す。この寸法は、約０．５ｍｍ未満から約５ｍｍ超過の範囲であることができ、最適値は１．５ｍｍである。距離（Ａ）が大き過ぎると、プラズマ（７）がフレーム（６）に接触し、カバー・リング（２０）の利益が失われるであろう。
カバー・リング（２０）が温度制御されることが重要であり、そうでなければ、その温度がプラズマ（７）に対する暴露によって上昇し、次いで輻射加熱によってテープ（５）及びフレーム（６）を加熱して、上述したような劣化を引き起こす。カバー・リング（２０）が冷却される場合、カバー・リング（２０）の冷却は、図９に示される処理チャンバ壁（１０Ｗ）、又は図１０に示される処理チャンバ（１０）内に位置するヒート・シンク（３０）など、冷却体と直接接触させることによって遂行される。熱がカバー・リング（２０）からヒート・シンク（３０）へと適切に除去されることを保証するため、カバー・リング（２０）は、良好な熱伝導率を有する材料で作られるべきである。かかる材料としては、多くの金属、例えばアルミニウムが挙げられるが、窒化アルミニウム及び他のセラミックスなどの他の熱伝導性材料を使用することができる。カバー・リング材料の選択は、使用されるプラズマ・プロセス・ガスと適合性があるように選ばれる。アルミニウムはフッ素ベースのプロセスには十分であるが、塩素ベースのプロセスが使用されるとき、窒化アルミニウムなどの代替材料、又は酸化アルミニウムなどの保護コーティングの追加が必要なことがある。プラズマ処理中のカバー・リング（２０）の動作温度は一般的に８０℃未満であり、それによって、テープ（５）及びフレーム（６）に対する放熱が最小限に抑えられ、テープ（５）がその機械的完全性を維持することが保証される。或いは、カバー・リング（２０）は、カバー・リング（２０）を温度制御された流体と接触させることによって温度制御されてもよい。この流体は液体又はガスであることができる。カバー・リング（２０）温度が流体によって制御される場合、カバー・リング（２０）は、伝熱を容易にする多数の流体チャネルを含んでもよい。これらの流体チャネルは、カバー・リング（２０）の内部であるか、外部に付着されるか、又はそれら２つの何らかの組み合わせであることができる。
一例では、カバー・リング（２０）は、基板直径から内側チャンバ直径まで連続的に延在することができる。処理チャンバ（１０）内の圧力制御に悪影響を及ぼし得る、ポンピング・コンダクタンス（pumping conductance）の損失を回避するため、複数の穴（２１）をカバー・リング（２０）に追加することができ、それによって、熱をカバー・リング（２０）から除去する経路を依然として提供しながら、プロセス・ガスの十分なコンダクタンスが可能になる。図９及び１０では、特定の幾何学形状で配置された複数の穴（２１）が示されるが、穴（２１）の密度、サイズ、パターン、及び対称性は、処理チャンバ（１０）の寸法及び求められるポンピング・コンダクタンスに応じて変動し得る。
基板／テープ／フレームのアセンブリ（１Ａ）は、図１１及び１２に示されるように共面で維持されるようにしてフレーム（６）及び基板（１）を支持する移送アーム（４０）によって、処理チャンバ（１０）の中及び外へと移送される。移送アーム（４０）は、テープ（５）及びフレーム（６）の両方、又はフレーム（６）のみを支持してもよいが、薄化された基板（１）が脆弱な性質であるため、アセンブリ（１Ａ）が基板（１）区域の下方のみで支持されないことが重要である。移送アーム（４０）には、処理チャンバ（１０）内へと移送される前にフレーム（６）を反復可能な位置で位置合わせする、アライメント取付け具（４１）が付着されている。フレーム（６）はまた、半導体処理においてよく知られている他の技術（例えば、光学アライメント）によって位置合わせすることもできる。アライメントはまた、かかるよく知られている技術によって基板（１）上で行うこともできる。後述するような処理ミスを回避するため、基板／テープ／フレームのアセンブリ（１Ａ）が、処理チャンバ（１０）内に置かれる前に位置合わせされることが重要である。
図８において、寸法（Ｄ）は、基板（１）の外径とフレーム（６）の内径との間の距離を表す。これは２０ｍｍ〜３０ｍｍであってもよい（例えば、株式会社ディスコ（Disco Corporation）のダイシング・フレームは、２００ｍｍの基板に対して２５０ｍｍであるので、寸法（Ｄ）は公称２５ｍｍである）。フレーム（６）内のテープ（５）上にウェハ（１）を載置する間、ウェハ（１）配置の偏差は２ｍｍ程度であってもよいので、基板（１）の外径とカバー・リング（２０）の内径との間の距離である寸法（Ｅ）も、アセンブリ毎に最大２ｍｍ変動し得る。ある地点において（Ｅ）がゼロ未満である場合、カバー・リング（２０）は基板（１）の縁部の上に重なるであろう。この地点は遮られエッチングを妨げられ、それによってダイ分離が妨げられると共に後に続く処理ステップにおける問題を引き起こす場合がある。移送に先立つ基板／テープ／フレームのアセンブリ（１Ａ）の位置合わせは、かかる問題を防ぐために必要とされる。更に、それに加えて寸法（Ｅ）がゼロ未満でないことを保証するため、カバー・リングの内径は基板（１）の直径よりも大きいべきであり、基板よりも５ｍｍ大きい直径が好ましい（例えば、２００ｍｍの基板に対して２０５ｍｍのカバー・リング内径）。図８の寸法（Ｆ）は、カバー・リング（２０）の内径からフレーム（６）の内径までの距離を表す。処理チャンバ（１０）内への移送に先立ってフレーム（６）を位置合わせすることで、基板（１）の周りの全周に対して（Ｆ）が一定のままであり、静電チャック（ＥＳＣ）（１６）が接触しないテープ（５）の任意の部分がプラズマ（７）から遮られることが保証される。
基板／テープ／フレームのアセンブリ（１Ａ）は、処理チャンバ（１０）内へと移送されるとリフト機構（１７）上に置かれ、移送アーム（４０）から除去される。基板／テープ／フレームのアセンブリ（１Ａ）が処理チャンバ（１０）の外に移送される間、逆のプロセスが起こる。リフト機構（１７）はフレーム（６）区域に触れ、基板（１）に対しては点接触しない。テープ（５）の可撓性によってダイが互いに接触し、損傷が起こるので、基板（１）に対する点接触は、特に基板／テープ／フレームのアセンブリ（１Ａ）のダイ分離及び取出し後、基板（１）に対する損傷を引き起こす場合がある。図１３は、下側からフレーム（６）に接触しているリフト機構（１７）を示しているが、フレーム（６）はまた、圧締めデバイスを使用して上面又は外径と接触することによって、移送アーム（４０）から除去することができる。基板（１）を処理するため、フレーム（６）、加工物支持体（１３）、及びカバー・リング（２０）は互いに対して動く。これは、カバー・リング（２０）、加工物支持体（１３）、若しくはリフト機構（１７）のいずれか、又はそれら３つの任意の組み合わせを動かすことによって遂行することができる。
加工物（１Ａ）のテープ（５）は一般的にある程度の張力下にあるが、テープに欠陥（波じわなど）がある場合が多く、そのことにより、有効なヘリウムによる裏面冷却のために十分に、加工物（１Ａ）を基板支持体（１３Ａ）に対して圧締めすることが困難になる可能性がある。加工物（１Ａ）を加工物支持体（１３）に対して圧締めするのを容易にするために、可撓性テープ（５）が追加の張力下に置かれた状態で圧締め力が加工物（１Ａ）に加えられるようにして、加工物支持体アセンブリ（１３Ａ）を構築することが有益である。好ましくは、圧締め力が加えられる前に、追加の張力がテープ（５）に加えられる。一旦テープ（５）が圧締めされると、追加の張力は変更又は除去されてもよい。
この追加の張力調整を遂行することができる１つの方法は、フレーム／テープの境界面によって規定される表面（図１７に示された５０）が、基板／テープの境界面によって規定される表面（図１７に示された５５）又はその下方に位置するようにして、加工物支持体アセンブリ（１３Ａ）を構成するというものである。表面５０のある部分が表面５５のある部分の少なくとも約０．１ｍｍ下方であることが好ましい。表面５０のある部分は表面５５の少なくとも約１ｍｍ下方であることができる。
別の実施例では、表面５０全体が表面５５の下方にある。この実施例では、表面５０が表面５５の少なくとも約０．１ｍｍ下方であることが好ましい。表面５０は表面５５の少なくとも約１ｍｍ下方であることができる。
テープ（５）が基板（１）の底面及びフレーム（６）の底面の両方に接着される場合、これは、静電チャック（１６）の上面が、図１７に示されるように、フレーム（６）の底部の下面によって規定される面に、又は好ましくはその上方に位置することを担保することによって遂行されてもよい。この構成では、ＥＳＣの上面がフレーム（１６）の底部の下面の少なくとも０．１ｍｍ上方であることが好ましい。加工物（１Ａ）は、プラズマ処理の間はこの構成のままであってもよく、又はプロセスのある時点で追加の張力が変更されてもよい。この構成は、圧締め力が静電チャックによって加えられるときに特に有益である。追加の張力調整は、多数のハードウェア構成によって適用されてもよい。図１７は、テープ（５）が支持フレーム（６）の底部に付着されていることを示しているが、方法は、テープ（５）がフレーム（６）の上面に適用される構成にもやはり有益に適用されることに留意されたい。
テープ（５）に追加の張力を加えるのに要する力は、フレーム（６）に加えられてもよい。力は、フレームの上部、フレームの底部、又は両方に加えられてもよい。テープに追加の張力を加えるのに要する力の一部は、フレーム（６）の重量から生じるものであってもよい。
１つの構成では、圧締めの間、テープ・フレーム（６）はリフト機構（１７）によって支持される。プロセス・キット（１８）の上面は、静電チャック（１６）の上面の面又はその下方になるであろう。プロセス・キットはテープ（５）及び／又はフレーム（６）と接触していてもよい。プロセス・キットが加工物と接触していない場合、加工物（１Ａ）とプロセス・キット（１８）との間の空間にプラズマが形成されるのを防ぐために、加工物（１Ａ）とプロセス・キット（１８）との間のギャップが約５ｍｍ未満であることが好ましい。
代替構成では、テープに張力を掛けるために、テープ・フレームはリフト機構（１７）によって支持されない。この構成では、フレーム（６）は、プロセス・キット（１８）によって、且つ／又は図１８に示されるようにフレーム支持部材（１７Ａ）によって支持されてもよい。
更に別の代替構成では、プロセス・キットは、図１９に示されるように、静電チャックに組み込まれ、且つ／又はそれを延長することによって置き換えられてもよい。基板（１）を支持するＥＳＣ面が、テープ（５）を追加の張力下に置くテープ・フレーム（６）を支持する表面よりも高い場合、テープ・フレーム（６）は静電チャックによって支持されてもよい。好ましい一実施例では、基板（１）を支持する表面の一部分は、テープ・フレーム（６）を支持する表面よりも少なくとも０．１ｍｍ高い。
更に別の構成では、テープ・フレーム（６）の内径は加工物アセンブリ（１３Ａ）の外径よりも大きい。この構成では、フレームは、リフト機構（１７）及び／又は外部のテープ・フレーム支持体（１７Ａ）によって保持されてもよい。或いは、フレームの重量が張力に寄与するように、フレームは支持されなくてもよい。
上述の実例は静電気クランプと併せてテープに張力を掛けることについて記載しているが、本発明はまた、機械的圧締めを含む他の圧締め構成にも有益に適用されてもよい。別の実施例では、本発明はまた、圧締め機構を利用しない加工物支持体アセンブリにも有益に適用されてもよい。
図２０は更に別の構成を示す。この構成では、可撓性テープ（５）は、テープ（５）と加工物支持体（１３Ａ）との間にシールを形成するために、加工物支持体（１３Ａ）の上面を横切って伸長される。伝熱流体、一般的にヘリウム・ガスは、テープ（５）と加工物支持体（１３Ａ）との間に導入される。テープ（５）と加工物支持体（１３Ａ）との間のシールは、テープ（５）と加工物支持体（１３Ａ）との間の約１Ｔｏｒｒより大きく約３０Ｔｏｒｒ未満の伝熱流体圧力に対応するのに十分である必要がある。テープの後方におけるガス圧は、基板と加工物支持体との間の伝熱に悪影響を及ぼすであろう約１００ミクロンを超える、テープ（５）と加工物支持体（１３Ａ）との間の分離を引き起こさないことが好ましい。基板（１）下のテープの区域及びプラズマに暴露されるテープのテープ区域は、ウェハ支持アセンブリ（１３Ａ）とテープ（５）との間に作られるシールの内部であることが望ましい。テープ・フレームに加えられる力により、テープ（５）の少なくとも一部分が張力下に置かれ、場合によってはテープ（５）を変形させるであろう。テープの変形が下流側におけるパッケージング動作を妨げないように、テープ（５）に加えられる力を制限することが重要である。理想的には、テープ（５）に張力を掛けることで弾性的変形のみがもたらされるが、下流側の動作に悪影響を与えないのであれば、ある程度の塑性的変形が許容可能であってもよい。テープ（５）と加工物支持体（１３Ａ）との間にシールを作り出すのに要する力は、テープ・フレーム（６）に加えられてもよい。力は、磁気的、機械的、静電気、又はその３つの何らかの組み合わせであることができる。力は、フレームの頂部、フレームの底部、又は両方に加えられてもよい。或いは、力は、好ましくは基板（１）又はフレーム（６）の上に重ならない区域で、テープに直接加えることができる。更に別の実施例では、テープ（５）と加工物支持体（１３Ａ）との間のギャップを最小限に抑えるために、静電力は、基板（１）によって覆われた区域の下でテープに加えられてもよい。プラズマ処理の間、熱は、基板（１）、テープ（５）、及びフレーム（６）を含む、プラズマ（７）が触れる表面全体に移送される。カバー・リング（２０）は、テープ（５）及びフレーム（６）の区域に対する伝熱を最小限に抑えるが、基板（１）は処理のためにプラズマ（７）に暴露されたままでなければならない。図６に示されるように、導電性スクリーン（２５）（例えば、アルミニウム、又は適切な耐プラズマ性コーティングで被覆されたアルミニウムから作られる）を、基板（１）とプラズマ（７）との間に置くことができる。これにより、基板（１）に対するイオン衝撃が低減され、結果として基板（１）の加熱が低減される。図１４は、プラズマ（７）による非荷電化学種が基板（１）に達することができるままにし、それによってエッチング速度がわずかだけ低減される、複数の穴（２６）をスクリーン（２５）が備えていることを示している。穴（２７）によって、スクリーン（２５）を処理チャンバ（１０）に取り付けることができる。
基板（１）の追加の冷却は、静電チャック（ＥＳＣ）（１６）を使用することによって提供される。かかるＥＳＣ（１６）は、ヘリウムなどの加圧ガスが基板（１）と電極との間で維持されている状態で、下向きの力を基板（１）に加えるため、半導体処理において一般に使用される。これにより、基板（１）と冷却される電極との間で伝熱が起こり得ることが保証される。一般的に、ＥＳＣ（１６）表面が、ＥＳＣ（１６）の寿命を減少させる可能性がある潜在的に腐食性のプラズマ・ガスに無用に暴露されるのを防ぐため、ＥＳＣ（１６）は、基板（１）と同じ直径か又はそれよりも小さい。基板／テープ／フレームのアセンブリ（１Ａ）では、基板（１）の直径の外側にある区域はテープ（５）である。一般的なＥＳＣ（１６）を使用すると、カバー・リング（２０）が基板（１）の直径よりも大きいので、ＥＳＣ（１６）によって圧締めされ冷却されていない、又はカバー・リング（２０）によってプラズマ（７）から遮蔽されている、プラズマ・プロセスに暴露されるテープ（５）の区域が存在するであろう。テープ（５）のかかる区域は高温に達し、場合によっては故障するであろう。したがって、図８は、基板の直径よりも意図的に大きく作られたＥＳＣ（１６）を使用して、領域（Ｅ）でプラズマに暴露される任意のテープ（５）も圧締めされ冷却されるようにしたものを示している。この直径は、フレーム（６）の外径まで外側に延在させることができるが、好ましくはフレーム（６）の内径よりも２ｍｍ小さい。
加工物（１Ａ）が１つを超える基板（１）を含む場合、ＥＳＣ（１６）が少なくとも１つの基板（１）の縁部を越えて延在することが、好ましくは全ての基板（１）の縁部を越えて延在することが好ましい。基板の後方に冷却ガス（一般的に、ヘリウム）を拘束するために、テープ（５）は、加工物支持体（１Ａ）とテープ（５）との間にシーリング面を形成しなければならない。このシーリング面はシール・バンドと呼ばれる場合が多い。シール・バンドは、一般的に、それが外接するＥＳＣの区域の一部よりもわずかに高い。一実施例では、シーリング面は連続的であり、基板（１）全体に外接する形状を形成する。別の実施例では、シーリング面は不連続であってもよく、少なくとも１つの領域に外接する。シール・バンドの一部分がＥＳＣ圧締め電極（１つ又は複数）の一部分の上に重なることが好ましい。好ましい一実施例では、シール・バンドの全体が圧締め電極の上に重なる。基板（１）はシール・バンド（１つ又は複数）の上に重なってもよく、或いは、シール・バンド（１つ又は複数）は基板（１つ又は複数）（１）の外側に位置してもよい。
図８は、ＥＳＣ（１６）の外径からリフト機構（１７）まで延在するフィラー・リング（１８）を示す。このフィラー・リング（１８）は、任意の露出したテープ（５）の裏面にプラズマ（７）が接触するのを防ぐために使用される。別個のフィラー・リング（１８）が示されているが、ＥＳＣ（１６）の延長部もテープ（５）の裏面に対するプラズマ（７）の暴露を防ぐであろう。フィラー・リング（１８）は、一般的に、低い熱伝導率及び低い導電率の両方の理由で選択される、セラミック（例えば、酸化アルミニウム）又はプラスチック材料（例えば、ポリテトラフルオロエチレン（ＰＴＦＥ、テフロン（登録商標）））などの誘電材料で作られる。半導体処理で使用される一般的なＥＳＣ（１６）は、ヘリウムの分布を容易にするため、又は基板（１）の裏面との接触を最小限に抑えて粒子形成を低減するため、表面に製作された浅い形状のパターンを有する。かかるＥＳＣ（１６）は、ＥＳＣ表面上における形状の寸法がダイ・サイズよりも小さい場合に、基板（１）を複数のダイへと分離する際にプラズマ・ダイシングに使用することができる。ダイ・サイズがＥＳＣの形状のサイズに近付き、それよりも小さくなると、テープが形状に一致し屈曲するようになり、場合によってはダイが互いに触れて損傷を引き起こす可能性がある。実質的に共面のＥＳＣ表面を使用することによってこの問題は排除される。上述の実例は基板を冷却するＥＳＣについて記載しているが、プラズマ・エッチング・プロセスを容易にするのにより高い温度を要する一部の材料の場合（例えば、インジウム含有基板の場合、約１８０℃）、より高温で制御されたＥＳＣ（１６）の温度が望ましいことがあることに留意されたい。
一般的なＥＳＣ（１６）（図１５のクーロン設計）は、高圧（１９）が印加され、厚い絶縁層（３２）によって加工物支持体（１３）から分離され、且つ誘電材料（３４）の薄層によって、圧締めされる材料から分離される、１つ又は複数の電極（３３）から成る。静電力によって発生する圧締め力は、この誘電体層（３４）の厚さが減少するにつれて増加し、印加電圧が増加するにつれて増加する。本例では、基板（１）が絶縁テープ（５）上に載置されると、テープ（５）の厚さが、電極（３３）と基板（１）との間に挟まれた誘電体の合計厚さに加わる。テープ厚さは変動する可能性があり、結果として圧締め性能のばらつきがもたらされるので、この合計厚さはテープ厚さによって主に決定されるべきではない。より正確に言えば、ＥＳＣ誘電体（３４）は、テープ厚さとは独立して圧締め性能を維持するため、比較的厚いもの（数１００ミクロン程度）であるべきである。高い圧締め力は、高いクランプ電圧（最大約１０ｋＶ）で動作させることによって達成することができる。
プラズマ処理の間、ＲＦ電力（１４）は基板（１）に結合されて、基板（１）に対するイオン衝撃を制御し、エッチング特性を制御する。このＲＦの周波数は数１００ＭＨｚから数１００ｋＨｚまで変動することがある。絶縁層（この例では、取付けテープ）まで基板材料をエッチングするとき、絶縁層の荷電と関連付けられる、エッチングに関する問題がよく知られている。かかる問題としては、個片化されたダイの性能に影響するのでダイ分離の間は望ましくない、基板／絶縁体の境界面における局所的で著しいアンダーカットが挙げられる。当該分野においてよく知られているように、かかる荷電の問題は、低ＲＦ周波数で動作させ、それに加えてＲＦ電力を低周波数でパルス化又は変調することによって低減することができる。かかる低周波数でのＲＦ結合は、厚い誘電材料（３２）を通して効率的ではないので、基板（１）に対するＲＦ結合は、好ましくは１つ又は複数のＥＳＣ電極を介し、例えば、ＲＦ駆動の加工物支持体（１３）を介するのではなく結合コンデンサ（３５）を介する。基板（１）に対する均一なＲＦ結合を維持するため、ＥＳＣ電極（１つ又は複数）も基板（１）の後方で均一に配設されるべきである。これは、複数の電極が使用される場合に達成するのが困難であるが、その理由は、電極間に必要なギャップによってＲＦ結合の局所的なばらつきがもたらされ、そのことがエッチングの品質に、特に基板／テープの境界面におけるアンダーカットに悪影響を及ぼすためである。したがって、ＥＳＣ設計の好ましい一実施例は、圧締め力を提供するのに単一の電極が使用される、いわゆる単極設計を組み込む。それに加えて、この電極を通る貫通もＲＦ結合を妨害し、エッチング性能を低下させるので、（例えば、ピン・リフトに関して）これらの貫通はできるだけ少数であるべきである。
基板は、半導体産業においてよく知られている技術を使用して処理することができる。シリコン基板は、一般に、ＳＦ６などのフッ素ベースの化学を使用して処理される。ＳＦ６／Ｏ２化学は、その高速性及び異方性プロファイルにより、シリコンをエッチングするのに一般に使用される。この化学の不利な点は、例えばフォトレジストに対するマスキング材料の選択性が、１５〜２０：１と比較的低いことである。或いは、堆積とエッチングを交互に行って異方性の高い深いプロファイルを生成する、時分割多重化（ＴＤＭ）プロセスを使用することができる。例えば、シリコンをエッチングする交互のプロセスは、シリコン基板の露出した表面全て（即ち、マスク表面、エッチング側壁、及びエッチング床）にポリマーを堆積させるＣ４Ｆ８ステップを使用し、次に、ポリマーをエッチング床から選択的に除去し、次いで少量のシリコンを等方的にエッチングする、ＳＦ６ステップが使用される。これらのステップは終了するまで繰り返す。かかるＴＤＭプロセスは、マスキング層に対する選択性が２００：１を超える、シリコンに深く入り込む異方性の形状を生成することができる。このことによって次に、ＴＤＭプロセスは、シリコン基板のプラズマ分離にとって望ましい方策となっている。本発明は、フッ素含有化学又は時分割多重化（ＴＤＭ）プロセスの使用に限定されないことに留意されたい。例えば、シリコン基板はまた、当該分野において知られているように、Ｃｌ、ＨＢｒ、又はＩを含有する化学を用いてエッチングされてもよい。
ＧａＡｓなどのＩＩＩ−Ｖ族基板の場合、塩素ベースの化学が半導体産業において広範囲に使用されている。ＲＦ無線デバイスの製作では、薄化したＧａＡｓ基板はデバイス面を下にして担体上に載置され、それらは次に薄化され、フォトレジストを用いてパターニングされる。ＧａＡｓはエッチング除去されて、前面の回路部品に対する電気接点が露出する。この周知のプロセスはまた、上述の発明において記載した前面処理によってデバイスを分離するのに使用することができる。他の半導体基板及び適切なプラズマ・プロセスも、上述の発明におけるダイの分離に使用することができる。
基板／テープの境界面における荷電と関連付けられる問題を更に低減するため、プロセスは、境界面が露出する時点で、アンダーカットの傾向がより少なく、且つ一般的にはエッチング速度がより低いプロセスである第２のプロセスへと変更することができる。変更が起こる時点は、変動し得る基板厚さに応じて決まる。この変動性を補償するため、基板／テープの境界面に達する時間が終点技術を使用して検出される。プラズマ放射を監視する光学技術が、終点を検出するのに一般に使用され、米国特許第６，９８２，１７５号及び同第７，１０１，８０５号は、ＴＤＭプロセスに適切なかかる終点技術について記載している。
半導体基板を個片化した後、無用な残留物がデバイス上に存在する場合がある。アルミニウムは、半導体デバイスの電気接点として一般に使用され、フッ素ベースのプラズマに暴露すると、ＡｌＦ３の層がその表面上に形成される。ＡｌＦ３は、通常のプラズマ処理条件下では不揮発性であり、基板から送出されてシステムから追い出されず、処理後の表面上に残る。電気接点に対するワイヤの接合強度が大幅に低減されるので、アルミニウム上のＡｌＦ３はデバイスが故障する一般的な原因である。したがって、プラズマ処理後に電気接点の表面からＡｌＦ３を除去することが重要である。湿式方法を使用することができるが、分離されたダイの脆弱な性質、及びテープが損傷し、それによってダイの放出がもたらされる可能性により、これは困難になる。したがって、基板がまだ真空チャンバ内にある状態で第３のプロセスへ、ＡｌＦ３が形成されていればそれを除去するように設計されたプロセスへと、プロセスを変更することができる。米国特許第７，１５０，７９６号は、水素ベースのプラズマを使用してＡｌＦ３をインサイチュで除去する方法を記載している。同様に、他のハロゲン含有ガスを使用して基板がエッチングされるとき、インサイチュ処理を使用して他のハロゲン含有残留物を除去することができる。
上述の実例は、ダイの分離（ダイシング）にプラズマを使用することについて検討しているが、本発明の態様は、基板の薄化、プラズマ・アッシング、及び接合パッドの清浄化など、関連する用途に有用なことがある。
本開示は、添付の請求項に含まれるもの、及び上述の説明を含む。ある程度の詳細と共に本発明をその好ましい形態で記載してきたが、好ましい形態の本開示は、単なる例示として成されているものであり、構造の詳細並びに部品の組み合わせ及び配置における多数の変更が、本発明の趣旨及び範囲から逸脱することなく行われてもよいことが理解される。
ここまで本発明について記載してきた。

Claims (45)

  1. 壁を有する処理チャンバを提供するステップと、
    前記処理チャンバの前記壁に隣接してプラズマ源を提供するステップと、
    前記処理チャンバ内に加工物支持体を提供するステップと、
    支持膜、フレーム、及び基板を有し、前記支持膜に存在する張力を有する加工物を前記加工物支持体上に置くステップと、
    前記加工物を前記加工物支持体に対して圧締めするステップと、
    前記フレームに力を加えることにより、前記圧締めするステップの前に前記支持膜に追加の張力を加えるステップと、
    前記プラズマ源を使用してプラズマを発生させるステップと、
    発生した前記プラズマを使用して前記加工物をエッチングするステップと
    を含む、基板をプラズマ・ダイシングするための方法。
  2. 前記支持膜と前記加工物支持体との間に伝熱流体を導入するステップを更に含む、請求項１に記載の方法。
  3. 前記伝熱流体がガスである、請求項２に記載の方法。
  4. 前記伝熱流体がヘリウムである、請求項３に記載の方法。
  5. 前記伝熱流体が１Ｔｏｒｒより大きい流体圧力を更に含む、請求項２に記載の方法。
  6. 前記伝熱流体が３０Ｔｏｒｒ未満の流体圧力を更に含む、請求項２に記載の方法。
  7. 前記支持膜がダイシング・テープである、請求項１に記載の方法。
  8. 前記圧締めするステップの後に、前記支持膜に対して加えられた前記追加の張力を変更するステップを更に含む、請求項１に記載の方法。
  9. 前記圧締めするステップの後に、前記支持膜に対して加えられた前記追加の張力を除去するステップを更に含む、請求項１に記載の方法。
  10. 前記支持膜へ前記追加の張力を加えるのに必要な前記力の一部が前記フレームの重量から生じるものである、請求項１に記載の方法。
  11. 前記支持膜へ加えられた前記追加の張力が機械的に発動される、請求項１に記載の方法。
  12. 前記支持膜へ加えられた前記追加の張力が磁力的に発動される、請求項１に記載の方法。
  13. 前記支持膜へ加えられた前記追加の張力が静電的に発動される、請求項１に記載の方法。
  14. 前記支持膜が、前記追加の張力の前記支持膜への印加によって弾性的に変形される、請求項１に記載の方法。
  15. 前記支持膜が、前記追加の張力の前記支持膜への印加によって塑性的に変形されない、請求項１に記載の方法。
  16. 前記圧締めするステップが静電チャックを使用する、請求項１に記載の方法。
  17. 前記圧締めするステップが機械的チャックを使用する、請求項１に記載の方法。
  18. 壁を有する処理チャンバを提供するステップと、
    前記処理チャンバの前記壁に隣接してプラズマ源を提供するステップと、
    前記処理チャンバ内に加工物支持体を提供するステップと、
    支持膜、フレーム、及び基板を有する加工物を前記加工物支持体上に置くステップと、
    前記加工物支持体上の前記基板に対して非共面で前記フレームを位置付けるステップと、
    前記加工物を前記加工物支持体に対して圧締めするステップと、
    前記支持膜は前記加工物支持体により支持されている一方、前記フレームを支持してる前記支持膜の下側の部分が前記加工物支持体に支持されていないステップと、
    前記プラズマ源を使用してプラズマを発生させるステップと、
    発生した前記プラズマを使用して前記加工物をエッチングするステップと
    を含む、基板をプラズマ・ダイシングするための方法。
  19. 前記支持膜を前記基板の第１の表面に接触させるステップを更に含む、請求項１８に記載の方法。
  20. 前記支持膜を前記フレームの第２の表面に接触させるステップを更に含む、請求項１９に記載の方法。
  21. 前記位置付けるステップの間に、前記基板が前記フレームの上方に位置付けられる、請求項１８に記載の方法。
  22. 前記位置付けるステップの間に、前記基板の第１の表面が前記フレームの第２の表面に対して非共面で位置付けられる、請求項１８に記載の方法。
  23. 前記基板の前記第１の表面が前記フレームの前記第２の表面の上方に位置付けられる、請求項２２に記載の方法。
  24. 前記基板を前記加工物支持体によって支持し、前記フレームを前記加工物支持体によって支持するステップを更に含む、請求項１８に記載の方法。
  25. 壁を有する処理チャンバを提供するステップと、
    前記処理チャンバの前記壁に隣接してプラズマ源を提供するステップと、
    前記処理チャンバ内に加工物支持体を提供するステップと、
    支持膜、フレーム、及び基板を有する加工物を前記加工物支持体上に置くステップと、
    前記加工物支持体上の前記基板に対して非共面で前記フレームを位置付けるステップと、
    前記基板をクランプによって支持し、前記フレームをリフト機構によって支持するステップと、
    前記加工物を前記加工物支持体に対して圧締めするステップと、
    前記プラズマ源を使用してプラズマを発生させるステップと、
    発生した前記プラズマを使用して前記加工物をエッチングするステップと
    を含む、基板をプラズマ・ダイシングするための方法。
  26. 前記フレームの内径が前記加工物支持体の外径よりも大きいことを更に含む、請求項１８に記載の方法。
  27. 壁を有する処理チャンバを提供するステップと、
    前記処理チャンバの前記壁に隣接してプラズマ源を提供するステップと、
    前記処理チャンバ内に加工物支持体を提供するステップと、
    支持膜、フレーム、及び基板を有する加工物を前記加工物支持体上に置くステップと、
    前記加工物支持体上の前記基板に対して非共面で前記フレームを位置付けるステップと、
    前記支持膜を前記加工物支持体によって支持し、前記フレームをリフト機構によって支持するステップと、
    前記加工物を前記加工物支持体に対して圧締めするステップと、
    前記プラズマ源を使用してプラズマを発生させるステップと、
    発生した前記プラズマを使用して前記加工物をエッチングするステップと
    を含む、基板をプラズマ・ダイシングするための方法。
  28. 前記圧締めするステップが静電チャックを使用する、請求項１８に記載の方法。
  29. 前記圧締めするステップが機械的チャックを使用する、請求項１８に記載の方法。
  30. 壁を有する処理チャンバを提供するステップと、
    前記処理チャンバの前記壁に隣接してプラズマ源を提供するステップと、
    前記処理チャンバ内に加工物支持体を提供するステップと、
    前記処理チャンバ内にカバー・リングを提供するステップと、
    支持膜、フレーム、及び基板を有する加工物を前記加工物支持体上に置くステップであって、前記支持膜には張力が存在し、前記フレームはカバー・リングに接触しないステップと、
    前記フレームに力を加えることにより、追加の張力を前記支持膜に加えるステップと、
    前記プラズマ源を使用してプラズマを発生させるステップと、
    発生した前記プラズマを使用して前記加工物をエッチングするステップと
    を含む、基板をプラズマ・ダイシングするための方法。
  31. 前記支持膜と前記加工物支持体との間に伝熱流体を導入するステップを更に含む、請求項３０に記載の方法。
  32. 前記伝熱流体がガスである、請求項３１に記載の方法。
  33. 前記伝熱流体がヘリウムである、請求項３２に記載の方法。
  34. 前記伝熱流体が１Ｔｏｒｒより大きい流体圧力を更に含む、請求項３１に記載の方法。
  35. 前記伝熱流体が３０Ｔｏｒｒ未満の流体圧力を更に含む、請求項３１に記載の方法。
  36. 前記支持膜がダイシング・テープである、請求項３０に記載の方法。
  37. 前記支持膜に前記追加の張力を加えるのに必要な前記力の一部が前記フレームの重量から生じる、請求項３０に記載の方法。
  38. 前記支持膜へ加えられた前記追加の張力が機械的に発動される、請求項３０に記載の方法。
  39. 前記支持膜へ加えられた前記追加の張力が磁力的に発動される、請求項３０に記載の方法。
  40. 前記支持膜へ加えられた前記追加の張力が静電的に発動される、請求項３０に記載の方法。
  41. 前記支持膜が、前記追加の張力の前記支持膜への印加によって弾性的に変形される、請求項３０に記載の方法。
  42. 前記支持膜が、前記追加の張力の前記支持膜への印加によって塑性的に変形されない、請求項３０に記載の方法。
  43. 壁を有する処理チャンバを提供するステップと、
    前記処理チャンバの前記壁に隣接してプラズマ源を提供するステップと、
    前記処理チャンバ内に加工物支持体を提供するステップと、
    前記処理チャンバ内にカバー・リングを提供するステップと、
    支持膜、フレーム、及び複数の基板を有する加工物を前記加工物支持体上に置くステップであって、前記フレームはカバー・リングに接触しないステップと、
    前記加工物支持体上の前記複数の基板に対して非共面で前記フレームを位置付けるステップと、
    前記加工物を前記加工物支持体に対して圧締めするステップと、
    前記プラズマ源を使用してプラズマを発生させるステップと、
    発生した前記プラズマを使用して前記加工物をエッチングするステップと
    を含む、複数の基板をプラズマ・ダイシングするための方法。
  44. 壁を有する処理チャンバを提供するステップと、
    前記処理チャンバの前記壁に隣接してプラズマ源を提供するステップと、
    前記処理チャンバ内に加工物支持体を提供するステップと、
    前記処理チャンバ内にカバー・リングを提供するステップと、
    支持膜、フレーム、及び基板を有する加工物を前記加工物支持体上に置くステップと、
    前記加工物支持体上の前記基板に対して非共面で前記フレームを位置付けるステップであって、前記フレームはカバー・リングに接触しないステップと、
    前記加工物を前記加工物支持体に対して圧締めするステップと、
    前記プラズマ源を使用してプラズマを発生させるステップと、
    発生した前記プラズマを使用して前記加工物をエッチングするステップと
    を含む、基板をプラズマ・ダイシングするための方法。
  45. 壁を有する処理チャンバを提供するステップと、
    前記処理チャンバの前記壁に隣接してプラズマ源を提供するステップと、
    前記処理チャンバ内に静電チャックを備えた加工物支持体を提供するステップと、
    前記処理チャンバ内にリフト機構を提供するステップと、
    前記静電チャックの外径から前記リフト機構まで延びたフィラー・リングを提供するステップと、
    支持膜、フレーム、及び基板を有する加工物を前記加工物支持体上に置くステップと、
    前記加工物支持体上の前記基板に対して非共面で前記フレームを位置付けるステップと、
    前記基板を前記加工物支持体によって支持し、前記フレームを前記フィラー・リングによって支持するステップと、
    前記加工物を前記加工物支持体に対して圧締めするステップと、
    前記プラズマ源を使用してプラズマを発生させるステップと、
    発生した前記プラズマを使用して前記加工物をエッチングするステップと
    を含む、基板をプラズマ・ダイシングするための方法。
JP2015558109A 2013-02-14 2014-02-12 半導体ウェハをプラズマ・ダイシングするための方法及び装置 Active JP6463278B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/767,459 US8946058B2 (en) 2011-03-14 2013-02-14 Method and apparatus for plasma dicing a semi-conductor wafer
US13/767,459 2013-02-14
PCT/US2014/016074 WO2014127027A2 (en) 2013-02-14 2014-02-12 Method and apparatus for plasma dicing a semi-conductor wafer

Publications (2)

Publication Number Publication Date
JP2016510168A JP2016510168A (ja) 2016-04-04
JP6463278B2 true JP6463278B2 (ja) 2019-01-30

Family

ID=49043078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015558109A Active JP6463278B2 (ja) 2013-02-14 2014-02-12 半導体ウェハをプラズマ・ダイシングするための方法及び装置

Country Status (6)

Country Link
US (2) US8946058B2 (ja)
EP (1) EP2956959B1 (ja)
JP (1) JP6463278B2 (ja)
CN (1) CN105308726B (ja)
TW (1) TWI527108B (ja)
WO (1) WO2014127027A2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9105705B2 (en) * 2011-03-14 2015-08-11 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8912077B2 (en) 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
US9484260B2 (en) * 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
US9136173B2 (en) * 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
US9293304B2 (en) 2013-12-17 2016-03-22 Applied Materials, Inc. Plasma thermal shield for heat dissipation in plasma chamber
US9236284B2 (en) * 2014-01-31 2016-01-12 Applied Materials, Inc. Cooled tape frame lift and low contact shadow ring for plasma heat isolation
US9112050B1 (en) 2014-05-13 2015-08-18 Applied Materials, Inc. Dicing tape thermal management by wafer frame support ring cooling during plasma dicing
US9196498B1 (en) 2014-08-12 2015-11-24 Applied Materials, Inc. Stationary actively-cooled shadow ring for heat dissipation in plasma chamber
US9385041B2 (en) 2014-08-26 2016-07-05 Semiconductor Components Industries, Llc Method for insulating singulated electronic die
JP2016051876A (ja) * 2014-09-02 2016-04-11 パナソニックＩｐマネジメント株式会社 プラズマ処理装置およびプラズマ処理方法
SG11201603148VA (en) * 2014-12-18 2016-07-28 Ev Group E Thallner Gmbh Method for bonding substrates
GB201518756D0 (en) * 2015-10-22 2015-12-09 Spts Technologies Ltd Apparatus for plasma dicing
JP6573231B2 (ja) * 2016-03-03 2019-09-11 パナソニックＩｐマネジメント株式会社 プラズマ処理方法
JP6524594B2 (ja) * 2016-07-07 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
DE102017201154A1 (de) 2017-01-25 2018-07-26 Disco Corporation Verfahren zum Bearbeiten eines Wafers und Waferbearbeitungssystem
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
US10090177B1 (en) * 2017-08-25 2018-10-02 Micron Technology, Inc. Cold fluid semiconductor device release during pick and place operations, and associated systems and methods
JP6782215B2 (ja) * 2017-10-18 2020-11-11 古河電気工業株式会社 プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法
JP6551814B2 (ja) * 2018-05-15 2019-07-31 パナソニックＩｐマネジメント株式会社 プラズマ処理装置およびプラズマ処理方法
JP7209247B2 (ja) * 2018-09-25 2023-01-20 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
KR102640172B1 (ko) 2019-07-03 2024-02-23 삼성전자주식회사 기판 처리 장치 및 이의 구동 방법
US11450552B2 (en) * 2019-08-01 2022-09-20 Micron Technology, Inc. Methods and apparatus for adjusting surface topography of a substrate support apparatus
KR20220019030A (ko) * 2019-08-08 2022-02-15 엔지케이 인슐레이터 엘티디 반도체 제조 장치용 부재
TWI821950B (zh) * 2022-03-18 2023-11-11 韓商細美事有限公司 晶粒表面處理裝置以及其晶粒結合系統

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4252595A (en) * 1976-01-29 1981-02-24 Tokyo Shibaura Electric Co., Ltd. Etching apparatus using a plasma
US4230515A (en) * 1978-07-27 1980-10-28 Davis & Wilder, Inc. Plasma etching apparatus
JPH04252049A (ja) * 1991-01-10 1992-09-08 Nec Kyushu Ltd ウエハ貼付け方法
US5669977A (en) 1995-12-22 1997-09-23 Lam Research Corporation Shape memory alloy lift pins for semiconductor processing equipment
US5879128A (en) * 1996-07-24 1999-03-09 Applied Materials, Inc. Lift pin and support pin apparatus for a processing chamber
TW334609B (en) * 1996-09-19 1998-06-21 Hitachi Ltd Electrostatic chuck, method and device for processing sanyle use the same
US5880924A (en) * 1997-12-01 1999-03-09 Applied Materials, Inc. Electrostatic chuck capable of rapidly dechucking a substrate
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP3605009B2 (ja) * 2000-08-03 2004-12-22 三洋電機株式会社 半導体装置の製造方法
US6475336B1 (en) * 2000-10-06 2002-11-05 Lam Research Corporation Electrostatically clamped edge ring for plasma processing
US6935466B2 (en) 2001-03-01 2005-08-30 Applied Materials, Inc. Lift pin alignment and operation methods and apparatus
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
US6776849B2 (en) 2002-03-15 2004-08-17 Asm America, Inc. Wafer holder with peripheral lift ring
JP2004146727A (ja) * 2002-10-28 2004-05-20 Tokyo Seimitsu Co Ltd ウェーハの搬送方法
FR2850790B1 (fr) 2003-02-05 2005-04-08 Semco Engineering Sa Semelle de collage electrostatique avec electrode radiofrequence et moyens thermostatiques integres
US6951821B2 (en) 2003-03-17 2005-10-04 Tokyo Electron Limited Processing system and method for chemically treating a substrate
US20040261946A1 (en) * 2003-04-24 2004-12-30 Tokyo Electron Limited Plasma processing apparatus, focus ring, and susceptor
JP4559801B2 (ja) 2004-09-06 2010-10-13 東京エレクトロン株式会社 ウエハチャック
FR2875054B1 (fr) * 2004-09-08 2006-12-01 Cit Alcatel Support de substrats minces
WO2007023501A2 (en) 2005-08-26 2007-03-01 Camtek Ltd. Wafer inspection system and a method for translating wafers
US7906032B2 (en) 2006-03-31 2011-03-15 Tokyo Electron Limited Method for conditioning a process chamber
JP4938352B2 (ja) * 2006-05-17 2012-05-23 株式会社ディスコ 静電チャックテーブル機構
US20070283884A1 (en) * 2006-05-30 2007-12-13 Applied Materials, Inc. Ring assembly for substrate processing chamber
JP4858395B2 (ja) * 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
TW200935506A (en) * 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
JP2011077482A (ja) * 2009-10-02 2011-04-14 Disco Abrasive Syst Ltd テープ拡張装置
US9105705B2 (en) * 2011-03-14 2015-08-11 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8802545B2 (en) * 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
JP5962921B2 (ja) * 2013-05-09 2016-08-03 パナソニックＩｐマネジメント株式会社 プラズマ処理装置及びプラズマ処理方法
JP6094813B2 (ja) * 2013-09-02 2017-03-15 パナソニックＩｐマネジメント株式会社 プラズマ処理装置
JP5938716B2 (ja) * 2013-11-01 2016-06-22 パナソニックＩｐマネジメント株式会社 プラズマ処理装置及びプラズマ処理方法
JP6024921B2 (ja) * 2013-11-01 2016-11-16 パナソニックＩｐマネジメント株式会社 プラズマ処理装置及びプラズマ処理方法
US9112050B1 (en) * 2014-05-13 2015-08-18 Applied Materials, Inc. Dicing tape thermal management by wafer frame support ring cooling during plasma dicing
US9034771B1 (en) * 2014-05-23 2015-05-19 Applied Materials, Inc. Cooling pedestal for dicing tape thermal management during plasma dicing
US9117868B1 (en) * 2014-08-12 2015-08-25 Applied Materials, Inc. Bipolar electrostatic chuck for dicing tape thermal management during plasma dicing
US9196498B1 (en) * 2014-08-12 2015-11-24 Applied Materials, Inc. Stationary actively-cooled shadow ring for heat dissipation in plasma chamber
JP6296299B2 (ja) * 2014-09-02 2018-03-20 パナソニックＩｐマネジメント株式会社 プラズマ処理装置およびプラズマ処理方法
JP6555656B2 (ja) * 2015-02-17 2019-08-07 パナソニックＩｐマネジメント株式会社 プラズマ処理装置および電子部品の製造方法
US9941132B2 (en) * 2015-03-31 2018-04-10 Panasonic Intellectual Property Management Co., Ltd. Plasma processing apparatus and plasma processing method
CN106024565B (zh) * 2015-03-31 2019-11-19 松下知识产权经营株式会社 等离子处理装置以及等离子处理方法
GB201518756D0 (en) * 2015-10-22 2015-12-09 Spts Technologies Ltd Apparatus for plasma dicing

Also Published As

Publication number Publication date
US8946058B2 (en) 2015-02-03
US20170033008A1 (en) 2017-02-02
JP2016510168A (ja) 2016-04-04
WO2014127027A2 (en) 2014-08-21
CN105308726A (zh) 2016-02-03
US9711406B2 (en) 2017-07-18
TW201436020A (zh) 2014-09-16
TWI527108B (zh) 2016-03-21
CN105308726B (zh) 2018-04-03
US20130230973A1 (en) 2013-09-05
EP2956959B1 (en) 2020-04-22
EP2956959A2 (en) 2015-12-23
WO2014127027A3 (en) 2014-11-27

Similar Documents

Publication Publication Date Title
JP6463278B2 (ja) 半導体ウェハをプラズマ・ダイシングするための方法及び装置
US10707060B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
USRE46339E1 (en) Method and apparatus for plasma dicing a semi-conductor wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180928

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20181018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181228

R150 Certificate of patent or registration of utility model

Ref document number: 6463278

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250