JP6452894B2 - 電力変換装置 - Google Patents

Description

この発明は、複数相の交流と直流との間で電力変換を行う電力変換装置に関するものである。

従来、スイッチング素子とスイッチング素子に逆並列に接続されたダイオードがブリッジ接続された主回路を持つ電力変換装置のＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御において、電力変換装置を２相ＰＷＭ制御する技術が開示されている。
２相ＰＷＭ制御は、各相の電圧ピーク近傍において当該相のスイッチングを一定期間停止させ、残りの２相でスイッチングを行い、スイッチング損失を低減する制御である。

従来の２相ＰＷＭ制御では、インバータの各相のスイッチングを制御する各相ＰＷＭ信号を生成する際、少なくともいずれかの相について、相電圧および線電流を検出し、両者の位相差（力率角）を求める。求めた力率角は、各相ＰＷＭ信号の発生動作の制御に用い、インバータの各相のスイッチング停止期間を、インバータの負荷に流れる線電流のピーク近傍に追従させる（例えば、特許文献１参照）。
また、従来の別例による２相ＰＷＭ制御を用いる電力変換装置では、出力電流および電圧指令値に基づき力率を演算し、力率に応じた周波数のキャリア信号を生成してスイッチング素子を制御するＰＷＭ信号を生成する（例えば、特許文献２参照）。

特開平７−４６８５５号公報 特許第５６１５４６８号公報

上記特許文献１記載の２相ＰＷＭ制御では、検出した負荷状態に基づき力率が求められ、力率に基づきスイッチング停止期間の追従制御を行うため、制御が複雑であった。またインバータの各相のスイッチング停止期間が、インバータの負荷に流れる線電流のピーク近傍に限定されるもので、スイッチング損失の低減化には限界があった。
また、上記特許文献２記載の電力変換装置では、高調波の抑制効果を得るものであるが、各相電圧指令値のピーク近傍でのみ各相のスイッチングを停止し、同様にスイッチング損失の低減化には限界があった。

この発明は、上記のような問題点を解消するために成されたものであって、ＰＷＭ制御を用いて複数相の交流電力を直流電力に変換する電力変換装置において、容易な制御で効果的に高調波を抑制しつつスイッチング損失の低減を図ることを目的とする。

この発明に係る電力変換装置は、それぞれ逆並列にダイオードが接続された複数のスイッチング素子がブリッジ接続されて構成され、複数相の交流電力を直流電力に変換する電力変換器と、上記電力変換器の交流側にそれぞれ設けられて交流電圧および交流電流を検出する交流電圧検出器および交流電流検出器と、上記電力変換器の直流端子の直流電圧を検出する直流電圧検出器と、これらの検出結果に基づいて上記電力変換器をＰＷＭ制御により出力制御する制御部とを備える。上記制御部は、上記直流電圧を制御するための各相交流電圧指令を生成して上記スイッチング素子をスイッチング制御する制御信号を生成する制御信号生成部と、該制御信号を各相毎に制限して上記スイッチング素子のスイッチング回数を制限する制限部とを備える。上記制限部は、上記交流電圧における各相電圧の正負のピークを挟む第１期間と、ゼロクロス点を挟む第２期間とを各相の制限期間として決定し、該制限期間において上記制御信号を制限する制限信号を発生する。

この発明に係る電力変換装置によれば、上記交流電圧における各相電圧の正負のピークを挟む第１期間と、ゼロクロス点を挟む第２期間とを各相の制限期間として上記制御信号を制限するため、容易な制御で効果的に高調波を抑制しつつスイッチング損失を低減できる。

この発明の実施の形態１による電力変換装置の概略構成を示す図である。 この発明の実施の形態１による電力変換器を示す回路図である。 この発明の実施の形態１による制御部の一部を示すブロック図である。 この発明の実施の形態１による制御部の一部を示すブロック図である。 この発明の実施の形態１による制限信号生成部の一部を示すブロック図である。 この発明の実施の形態１による制限信号の生成動作を説明するフローチャートである。 この発明の実施の形態１による制御信号の生成動作を説明するフローチャートである。 この発明の実施の形態１による電力変換装置の動作を説明する交流電圧波形図である。 この発明の実施の形態１による電力変換装置の動作を説明する各部の波形図である。 この発明の実施の形態１による電力変換装置の別例による動作を説明する各部の波形図である。 この発明の実施の形態２による電力変換装置の概略構成を示す図である。 この発明の実施の形態２による制御部の一部を示すブロック図である。 この発明の実施の形態２による制御部の一部を示すブロック図である。 この発明の実施の形態３による電力変換装置の概略構成を示す図である。 この発明の実施の形態３による制御部の一部を示すブロック図である。 この発明の実施の形態３による制御部の一部を示すブロック図である。 この発明の実施の形態３による制限信号の生成動作を説明するフローチャートである。 この発明の実施の形態４による電力変換装置の概略構成を示す図である。 この発明の実施の形態４による制御部の一部を示すブロック図である。 この発明の実施の形態４による制御部の一部を示すブロック図である。

実施の形態１．
以下、この発明の実施の形態１による電力変換装置を図に基づいて以下に説明する。図１は、この発明の実施の形態１による電力変換装置の概略構成図である。
図１に示すように、電力変換装置１は、交流電圧検出器２と、フィルタ３と、交流電流検出器（以下、電流検出器と称す）４と、パワーモジュールにて構成される電力変換器５と、電力変換器５の直流側に接続される平滑コンデンサ６と、直流電圧検出器７と、電力変換器５を制御する制御部８とを備える。

電力変換器５は、複数相交流この場合三相交流（Ｒ相、Ｓ相、Ｔ相）の交流電力から直流電力への電力変換を行うもので、交流側はフィルタ３を介して交流電圧源１０に接続され、直流側は平滑コンデンサ６を介して負荷１１に接続される。
負荷１１は、例えばモータと、直流電力をモータ駆動に必要な交流電力に変換するインバータとで構成される。
なお、この実施の形態では、電力変換装置１の入力側のトランスや配線などによるインピーダンス成分およびリアクタンス成分をも含めて交流電圧源１０として取り扱う。

図２に示すように、電力変換器５は、それぞれ逆並列にダイオード５１ａ〜５１ｆが接続された複数（この場合６個）のスイッチング素子５２ａ〜５２ｆがブリッジ接続されて構成される。なお、ダイオード５１ａ〜５１ｆは３相の全波整流回路を構成している。
電力変換器５の接続構成の詳細を以下に示す。ダイオード５１ａのアノードとダイオード５１ｂのカソードとが、電流検出器４とフィルタ３とを介して、交流電圧源１０のＲ相に接続される。そして、ダイオード５１ｃのアノードとダイオード５１ｄのカソードとが、電流検出器４とフィルタ３とを介して、交流電圧源１０のＳ相に接続される。ダイオード５１ｅのアノードとダイオード５１ｆのカソードとが、電流検出器４とフィルタ３とを介して、交流電圧源１０のＴ相に接続される。

ダイオード５１ａのアノードとダイオード５１ｂのカソードとの接続点、ダイオード５１ｃのアノードとダイオード５１ｄのカソードとの接続点、およびダイオード５１ｅのアノードとダイオード５１ｆのカソードとの接続点を、電力変換器５の交流端子５ａとする。なお、図２では、各接続点からの端子を交流端子５ａとして図示している。
スイッチング素子５２ａ〜５２ｆは、それぞれダイオード５１ａ〜５１ｆと逆並列に接続される。ダイオード５１ａのカソードとダイオード５１ｃのカソードとダイオード５１ｅのカソード、およびこれらに接続されるスイッチング素子５２ａ、５２ｃ、５２ｅの端子は、互いに接続されて電力変換器５の直流端子５ｂの高電位側端子を形成する。
ダイオード５１ｂのアノードとダイオード５１ｄのアノードとダイオード５１ｆのアノード、およびこれらに接続されるスイッチング素子５２ｂ、５２ｄ、５２ｆの端子とは、互いに接続されて、電力変換器５の直流端子５ｂの低電位側端子を形成する。
なお、直流端子５ｂの高電位側端子、低電位側端子とを併せて、単に、直流端子５ｂと称す。

スイッチング素子５２ａ〜５２ｆは、制御部８が各スイッチング素子５２ａ〜５２ｆに対してそれぞれ出力する制御信号（ゲート信号）Ｇａによって、オン／オフのいずれかの状態に制御される。なお、スイッチング素子５２ａ〜５２ｆをオンさせる制御信号Ｇａの状態は、制御信号Ｇａがオンと称し、スイッチング素子５２ａ〜５２ｆをオフさせる制御信号Ｇａの状態は、制御信号Ｇａがオフと称す。
なお、スイッチング素子５２ａ〜５２ｆは、駆動回路（図示省略）を有してオン／オフを切り替える。

フィルタ３は、例えば、各相に２つずつ接続された６つのリアクトルと、各相２つのリアクトルの間にΔ結線、あるいはＹ結線で接続される３つのコンデンサから構成される。
平滑コンデンサ６は、電力変換器５の直流端子５ｂ間に接続され、直流電圧を平滑する。

交流電圧検出器２は、フィルタ３の交流電圧源１０側に配設され、２相間の交流電圧、この場合、Ｓ相に対するＲ相の電圧Ｖｒｓと、Ｔ相に対するＳ相の電圧Ｖｓｔと、Ｒ相に対するＴ相の電圧Ｖｔｒとを検出する。検出された交流電圧Ｖｒｓ、Ｖｓｔ、Ｖｔｒの値は制御部８に送られる。なお、交流電圧Ｖｒｓ、Ｖｓｔ、Ｖｔｒの検出値を、便宜上、単に交流電圧Ｖｒｓ、Ｖｓｔ、Ｖｔｒと称す。
この実施の形態では、３つの交流電圧Ｖｒｓ、Ｖｓｔ、Ｖｔｒを検出しているが、２つのみを検出しても良い。

電流検出器４（４Ｒ、４Ｓ、４Ｔ）は、フィルタ３と電力変換器５との間に配設され、電力変換器５の交流端子５ａに流れる交流電流としての相電流Ｉｒ、Ｉｓ、Ｉｔの値を検出する。この場合、電流検出器４ＲはＲ相の相電流Ｉｒを検出し、電流検出器４ＳはＳ相の相電流Ｉｓを検出し、電流検出器４ＴはＴ相の相電流Ｉｔを検出する。検出された相電流Ｉｒ、Ｉｓ、Ｉｔの値は、制御部８に送られる。
なお、相電流Ｉｒ、Ｉｓ、Ｉｔの検出値を、便宜上、単に相電流Ｉｒ、Ｉｓ、Ｉｔと称す。

直流電圧検出器７は、平滑コンデンサ６の両端子間、即ち、電力変換器５の直流端子５ｂ間に接続され、平滑コンデンサ６の直流電圧Ｖｄｃを検出する。そして、直流電圧（検出値）Ｖｄｃは制御部８に送られる。

制御部８は、相電圧処理部８１と、制限部としての制限信号生成部８２と、制御信号生成部８３とを備える。制御部８の詳細は、図３および図４に示す。
図３に示すように、相電圧処理部８１は、交流電圧検出器２から入力される交流電圧Ｖｒｓ、Ｖｓｔ、Ｖｔｒを用いて、相電圧情報８１０として相電圧（相電圧値）Ｖｒ、Ｖｓ、Ｖｔおよび相電圧の正負のピーク値（Ｖｒｍａｘ、Ｖｒｍｉｎ）、（Ｖｓｍａｘ、Ｖｓｍｉｎ）、（Ｖｔｍａｘ、Ｖｔｍｉｎ）を演算し、制限信号生成部８２へ出力する。さらに、相電圧処理部８１は、相電圧の位相角θを制御信号生成部８３へ出力する。なお、相電圧の正負のピーク値は、相電圧の最大電圧値（＞０）および最小電圧値（＜０）である。
交流電圧検出器２が３つの交流電圧Ｖｒｓ、Ｖｓｔ、Ｖｔｒの内、２つのみを検出する場合は、２つの交流電圧を用いて３相の相電圧Ｖｒ、Ｖｓ、Ｖｔを演算する。

制限信号生成部８２は、第１係数Ｋ１を保持する第１格納部２１と、第２係数Ｋ２を保持する第２格納部２２と、Ｒ相電圧閾値生成部２３ｒと、Ｓ相電圧閾値生成部２３ｓと、Ｔ相電圧閾値生成部２３ｔと、Ｒ相電圧比較部２４ｒと、Ｓ相電圧比較部２４ｓと、Ｔ相電圧比較部２４ｔとを備える。そして、制限信号生成部８２は、各相の制御信号を制限する制限信号としてのイネーブル信号Ｅｎ（Ｅｎｒ、Ｅｎｓ、Ｅｎｔ）を出力し、イネーブル信号Ｅｎは、制御信号生成部８３に入力される。

第１係数Ｋ１、第２係数Ｋ２は、Ｋ１＞Ｋ２≧０、となる任意の値を外部から設定可能とする。
Ｒ相電圧閾値生成部２３ｒ、Ｓ相電圧閾値生成部２３ｓおよびＴ相電圧閾値生成部２３ｔの詳細は、図５に示す。Ｒ相電圧閾値生成部２３ｒの動作について、図５に基づいて以下に説明する。なお、Ｓ相電圧閾値生成部２３ｓ、Ｔ相電圧閾値生成部２３ｔの動作は、Ｒ相電圧閾値生成部２３ｒと同様の動作をＳ相、Ｔ相について行うものであり、説明を省略する。

図５に示すように、Ｒ相電圧閾値生成部２３ｒには、第１係数Ｋ１、第２係数Ｋ２およびＲ相電圧の正負のピーク値（Ｖｒｍａｘ、Ｖｒｍｉｎ）が入力され、正側第１閾値Ｖｒａ、正側第２閾値Ｖｒｂ、負側第２閾値Ｖｒｃ、負側第１閾値Ｖｒｄを、相電圧Ｖｒに対する電圧閾値として出力する。
正側ピーク値Ｖｒｍａｘは、乗算器２３ａにて第１係数Ｋ１が掛けられ、また乗算器２３ｂにて第２係数Ｋ２が掛けられる。そして、乗算器２３ａ、２３ｂは、正側第１閾値Ｖｒａ、正側第２閾値Ｖｒｂを生成する。負側ピーク値Ｖｒｍｉｎは、乗算器２３ｃにて第２係数Ｋ２が掛けられ、また乗算器２３ｄにて第１係数Ｋ１が掛けられる。そして、乗算器２３ｃ、２３ｄは、負側第２閾値Ｖｒｃ、負側第１閾値Ｖｒｄを生成する。

このように、Ｒ相電圧閾値生成部２３ｒ、Ｓ相電圧閾値生成部２３ｓおよびＴ相電圧閾値生成部２３ｔは、各相に対して４つの電圧閾値を設定し、設定された各相の電圧閾値は、Ｒ相電圧比較部２４ｒ、Ｓ相電圧比較部２４ｓおよびＴ相電圧比較部２４ｔに入力される。各相の４つの電圧閾値、計１２個の電圧閾値は、以下のように設定される。
Ｖｒａ＝Ｋ１・Ｖｒｍａｘ
Ｖｒｂ＝Ｋ２・Ｖｒｍａｘ
Ｖｒｃ＝Ｋ２・Ｖｒｍｉｎ
Ｖｒｄ＝Ｋ１・Ｖｒｍｉｎ
Ｖｓａ＝Ｋ１・Ｖｓｍａｘ
Ｖｓｂ＝Ｋ２・Ｖｓｍａｘ
Ｖｓｃ＝Ｋ２・Ｖｓｍｉｎ
Ｖｓｄ＝Ｋ１・Ｖｓｍｉｎ
Ｖｔａ＝Ｋ１・Ｖｔｍａｘ
Ｖｔｂ＝Ｋ２・Ｖｔｍａｘ
Ｖｔｃ＝Ｋ２・Ｖｔｍｉｎ
Ｖｔｄ＝Ｋ１・Ｖｔｍｉｎ

次に、Ｒ相電圧比較部２４ｒの動作について、図６に基づいて以下に説明する。なお、Ｓ相電圧比較部２４ｓ、Ｔ相電圧比較部２４ｔの動作は、Ｒ相電圧比較部２４ｒと同様の動作をＳ相、Ｔ相について行うものであり、説明を省略する。
Ｒ相電圧比較部２４ｒは、相電圧処理部８１からＲ相電圧Ｖｒが入力され（ステップＳ１）、Ｒ相電圧Ｖｒの符号を検出する（ステップＳ２）。
Ｒ相電圧Ｖｒが正であれば、Ｒ相電圧Ｖｒと正側第１閾値Ｖｒａとを比較し（ステップＳ３）、Ｒ相電圧Ｖｒが正側第１閾値Ｖｒａを超えていればイネーブル信号Ｅｎｒａをオンさせる。Ｒ相電圧Ｖｒが正側第１閾値Ｖｒａを超える状態が継続している期間は、イネーブル信号Ｅｎｒａはオン状態を維持する（ステップＳ４）。
なお、イネーブル信号はオン、オフいずれかの状態を選択する信号であり、制限信号であるイネーブル信号を出力するとは、イネーブル信号をオンする事である。

ステップＳ３において、Ｒ相電圧Ｖｒが正側第１閾値Ｖｒａ以下であれば、Ｒ相電圧Ｖｒと正側第２閾値Ｖｒｂとを比較し（ステップＳ５）、Ｒ相電圧Ｖｒが正側第２閾値Ｖｒｂ未満であればイネーブル信号Ｅｎｒｂをオンさせる。Ｒ相電圧Ｖｒが正で、しかも正側第２閾値Ｖｒｂ未満の状態が継続している期間は、イネーブル信号Ｅｎｒｂはオン状態を維持する（ステップＳ６）。

ステップＳ２において、Ｒ相電圧Ｖｒが負または０であれば、Ｒ相電圧Ｖｒと負側第２閾値Ｖｒｃとを比較し（ステップＳ７）、Ｒ相電圧Ｖｒが負側第２閾値Ｖｒｃを超えていればイネーブル信号Ｅｎｒｃをオンさせる。Ｒ相電圧Ｖｒが負側第２閾値Ｖｒｃを超える状態が継続している期間は、イネーブル信号Ｅｎｒｃはオン状態を維持する（ステップＳ８）。
ステップＳ７において、Ｒ相電圧Ｖｒが負側第２閾値Ｖｒｃ以下であれば、Ｒ相電圧Ｖｒと負側第１閾値Ｖｒｄとを比較し（ステップＳ９）、Ｒ相電圧Ｖｒが負側第１閾値Ｖｒｄ未満であればイネーブル信号Ｅｎｒｄをオンさせる。Ｒ相電圧Ｖｒが負で、しかも負側第１閾値Ｖｒｄ未満の状態が継続している期間は、イネーブル信号Ｅｎｒｄはオン状態を維持する（ステップＳ１０）。

ステップＳ５においてＲ相電圧Ｖｒが正側第２閾値Ｖｒｂ以上である、或いは、ステップＳ９においてＲ相電圧Ｖｒが負側第１閾値Ｖｒｄ以上であれば、Ｒ相の全てのイネーブル信号Ｅｎｒ（Ｅｎｒａ、Ｅｎｒｂ、Ｅｎｒｃ、Ｅｎｒｄ）をオフさせる（ステップＳ１１）。

このようにＲ相電圧比較部２４ｒは、Ｒ相電圧Ｖｒの値と電圧閾値Ｖｒａ〜Ｖｒｄとを用いて、Ｒ相のイネーブル信号Ｅｎｒ（Ｅｎｒａ、Ｅｎｒｂ、Ｅｎｒｃ、Ｅｎｒｄ）のいずれか１つをオンさせるか、或いは全てをオフさせる。

図４に示すように、制御信号生成部８３は、直流電圧Ｖｄｃの指令値Ｖｄｃ＊を保持する指令値格納部３１と、電圧指令生成部３２と、ＰＷＭ信号を用いた制御信号Ｇａを生成するＰＷＭ信号生成部３３とキャリア波発生部３４とを備える。
電圧指令生成部３２には、相電圧処理部８１からの位相角θと、電流検出器４からの相電流Ｉｒ、Ｉｓ、Ｉｔと、直流電圧検出器７からの直流電圧Ｖｄｃと、指令値格納部３１からの指令値Ｖｄｃ＊とが入力される。そして、電圧指令生成部３２は、直流電圧Ｖｄｃを指令値Ｖｄｃ＊に制御するための各相交流電圧指令Ｖｒ＊、Ｖｓ＊、Ｖｔ＊を生成し、各相交流電圧指令Ｖｒ＊、Ｖｓ＊、Ｖｔ＊に基づいて、電力変換器５に対する各相変調波Ｍｒ＊、Ｍｓ＊、Ｍｔ＊を演算する。

キャリア波発生部３４はＰＷＭ制御の為のキャリア波を発生してＰＷＭ信号生成部３３に出力する。キャリア波は一般的に高周波数の三角波またはのこぎり波である。
ＰＷＭ信号生成部３３は、Ｒ相ＰＷＭ信号生成部３３ｒ、Ｓ相ＰＷＭ信号生成部３３ｓ、Ｔ相ＰＷＭ信号生成部３３ｔとを備える。Ｒ相ＰＷＭ信号生成部３３ｒには、電圧指令生成部３２からＲ相変調波Ｍｒ＊が入力され、さらに制限信号生成部８２からＲ相のイネーブル信号Ｅｎｒが入力される。同様に、Ｓ相ＰＷＭ信号生成部３３ｓには、Ｓ相変調波Ｍｓ＊とＳ相のイネーブル信号Ｅｎｓとが入力され、Ｔ相ＰＷＭ信号生成部３３ｔには、Ｔ相変調波Ｍｔ＊とＴ相のイネーブル信号Ｅｎｔとが入力される。

各相のＰＷＭ信号生成部３３ｒ、３３ｓ、３３ｔは、各相の変調波Ｍｒ＊、Ｍｓ＊、Ｍｔ＊とキャリア波とをそれぞれ比較して、基本制御信号となる各相のＰＷＭ信号Ｇ、即ち、Ｇｒ（Ｇｐｒ、Ｇｎｒ）、Ｇｓ（Ｇｐｓ、Ｇｎｓ）、Ｇｔ（Ｇｐｔ、Ｇｎｔ）を生成する。なお、ＰＷＭ信号Ｇｐｒ、Ｇｐｓ、Ｇｐｔは、電力変換器５内の高電位側のスイッチング素子５２ａ、５２ｃ、５２ｅに対し生成され、ＰＷＭ信号Ｇｎｒ、Ｇｎｓ、Ｇｎｔは、電力変換器５内の低電位側のスイッチング素子５２ｂ、５２ｄ、５２ｆに対し生成される。そして、各相のＰＷＭ信号生成部３３ｒ、３３ｓ、３３ｔは、生成されたＰＷＭ信号Ｇｒ、Ｇｓ、Ｇｔを、各相のイネーブル信号Ｅｎｒ、Ｅｎｓ、Ｅｎｔによりオンオフ切り替えを制限して制御信号Ｇａ、即ち、Ｇｒａ（Ｇｐｒａ、Ｇｎｒａ）、Ｇｓａ（Ｇｐｓａ、Ｇｎｓａ）、Ｇｔａ（Ｇｐｔａ、Ｇｎｔａ）を生成する。

ＰＷＭ信号Ｇｒ（Ｇｐｒ、Ｇｎｒ）とイネーブル信号Ｅｎｒとに基づいて制御信号Ｇｒａ（Ｇｐｒａ、Ｇｎｒａ）を生成するＲ相ＰＷＭ信号生成部３３ｒの動作について、図７に基づいて以下に説明する。なお、Ｓ相ＰＷＭ信号生成部３３ｓ、Ｔ相ＰＷＭ信号生成部３３ｔの動作は、Ｒ相ＰＷＭ信号生成部３３ｒと同様の動作をＳ相、Ｔ相について行うものであり、説明を省略する。

Ｒ相ＰＷＭ信号生成部３３ｒには、Ｒ相電圧比較部２４ｒからイネーブル信号Ｅｎｒ（Ｅｎｒａ、Ｅｎｒｂ、Ｅｎｒｃ、Ｅｎｒｄ）が入力され（ステップＳＳ１）、イネーブル信号Ｅｎｒａがオンのとき（ステップＳＳ２）、制御信号Ｇｐｒａは強制的にオンに設定され、制御信号Ｇｎｒａは強制的にオフに設定される（ステップＳＳ３）。イネーブル信号Ｅｎｒｂがオンのとき（ステップＳＳ４）、制御信号Ｇｐｒａは強制的にオフに設定され、制御信号Ｇｎｒａは強制的にオフに設定される（ステップＳＳ５）。イネーブル信号Ｅｎｒｃがオンのとき（ステップＳＳ６）、制御信号Ｇｐｒａは強制的にオフに設定され、制御信号Ｇｎｒａは強制的にオフに設定される（ステップＳＳ７）。イネーブル信号Ｅｎｒｄがオンのとき（ステップＳＳ８）、制御信号Ｇｐｒａは強制的にオフに設定され、制御信号Ｇｎｒａは強制的にオンに設定される（ステップＳＳ９）。イネーブル信号Ｅｎｒ（Ｅｎｒａ、Ｅｎｒｂ、Ｅｎｒｃ、Ｅｎｒｄ）が全てオフの時、制御信号ＧｐｒａはＰＷＭ信号Ｇｐｒに設定され、制御信号ＧｎｒａはＰＷＭ信号Ｇｎｒに設定される（ステップＳＳ１０）。

このように、Ｒ相ＰＷＭ信号生成部３３ｒは、イネーブル信号Ｅｎｒが入力されない期間（イネーブル信号Ｅｎｒのオフ期間）は、変調波Ｍｒ＊とキャリア波との比較結果であるＲ相のＰＷＭ信号ＧｒをＲ相の制御信号Ｇｒａとして用いる。そしてイネーブル信号Ｅｎｒが入力される期間（イネーブル信号Ｅｎｒのオン期間）である制限期間は、制御信号Ｇｒａはオンまたはオフに固定されて切り替えを停止する。制御信号Ｇｒａ（Ｇｐｒａ、Ｇｎｒａ）は電力変換器５に出力されてＲ相のスイッチング素子５２ａ、５２ｂをスイッチングする。このため、Ｒ相ＰＷＭ信号生成部３３ｒにイネーブル信号Ｅｎｒが入力される期間（制限期間）は、Ｒ相のスイッチング素子５２ａ、５２ｂのオンオフの切り替えが停止される。

図８は、Ｒ相電圧Ｖｒと、Ｒ相電圧Ｖｒに対する４つの電圧閾値（Ｖｒａ、Ｖｒｂ、Ｖｒｃ、Ｖｒｄ）と、イネーブル信号Ｅｎｒが出力される期間との関係を示した波形図である。正側第１期間であるＡ領域は、イネーブル信号Ｅｎｒａが出力され、制御信号Ｇｐｒａがオン、制御信号Ｇｎｒａがオフに固定される。正側第２期間できるＢ領域は、イネーブル信号Ｅｎｒｂが出力され、制御信号Ｇｐｒａ、Ｇｎｒａが共にオフに固定される。負側第２期間であるＣ領域は、イネーブル信号Ｅｎｒｃが出力され、制御信号Ｇｐｒａ、Ｇｎｒａが共にオフに固定される。負側第１期間であるＤ領域は、イネーブル信号Ｅｎｒｄが出力され、制御信号Ｇｐｒａがオフ、制御信号Ｇｎｒａがオンに固定される。

各相電圧の正負のピークを挟む正側、負側の第１期間（Ａ領域、Ｄ領域）は、相電圧の大きさと電力変換器５の直流電圧Ｖｄｃとの差分が小さく、スイッチングの切り替えを停止しても電圧変化が少ない。また、各相電圧のゼロクロス点を挟む正側、負側の第２期間（Ｂ領域、Ｃ領域）は、電流変移が小さく、スイッチングの切り替えを停止しても波形変化が少ない。なお、ゼロクロス点を挟む第２期間は、正側第２期間（Ｂ領域）と負側第２期間（Ｃ領域）とを合わせた期間で構成される。
このため、スイッチング回数を低減できると共に、高調波歪みを抑制できる。また、相電圧の正負のピーク値を用いて生成した電圧閾値に基づいて生成するイネーブル信号Ｅｎを用いて制御信号Ｇａの切り替えを停止させる。このため、容易な制御で効果的に高調波を抑制しつつスイッチング損失を低減できる。

図９、図１０は、電力変換器５の動作を説明する各部の波形図であり、各相電圧Ｖｒ、Ｖｓ、Ｖｔと、各相電流Ｉｒ、Ｉｓ、Ｉｔと、Ｒ相に対する制御信号Ｇｐｒａ、Ｇｎｒａと、Ｒ相に対するイネーブル信号Ｅｎｒａ、Ｅｎｒｂ、Ｅｎｒｃ、Ｅｎｒｄとを示す。図９は、第１係数Ｋ１＝０．８５、第２係数Ｋ２＝０．１に設定した場合を示し、図１０は、第１係数Ｋ１＝０．７５、第２係数Ｋ２＝０．２に設定した場合を示す。
図９の場合は、図１０の場合に比べて、イネーブル信号Ｅｎが出力される期間を短く設定した。図９の場合、スイッチング回数は１周期に４６回、各相電流Ｉｒ、Ｉｓ、Ｉｔの高調波歪率（ＴＨＤ）は５．５％である。また、図１０の場合、スイッチング回数は１周期に３４回、各相電流Ｉｒ、Ｉｓ、Ｉｔの高調波歪率（ＴＨＤ）は１２．９％である。

このように、第１係数Ｋ１、第２係数Ｋ２を調整して設定することによりイネーブル信号Ｅｎが出力される期間、即ち制御信号Ｇａの切り替えを停止させる制限期間をコントロールできる。イネーブル信号Ｅｎが出力される期間を長く設定した場合、スイッチング素子５２ａ〜５２ｆのスイッチング回数を低減し、スイッチング損失の低減効果を大きくできる。イネーブル信号Ｅｎが出力される期間を短く設定した場合、スイッチング損失の低減効果は小さくなるが、高調波の抑制効果を大きくできる。
このため、電力変換器５に要求される特性に応じて、スイッチング回数および高調波歪率を容易に最適化できる。
また、第１係数Ｋ１を低くすると正負のピークを挟む第１期間が大きくなり、第２係数Ｋ２を高くするとゼロクロス点を挟む第２期間が大きくなり、それぞれ個別に調整できる。

なお、２相ＰＷＭ制御を確実に実施して効果を得るためには、第１係数Ｋ１の値は０．８６以下であることが望ましい。
また、ゼロクロス点を挟む第２期間は実質０でも良く、その場合、第２係数Ｋ２＝０に設定する。

また、上記実施の形態においてイネーブル信号Ｅｎが出力される期間では、制御信号Ｇａの切り替えを停止させるとしたが、これに限るものではない。例えば、イネーブル信号Ｅｎが出力される期間において、スイッチング回数を低減させるように制限しても良い。
また、制御部８内で各相４つの電圧閾値を生成したが、負側の電圧閾値は正側の電圧閾値の極性を反転させて生成しても良い。

実施の形態２．
次に、この発明の実施の形態２による電力変換装置を説明する。図１１は、この発明の実施の形態２による電力変換装置１Ａの概略構成図である。
図１１に示すように、電力変換装置１Ａは、交流電圧検出器２と、フィルタ３と、交流電流検出器（以下、電流検出器と称す）４と、パワーモジュールにて構成される電力変換器５と、電力変換器５の直流側に接続される平滑コンデンサ６と、直流電圧検出器７と、電力変換器５を制御する制御部８Ａとを備える。制御部８Ａ以外の構成は、上記実施の形態１と同様である。

制御部８Ａは、相電圧処理部８１Ａと、制限部としての制限信号生成部８２Ａと、制御信号生成部８３Ａとを備える。制御部８Ａの詳細は、図１２および図１３に示す。
相電圧処理部８１Ａは、交流電圧検出器２から入力される交流電圧Ｖｒｓ、Ｖｓｔ、Ｖｔｒを用いて、相電圧の位相角θを制御信号生成部８３Ａへ出力する。
制御信号生成部８３Ａは、直流電圧Ｖｄｃの指令値Ｖｄｃ＊を保持する指令値格納部３１と、電圧指令生成部３２Ａと、ＰＷＭ信号を用いた制御信号Ｇａを生成するＰＷＭ信号生成部３３とキャリア波発生部３４とを備える。キャリア波発生部３４およびＰＷＭ信号生成部３３は、上記実施の形態１と同様である。

電圧指令生成部３２Ａには、相電圧処理部８１Ａからの位相角θと、電流検出器４からの相電流Ｉｒ、Ｉｓ、Ｉｔと、直流電圧検出器７からの直流電圧Ｖｄｃと、指令値格納部３１からの指令値Ｖｄｃ＊とが入力される。そして、電圧指令生成部３２Ａは、直流電圧Ｖｄｃを指令値Ｖｄｃ＊に制御するための各相交流電圧指令Ｖｒ＊、Ｖｓ＊、Ｖｔ＊を生成し、各相交流電圧指令Ｖｒ＊、Ｖｓ＊、Ｖｔ＊に基づいて、電力変換器５に対する各相変調波Ｍｒ＊、Ｍｓ＊、Ｍｔ＊を演算する。そして、各相交流電圧指令Ｖｒ＊、Ｖｓ＊、Ｖｔ＊の正負のピーク値（Ｖｒ＊ｍａｘ、Ｖｒ＊ｍｉｎ）、（Ｖｓ＊ｍａｘ、Ｖｓ＊ｍｉｎ）、（Ｖｔ＊ｍａｘ、Ｖｔ＊ｍｉｎ）を演算し、各相交流電圧指令Ｖｒ＊、Ｖｓ＊、Ｖｔ＊と共に相電圧指令情報８３０として制限信号生成部８２Ａへ出力する。

制限信号生成部８２Ａは、第１係数Ｋ１を保持する第１格納部２１と、第２係数Ｋ２を保持する第２格納部２２と、Ｒ相電圧閾値生成部２３ｒと、Ｓ相電圧閾値生成部２３ｓと、Ｔ相電圧閾値生成部２３ｔと、Ｒ相電圧比較部２４ｒと、Ｓ相電圧比較部２４ｓと、Ｔ相電圧比較部２４ｔとを備える。そして、制限信号生成部８２Ａは、制御信号生成部８３Ａから相電圧指令情報８３０を入力して、各相のイネーブル信号Ｅｎ（Ｅｎｒ、Ｅｎｓ、Ｅｎｔ）を出力する。イネーブル信号Ｅｎは、制御信号生成部８３Ａに入力される。

この場合、各相の電圧閾値生成部２３ｒ、２３ｓ、２３ｔと、各相の電圧比較部２４ｒ、２４ｓ、２４ｔとは、それぞれ上記実施の形態１と同様の構成であるが、相電圧指令情報８３０に基づいて、各相交流電圧指令Ｖｒ＊、Ｖｓ＊、Ｖｔ＊に対する電圧閾値を生成して比較する。即ち、各相の電圧閾値生成部２３ｒ、２３ｓ、２３ｔにおいて、Ｋ１＞Ｋ２≧０、となる第１係数Ｋ１、第２係数Ｋ２と各相交流電圧指令Ｖｒ＊、Ｖｓ＊、Ｖｔ＊の正負のピーク値とを用いて、各相４個の電圧閾値（正側第１閾値、正側第２閾値、負側第２閾値、負側第１閾値）を演算する。そして、各相の電圧比較部２４ｒ、２４ｓ、２４ｔにおいて、各相交流電圧指令Ｖｒ＊、Ｖｓ＊、Ｖｔ＊と電圧閾値（正側第１閾値、正側第２閾値、負側第２閾値、負側第１閾値）とを比較することで、イネーブル信号Ｅｎを出力する。

この実施の形態２においても、各相電圧の正負のピークを挟む第１期間およびゼロクロス点を挟む第２期間で、スイッチングの切り替えを停止あるいは回数を低減させ、上記実施の形態１と同様に容易な制御で効果的に高調波を抑制しつつスイッチング損失を低減できる。

実施の形態３．
次に、この発明の実施の形態３による電力変換装置を説明する。図１４は、この発明の実施の形態３による電力変換装置１Ｂの概略構成図である。
図１４に示すように、電力変換装置１Ｂは、交流電圧検出器２と、フィルタ３と、交流電流検出器（以下、電流検出器と称す）４と、パワーモジュールにて構成される電力変換器５と、電力変換器５の直流側に接続される平滑コンデンサ６と、直流電圧検出器７と、電力変換器５を制御する制御部８Ｂとを備える。制御部８Ｂ以外の構成は、上記実施の形態１と同様である。

制御部８Ｂは、相電圧処理部８１Ｂと、制限部としての制限信号生成部８２Ｂと、制御信号生成部８３とを備える。制御部８Ｂの詳細は、図１５および図１６に示す。なお、図１６に示す制御信号生成部８３は、上記実施の形態１と同様の構成である。
図１５に示すように、相電圧処理部８１Ｂは、交流電圧検出器２から入力される交流電圧Ｖｒｓ、Ｖｓｔ、Ｖｔｒを用いて、相電圧Ｖｒ、Ｖｓ、Ｖｔを演算し、それぞれの位相角θｒ、θｓ、θｔを検出して相電圧情報８１１として制限信号生成部８２Ｂへ出力する。また、相電圧処理部８１Ｂは、位相角θｒ、θｓ、θｔのいずれか１つを相電圧の位相角θとして制御信号生成部８３へ出力する。位相角θｒ、θｓ、θｔの範囲は０°から３６０°までとし、３６０°以上になると、その位相角から３６０°を減算した値を用いる。

なお、上記実施の形態１と同様に、交流電圧検出器２が３つの交流電圧Ｖｒｓ、Ｖｓｔ、Ｖｔｒの内、２つのみを検出する場合は、２つの交流電圧を用いて３相の相電圧Ｖｒ、Ｖｓ、Ｖｔを演算する。

制限信号生成部８２Ｂは、第１基準位相θ１を保持する第１格納部２６と、第２基準位相θ２を保持する第２格納部２７と、Ｒ相電圧位相比較部２８ｒと、Ｓ相電圧位相比較部２８ｓと、Ｔ相電圧位相比較部２８ｔとを備える。そして、制限信号生成部８２Ｂは、各相のイネーブル信号Ｅｎ（Ｅｎｒ、Ｅｎｓ、Ｅｎｔ）を出力し、イネーブル信号Ｅｎは、制御信号生成部８３に入力される。

第１基準位相θ１、第２基準位相θ２は、０°≦θ２＜θ１＜９０°、となる任意の位相角の値を外部から設定可能とする。
各相において、第１基準位相θ１、第２基準位相θ２に基づいて、加算器でそれぞれ１８０°加算し、各相４個の位相角閾値θ１、θ２、（１８０°＋θ１）、（１８０°＋θ２）が生成され、各相の電圧位相比較部２８ｒ、２８ｓ、２８ｔに入力される。

なお、各相４個の位相角閾値は、正側第１閾値θ１、正側第２閾値θ２、負側第１閾値（１８０°＋θ１）、負側第２閾値（１８０°＋θ２）であり、上記実施の形態１で生成した各相４個の電圧閾値（Ｖｒａ、Ｖｒｂ、Ｖｒｄ、Ｖｒｃ）の電圧値に対応する位相角である。図８を参照すると、正側第１期間であるＡ領域は、位相角範囲がθ１〜（１８０°−θ１）の範囲であり、正側第２期間であるＢ領域は、位相角範囲が０°〜θ２、および（１８０°−θ２）〜１８０°の範囲である。負側第２期間であるＣ領域は、位相角範囲が１８０°〜（１８０°＋θ２）、および（３６０°−θ２）〜３６０°の範囲である。負側第１期間であるＤ領域は、位相角範囲が（１８０°＋θ１）〜（３６０°−θ１）の範囲である。

次に、Ｒ相電圧位相比較部２８ｒの動作について、図１７に基づいて、また図８の波形図を参照して以下に説明する。なお、Ｓ相電圧位相比較部２８ｓ、Ｔ相電圧位相比較部２８ｔの動作は、Ｒ相電圧位相比較部２８ｒと同様の動作をＳ相、Ｔ相について行うものであり、説明を省略する。
Ｒ相電圧位相比較部２８ｒは、相電圧処理部８１ＢからＲ相電圧Ｖｒの位相角θｒが入力され（ステップＳ１）、位相角θｒが、０°＜θｒ＜θ２、を満たすと（ステップＳ２）、イネーブル信号Ｅｎｒｂをオンさせる。０°＜θｒ＜θ２、を満たす状態が継続している期間は、イネーブル信号Ｅｎｒｂはオン状態を維持する（ステップＳ３）。
ステップＳ２において位相角θｒが与えられた条件を満たさず、θ１＜θｒ＜（１８０°−θ１）を満たすと（ステップＳ４）、イネーブル信号Ｅｎｒａをオンさせる。θ１＜θｒ＜（１８０°−θ１）、を満たす状態が継続している期間は、イネーブル信号Ｅｎｒａはオン状態を維持する（ステップＳ５）。

ステップＳ４において位相角θｒが与えられた条件を満たさず、（１８０°−θ２）＜θｒ＜１８０°、を満たすと（ステップＳ６）、イネーブル信号Ｅｎｒｂをオンさせる。（１８０°−θ２）＜θｒ＜１８０°、を満たす状態が継続している期間は、イネーブル信号Ｅｎｒｂはオン状態を維持する（ステップＳ７）。
ステップＳ６において位相角θｒが与えられた条件を満たさず、１８０°≦θｒ＜（１８０°＋θ２）、を満たすと（ステップＳ８）、イネーブル信号Ｅｎｒｃをオンさせる。１８０°≦θｒ＜（１８０°＋θ２）、を満たす状態が継続している期間は、イネーブル信号Ｅｎｒｃはオン状態を維持する（ステップＳ９）。

ステップＳ８において位相角θｒが与えられた条件を満たさず、（１８０°＋θ１）＜θｒ＜（３６０°−θ１）、を満たすと（ステップＳ１０）、イネーブル信号Ｅｎｒｄをオンさせる。（１８０°＋θ１）＜θｒ＜（３６０°−θ１）、を満たす状態が継続している期間は、イネーブル信号Ｅｎｒｄはオン状態を維持する（ステップＳ１１）。
ステップＳ１０において位相角θｒが与えられた条件を満たさず、（３６０°−θ２）＜θｒ≦３６０°、を満たすと（ステップＳ１２）、イネーブル信号Ｅｎｒｃをオンさせる。（３６０°−θ２）＜θｒ≦３６０°、を満たす状態が継続している期間は、イネーブル信号Ｅｎｒｃはオン状態を維持する（ステップＳ１３）。
ステップＳ１２において位相角θｒが与えられた条件を満たさない場合は、Ｒ相の全てのイネーブル信号Ｅｎｒ（Ｅｎｒａ、Ｅｎｒｂ、Ｅｎｒｃ、Ｅｎｒｄ）をオフさせる（ステップＳ１４）。

この場合、Ｒ相電圧の位相角θｒに対する４個の位相角閾値θ１、θ２、（１８０°＋θ１）、（１８０°＋θ２）がＲ相電圧位相比較部２８ｒに入力され、さらに（１８０°−θ１）、（１８０°−θ２）、（３６０°−θ１）、（３６０°−θ２）が位相角閾値としてＲ相電圧位相比較部２８ｒで演算されて用いられる。なお、第１基準位相θ１、第２基準位相θ２をそのまま使用できる位相角閾値θ１、θ２のみＲ相電圧位相比較部２８ｒに入力して、残りの位相角閾値をＲ相電圧位相比較部２８ｒ内で演算して用いても良い。

この実施の形態３においても、各相電圧の正負のピークを挟む第１期間およびゼロクロス点を挟む第２期間で、スイッチングの切り替えを停止させ、上記実施の形態１と同様に効果的に高調波を抑制しつつスイッチング損失を低減できる。
また、第１基準位相θ１、第２基準位相θ２から生成した位相角閾値に基づいて生成するイネーブル信号Ｅｎを用いて制御信号Ｇａの切り替えを停止する。このため、容易な制御で効果的に高調波を抑制しつつスイッチング損失を低減できる。

また、第１基準位相θ１、第２基準位相θ２を調整して設定することによりイネーブル信号Ｅｎが出力される期間、即ち制御信号Ｇａの切り替えを停止させる制限期間をコントロールできる。イネーブル信号Ｅｎが出力される期間を長く設定した場合、スイッチング素子５２ａ〜５２ｆのスイッチング回数を低減し、スイッチング損失の低減効果を大きくできる。イネーブル信号Ｅｎが出力される期間を短く設定した場合、スイッチング損失の低減効果は小さくなるが、高調波の抑制効果を大きくできる。
このため、電力変換器５に要求される特性に応じて、スイッチング回数および高調波歪率を容易に最適化できる。
また、第１基準位相θ１を小さくすると正負のピークを挟む第１期間が大きくなり、第２基準位相θ２を大きくするとゼロクロス点を挟む第２期間が大きくなり、それぞれ個別に調整できる。

なお、２相ＰＷＭ制御を確実に実施して効果を得るためには、第１基準位相θ１の値は６０°より小さくすることが望ましい。
また、ゼロクロス点を挟む第２期間は実質０でも良く、その場合、第２基準位相θ２を０°に設定する。

また、上記実施の形態３においても、イネーブル信号Ｅｎが出力される期間において、スイッチングを停止するのではなく、スイッチング回数を低減させるように制限しても良い。

実施の形態４．
次に、この発明の実施の形態４による電力変換装置を説明する。図１８は、この発明の実施の形態４による電力変換装置１Ｃの概略構成図である。
図１８に示すように、電力変換装置１Ｃは、交流電圧検出器２と、フィルタ３と、交流電流検出器（以下、電流検出器と称す）４と、パワーモジュールにて構成される電力変換器５と、電力変換器５の直流側に接続される平滑コンデンサ６と、直流電圧検出器７と、電力変換器５を制御する制御部８Ｃとを備える。制御部８Ｃ以外の構成は、上記実施の形態１と同様である。

制御部８Ｃは、相電圧処理部８１Ａと、制限部としての制限信号生成部８２Ｃと、制御信号生成部８３Ｃとを備える。制御部８Ｃの詳細は、図１９および図２０に示す。
相電圧処理部８１Ａは、上記実施の形態２と同様の構成であり、交流電圧検出器２から入力される交流電圧Ｖｒｓ、Ｖｓｔ、Ｖｔｒを用いて、相電圧の位相角θを制御信号生成部８３Ｃへ出力する。
制御信号生成部８３Ｃは、直流電圧Ｖｄｃの指令値Ｖｄｃ＊を保持する指令値格納部３１と、電圧指令生成部３２Ｃと、ＰＷＭ信号を用いた制御信号Ｇａを生成するＰＷＭ信号生成部３３とキャリア波発生部３４とを備える。キャリア波発生部３４およびＰＷＭ信号生成部３３は、上記実施の形態１と同様である。

電圧指令生成部３２Ｃには、相電圧処理部８１Ａからの位相角θと、電流検出器４からの相電流Ｉｒ、Ｉｓ、Ｉｔと、直流電圧検出器７からの直流電圧Ｖｄｃと、指令値格納部３１からの指令値Ｖｄｃ＊とが入力される。そして、電圧指令生成部３２Ｃは、直流電圧Ｖｄｃを指令値Ｖｄｃ＊に制御するための各相交流電圧指令Ｖｒ＊、Ｖｓ＊、Ｖｔ＊を生成し、各相交流電圧指令Ｖｒ＊、Ｖｓ＊、Ｖｔ＊に基づいて、電力変換器５に対する各相変調波Ｍｒ＊、Ｍｓ＊、Ｍｔ＊を演算する。そして、各相交流電圧指令Ｖｒ＊、Ｖｓ＊、Ｖｔ＊の位相角θｒ＊、θｓ＊、θｔ＊を検出して相電圧指令情報８３１として制限信号生成部８２Ｃへ出力する。

制限信号生成部８２Ｃは、第１基準位相θ１を保持する第１格納部２６と、第２基準位相θ２を保持する第２格納部２７と、Ｒ相電圧位相比較部２８ｒと、Ｓ相電圧位相比較部２８ｓと、Ｔ相電圧位相比較部２８ｔとを備える。そして、制限信号生成部８２Ｃは、
制御信号生成部８３Ｃから相電圧指令情報８３１である位相角θｒ＊、θｓ＊、θｔ＊を入力して、各相のイネーブル信号Ｅｎ（Ｅｎｒ、Ｅｎｓ、Ｅｎｔ）を出力する。イネーブル信号Ｅｎは、制御信号生成部８３Ｃに入力される。

この場合、各相の電圧位相比較部２８ｒ、２８ｓ、２８ｔは、それぞれ上記実施の形態３と同様の構成であるが、各相交流電圧指令Ｖｒ＊、Ｖｓ＊、Ｖｔ＊の位相角θｒ＊、θｓ＊、θｔ＊に対する位相角閾値を生成して比較する。即ち、第１基準位相θ１、第２基準位相θ２を用いて、各相４個の位相角閾値（正側第１閾値、正側第２閾値、負側第１閾値、負側第２閾値）を演算する。そして、各相の電圧位相比較部２８ｒ、２８ｓ、２８ｔにおいて、各相電圧の位相角θｒ＊、θｓ＊、θｔ＊と各位相角閾値とを、上記実施の形態３と同様に比較することで、イネーブル信号Ｅｎを出力する。

この実施の形態４においても、各相電圧の正負のピークを挟む第１期間およびゼロクロス点を挟む第２期間で、スイッチングの切り替えを停止あるいは回数を低減させ、上記実施の形態３と同様に容易な制御で効果的に高調波を抑制しつつスイッチング損失を低減できる。

なお、上記各実施の形態で用いる物理量の単位は、各実施の形態で記載された単位に限定されるものではない。
またこの発明は、発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

Claims (9)

1. それぞれ逆並列にダイオードが接続された複数のスイッチング素子がブリッジ接続されて構成され、複数相の交流電力を直流電力に変換する電力変換器と、上記電力変換器の交流側にそれぞれ設けられて交流電圧および交流電流を検出する交流電圧検出器および交流電流検出器と、上記電力変換器の直流端子の直流電圧を検出する直流電圧検出器と、これらの検出結果に基づいて上記電力変換器をＰＷＭ制御により出力制御する制御部とを備え、
   上記制御部は、
   上記直流電圧を制御するための各相交流電圧指令を生成して上記スイッチング素子をスイッチング制御する制御信号を生成する制御信号生成部と、該制御信号を各相毎に制限して上記スイッチング素子のスイッチング回数を制限する制限部とを備え、
   上記制限部は、上記交流電圧における各相電圧の正負のピークを挟む第１期間と、ゼロクロス点を挟む第２期間とを各相の制限期間として決定し、該制限期間において上記制御信号を制限する制限信号を発生する、
   電力変換装置。
2. 上記制御部は、上記第１期間および上記第２期間において、上記制御信号のオンオフ切り替えを停止する、
   請求項１に記載の電力変換装置。
3. 上記制御部は、上記第１期間において上記各相電圧の極性に応じて上記制御信号のオンオフを固定し、上記第２期間において上記制御信号をオフに固定する、
   請求項２に記載の電力変換装置。
4. 上記制限部は、上記第１期間および上記第２期間に対応する第１閾値および第２閾値を設定して上記制限期間を決定する、
   請求項１から請求項３のいずれか１項に記載の電力変換装置。
5. 上記制限部は、上記第２期間が実質０となるように上記第２閾値を設定する、
   請求項４に記載の電力変換装置。
6. 上記制限部は、上記各相電圧あるいは上記各相交流電圧指令の電圧値に対して上記第１閾値および上記第２閾値を設定する、
   請求項４または請求項５に記載の電力変換装置。
7. 上記制限部は、上記各相電圧あるいは上記各相交流電圧指令の位相に対して上記第１閾値および上記第２閾値を設定する、
   請求項４または請求項５に記載の電力変換装置。
8. 上記制限部は、外部から設定可能な第１係数および第２係数を保持し、上記各相電圧あるいは上記各相交流電圧指令のピーク値と上記第１係数および上記第２係数とに基づいて上記第１閾値および上記第２閾値を演算する、
   請求項６に記載の電力変換装置。
9. 上記制限部は、外部から設定可能な第１基準位相および第２基準位相を保持し、該第１基準位相および上記第２基準位相に基づいて上記第１閾値および上記第２閾値を演算する、
   請求項７に記載の電力変換装置。

Images