JPWO2017199293A1 - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JPWO2017199293A1 JPWO2017199293A1 JP2018517937A JP2018517937A JPWO2017199293A1 JP WO2017199293 A1 JPWO2017199293 A1 JP WO2017199293A1 JP 2018517937 A JP2018517937 A JP 2018517937A JP 2018517937 A JP2018517937 A JP 2018517937A JP WO2017199293 A1 JPWO2017199293 A1 JP WO2017199293A1
- Authority
- JP
- Japan
- Prior art keywords
- phase
- voltage
- period
- control signal
- threshold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 21
- 238000001514 detection method Methods 0.000 claims description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 abstract description 43
- 229910001219 R-phase Inorganic materials 0.000 description 56
- 230000018199 S phase Effects 0.000 description 26
- 238000010586 diagram Methods 0.000 description 20
- 239000003990 capacitor Substances 0.000 description 9
- 238000009499 grossing Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Rectifiers (AREA)
Abstract
Description
2相PWM制御は、各相の電圧ピーク近傍において当該相のスイッチングを一定期間停止させ、残りの2相でスイッチングを行い、スイッチング損失を低減する制御である。
また、従来の別例による2相PWM制御を用いる電力変換装置では、出力電流および電圧指令値に基づき力率を演算し、力率に応じた周波数のキャリア信号を生成してスイッチング素子を制御するPWM信号を生成する(例えば、特許文献2参照)。
また、上記特許文献2記載の電力変換装置では、高調波の抑制効果を得るものであるが、各相電圧指令値のピーク近傍でのみ各相のスイッチングを停止し、同様にスイッチング損失の低減化には限界があった。
以下、この発明の実施の形態1による電力変換装置を図に基づいて以下に説明する。図1は、この発明の実施の形態1による電力変換装置の概略構成図である。
図1に示すように、電力変換装置1は、交流電圧検出器2と、フィルタ3と、交流電流検出器(以下、電流検出器と称す)4と、パワーモジュールにて構成される電力変換器5と、電力変換器5の直流側に接続される平滑コンデンサ6と、直流電圧検出器7と、電力変換器5を制御する制御部8とを備える。
負荷11は、例えばモータと、直流電力をモータ駆動に必要な交流電力に変換するインバータとで構成される。
なお、この実施の形態では、電力変換装置1の入力側のトランスや配線などによるインピーダンス成分およびリアクタンス成分をも含めて交流電圧源10として取り扱う。
電力変換器5の接続構成の詳細を以下に示す。ダイオード51aのアノードとダイオード51bのカソードとが、電流検出器4とフィルタ3とを介して、交流電圧源10のR相に接続される。そして、ダイオード51cのアノードとダイオード51dのカソードとが、電流検出器4とフィルタ3とを介して、交流電圧源10のS相に接続される。ダイオード51eのアノードとダイオード51fのカソードとが、電流検出器4とフィルタ3とを介して、交流電圧源10のT相に接続される。
スイッチング素子52a〜52fは、それぞれダイオード51a〜51fと逆並列に接続される。ダイオード51aのカソードとダイオード51cのカソードとダイオード51eのカソード、およびこれらに接続されるスイッチング素子52a、52c、52eの端子は、互いに接続されて電力変換器5の直流端子5bの高電位側端子を形成する。
ダイオード51bのアノードとダイオード51dのアノードとダイオード51fのアノード、およびこれらに接続されるスイッチング素子52b、52d、52fの端子とは、互いに接続されて、電力変換器5の直流端子5bの低電位側端子を形成する。
なお、直流端子5bの高電位側端子、低電位側端子とを併せて、単に、直流端子5bと称す。
なお、スイッチング素子52a〜52fは、駆動回路(図示省略)を有してオン/オフを切り替える。
平滑コンデンサ6は、電力変換器5の直流端子5b間に接続され、直流電圧を平滑する。
この実施の形態では、3つの交流電圧Vrs、Vst、Vtrを検出しているが、2つのみを検出しても良い。
なお、相電流Ir、Is、Itの検出値を、便宜上、単に相電流Ir、Is、Itと称す。
図3に示すように、相電圧処理部81は、交流電圧検出器2から入力される交流電圧Vrs、Vst、Vtrを用いて、相電圧情報810として相電圧(相電圧値)Vr、Vs、Vtおよび相電圧の正負のピーク値(Vrmax、Vrmin)、(Vsmax、Vsmin)、(Vtmax、Vtmin)を演算し、制限信号生成部82へ出力する。さらに、相電圧処理部81は、相電圧の位相角θを制御信号生成部83へ出力する。なお、相電圧の正負のピーク値は、相電圧の最大電圧値(>0)および最小電圧値(<0)である。
交流電圧検出器2が3つの交流電圧Vrs、Vst、Vtrの内、2つのみを検出する場合は、2つの交流電圧を用いて3相の相電圧Vr、Vs、Vtを演算する。
R相電圧閾値生成部23r、S相電圧閾値生成部23sおよびT相電圧閾値生成部23tの詳細は、図5に示す。R相電圧閾値生成部23rの動作について、図5に基づいて以下に説明する。なお、S相電圧閾値生成部23s、T相電圧閾値生成部23tの動作は、R相電圧閾値生成部23rと同様の動作をS相、T相について行うものであり、説明を省略する。
正側ピーク値Vrmaxは、乗算器23aにて第1係数K1が掛けられ、また乗算器23bにて第2係数K2が掛けられる。そして、乗算器23a、23bは、正側第1閾値Vra、正側第2閾値Vrbを生成する。負側ピーク値Vrminは、乗算器23cにて第2係数K2が掛けられ、また乗算器23dにて第1係数K1が掛けられる。そして、乗算器23c、23dは、負側第2閾値Vrc、負側第1閾値Vrdを生成する。
Vra=K1・Vrmax
Vrb=K2・Vrmax
Vrc=K2・Vrmin
Vrd=K1・Vrmin
Vsa=K1・Vsmax
Vsb=K2・Vsmax
Vsc=K2・Vsmin
Vsd=K1・Vsmin
Vta=K1・Vtmax
Vtb=K2・Vtmax
Vtc=K2・Vtmin
Vtd=K1・Vtmin
R相電圧比較部24rは、相電圧処理部81からR相電圧Vrが入力され(ステップS1)、R相電圧Vrの符号を検出する(ステップS2)。
R相電圧Vrが正であれば、R相電圧Vrと正側第1閾値Vraとを比較し(ステップS3)、R相電圧Vrが正側第1閾値Vraを超えていればイネーブル信号Enraをオンさせる。R相電圧Vrが正側第1閾値Vraを超える状態が継続している期間は、イネーブル信号Enraはオン状態を維持する(ステップS4)。
なお、イネーブル信号はオン、オフいずれかの状態を選択する信号であり、制限信号であるイネーブル信号を出力するとは、イネーブル信号をオンする事である。
ステップS7において、R相電圧Vrが負側第2閾値Vrc以下であれば、R相電圧Vrと負側第1閾値Vrdとを比較し(ステップS9)、R相電圧Vrが負側第1閾値Vrd未満であればイネーブル信号Enrdをオンさせる。R相電圧Vrが負で、しかも負側第1閾値Vrd未満の状態が継続している期間は、イネーブル信号Enrdはオン状態を維持する(ステップS10)。
電圧指令生成部32には、相電圧処理部81からの位相角θと、電流検出器4からの相電流Ir、Is、Itと、直流電圧検出器7からの直流電圧Vdcと、指令値格納部31からの指令値Vdc*とが入力される。そして、電圧指令生成部32は、直流電圧Vdcを指令値Vdc*に制御するための各相交流電圧指令Vr*、Vs*、Vt*を生成し、各相交流電圧指令Vr*、Vs*、Vt*に基づいて、電力変換器5に対する各相変調波Mr*、Ms*、Mt*を演算する。
PWM信号生成部33は、R相PWM信号生成部33r、S相PWM信号生成部33s、T相PWM信号生成部33tとを備える。R相PWM信号生成部33rには、電圧指令生成部32からR相変調波Mr*が入力され、さらに制限信号生成部82からR相のイネーブル信号Enrが入力される。同様に、S相PWM信号生成部33sには、S相変調波Ms*とS相のイネーブル信号Ensとが入力され、T相PWM信号生成部33tには、T相変調波Mt*とT相のイネーブル信号Entとが入力される。
このため、スイッチング回数を低減できると共に、高調波歪みを抑制できる。また、相電圧の正負のピーク値を用いて生成した電圧閾値に基づいて生成するイネーブル信号Enを用いて制御信号Gaの切り替えを停止させる。このため、容易な制御で効果的に高調波を抑制しつつスイッチング損失を低減できる。
図9の場合は、図10の場合に比べて、イネーブル信号Enが出力される期間を短く設定した。図9の場合、スイッチング回数は1周期に46回、各相電流Ir、Is、Itの高調波歪率(THD)は5.5%である。また、図10の場合、スイッチング回数は1周期に34回、各相電流Ir、Is、Itの高調波歪率(THD)は12.9%である。
このため、電力変換器5に要求される特性に応じて、スイッチング回数および高調波歪率を容易に最適化できる。
また、第1係数K1を低くすると正負のピークを挟む第1期間が大きくなり、第2係数K2を高くするとゼロクロス点を挟む第2期間が大きくなり、それぞれ個別に調整できる。
また、ゼロクロス点を挟む第2期間は実質0でも良く、その場合、第2係数K2=0に設定する。
また、制御部8内で各相4つの電圧閾値を生成したが、負側の電圧閾値は正側の電圧閾値の極性を反転させて生成しても良い。
次に、この発明の実施の形態2による電力変換装置を説明する。図11は、この発明の実施の形態2による電力変換装置1Aの概略構成図である。
図11に示すように、電力変換装置1Aは、交流電圧検出器2と、フィルタ3と、交流電流検出器(以下、電流検出器と称す)4と、パワーモジュールにて構成される電力変換器5と、電力変換器5の直流側に接続される平滑コンデンサ6と、直流電圧検出器7と、電力変換器5を制御する制御部8Aとを備える。制御部8A以外の構成は、上記実施の形態1と同様である。
相電圧処理部81Aは、交流電圧検出器2から入力される交流電圧Vrs、Vst、Vtrを用いて、相電圧の位相角θを制御信号生成部83Aへ出力する。
制御信号生成部83Aは、直流電圧Vdcの指令値Vdc*を保持する指令値格納部31と、電圧指令生成部32Aと、PWM信号を用いた制御信号Gaを生成するPWM信号生成部33とキャリア波発生部34とを備える。キャリア波発生部34およびPWM信号生成部33は、上記実施の形態1と同様である。
次に、この発明の実施の形態3による電力変換装置を説明する。図14は、この発明の実施の形態3による電力変換装置1Bの概略構成図である。
図14に示すように、電力変換装置1Bは、交流電圧検出器2と、フィルタ3と、交流電流検出器(以下、電流検出器と称す)4と、パワーモジュールにて構成される電力変換器5と、電力変換器5の直流側に接続される平滑コンデンサ6と、直流電圧検出器7と、電力変換器5を制御する制御部8Bとを備える。制御部8B以外の構成は、上記実施の形態1と同様である。
図15に示すように、相電圧処理部81Bは、交流電圧検出器2から入力される交流電圧Vrs、Vst、Vtrを用いて、相電圧Vr、Vs、Vtを演算し、それぞれの位相角θr、θs、θtを検出して相電圧情報811として制限信号生成部82Bへ出力する。また、相電圧処理部81Bは、位相角θr、θs、θtのいずれか1つを相電圧の位相角θとして制御信号生成部83へ出力する。位相角θr、θs、θtの範囲は0°から360°までとし、360°以上になると、その位相角から360°を減算した値を用いる。
各相において、第1基準位相θ1、第2基準位相θ2に基づいて、加算器でそれぞれ180°加算し、各相4個の位相角閾値θ1、θ2、(180°+θ1)、(180°+θ2)が生成され、各相の電圧位相比較部28r、28s、28tに入力される。
R相電圧位相比較部28rは、相電圧処理部81BからR相電圧Vrの位相角θrが入力され(ステップS1)、位相角θrが、0°<θr<θ2、を満たすと(ステップS2)、イネーブル信号Enrbをオンさせる。0°<θr<θ2、を満たす状態が継続している期間は、イネーブル信号Enrbはオン状態を維持する(ステップS3)。
ステップS2において位相角θrが与えられた条件を満たさず、θ1<θr<(180°−θ1)を満たすと(ステップS4)、イネーブル信号Enraをオンさせる。θ1<θr<(180°−θ1)、を満たす状態が継続している期間は、イネーブル信号Enraはオン状態を維持する(ステップS5)。
ステップS6において位相角θrが与えられた条件を満たさず、180°≦θr<(180°+θ2)、を満たすと(ステップS8)、イネーブル信号Enrcをオンさせる。180°≦θr<(180°+θ2)、を満たす状態が継続している期間は、イネーブル信号Enrcはオン状態を維持する(ステップS9)。
ステップS10において位相角θrが与えられた条件を満たさず、(360°−θ2)<θr≦360°、を満たすと(ステップS12)、イネーブル信号Enrcをオンさせる。(360°−θ2)<θr≦360°、を満たす状態が継続している期間は、イネーブル信号Enrcはオン状態を維持する(ステップS13)。
ステップS12において位相角θrが与えられた条件を満たさない場合は、R相の全てのイネーブル信号Enr(Enra、Enrb、Enrc、Enrd)をオフさせる(ステップS14)。
また、第1基準位相θ1、第2基準位相θ2から生成した位相角閾値に基づいて生成するイネーブル信号Enを用いて制御信号Gaの切り替えを停止する。このため、容易な制御で効果的に高調波を抑制しつつスイッチング損失を低減できる。
このため、電力変換器5に要求される特性に応じて、スイッチング回数および高調波歪率を容易に最適化できる。
また、第1基準位相θ1を小さくすると正負のピークを挟む第1期間が大きくなり、第2基準位相θ2を大きくするとゼロクロス点を挟む第2期間が大きくなり、それぞれ個別に調整できる。
また、ゼロクロス点を挟む第2期間は実質0でも良く、その場合、第2基準位相θ2を0°に設定する。
次に、この発明の実施の形態4による電力変換装置を説明する。図18は、この発明の実施の形態4による電力変換装置1Cの概略構成図である。
図18に示すように、電力変換装置1Cは、交流電圧検出器2と、フィルタ3と、交流電流検出器(以下、電流検出器と称す)4と、パワーモジュールにて構成される電力変換器5と、電力変換器5の直流側に接続される平滑コンデンサ6と、直流電圧検出器7と、電力変換器5を制御する制御部8Cとを備える。制御部8C以外の構成は、上記実施の形態1と同様である。
相電圧処理部81Aは、上記実施の形態2と同様の構成であり、交流電圧検出器2から入力される交流電圧Vrs、Vst、Vtrを用いて、相電圧の位相角θを制御信号生成部83Cへ出力する。
制御信号生成部83Cは、直流電圧Vdcの指令値Vdc*を保持する指令値格納部31と、電圧指令生成部32Cと、PWM信号を用いた制御信号Gaを生成するPWM信号生成部33とキャリア波発生部34とを備える。キャリア波発生部34およびPWM信号生成部33は、上記実施の形態1と同様である。
制御信号生成部83Cから相電圧指令情報831である位相角θr*、θs*、θt*を入力して、各相のイネーブル信号En(Enr、Ens、Ent)を出力する。イネーブル信号Enは、制御信号生成部83Cに入力される。
またこの発明は、発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
Claims (9)
- それぞれ逆並列にダイオードが接続された複数のスイッチング素子がブリッジ接続されて構成され、複数相の交流電力を直流電力に変換する電力変換器と、上記電力変換器の交流側にそれぞれ設けられて交流電圧および交流電流を検出する交流電圧検出器および交流電流検出器と、上記電力変換器の直流端子の直流電圧を検出する直流電圧検出器と、これらの検出結果に基づいて上記電力変換器をPWM制御により出力制御する制御部とを備え、
上記制御部は、
上記直流電圧を制御するための各相交流電圧指令を生成して上記スイッチング素子をスイッチング制御する制御信号を生成する制御信号生成部と、該制御信号を各相毎に制限して上記スイッチング素子のスイッチング回数を制限する制限部とを備え、
上記制限部は、上記交流電圧における各相電圧の正負のピークを挟む第1期間と、ゼロクロス点を挟む第2期間とを各相の制限期間として決定し、該制限期間において上記制御信号を制限する制限信号を発生する、
電力変換装置。 - 上記制御部は、上記第1期間および上記第2期間において、上記制御信号のオンオフ切り替えを停止する、
請求項1に記載の電力変換装置。 - 上記制御部は、上記第1期間において上記各相電圧の極性に応じて上記制御信号のオンオフを固定し、上記第2期間において上記制御信号をオフに固定する、
請求項2に記載の電力変換装置。 - 上記制限部は、上記第1期間および上記第2期間に対応する第1閾値および第2閾値を設定して上記制限期間を決定する、
請求項1から請求項3のいずれか1項に記載の電力変換装置。 - 上記制限部は、上記第2期間が実質0となるように上記第2閾値を設定する、
請求項4に記載の電力変換装置。 - 上記制限部は、上記各相電圧あるいは上記各相交流電圧指令の電圧値に対して上記第1閾値および上記第2閾値を設定する、
請求項4または請求項5に記載の電力変換装置。 - 上記制限部は、上記各相電圧あるいは上記各相交流電圧指令の位相に対して上記第1閾値および上記第2閾値を設定する、
請求項4または請求項5に記載の電力変換装置。 - 上記制限部は、外部から設定可能な第1係数および第2係数を保持し、上記各相電圧あるいは上記各相交流電圧指令のピーク値と上記第1係数および上記第2係数とに基づいて上記第1閾値および上記第2閾値を演算する、
請求項6に記載の電力変換装置。 - 上記制限部は、外部から設定可能な第1基準位相および第2基準位相を保持し、該第1基準位相および上記第2基準位相に基づいて上記第1閾値および上記第2閾値を演算する、
請求項7に記載の電力変換装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2016/064493 WO2017199293A1 (ja) | 2016-05-16 | 2016-05-16 | 電力変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2017199293A1 true JPWO2017199293A1 (ja) | 2018-07-12 |
JP6452894B2 JP6452894B2 (ja) | 2019-01-16 |
Family
ID=60324881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018517937A Active JP6452894B2 (ja) | 2016-05-16 | 2016-05-16 | 電力変換装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6452894B2 (ja) |
TW (1) | TW201742363A (ja) |
WO (1) | WO2017199293A1 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03265495A (ja) * | 1990-03-14 | 1991-11-26 | Hitachi Ltd | 電力変換装置の制御装置 |
JP2000102290A (ja) * | 1998-09-25 | 2000-04-07 | Mitsubishi Electric Corp | 電動機の駆動制御装置 |
JP2012005202A (ja) * | 2010-06-15 | 2012-01-05 | Fuji Electric Co Ltd | 三相電力変換装置 |
-
2016
- 2016-05-16 JP JP2018517937A patent/JP6452894B2/ja active Active
- 2016-05-16 WO PCT/JP2016/064493 patent/WO2017199293A1/ja active Application Filing
- 2016-06-27 TW TW105120155A patent/TW201742363A/zh unknown
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03265495A (ja) * | 1990-03-14 | 1991-11-26 | Hitachi Ltd | 電力変換装置の制御装置 |
JP2000102290A (ja) * | 1998-09-25 | 2000-04-07 | Mitsubishi Electric Corp | 電動機の駆動制御装置 |
JP2012005202A (ja) * | 2010-06-15 | 2012-01-05 | Fuji Electric Co Ltd | 三相電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
TW201742363A (zh) | 2017-12-01 |
JP6452894B2 (ja) | 2019-01-16 |
WO2017199293A1 (ja) | 2017-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6026049B2 (ja) | 電力変換装置 | |
Zeng et al. | A novel hysteresis current control for active power filter with constant frequency | |
US9948200B2 (en) | Charge and discharge circuit, control method for charge and discharge circuit, control device for charge and discharge circuit, and direct power converter | |
EP3093971A1 (en) | Conversion device | |
US9293985B2 (en) | Method of reducing input current distortion in a rectifier | |
US10110113B2 (en) | Active filter and AC-DC conversion device | |
WO2014136142A1 (ja) | 交流モータ駆動システム | |
EP3852263A1 (en) | Systems and methods for controlling multi-level diode clamped inverters using space vector pulse width modulation (svpwm) | |
EP3208928A1 (en) | Converting device | |
KR102441722B1 (ko) | 변환 장치 | |
WO2014030181A1 (ja) | 電力変換装置 | |
WO2019150443A1 (ja) | 直列多重インバータ | |
US10389292B1 (en) | DC bus regulation using rectifier and inverter | |
US11437921B2 (en) | Direct power converter and control device to improve an input power factor | |
JP6452894B2 (ja) | 電力変換装置 | |
JP4893113B2 (ja) | 整流回路の制御装置 | |
WO2016135889A1 (ja) | モータ駆動制御装置及び空気調和機 | |
JP6016720B2 (ja) | 電力変換装置および電力変換方法 | |
JP6480290B2 (ja) | 電力変換装置 | |
JP2020167778A (ja) | 直接形電力変換器用の制御装置 | |
KR20180136777A (ko) | 멀티레벨 인버터 제어장치 | |
JP2007074799A (ja) | 整流回路の制御装置 | |
JP2016127618A (ja) | 電力変換装置 | |
JP5523499B2 (ja) | 電力変換装置 | |
JP2007318926A (ja) | 電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181211 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6452894 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |