JP6440533B2 - 電圧切換装置 - Google Patents

Description

本発明は、電圧切換装置に関するものである。

ＤＤＲ３ＳＤＲＡＭ及びＤＤＲ３ＬＳＤＲＡＭの動作に必要な電源電圧は、それぞれ１．５Ｖ及び１．３５Ｖであり異なっている。従って、異なるメモリモジュールを配置するためには、コンピュータに電圧切換回路を増設しなければならない。

前記課題を解決するために、本発明は、対応するメモリの動作電圧を調整することができる電圧切換装置を提供する。

本発明に係る電圧切換装置は、メモリに電力を供給するようにメモリに接続される出力端子を備える電源モジュールと、プラットフォームコントローラハブと、プラットフォームコントローラハブに接続され、メモリのタイプに基づいてプラットフォームコントローラハブの出力を制御するための基本入出力システムと、第一電子スイッチ、第二電子スイッチ、第一抵抗、第二抵抗、第三抵抗及び第四抵抗を備える調整モジュールと、を備える。第一電子スイッチの制御端は、第一抵抗を介してプラットフォームコントローラハブの第一基本入出力端子に接続され、プラットフォームコントローラハブの第一基本入出力端子は、第二抵抗を介して第一電源に接続され、第一電子スイッチの第一端は、第三抵抗を介して第二電源に接続され、第一電子スイッチの第二端は、接地され、第一電子スイッチの第一端は、さらに、第二電子スイッチの制御端に接続され、第二電子スイッチの第一端は、第四抵抗を介して電源モジュールのフィードバック端子に接続され、第二電子スイッチの第二端は、接地され、第一電子スイッチ及び第二電子スイッチの制御端がハイレベル信号を受信する場合、第一電子スイッチ及び第二電子スイッチの第一端と第二端は、オンになり、第一電子スイッチ及び第二電子スイッチの制御端がローレベル信号を受信する場合、第一電子スイッチ及び第二電子スイッチの第一端と第二端はオフになる。

従来の技術と比べて、本発明の電圧切換装置において、メモリのタイプを変更する場合、基本入出力システムは、メモリのタイプに基づいて、プラットフォームコントローラハブの出力を制御する。これにより、調整モジュールは、電源モジュールのフィードバック端子とグラウンドとの間の抵抗値を変更するため、電源モジュールから出力された電圧を変更することができる。これにより、異なるタイプのメモリをマッチングすることができる。

本発明の実施形態に係る電圧切換装置の回路図である。

以下、図面を参照して、本発明の実施形態について説明する。

図１を参照すると、電圧切換装置１００は、メモリ２００に接続され、電源モジュール１０、調整モジュール２０、プラットフォームコントローラハブ（ＰＣＨ）３０及び基本入出力システム（ＢＩＯＳ）４０を備える。

電源モジュール１０の出力端子Ｖｏｕｔは、メモリ２００に電力を供給するようにメモリ２００に接続されている。ＢＩＯＳ４０は、ＰＣＨ３０とメモリ２００との間に接続されている。ＰＣＨ３０は、調整モジュール２０を介して、電源モジュール１０のフィードバック端子ＦＢに接続されている。

調整モジュール２０は、ＮＰＮ型トランジスタＱ１、Ｑ３、Ｑ５、電界効果トランジスタ（ＦＥＴ）Ｑ２、Ｑ４、Ｑ６及び抵抗Ｒ１〜Ｒ１２を備える。ＮＰＮ型トランジスタＱ１のベース電極は、抵抗Ｒ１を介してＰＣＨ３０の第一基本入出力端子ＧＰＩＯ１に接続されている。ＰＣＨ３０の第一基本入出力端子ＧＰＩＯ１は、さらに、抵抗Ｒ２を介して第一電源Ｐ５Ｖに接続されている。ＮＰＮ型トランジスタＱ１のコレクタ電極は、抵抗Ｒ３を介して第二電源Ｐ３Ｖに接続され、ＮＰＮ型トランジスタＱ１のエミッタ電極は、接地されている。ＮＰＮ型トランジスタＱ１のコレクタ電極は、さらに、電界効果トランジスタＱ２のゲート電極に接続されている。電界効果トランジスタＱ２のドレイン電極は、抵抗Ｒ４を介して電源モジュール１０のフィードバック端子ＦＢに接続され、電界効果トランジスタＱ２のソース電極に接地されている。ＮＰＮ型トランジスタＱ３のベース電極は、抵抗Ｒ５を介してＰＣＨ３０の第二基本入出力端子ＧＰＩＯ２に接続され、ＰＣＨ３０の第二基本入出力端子ＧＰＩＯ２は、さらに、抵抗Ｒ６を介して第一電源Ｐ５Ｖに接続されている。ＮＰＮ型トランジスタＱ３のコレクタ電極は、抵抗Ｒ７を介して第二電源Ｐ３Ｖに接続され、ＮＰＮ型トランジスタＱ３のエミッタ電極は、接地されている。ＮＰＮ型トランジスタＱ３のコレクタ電極は、さらに、電界効果トランジスタＱ４のゲート電極に接続され、電界効果トランジスタＱ４のドレイン電極は、抵抗Ｒ８を介して電源モジュール１０のフィードバック端子ＦＢに接続され、電界効果トランジスタＱ４のソース電極は、接地されている。ＮＰＮ型トランジスタＱ５のベース電極は、抵抗Ｒ９を介してＰＣＨ３０の第三基本入出力端子ＧＰＩＯ３に接続され、ＰＣＨ３０の第三基本入出力端子ＧＰＩＯ３は、さらに、抵抗Ｒ１０を介して第一電源Ｐ５Ｖに接続されている。ＮＰＮ型トランジスタＱ５のコレクタ電極は、抵抗Ｒ１１を介して第二電源Ｐ３Ｖに接続され、ＮＰＮ型トランジスタＱ５のエミッタ電極は、接地されている。ＮＰＮ型トランジスタＱ５のコレクタ電極は、さらに、電界効果トランジスタＱ６のゲート電極に接続され、電界効果トランジスタＱ６のドレイン電極は、抵抗Ｒ１２を介して電源モジュール１０のフィードバック端子ＦＢに接続され、電界効果トランジスタＱ６のソース電極は、接地されている。

電圧切換装置１００が使用される場合、ＢＩＯＳ４０は、メモリ２００内のシリアルプレゼンス検出（ＳＰＤ）チップからメモリ２００の配置情報がＤＤＲ３であることを確認すると、ＰＣＨ３０を制御して、ＰＣＨ３０の第一基本入出力端子ＧＰＩＯ１、第二基本入出力端子ＧＰＩＯ２及び第三基本入出力端子ＧＰＩＯ３にハイレベル信号を出力させる。これにより、ＮＰＮ型トランジスタＱ１はオンになり、電界効果トランジスタＱ２はオフになる。同時には、ＮＰＮ型トランジスタＱ３、Ｑ５はオンになり、電界効果トランジスタＱ４、Ｑ６はオフになる。電源モジュール１０のフィードバック端子ＦＢとグラウンドとの間の抵抗値はゼロである。これにより、電源モジュール１０の出力端子Ｖｏｕｔは、１．５Ｖの電圧信号をメモリ２００に連続的に出力する。

また、ＢＩＯＳ４０は、メモリ２００内のＳＰＤチップからメモリ２００の配置情報がＤＤＲ３Ｌであることを確認すると、ＰＣＨ３０を制御して、ＰＣＨ３０の第一基本入出力端子ＧＰＩＯ１にローレベル信号を出力させ、且つＰＣＨ３０の第二基本入出力端子ＧＰＩＯ２及び第三基本入出力端子ＧＰＩＯ３にハイレベル信号を出力させる。これにより、ＮＰＮ型トランジスタＱ１はオフになり、電界効果トランジスタＱ２はオンになる。同時に、ＮＰＮ型トランジスタＱ３、Ｑ５はオンになり、電界効果トランジスタＱ４、Ｑ６はオフになる。従って、電源モジュール１０のフィードバック端子ＦＢは、抵抗Ｒ４を介して接地され、これにより、電源モジュール１０の出力端子Ｖｏｕｔは、電源モジュール１０のフィードバック端子ＦＢからのフィードバック信号に基づいて、１．３５Ｖの電圧信号をメモリ２００に出力する。

電源モジュール１０のフィードバック端子ＦＢが異なる抵抗を介して接地する場合、電源モジュール１０の出力端子Ｖｏｕｔは、異なる電圧信号を出力する。本実施形態において、電源モジュール１０のフィードバック端子ＦＢは、それぞれ抵抗Ｒ４、Ｒ８、Ｒ１２を介して接地することができ、抵抗Ｒ４、Ｒ８、Ｒ１２中の任意の２つの並列の抵抗を介して接地することもできる。または、並列の抵抗Ｒ４、Ｒ８、Ｒ１２を介して接地することもできる。これにより、電源モジュール１０の出力端子Ｖｏｕｔから出力した電圧を変更することができる。

他の実施形態において、ユーザは、メモリ２００のタイプに基づき、ＢＩＯＳ４０の選択メニューを利用して電源モジュール１０から出力された動作電圧を選定してもよい。これにより、ＢＩＯＳ４０は、選定された動作電圧に基づいて、ＰＣＨ３０の出力を制御することができる。

本発明の電圧切換装置１００において、メモリ２００のタイプを変える場合、ＢＩＯＳ４０は、メモリ２００のタイプに基づいてＰＣＨ３０の出力を制御する。これにより、調整モジュール２０は、電源モジュール１０のフィードバック端子ＦＢとグラウンドとの間の抵抗値を変更するため、電源モジュール１０から出力された電圧を変更することができる。故に、異なるタイプのメモリをマッチングすることができる。

１００ 電圧切換装置
２００ メモリ
１０ 電源モジュール
２０ 調整モジュール
３０ ＰＣＨ
４０ ＢＩＯＳ
Ｑ１、Ｑ３、Ｑ５ ＮＰＮ型トランジスタ
Ｑ２、Ｑ４、Ｑ６ 電界効果トランジスタ
Ｒ１〜Ｒ１２ 抵抗

Claims (6)

1. メモリに電力を供給するようにメモリに接続されている出力端子を備える電源モジュールと、
   プラットフォームコントローラハブと、
   前記プラットフォームコントローラハブに接続され、メモリのタイプに基づいてプラットフォームコントローラハブの出力を制御するための基本入出力システムと、
   第一電子スイッチ、第二電子スイッチ、第一抵抗、第二抵抗、第三抵抗及び第四抵抗を備える調整モジュールと、
   を備え、
   前記第一電子スイッチの制御端は、第一抵抗を介して前記プラットフォームコントローラハブの第一基本入出力端子に接続され、前記プラットフォームコントローラハブの第一基本入出力端子は、第二抵抗を介して第一電源に接続され、前記第一電子スイッチの第一端は、第三抵抗を介して第二電源に接続され、前記第一電子スイッチの第二端は、接地され、前記第一電子スイッチの第一端は、さらに、前記第二電子スイッチの制御端に接続され、前記第二電子スイッチの第一端は、第四抵抗を介して前記電源モジュールのフィードバック端子に接続され、前記第二電子スイッチの第二端は、接地され、前記第一電子スイッチ及び前記第二電子スイッチの制御端がハイレベル信号を受信する場合、前記第一電子スイッチ及び前記第二電子スイッチの第一端と第二端はオンになり、前記第一電子スイッチ及び前記第二電子スイッチの制御端がローレベル信号を受信する場合、前記第一電子スイッチ及び前記第二電子スイッチの第一端と第二端はオフになることを特徴とする電圧切換装置。
2. 前記調整モジュールは、さらに、第三電子スイッチ〜第六電子スイッチ及び第五抵抗〜第十二抵抗を備え、前記第三電子スイッチの制御端は、第五抵抗を介して前記プラットフォームコントローラハブの第二基本入出力端子に接続され、前記プラットフォームコントローラハブの第二基本入出力端子は、さらに、第六抵抗を介して前記第一電源に接続され、前記第三電子スイッチの第一端は、第七抵抗を介して前記第二電源に接続され、前記第三電子スイッチの第二端は、接地され、前記第三電子スイッチの第一端は、さらに、第四電子スイッチの制御端に接続され、前記第四電子スイッチの第一端は、第八抵抗を介して前記電源モジュールのフィードバック端子に接続され、前記第四電子スイッチの第二端は、接地され、前記第五電子スイッチの制御端は、第九抵抗を介して前記プラットフォームコントローラハブの第三基本入出力端子に接続され、前記プラットフォームコントローラハブの第三基本入出力端子は、さらに、第十抵抗を介して前記第一電源に接続され、前記第五電子スイッチの第一端は、前記第十一抵抗を介して前記第二電源に接続され、前記第五電子スイッチの第二端は、接地され、前記第五電子スイッチの第一端は、さらに、前記第六電子スイッチの制御端に接続され、前記第六電子スイッチの第一端は、第十二抵抗を介して前記電源モジュールのフィードバック端子に接続され、前記第六電子スイッチの第二端は、接地され、前記第三電子スイッチ〜第六電子スイッチの制御端がハイレベル信号を受信する場合、前記第三電子スイッチ〜第六電子スイッチの第一端と第二端はオンになり、前記第三電子スイッチ〜第六電子スイッチの制御端がローレベル信号を受信する場合、前記第三電子スイッチ〜第六電子スイッチの第一端と第二端はオフになることを特徴とする請求項１に記載の電圧切換装置。
3. 前記第一電子スイッチ、第三電子スイッチ及び第五電子スイッチは、ＮＰＮ型のトランジスタであり、ＮＰＮ型のトランジスタのベース電極、コレクタ電極及びエミッタ電極は、それぞれ電子スイッチの制御端、第一端及び第二端に対応し、前記第二電子スイッチ、第四電子スイッチ及び第六電子スイッチは、Ｎチャネル電界効果トランジスタであり、前記Ｎチャネル電界効果トランジスタのゲート電極、ドレイン電極及びソース電極は、それぞれ電子スイッチの制御端、第一端及び第二端に対応することを特徴とする請求項２に記載の電圧切換装置。
4. 前記基本入出力システムは、メモリ内のシリアルプレゼンス検出チップから得たメモリのタイプに基づいて、前記プラットフォームコントローラハブの出力を制御することを特徴とする請求項１に記載の電圧切換装置。
5. 前記基本入出力システムの選択メニューによって、前記電源モジュールから出力された動作電圧を選定し、これにより、前記基本入出力システムは、選定された動作電圧に基づいて、前記プラットフォームコントローラハブの出力を制御することを特徴とする請求項１に記載の電圧切換装置。
6. フィードバック端子に接続される抵抗の抵抗値に基づいて該抵抗値に対応する電圧をメモリに出力するための電源モジュールと、
   プラットフォームコントローラハブと、
   前記プラットフォームコントローラハブに接続され、前記メモリのタイプに基づいて前記プラットフォームコントローラハブの出力端子から出力される論理レベルを制御するための基本入出力システムと、
   前記プラットフォームコントローラハブの出力端子の数量と同じである抵抗を備える調整モジュールと、
   を備え、
   前記抵抗の第一端は、前記電源モジュールのフィードバック端子に接続され、前記調整モジュールは、前記プラットフォームコントローラハブの対応する出力端子から出力された論理レベルに基づいて、前記電源モジュールのフィードバック端子に接続される前記抵抗の第二端が接地するか否かを制御することを特徴とする電圧切換装置。

Images