JP6438532B2 - スピンフィルタ構造体を含む磁気トンネル接合素子 - Google Patents
スピンフィルタ構造体を含む磁気トンネル接合素子 Download PDFInfo
- Publication number
- JP6438532B2 JP6438532B2 JP2017119625A JP2017119625A JP6438532B2 JP 6438532 B2 JP6438532 B2 JP 6438532B2 JP 2017119625 A JP2017119625 A JP 2017119625A JP 2017119625 A JP2017119625 A JP 2017119625A JP 6438532 B2 JP6438532 B2 JP 6438532B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetic
- conductive pattern
- spin
- magnetic layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1657—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Materials of the active region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/101—Semiconductor Hall-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Description
本発明の一実施例において、前記スピンフィルタ構造体が前記導電層の両側面に配置された場合、前記スピンフィルタ構造体の磁化方向は、両側で互いに反平行する。
前記磁気トンネル接合の固定磁性層にそれぞれ連結される第1選択トランジスタと、前記第1導電パターンの一端にそれぞれ連結される第2選択トランジスタと、前記第1方向に配列された第1選択トランジスタのソース/ドレインに連結され、前記第1方向に延長される第2導電パターンと、前記第1方向に配列された第1導電パターンの他端をそれぞれ連結し、前記第1方向に延長される第3導電パターンと、前記第1方向に配列された第2選択トランジスタのソース/ドレインをそれぞれ連結し、前記第1方向に延長される第4導電パターンと、前記第1方向に垂直な第2方向に配列された第1選択トランジスタのゲートをそれぞれ連結し、前記第2方向に延長される第5導電パターンと、及び、前記第2方向に配列された第2選択トランジスタのゲートをそれぞれ連結し、前記第2方向に延長される第6導電パターンと、をさらに含む。
図1に示すように、x軸方向に面内電流jxが非磁性層10に注入された場合、非磁性層内部で発生するスピンホール効果(spin Hall effect)によってy軸方向に分極された(polarized)スピンがz軸方向に移動するスピン電流が発生し、これによって非磁性層10/自由磁性層20界面にスピン蓄積を提供する。前記非磁性層10の上部面で蓄積されたスピンの分極方向は+y軸方向であり、前記非磁性層10の下部面で蓄積されたスピンの分極方向は−y軸方向である。非磁性層10/自由磁性層20界面にラシュバ効果(Rashba effect)が存在するなら、これもまたx軸方向に面内電流jxが非磁性層10に注入された場合、前記非磁性層10の上部面に+y方向(或いは、−y方向)に分極されたスピン蓄積を提供する。
図2に示すように、磁気素子2は、第1方向(x軸方向)に電流が注入され、スピンホール効果又はラシュバ効果を誘発する導電層10と、前記導電層10に接触して互いに積層されるように配置され、磁化方向がスイッチングされる強磁性層20と、及び、固定された磁化方向性を有し、前記導電層10の前記第1方向(x軸方向)の両側面のうち少なくとも一側面に配置されて、スピン分極電流を前記導電層に注入するスピンフィルタ構造体11と、を含む。前記スピンフィルタ構造体11のスピン分極SP(spin polarization)は、0より大きく1以下である。前記スピンフィルタ構造体11は、半金属強磁性体である。
Cu2MnAl、Cu2MnIn、Cu2MnSn、
Ni2MnAl、Ni2MnIn、Ni2MnSn、Ni2MnSb、Ni2MnGa
Co2MnAl、Co2MnSi、Co2MnGa、Co2MnGe、Co2NiGa
Pd2MnAl、Pd2MnIn、Pd2MnSn、Pd2MnSb
Co2FeSi、Co2FeAl
Fe2VAl
Mn2VGa、Co2FeGe
[モデル計算方法]
まず、我々は、SF/NM構造に対してスピン蓄積を計算する。SFはスピンフィルタ構造体11を示し、NMは非磁性層又は導電層10を示す。この計算では、単純化のために磁性層20を無視(SF/NM界面で界面散乱が無視される)した。SF/NM界面にスピンフィルタドリフト-拡散方程式(drift−diffusion equation)を解けば、我々は非磁性層でスピン蓄積のy成分を得る。
図3に示すように、シミュレーションで次のようなパラメータが使用された。非磁性層NMは白金Ptであり、スピンフィルタ構造体11はコバルトである。σF=5×106m−1Ω−1、σN=5×106m−1Ω−1、
図4に示すように、結果的なダンピング−ライク・スピン・トルクは、増加するスピン・ホール・アングルθSHにつれて増加する。ダンピング−ライク・スピン・トルクは、非磁性層の厚さtNにつれて増加する。ダンピング−ライク・スピン・トルクは、非磁性層のスピンフリップ拡散の長さ
スピン分極から付加的なスピントルク(additional spin torque from the spin polarization)は、x方向に減少(decay)する。ゼロでないスピン分極βに対して、ダンピング−ライク・スピン・トルクは、非磁性層の幅wに対して減少する。スピン分極は、ダンピング−ライク・スピン・トルクを増加させる。
図5に示すように、フィールド−ライク・スピン・トルク(the field−like spin torque TF)は、ダンピング−ライク・スピン・トルク(damping−like spin torque TD)より10倍ほど小さい。なぜなら、媒介変数化(parameterization)で、
図6に示すように、磁気素子3は、第1方向に電流が注入され、スピンホール効果又はラシュバ効果を誘発する導電層10と、前記導電層に接触して互いに積層されるように配置され、磁化方向がスイッチングされる強磁性層20と、及び、固定された磁化方向性を有し、前記導電層10の前記第1方向の両側面のうち少なくとも一側面に配置されて、スピン分極電流を前記導電層に注入するスピンフィルタ構造体11と、を含む。
図7に示すように、磁気素子4は、第1方向に電流が注入され、スピンホール効果又はラシュバ効果を誘発する導電層10と、前記導電層に接触して互いに積層されるように配置され、磁化方向がスイッチングされる強磁性層20と、及び、固定された磁化方向性を有し、前記導電層10の前記第1方向の両側面のうち少なくとも一側面に配置されて、スピン分極電流を前記導電層に注入するスピンフィルタ構造体11と、を含む。
図8に示すように、磁気素子5は、第1方向に電流が注入され、スピンホール効果又はラシュバ効果を誘発する導電層10と、前記導電層に接触して互いに積層されるように配置され、磁化方向がスイッチングされる強磁性層20と、及び、固定された磁化方向性を有し、前記導電層10の前記第1方向の両側面のうち少なくとも一側面に配置されて、スピン分極電流を前記導電層に注入するスピンフィルタ構造体11と、を含む。前記スピンフィルタ構造体11は、前記導電層10の前記第1方向の両側面にそれぞれ配置される。左側に配置されたスピンフィルタ構造体11の磁化方向(+z軸方向)は、右側に配置されたスピンフィルタ構造体の磁化方向に反平行(antiparallel)するように−z軸方向である。これによって、y軸方向のスピン蓄積は、対称的な偶関数(even function)の形を有する。前記スピンフィルタ構造体11の磁化方向がz軸方向に整列された場合、垂直磁気異方性を有した強磁性層20は、前記導電層10に流れるスピン分極によって、外部磁場無しに決定論的なスイッチング(deterministic switching)が可能である。
図9に示すように、磁気素子6は、第1方向に電流が注入され、スピンホール効果又はラシュバ効果を誘発する導電層10と、前記導電層に接触して互いに積層されるように配置され、磁化方向がスイッチングされる強磁性層20と、及び、固定された磁化方向性を有し、前記導電層10の前記第1方向の両側面のうち少なくとも一側面に配置されて、スピン分極電流を前記導電層に注入するスピンフィルタ構造体11と、を含む。前記スピンフィルタ構造体11は、前記導電層10の前記第1方向の両側面にそれぞれ配置される。左側に配置されたスピンフィルタ構造体11の磁化方向(-x軸方向)は、右側に配置されたスピンフィルタ構造体の磁化方向に反平行(antiparallel)に+x軸方向である。これによって、x軸方向のスピン蓄積は、対称的な偶関数(even function)の形を有する。前記スピンフィルタ構造体11の磁化方向がx軸方向に整列された場合、垂直磁気異方性を有した強磁性層20は、前記導電層10に流れるスピン分極によってスピントルクの提供を受ける。また、垂直磁気異方性を有した強磁性層20は、スピンホール効果によってy軸方向に整列されたスピン蓄積によってスピントルクの提供を受ける。
図10に示すように、強磁性層が垂直磁気異方性を有した場合、外部磁場無しにスイッチングするために、前記スピンフィルタ構造体の磁化方向はz軸方向である(a−2)。
図11に示すように、磁気トンネル接合素子100a〜100dは、固定磁性層140、自由磁性層120、及び前記固定磁性層と前記自由磁性層との間に介在されたトンネル障壁層130を備える磁気トンネル接合101と、面内電流が流れ、前記磁気トンネル接合の前記自由磁性層に隣接して、前記磁気トンネル接合の自由磁性層にスピントルクを印加するようにスピンホール効果又はラシュバ効果を誘発する導電パターン110と、面内電流が印加される方向で、前記導電パターン110の両側面のうち少なくとも一側面に配置されたスピンフィルタ構造体111と、を含む。前記スピンフィルタ構造体111は、注入された電流をフィルタリングしてスピンの量と方向を制御して前記導電パターン110に提供する。
図12に示すように、磁気トンネル接合素子100e〜100hは、固定磁性層140、自由磁性層120、及び前記固定磁性層と前記自由磁性層との間に介在されたトンネル障壁層130を備える磁気トンネル接合101と、面内電流が流れ、前記磁気トンネル接合101の前記自由磁性層に隣接して前記磁気トンネル接合の自由磁性層にスピントルクを印加するようにスピンホール効果又はラシュバ効果を誘発する導電パターン110と、面内電流が印加される方向で、前記導電パターン110の両側面のうち少なくとも一側面に配置されたスピンフィルタ構造体111と、を含む。前記スピンフィルタ構造体111は、注入された電流をフィルタリングしてスピンの量と方向を制御して前記導電パターン110に提供する。
図13に示すように、磁気トンネル接合素子200は、固定磁性層240、自由磁性層120、及び前記固定磁性層と前記自由磁性層との間に介在されたトンネル障壁層130を備える磁気トンネル接合201と、面内電流が流れ、前記磁気トンネル接合の前記自由磁性層に隣接して、前記磁気トンネル接合の自由磁性層にスピントルクを印加するようにスピンホール効果又はラシュバ効果を誘発する導電パターン110と、面内電流が印加される方向で、前記導電パターン110の両側面のうち少なくとも一側面に配置されたスピンフィルタ構造体111と、を含む。前記スピンフィルタ構造体111は、注入された電流をフィルタリングしてスピンの量と方向を制御して前記導電パターン110に提供する。
図14に示すように、磁気トンネル接合素子300は、固定磁性層140、自由磁性層320、及び前記固定磁性層と前記自由磁性層との間に介在されたトンネル障壁層130を備える磁気トンネル接合301と、前記磁気トンネル接合の前記自由磁性層に隣接して前記磁気トンネル接合に面内電流を印加し、スピンホール効果又はラシュバ効果を誘発する導電パターン110と、面内電流が印加される方向で、前記導電パターン110の両側面のうち少なくとも一側面に配置されたスピンフィルタ構造体111と、を含む。前記スピンフィルタ構造体111は、注入された電流をフィルタリングしてスピンの量と方向を制御して前記導電パターン110に提供する。
図15に示すように、磁気トンネル接合素子400は、固定磁性層140、自由磁性層120、及び前記固定磁性層と前記自由磁性層との間に介在されたトンネル障壁層130を備える磁気トンネル接合101と、面内電流が流れ、前記磁気トンネル接合の前記自由磁性層に隣接して、前記磁気トンネル接合の自由磁性層にスピントルクを印加するようにスピンホール効果又はラシュバ効果を誘発する導電パターン410と、面内電流が印加される方向で、前記導電パターン410の両側面のうち少なくとも一側面に配置されたスピンフィルタ構造体111と、を含む。前記スピンフィルタ構造体111は、注入された電流をフィルタリングしてスピンの量と方向を制御して前記導電パターン110に提供する。
図16に示すように、磁気トンネル接合素子500は、固定磁性層140、自由磁性層120、及び前記固定磁性層と前記自由磁性層との間に介在されたトンネル障壁層130を備える磁気トンネル接合101と、面内電流が流れ、前記磁気トンネル接合の前記自由磁性層に隣接して、前記磁気トンネル接合の自由磁性層にスピントルクを印加するようにスピンホール効果又はラシュバ効果を誘発する導電パターン510と、面内電流が印加される方向で、前記導電パターン510の両側面のうち少なくとも一側面に配置されたスピンフィルタ構造体111と、を含む。前記スピンフィルタ構造体111は、注入された電流をフィルタリングしてスピンの量と方向を制御して前記導電パターン110に提供する。
図17に示すように、磁気トンネル接合素子600は、固定磁性層140、自由磁性層120、及び前記固定磁性層と前記自由磁性層との間に介在されたトンネル障壁層130を備える磁気トンネル接合101と、面内電流が流れ、前記磁気トンネル接合の前記自由磁性層に隣接して、前記磁気トンネル接合の自由磁性層にスピントルクを印加するようにスピンホール効果又はラシュバ効果を誘発する導電パターン110と、面内電流が印加される方向で、前記導電パターン110の両側面のうち少なくとも一側面に配置されたスピンフィルタ構造体111と、を含む。前記スピンフィルタ構造体111は、注入された電流をフィルタリングしてスピンの量と方向を制御して前記導電パターン110に提供する。
前記双極子フィールド強磁性層654は、面内磁化方向(例えば、−x軸方向)を有し、双極子磁場を生成して前記自由磁性層120に面内方向(+x軸方向)に磁場を生成する。これによって、前記磁気トンネル接合素子の自由磁性層は、外部磁場を使用せず、磁化反転を行う。
図18に示すように、磁気トンネル接合素子700は、固定磁性層140、自由磁性層120、及び前記固定磁性層と前記自由磁性層との間に介在されたトンネル障壁層130を備える磁気トンネル接合701と、面内電流が流れ、前記磁気トンネル接合の前記自由磁性層に隣接して、前記磁気トンネル接合の自由磁性層にスピントルクを印加するようにスピンホール効果又はラシュバ効果を誘発する導電パターン110と、面内電流が印加される方向で、前記導電パターン110の両側面のうち少なくとも一側面に配置されたスピンフィルタ構造体111と、を含む。前記スピンフィルタ構造体111は、注入された電流をフィルタリングしてスピンの量と方向を制御して前記導電パターン110に提供する。
図19に示すように、磁気トンネル接合素子800は、固定磁性層140、自由磁性層120、及び前記固定磁性層と前記自由磁性層との間に介在されたトンネル障壁層130を備える磁気トンネル接合101と、面内電流が流れ、前記磁気トンネル接合の前記自由磁性層に隣接して、前記磁気トンネル接合の自由磁性層にスピントルクを印加するようにスピンホール効果又はラシュバ効果を誘発する導電パターン810と、面内電流が印加される方向で、前記導電パターン810の両側面のうち少なくとも一側面に配置されたスピンフィルタ構造体111と、を含む。前記スピンフィルタ構造体111は、注入された電流をフィルタリングしてスピンの量と方向を制御して前記導電パターン810に提供する。
図20に示すように、磁気トンネル接合素子900は、固定磁性層140、自由磁性層120、及び前記固定磁性層と前記自由磁性層との間に介在されたトンネル障壁層130を備える磁気トンネル接合901と、面内電流が流れ、前記磁気トンネル接合の前記自由磁性層に隣接して、前記磁気トンネル接合の自由磁性層にスピントルクを印加するようにスピンホール効果又はラシュバ効果を誘発する導電パターン910と、面内電流が印加される方向で、前記導電パターン910の両側面のうち少なくとも一側面に配置されたスピンフィルタ構造体111と、を含む。前記スピンフィルタ構造体111は、注入された電流をフィルタリングしてスピンの量と方向を制御して前記導電パターン910に提供する。
図21に示すように、磁気メモリ素子91は、複数の磁気トンネル接合101を備える。前記磁気トンネル接合101又は磁気トンネル接合素子100は、図2ないし図14で説明したように様々に変形される。
図22に示すように、磁気メモリ素子92は、複数の磁気トンネル接合を備える。前記磁気メモリ素子92は、マトリックスの形で配列された複数の磁気トンネル接合101と、前記磁気トンネル接合101の自由磁性層120に隣接して配置された第1導電パターン110と、及び、前記第1導電パターン110の両側面のうち少なくとも一側面に配置されたスピンフィルタ構造体と、を含む。前記導電パターン110は、前記自由磁性層と前記導電パターンとの間のスピン軌道結合力に起因するスピン軌道トルクSOT(spin−orbit torque)を提供し、前記スピンフィルタ構造体111は、スピン分極電流を前記導電パターン110に提供する。
図23に示すように、磁気メモリ素子93は、複数の磁気トンネル接合を備える。前記磁気メモリ素子93は、マトリックスの形で配列された複数の磁気トンネル接合101と、前記磁気トンネル接合101の自由磁性層120に隣接して配置された第1導電パターン110と、及び、前記第1導電パターン110の両側面のうち少なくとも一側面に配置されたスピンフィルタ構造体を含む。前記導電パターン110は、前記自由磁性層と前記導電パターンとの間のスピン軌道結合力に起因するスピン軌道トルクSOT(spin−orbit torque)を提供し、前記スピンフィルタ構造体111は、スピン分極電流を前記導電パターン110に提供する。
特定の第1導電パターン110、BL0に電流が流れる場合、前記第1導電パターンに連結された全ての磁気トンネル接合の自由磁性層は、スピン電流の供給を受ける。一方、特定のメモリセルを選択するために、選択トランジスタTRのゲートに連結された特定の第3導電パターンに電圧を印加する。これによって、特定のメモリセルは、前記第1導電パターンによるスピン電流及び選択された選択トランジスタによって固定磁性層に電圧又はスピン転移電流の供給を受ける。これによって、特定のメモリセルは、書き込み動作を行う。
図24に示すように、磁気メモリ素子94は、複数の磁気トンネル接合を備える。前記磁気メモリ素子94は、マトリックスの形で配列された複数の磁気トンネル接合101と、前記磁気トンネル接合101の自由磁性層120に隣接して配置された第1導電パターン110と、及び、前記第1導電パターン110の両側面のうち少なくとも一側面に配置されたスピンフィルタ構造体と、を含む。前記導電パターン110は、前記自由磁性層と前記導電パターンとの間のスピン軌道結合力に起因するスピン軌道トルクSOT(spin−orbit torque)を提供し、前記スピンフィルタ構造体111は、スピン分極電流を前記導電パターン110に提供する。
前記第1導電パターン110又はWBLは、基板平面で第1方向に延長され、前記第1方向に配列された磁気トンネル接合のそれぞれの自由磁性層120は、前記第1導電パターン110に隣接して周期的に配置される。前記第1導電パターン110は、前記自由磁性層にスピン電流を提供し、前記自由磁性層120にスピン軌道スピントルクを印加する。前記スピン軌道スピントルクは、前記自由磁性層の磁化反転に寄与する。前記第1導電パターンの両側には周期的にスピンフィルタ構造体111が配置される。
図25に示すように、磁気メモリ素子95は、複数の磁気トンネル接合を備える。前記磁気メモリ素子95は、マトリックスの形で配列された複数の磁気トンネル接合101と、前記磁気トンネル接合101の自由磁性層120に隣接して配置された第1導電パターン110と、及び、前記第1導電パターン110の両側面のうち少なくとも一側面に配置されたスピンフィルタ構造体と、を含む。前記導電パターン110は、前記自由磁性層と前記導電パターンとの間のスピン軌道結合力に起因するスピン軌道トルクSOT(spin−orbit torque)を提供し、前記スピンフィルタ構造体111は、スピン分極電流を前記導電パターン110に提供する。
選択トランジスタTRは、前記第1導電パターン110それぞれの他端に連結される。
図26に示すように、磁気メモリ素子96は、複数の磁気トンネル接合を備える。前記磁気メモリ素子96は、マトリックスの形で配列された複数の磁気トンネル接合101と、前記磁気トンネル接合101の自由磁性層120に隣接して配置された第1導電パターン110と、及び、前記第1導電パターン110の両側面のうち少なくとも一側面に配置されたスピンフィルタ構造体と、を含む。前記導電パターン110は、前記自由磁性層と前記導電パターンとの間のスピン軌道結合力に起因するスピン軌道トルクSOT(spin−orbit torque)を提供し、前記スピンフィルタ構造体111は、スピン分極電流を前記導電パターン110に提供する。
図27に示すように、磁気メモリ素子97は、複数の磁気トンネル接合を備える。前記磁気メモリ素子97は、マトリックスの形で配列された複数の磁気トンネル接合101と、前記磁気トンネル接合101の自由磁性層120に隣接して配置された第1導電パターン110と、及び、前記第1導電パターン110の両側面のうち少なくとも一側面に配置されたスピンフィルタ構造体と、を含む。前記導電パターン110は、前記自由磁性層と前記導電パターンとの間のスピン軌道結合力に起因するスピン軌道トルクSOT(spin−orbit torque)を提供し、前記スピンフィルタ構造体111は、スピン分極電流を前記導電パターン110に提供する。
図28に示すように、磁気メモリ素子98は、複数の磁気トンネル接合を備える。前記磁気メモリ素子98は、マトリックスの形で配列された複数の磁気トンネル接合101と、前記磁気トンネル接合101の自由磁性層120に隣接して配置された第1導電パターン110と、及び、前記第1導電パターン110の両側面のうち少なくとも一側面に配置されたスピンフィルタ構造体と、を含む。前記導電パターン110は、前記自由磁性層と前記導電パターンとの間のスピン軌道結合力に起因するスピン軌道トルクSOT(spin−orbit torque)を提供し、前記スピンフィルタ構造体111は、スピン分極電流を前記導電パターン110に提供する。
図21ないし図28に示すように、前記第1導電パターン110は、面内電流を印加し、反強磁性層を含む。前記第1導電パターン110は、前記自由磁性層に面内交換バイアス磁場を提供する。
図21ないし図28に示すように、前記第1導電パターン110は、面内電流を印加し、順に積層された反強磁性層及び強磁性層を含み、前記反強磁性層は、前記自由磁性層に隣接して配置され、前記強磁性層は、面内磁化方向を有し、前記第1導電パターンは、前記自由磁性層に面内交換バイアス磁場を提供し、前記自由磁性層は、外部磁場がなくてもスイッチングされる。
11 スピンフィルタ構造体
20 強磁性体
Claims (44)
- 第1方向に電流が注入され、スピンホール効果又はラシュバ効果を誘発する導電層と、
前記導電層に接触して互いに積層されるように配置され、磁化方向がスイッチングされる強磁性層と、及び
固定された磁化方向性を有し、前記導電層の前記第1方向の両側面のうち少なくとも一側面に配置されて、スピン分極電流を前記導電層に注入するスピンフィルタ構造体と、を含むことを特徴とする磁気素子。 - 前記スピンフィルタ構造体のスピン分極SP(spin polarization)が0より大きく1以下であることを特徴とする請求項1に記載の磁気素子。
- 前記スピンフィルタ構造体は、半金属強磁性体であることを特徴とする請求項1に記載の磁気素子。
- 前記半金属強磁性体は、ホイスラ(Heusler)合金、マグネタイト(Fe3O4)、及びランタン・ストロンチウム・マンガナイトLSMO(lanthanum strontium manganite)のうち少なくとも一つを含むことを特徴とする請求項3に記載の磁気素子。
- 前記スピンフィルタ構造体は、強磁性体を含み、
前記スピンフィルタ構造体の磁化方向は、前記強磁性層の磁化方向と平行又は反平行し、
前記強磁性層は、外部磁場がなくてもスイッチングされることを特徴とする請求項1に記載の磁気素子。 - 前記スピンフィルタ構造体が前記導電層の両側面に配置された場合、前記スピンフィルタ構造体の磁化方向は、両側で互いに反平行することを特徴とする請求項1に記載の磁気素子。
- 前記導電層のスピンフリップ拡散の長さは、3ないし4 nmであることを特徴とする請求項1に記載の磁気素子。
- 前記導電層と前記強磁性層は、互いに整列されることを特徴とする請求項1に記載の磁気素子。
- 固定磁性層、自由磁性層、及び前記固定磁性層と前記自由磁性層との間に介在されたトンネル障壁層を備える磁気トンネル接合と、
面内電流が流れ、前記磁気トンネル接合の前記自由磁性層に隣接して、前記磁気トンネル接合の自由磁性層にスピントルクを印加するようにスピンホール効果又はラシュバ効果を誘発する導電パターンと、及び
面内電流が印加される方向で、前記導電パターンの両側面のうち少なくとも一側面に配置されたスピンフィルタ構造体と、を含み、
前記スピンフィルタ構造体は、注入された電流をフィルタリングしてスピンの量と方向を制御して前記導電パターンに提供することを特徴とする磁気トンネル接合素子。 - 前記スピンフィルタ構造体のスピン分極SP(spin polarization)が0より大きく1以下であることを特徴とする請求項9に記載の磁気トンネル接合素子。
- 前記スピンフィルタ構造体は、半金属強磁性体であることを特徴とする請求項9に記載の磁気トンネル接合素子。
- 前記半金属強磁性体は、ホイスラ(Heusler)合金、マグネタイト(Fe3O4)、及びランタン・ストロンチウム・マンガナイトLSMO(lanthanum strontium manganite)のうち少なくとも一つを含むことを特徴とする請求項11に記載の磁気トンネル接合素子。
- 前記スピンフィルタ構造体は、強磁性体を含み、
前記スピンフィルタ構造体の磁化方向は、前記自由磁性層の磁化方向と平行又は反平行することを特徴とする請求項9に記載の磁気トンネル接合素子。 - 前記スピンフィルタ構造体が前記導電パターンの両側面に配置された場合、前記スピンフィルタ構造体の磁化方向は、両側で互いに反平行することを特徴とする請求項9に記載の磁気トンネル接合素子。
- 前記導電パターンと前記自由磁性層は、互いに整列されることを特徴とする請求項9に記載の磁気トンネル接合素子。
- 前記自由磁性層は、垂直磁気異方性PMA(perpendicular magnetic anisotropy)を有することを特徴とする請求項9に記載の磁気トンネル接合素子。
- 前記導電パターンのスピンフリップ拡散の長さは、3ないし4 nmであることを特徴とする請求項9に記載の磁気トンネル接合素子。
- 前記固定磁性層は、順に積層された第1固定磁性層、固定磁性層用非磁性層、及び第2固定磁性層からなる反磁性体(synthetic antiferromagnet)構造として、
前記第1固定磁性層及び第2固定磁性層は、それぞれ独立的にFe、Co、Ni、Gd、B、Si、Zr及びこれらの混合物のうち少なくとも一つを含み、
前記固定磁性層用非磁性層は、Ru、Ta、Cu、Pt、Pd、W、Cr及びこれらの混合物のうち少なくとも一つを含むことを特徴とする請求項9に記載の磁気トンネル接合素子。 - 前記固定磁性層は、順に積層された反強磁性層、第1固定磁性層、固定磁性層用非磁性層、及び第2固定磁性層からなる交換バイアスされた反磁性体構造として、
前記反強磁性層は、Pt、Ir、Fe、Mn及びこれらの混合物のうち少なくとも一つを含む物質からなり、
前記第1固定磁性層及び第2固定磁性層は、それぞれ独立的にFe、Co、Ni、Gd、B、Si、Zr及びこれらの混合物のうち少なくとも一つを含む物質からなり、
前記固定磁性層用非磁性層は、Ru、Ta、Cu、Pt、Pd、W、Cr及びこれらの混合物のうち少なくとも一つを含む物質からなることを特徴とする請求項9に記載の磁気トンネル接合素子。 - 前記トンネル障壁層は、AlOx、MgO、TaOx、ZrOx及びこれらの混合物のうち少なくとも一つを含む物質からなることを特徴とする請求項9に記載の磁気トンネル接合素子。
- 前記導電パターンは、前記自由磁性層と前記導電パターンとの間のスピン軌道結合力に起因するスピン軌道トルクSOT(spin−orbit torque)を提供し、
前記導電パターンは、Cu、Ta、Pt、W、Bi、Ir、Mn、Ti、Cr、Pd、Re、Os、Hf、Mo、Ru及びこれらの混合物のうち選択される物質からなることを特徴とする請求項9に記載の磁気トンネル接合素子。 - 前記自由磁性層は、少なくとも一つの磁区構造を含むことを特徴とする請求項9に記載の磁気トンネル接合素子。
- 前記面内電流を印加する導電パターンは、順に積層された反強磁性層及び強磁性層を含み、
前記反強磁性層は、前記自由磁性層に隣接して配置され、
前記強磁性層は、面内磁化方向を有し、
前記導電パターンは、前記自由磁性層に面内交換バイアス磁場を提供し、
前記自由磁性層は、外部磁場がなくてもスイッチングされることを特徴とする請求項9に記載の磁気トンネル接合素子。 - 前記固定磁性層に隣接して順に積層された双極子フィールド非磁性層及び面内磁化方向を有した双極子フィールド強磁性層をさらに含み、
前記双極子フィールド非磁性層は、前記固定磁性層に隣接して配置され、
前記自由磁性層は、外部磁場がなくてもスイッチングされることを特徴とする請求項9に記載の磁気トンネル接合素子。 - 前記導電パターンと前記自由磁性層との間に配置された補助絶縁層をさらに含むことを特徴とする請求項9に記載の磁気トンネル接合素子。
- 前記導電パターンは、順に積層された導線非磁性層及び導線強磁性層を含み、
前記導線強磁性層は、面内磁化方向成分を含むことを特徴とする請求項9に記載の磁気トンネル接合素子。 - 前記導電パターンは、順に積層された導線強磁性層及び導線非磁性層を含み、
前記導電強磁性層と前記自由磁性層との間に配置された非磁性層を含むことを特徴とする 請求項9に記載の磁気トンネル接合素子。 - マトリックスの形で配列された複数の磁気トンネル接合と、
前記磁気トンネル接合の自由磁性層に隣接して配置された第1導電パターンと、及び
前記第1導電パターンの両側面のうち少なくとも一側面に配置されたスピンフィルタ構造体と、を含み、
前記磁気トンネル接合は、固定磁性層、自由磁性層、及び前記固定磁性層と前記自由磁性層との間に介在されたトンネル障壁層を備える、
前記第1導電パターンは、前記自由磁性層と前記第1導電パターンとの間のスピン軌道結合力に起因するスピン軌道トルクを提供し、
前記スピンフィルタ構造体は、スピン分極電流を前記導電パターンに提供することを特徴とする磁気メモリ素子。 - 前記第1導電パターンは、Cu、Ta、Pt、W、Bi、Ir、Mn、Ti、Cr、Pd、Re、Os、Hf、Mo、Ru及びこれらの混合物のうち選択される物質からなることを特徴とする請求項28に記載の磁気メモリ素子。
- 前記第1導電パターンは、面内電流を印加し、反強磁性層を含み、
前記第1導電パターンは、前記自由磁性層に面内交換バイアス磁場を提供することを特徴とする請求項28に記載の磁気メモリ素子。 - 前記自由磁性層は、少なくとも一つの磁区構造を含むことを特徴とする請求項28に記載の磁気メモリ素子。
- 前記第1導電パターンは、面内電流を印加し、順に積層された反強磁性層及び強磁性層を含み、
前記反強磁性層は、前記自由磁性層に隣接して配置され、
前記強磁性層は、面内磁化方向を有し、
前記第1導電パターンは、前記自由磁性層に面内交換バイアス磁場を提供し、
前記自由磁性層は、外部磁場がなくてもスイッチングされることを特徴とする請求項28に記載の磁気メモリ素子。 - 前記固定磁性層に隣接して順に積層された双極子フィールド非磁性層及び面内磁化方向を有した双極子フィールド強磁性層をさらに含み、
前記双極子フィールド非磁性層は、前記固定磁性層に隣接して配置されることを特徴とする請求項28に記載の磁気メモリ素子。 - 前記第1導電パターンと前記自由磁性層との間に配置された補助絶縁層をさらに含むことを特徴とする請求項28に記載の磁気メモリ素子。
- 前記第1導電パターンは、順に積層された第1導電パターン非磁性層及び第1導電パターン磁性層を含み、
前記第1導電パターン磁性層は、面内磁化方向成分を含むことを特徴とする請求項28に記載の磁気メモリ素子。 - 前記第1導電パターンは、順に積層された第1導電パターン磁性層及び第1導電パターン非磁性層を含み、
前記第1導電パターン磁性層と前記自由磁性層との間に配置された非磁性層をさらに含むことを特徴とする請求項28に記載の磁気メモリ素子。 - 前記第1導電パターンは、基板平面で第1方向に並んで進行し、
第1方向に配列された磁気トンネル接合のそれぞれの自由磁性層は、前記第1導電パターンに隣接して周期的に配置され、
前記第1方向に垂直な第2方向に配列された磁気トンネル接合のそれぞれの固定磁性層に電気的に連結され、前記基板平面で前記第2方向に延長される第2導電パターンをさらに含むことを特徴とする請求項28に記載の磁気メモリ素子。 - 前記第1導電パターンは、基板平面で第1方向に周期的に配置され、
前記第1方向に配列された磁気トンネル接合のそれぞれの自由磁性層は、前記第1導電パターンに隣接して周期的に配置され、
前記第1方向に配列された磁気トンネル接合のそれぞれの固定磁性層に電気的に連結され、前記基板平面で前記1方向に延長される第2導電パターンと、
前記第1方向に配列された前記第1導電パターンのそれぞれの一端に連結され、前記第1方向に延長される第3導電パターンと、及び
第2方向に配列された第1導電パターンのそれぞれの他端に連結され、前記第2方向に延長される第4導電パターンと、をさらに含むことを特徴とする請求項28に記載の磁気メモリ素子。 - 前記第1導電パターンは、基板平面で第1方向に延長され、
前記第1方向に配列された磁気トンネル接合のそれぞれの自由磁性層は、前記第1導電パターンに隣接して周期的に配置され、
前記磁気トンネル接合の固定磁性層それぞれに電気的に連結された選択トランジスタと、
前記第1方向に配列された選択トランジスタそれぞれのソース/ドレインに電気的に連結され、前記基板平面で前記1方向に延長される第2導電パターンと、及び
前記第1方向に垂直な第2方向に配列された前記選択トランジスタそれぞれのゲートに連結された第3導電パターンと、をさらに含むことを特徴とする請求項28に記載の磁気メモリ素子。 - 前記第1導電パターンは、基板平面で第1方向に延長され、
前記第1方向に配列された磁気トンネル接合のそれぞれの自由磁性層は、前記第1導電パターンに隣接して周期的に配置され、
前記磁気トンネル接合の固定磁性層それぞれに電気的に連結された選択トランジスタと、
前記第1方向に垂直な第2方向に配列された選択トランジスタそれぞれのソース/ドレインに電気的に連結され、前記基板平面で前記2方向に延長される第2導電パターンと、及び
前記第1方向に配列された前記選択トランジスタそれぞれのゲートに連結された第3導電パターンと、をさらに含むことを特徴とする請求項28に記載の磁気メモリ素子。 - 前記第1導電パターンは、基板平面で第1方向に周期的に配置され、
前記第1方向に配列された磁気トンネル接合のそれぞれの自由磁性層は、前記第1導電パターンそれぞれに隣接して周期的に配置され、
前記第1方向に配列された磁気トンネル接合の固定磁性層それぞれに電気的に連結され、第1方向に延長される第2導電パターンと、
前記第1方向に配列された第1導電パターンのそれぞれの一端に連結され、第1方向に延長される第3導電パターンと、
前記第1導電パターンそれぞれの他端に連結される選択トランジスタと、
前記第1方向に配列された選択トランジスタのソース/ドレインに連結され、前記第1方向に延長される第4導電パターンと、及び
前記第1方向に垂直な第2方向に配列された選択トランジスタのゲートに連結され、前記第2方向に延長される第5導電パターンと、をさらに含むことを特徴とする請求項28に記載の磁気メモリ素子。 - 前記第1導電パターンは、基板平面で第1方向に周期的に配置され、
前記第1方向に配列された磁気トンネル接合のそれぞれの自由磁性層は、前記第1導電パターンそれぞれに隣接して周期的に配置され、
前記磁気トンネル接合の固定磁性層にそれぞれ連結される選択トランジスタと、
前記第1方向に配列された選択トランジスタのソース/ドレインにそれぞれ連結され、前記第1方向に延長される第2導電パターンと、
前記第1方向に垂直な第2方向に配列された選択トランジスタのゲートに連結され、前記第2方向に延長される第3導電パターンと、
前記第1方向に配列された第1導電パターンそれぞれの一端に連結され、前記第1方向に延長される第4導電パターンと、及び
前記第1方向に配列された第1導電パターンの他端に連結され、前記第1方向に延長される第5導電パターンと、をさらに含むことを特徴とする請求項28に記載の磁気メモリ素子。 - 前記第1導電パターンは、基板平面で第1方向に周期的に配置され、
前記第1方向に配列された磁気トンネル接合のそれぞれの自由磁性層は、前記第1導電パターンそれぞれに隣接して周期的に配置され、
前記第1方向に配列された磁気トンネル接合の固定磁性層それぞれに電気的に連結され、前記第1方向に延長される第2導電パターンと、
前記第1導電パターンの一端にそれぞれ連結された第1選択トランジスタと、
前記第1導電パターンの他端にそれぞれ連結された第2選択トランジスタと、
前記第1方向に配列された前記第1選択トランジスタのソース/ドレインに連結され、前記第1方向に延長される第3導電パターンと、
前記第1方向に配列された前記第2選択トランジスタのソース/ドレインに連結され、前記第1方向に延長される第4導電パターンと、及び
前記第1方向に垂直な第2方向に配列された第1選択トランジスタのゲートと第2選択トランジスタのゲートを互いに連結して、前記第2方向に延長される第5導電パターンと、をさらに含むことを特徴とする請求項28に記載の磁気メモリ素子。 - 前記第1導電パターンは、基板平面で第1方向に周期的に配置され、
前記第1方向に配列された磁気トンネル接合のそれぞれの自由磁性層は、前記第1導電パターンそれぞれに隣接して周期的に配置され、
前記磁気トンネル接合の固定磁性層にそれぞれ連結される第1選択トランジスタと、
前記第1導電パターンの一端にそれぞれ連結される第2選択トランジスタと、
前記第1方向に配列された第1選択トランジスタのソース/ドレインに連結され、前記第1方向に延長される第2導電パターンと、
前記第1方向に配列された第1導電パターンの他端をそれぞれ連結し、前記第1方向に延長される第3導電パターンと、
前記第1方向に配列された第2選択トランジスタのソース/ドレインをそれぞれ連結し、前記第1方向に延長される第4導電パターンと、
前記第1方向に垂直な第2方向に配列された第1選択トランジスタのゲートをそれぞれ連結し、前記第2方向に延長される第5導電パターンと、及び
前記第2方向に配列された第2選択トランジスタのゲートをそれぞれ連結し、前記第2方向に延長される第6導電パターンと、をさらに含むことを特徴とする請求項28に記載の磁気メモリ素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2017-0000532 | 2017-01-03 | ||
| KR1020170000532A KR101825318B1 (ko) | 2017-01-03 | 2017-01-03 | 스핀필터 구조체를 포함하는 자기 터널 접합 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018110207A JP2018110207A (ja) | 2018-07-12 |
| JP6438532B2 true JP6438532B2 (ja) | 2018-12-12 |
Family
ID=59269734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017119625A Active JP6438532B2 (ja) | 2017-01-03 | 2017-06-19 | スピンフィルタ構造体を含む磁気トンネル接合素子 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US10608169B2 (ja) |
| EP (1) | EP3343564B1 (ja) |
| JP (1) | JP6438532B2 (ja) |
| KR (1) | KR101825318B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10886460B2 (en) | 2017-01-03 | 2021-01-05 | Korea University Research And Business Foundation | Magnetic tunnel junction device with spin-filter structure |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108292705B (zh) | 2015-11-27 | 2022-01-18 | Tdk株式会社 | 自旋流磁化反转元件、磁阻效应元件及磁存储器 |
| KR101873695B1 (ko) * | 2017-10-26 | 2018-07-02 | 고려대학교 산학협력단 | 스핀필터 구조체를 포함하는 자기 터널 접합 소자 |
| US10971293B2 (en) * | 2017-12-28 | 2021-04-06 | Tdk Corporation | Spin-orbit-torque magnetization rotational element, spin-orbit-torque magnetoresistance effect element, and spin-orbit-torque magnetization rotational element manufacturing method |
| US10871529B2 (en) | 2018-09-11 | 2020-12-22 | Honeywell International Inc. | Spintronic mechanical shock and vibration sensor device |
| US10876839B2 (en) | 2018-09-11 | 2020-12-29 | Honeywell International Inc. | Spintronic gyroscopic sensor device |
| US10802087B2 (en) | 2018-09-11 | 2020-10-13 | Honeywell International Inc. | Spintronic accelerometer |
| US10923169B2 (en) | 2018-09-28 | 2021-02-16 | Tdk Corporation | Magnetic recording array and magnetic recording device |
| JP6499798B1 (ja) | 2018-09-28 | 2019-04-10 | Tdk株式会社 | 磁気記録アレイ |
| US11165012B2 (en) | 2018-10-29 | 2021-11-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Magnetic device and magnetic random access memory |
| JP6952672B2 (ja) * | 2018-11-28 | 2021-10-20 | 株式会社東芝 | 磁気記憶装置 |
| KR102604743B1 (ko) | 2018-12-11 | 2023-11-22 | 삼성전자주식회사 | 자기 메모리 장치 |
| EP3671749B1 (en) | 2018-12-20 | 2021-08-11 | IMEC vzw | Stt-assisted sot-mram bit cell |
| KR102518015B1 (ko) * | 2019-01-31 | 2023-04-05 | 삼성전자주식회사 | 자기 저항 메모리 소자 및 그 제조 방법 |
| KR102567512B1 (ko) | 2019-02-01 | 2023-08-14 | 삼성전자주식회사 | 자기 터널 접합 소자 및 그를 포함하는 자기 메모리 장치 |
| CN111696600B (zh) * | 2019-03-12 | 2022-08-23 | 中芯国际集成电路制造(上海)有限公司 | 磁性存储器 |
| US10916282B2 (en) | 2019-06-20 | 2021-02-09 | International Business Machines Corporation | Control of switching trajectory in spin orbit torque devices by micromagnetic configuration |
| US11250896B2 (en) * | 2019-06-23 | 2022-02-15 | Purdue Research Foundation | Valley spin hall effect based non-volatile memory |
| JP2021015839A (ja) * | 2019-07-10 | 2021-02-12 | Tdk株式会社 | 磁気メモリ及び磁気メモリの制御方法 |
| KR102662153B1 (ko) * | 2019-08-16 | 2024-05-03 | 삼성전자주식회사 | 자기 메모리 장치 |
| US11264564B2 (en) * | 2020-02-06 | 2022-03-01 | Everspin Technologies, Inc. | Magnetoresistive devices and methods therefor |
| US11302863B2 (en) * | 2020-02-14 | 2022-04-12 | International Business Machines Corporation | STT MRAM matertails with heavy metal insertion |
| CN111863060B (zh) * | 2020-07-20 | 2023-02-03 | 中国科学院微电子研究所 | 缓存器件及制作方法 |
| US12213387B2 (en) | 2020-07-27 | 2025-01-28 | Samsung Electronics Co., Ltd. | Spin-orbit torque structure including topological materials and magnetic memory device including the spin-orbit torque structure |
| EP3945609A1 (en) * | 2020-07-31 | 2022-02-02 | Antaios | Magneto resistive memory device |
| CN112382319B (zh) * | 2020-10-10 | 2023-01-17 | 中国科学院微电子研究所 | 一种自参考存储结构和存算一体电路 |
| KR102812357B1 (ko) | 2020-10-16 | 2025-05-23 | 삼성전자주식회사 | 반도체 소자 및 그 동작방법 |
| KR102952095B1 (ko) | 2020-10-20 | 2026-04-15 | 삼성전자주식회사 | 자기 메모리 장치 |
| CN114388689B (zh) * | 2020-10-20 | 2025-12-02 | 中国科学院物理研究所 | 基于磁子晶体的自旋波开关和滤波器 |
| KR102560822B1 (ko) * | 2020-11-20 | 2023-07-31 | 고려대학교 산학협력단 | 스핀궤도 토크(spin-orbit torque, SOT) 기반 자기 터널 접합 및 이의 제조 방법 |
| US12161051B2 (en) | 2020-11-20 | 2024-12-03 | Korea University Research And Business Foundation | Spin-orbit torque (SOT)-based magnetic tunnel junction and method of fabricating the same |
| JP7586694B2 (ja) * | 2020-12-01 | 2024-11-19 | Tdk株式会社 | 磁気アレイ |
| KR102396525B1 (ko) * | 2021-01-20 | 2022-05-10 | 고려대학교 산학협력단 | 물리적 복제 방지 기능 자기 메모리 소자의 동작 방법 |
| KR102878975B1 (ko) | 2021-03-11 | 2025-10-30 | 삼성전자주식회사 | 멤리스터 소자, 이를 포함하는 시냅스 소자 및 뉴로모픽 프로세서 |
| US20230011990A1 (en) * | 2021-07-09 | 2023-01-12 | Pure Fishing, Inc. | Utility box and crankbait storage system |
| US20250255191A1 (en) * | 2022-06-30 | 2025-08-07 | Tdk Corporation | Magnetization rotation element, magnetoresistive effect element, and magnetic memory |
| KR102875873B1 (ko) * | 2024-02-14 | 2025-10-28 | 고려대학교 산학협력단 | 스핀 궤도 토크 기반 자기 터널 접합 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3839682B2 (ja) * | 2000-11-01 | 2006-11-01 | アルプス電気株式会社 | 薄膜磁気素子 |
| JP2002359413A (ja) | 2001-05-31 | 2002-12-13 | National Institute Of Advanced Industrial & Technology | 強磁性トンネル磁気抵抗素子 |
| JP4693634B2 (ja) * | 2006-01-17 | 2011-06-01 | 株式会社東芝 | スピンfet |
| JP4952725B2 (ja) * | 2009-01-14 | 2012-06-13 | ソニー株式会社 | 不揮発性磁気メモリ装置 |
| JP5448242B2 (ja) | 2009-04-09 | 2014-03-19 | 日本電気株式会社 | 磁気抵抗記憶装置及びその製造方法 |
| FR2963152B1 (fr) | 2010-07-26 | 2013-03-29 | Centre Nat Rech Scient | Element de memoire magnetique |
| US8395935B2 (en) * | 2010-10-06 | 2013-03-12 | Macronix International Co., Ltd. | Cross-point self-aligned reduced cell size phase change memory |
| US20160293836A1 (en) * | 2015-03-30 | 2016-10-06 | SK Hynix Inc. | Platinum and cobalt/copper-based multilayer thin film having low saturation magnetization and fabrication method thereof |
| US9076537B2 (en) | 2012-08-26 | 2015-07-07 | Samsung Electronics Co., Ltd. | Method and system for providing a magnetic tunneling junction using spin-orbit interaction based switching and memories utilizing the magnetic tunneling junction |
| KR101266791B1 (ko) | 2012-09-21 | 2013-05-27 | 고려대학교 산학협력단 | 면내 전류와 전기장을 이용한 자기메모리 소자 |
| US20140084399A1 (en) * | 2012-09-27 | 2014-03-27 | Mark L. Doczy | Spin transfer torque memory (sttm) device with topographically smooth electrode and method to form same |
| US9460397B2 (en) * | 2013-10-04 | 2016-10-04 | Samsung Electronics Co., Ltd. | Quantum computing device spin transfer torque magnetic memory |
| US9691458B2 (en) * | 2013-10-18 | 2017-06-27 | Cornell University | Circuits and devices based on spin hall effect to apply a spin transfer torque with a component perpendicular to the plane of magnetic layers |
| US20150145575A1 (en) * | 2013-11-27 | 2015-05-28 | Qualcomm Incorporated | Spintronic logic gates employing a giant spin hall effect (gshe) magnetic tunnel junction (mtj) element(s) for performing logic operations, and related systems and methods |
| US20150248907A1 (en) * | 2014-02-28 | 2015-09-03 | HGST Netherlands B.V. | Recessed irmn reader sensor design with high hk applied to both reference and pin layers |
| CN106463610B (zh) * | 2014-06-18 | 2020-07-03 | 英特尔公司 | 具有可调强度的耦合自旋霍尔纳米振荡器 |
| WO2016021468A1 (ja) * | 2014-08-08 | 2016-02-11 | 国立大学法人東北大学 | 磁気抵抗効果素子、及び磁気メモリ装置 |
| US9218864B1 (en) * | 2014-10-04 | 2015-12-22 | Ge Yi | Magnetoresistive random access memory cell and 3D memory cell array |
| KR102179913B1 (ko) | 2016-09-29 | 2020-11-17 | 삼성전자주식회사 | 자기 메모리 소자 |
| US10396276B2 (en) * | 2016-10-27 | 2019-08-27 | Tdk Corporation | Electric-current-generated magnetic field assist type spin-current-induced magnetization reversal element, magnetoresistance effect element, magnetic memory and high-frequency filter |
| KR101825318B1 (ko) | 2017-01-03 | 2018-02-05 | 고려대학교 산학협력단 | 스핀필터 구조체를 포함하는 자기 터널 접합 소자 |
-
2017
- 2017-01-03 KR KR1020170000532A patent/KR101825318B1/ko active Active
- 2017-06-19 JP JP2017119625A patent/JP6438532B2/ja active Active
- 2017-06-28 EP EP17001094.6A patent/EP3343564B1/en active Active
- 2017-06-30 US US15/639,662 patent/US10608169B2/en active Active
-
2020
- 2020-03-30 US US16/834,664 patent/US10886460B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10886460B2 (en) | 2017-01-03 | 2021-01-05 | Korea University Research And Business Foundation | Magnetic tunnel junction device with spin-filter structure |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3343564B1 (en) | 2022-01-19 |
| US20180190899A1 (en) | 2018-07-05 |
| JP2018110207A (ja) | 2018-07-12 |
| KR101825318B1 (ko) | 2018-02-05 |
| US20200227630A1 (en) | 2020-07-16 |
| US10608169B2 (en) | 2020-03-31 |
| EP3343564A1 (en) | 2018-07-04 |
| US10886460B2 (en) | 2021-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10886460B2 (en) | Magnetic tunnel junction device with spin-filter structure | |
| US9502087B2 (en) | Electrically gated three-terminal circuits and devices based on spin hall torque effects in magnetic nanostructures apparatus, methods and applications | |
| CN107004440B (zh) | 基于用于有效自旋转移矩的增强自旋霍尔效应的电路和装置 | |
| JP6572513B2 (ja) | 磁気メモリ素子 | |
| JP4919893B2 (ja) | 漏れ磁場を用いたスピントランジスタ | |
| US9691458B2 (en) | Circuits and devices based on spin hall effect to apply a spin transfer torque with a component perpendicular to the plane of magnetic layers | |
| US9343658B2 (en) | Magnetic memory bits with perpendicular magnetization switched by current-induced spin-orbit torques | |
| US9276040B1 (en) | Majority- and minority-gate logic schemes based on magneto-electric devices | |
| CN108010549B (zh) | 一种自旋极化电流发生器及其磁性装置 | |
| WO2009048568A1 (en) | Mram with means of controlling magnetic anisotropy | |
| KR101873695B1 (ko) | 스핀필터 구조체를 포함하는 자기 터널 접합 소자 | |
| US10302711B2 (en) | Spin hall effect magnetic structures | |
| US10644227B2 (en) | Magnetic tunnel diode and magnetic tunnel transistor | |
| KR101906708B1 (ko) | 비대칭 자기 소자 | |
| Smith et al. | External field free spin Hall effect device for perpendicular magnetization reversal using a composite structure with biasing layer | |
| Fert | Historical overview: From electron transport in magnetic materials to spintronics | |
| KR102910814B1 (ko) | 스핀펌핑을 이용한 자기 메모리 소자 | |
| Sverdlov et al. | Emerging Magnetoresistive Memories | |
| Jain et al. | Evaluation of Magnetic Anisotropy via Intrinsic Spin Infusion | |
| JP2008078422A (ja) | スピントルクトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180626 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180822 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181030 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181116 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6438532 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
