JP6429246B2

JP6429246B2 - 電源回路

Info

Publication number: JP6429246B2
Application number: JP2016077660A
Authority: JP
Inventors: 原　章文; 章文原
Original assignee: Sumitomo Heavy Industries Ltd
Current assignee: Sumitomo Heavy Industries Ltd
Priority date: 2016-04-07
Filing date: 2016-04-07
Publication date: 2018-11-28
Anticipated expiration: 2033-03-28
Also published as: JP2016165120A

Description

本発明は、単相交流を出力する電源回路に関する。

放電管などの容量性負荷、あるいはトランス、インダクタ、モータなどの誘導性負荷を駆動するために、直流電圧を交流電圧に変換するインバータを利用した電源回路が用いられることがある。電源回路は、一対の直流電源ラインの間に直列に設けられた上アームおよび下アームを有し、それらを相補的にスイッチングすることにより、上アームと下アームの接続点に接続される負荷に、ハイレベル電圧とローレベル電圧の間をスイッチングする矩形波状の交流電圧を供給する。

単相交流を出力させる電源回路では、直流バス間に直列に設けられる上アームと下アームが二組設けられ、直列接続されない一方の上アームと他方の下アームを同時にオンにすることにより、負荷に電力を供給する。このような電源回路は、例えば、レーザ発振用の放電電極部に印加する交流電圧を発生させる高周波電源に用いられる（特許文献１参照）。

特開２００３−２４３７４９号公報

単相交流用の電源回路では、負荷に接続する出力端子の共通性などの理由により上アームと下アームの回路配置が決定されることが多いが、本発明者は、電源回路の鎖交磁束に着目するとともに、鎖交磁束を低減できる回路配置とすることで回路のインダクタンス成分を低減し、出力特性を向上させることができると想到した。

本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、回路のインダクタンス成分を低減させた電源回路の提供にある。

本発明のある態様は電源回路に関する。この電源回路は、第１出力端子と第２出力端子との間に単相交流を出力する電源回路であって、第１領域に配置される第１スイッチおよび第２スイッチと、第１領域と重ならない第２領域に配置される第３スイッチおよび第４スイッチと、を備える。第１スイッチは、上側電源と第１出力端子の間に接続され、第２スイッチは、下側電源と第２出力端子の間に接続され、第３スイッチは、上側電源と第２出力端子の間に接続され、第４スイッチは、下側電源と第１出力端子の間に接続される、

この態様によると、上側電源ラインと下側電源ラインを結ぶ経路として、同時にオン状態とする第１スイッチおよび第２スイッチと、異なるタイミングで同時にオン状態とする第３スイッチと第４スイッチとが、それぞれ同じ領域内に配置されることとなる。そのため、同時にオン状態とするスイッチを通る経路における鎖交面積を小さくすることができる。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、電源回路のインダクタンス成分を低減させることができる。

実施の形態に係る電源回路の構成を示す回路図である。実施の形態に係る電源回路の外観斜視図である。（ａ）〜（ｃ）は、図１のアームと、図２のスイッチとの対応関係を示す図である。比較例に係る電源回路の配置を示す図である。比較例に係る電源回路の動作を示す図である。比較例に係る電源回路の動作を示す図である。実施の形態に係る電源回路の配置を示す図である。実施の形態に係る電源回路の動作を示す図である。実施の形態に係る電源回路の動作を示す図である。ＣＯ_２レーザの構成を示す図である。変形例１に係る電源回路の配置を示す図である。変形例１に係る電源回路の動作を示す図である。変形例１に係る電源回路の動作を示す図である。変形例２に係る電源回路の外観側面図である。変形例３に係る電源回路の外観側面図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本実施形態を具体的に説明する前に概要を述べる。本実施形態は、いわゆるＨブリッジ回路（フルブリッジ回路ともいう）により構成される電源回路におけるスイッチ素子の回路配置技術に関し、電源回路を低インダクタンス化する技術に関する。単相交流を出力させる電源回路では、直流バス間に直列に設けられる上アームと下アームが二組設けられ、直列接続されない一方の上アームと他方の下アームを同時にオンにすることにより、負荷に電力を供給する。このとき、数ｋＨｚから数ＭＨｚ程度の交流電圧を出力させる高周波電源であれば、負荷へ効率良く電力を供給するため回路のインダクタンスが低いことが望ましい。また、負荷を接続した状態において共振回路が構成されるよう、インダクタタンス成分や容量成分を出力ラインに接続してインピーダンス調整する場合にも、電源回路のインダクタンスが低い方が調整がしやすい。

一方で、単相交流用の電源回路を構成する上アームと下アームは、負荷への出力端子を共通とする一組を基板上に近接して配置することが多く、その結果、負荷への出力端子を別にするアーム同士は対角の位置に設けられ、出力端子を共通とするアームと比べて遠くに配置されることとなる。そうすると、同時にオンとなる上アームと下アームは、相対的に遠い位置に配置されるため、一方の直流電源ラインから上アーム、負荷、下アームを通って他方の直流電源ラインへと抜ける経路における鎖交面積が大きくなり、電源回路のインダクタンス成分が増大する。そこで、本実施形態においては、同時にオンとなる上下アームを近接して配置することで回路の鎖交面積を小さくし、回路を低インダクタンス化する。

図１は、実施の形態に係る電源回路１００の構成を示す回路図である。本図の電源回路１００は、コントローラ４からの制御パルスＳ１ａ、Ｓ２ａ、Ｓ１ｂ、Ｓ２ｂに応じて、第１出力端子１４ａと第２出力端子１４ｂの間に接続される負荷６に矩形状の出力電圧Ｖ_ＯＵＴを印加する単相交流電圧を出力する。

電源回路１００は、上側電源ライン１０と、下側電源ライン１２と、コンデンサ８と、２個の出力端子１４ａ、１４ｂと、２個の上アーム１６ａ、１６ｂと、２個の下アーム１８ａ、１８ｂと、２個の上側ドライバ２０ａ、２０ｂと、２個の下側ドライバ２２ａ、２２ｂ、を備える。

コンデンサ８は、上側電源ライン１０と下側電源ライン１２の間に接続される。コンデンサ８は、上側電源ライン１０および下側電源ライン１２に接続される図示しない電源から高電圧の直流電圧Ｖ_ＤＣが印加されて蓄電する。コンデンサ８は、蓄電した電力を上アーム１６ａ、１６ｂおよび下アーム１８ａ、１８ｂに供給することで、主に高周波の交流成分を供給する電源として機能する。

出力端子１４ａ、１４ｂは、負荷６の両端と接続される。第１上アーム１６ａは、上側電源ライン１０と第１出力端子１４ａの間に設けられ、第１下アーム１８ａは、第１出力端子１４ａと下側電源ライン１２の間に設けられる。第２上アーム１６ｂは、上側電源ライン１０と第２出力端子１４ｂの間に設けられ、第２下アーム１８ｂは、第２出力端子１４ｂと下側電源ライン１２の間に設けられる。

コントローラ４は、上アーム１６ａ、１６ｂ、下アーム１８ａ、１８ｂそれぞれのオン、オフ状態を示す制御パルスＳ１ａ、Ｓ２ａ、Ｓ１ｂ、Ｓ２ｂを生成する。第１上側ドライバ２０ａは、制御パルスＳ１ａにもとづいて、第１上アーム１６ａをスイッチングする。第２上側ドライバ２０ｂは、制御パルスＳ１ｂにもとづいて、第２上アーム１６ｂをスイッチングする。第１下側ドライバ２２ａは、制御パルスＳ２ａにもとづいて、第１下アーム１８ａをスイッチングする。第２下側ドライバ２２ｂは、制御パルスＳ２ｂにもとづいて、第２下アーム１８ｂをスイッチングする。

コントローラ４は、第１上アーム１６ａと第２下アーム１８ｂがオン、第２上アーム１６ｂと第１下アーム１８ａがオフする第１状態と、第１上アーム１６ａと第２下アーム１８ｂがオフ、第２上アーム１６ｂと第１下アーム１８ａがオンする第２状態と、を交互に繰り返す。第１状態において第１出力端子１４ａには、ハイレベル電圧（Ｖ_ＤＣ）が、第２出力端子１４ｂにはローレベル電圧（Ｖ_ＧＮＤ）が発生し、第２状態において第１出力端子１４ａには、ローレベル電圧（Ｖ_ＧＮＤ）が、第２出力端子１４ｂにはハイレベル電圧（Ｖ_ＤＣ）が発生する。

以上が電源回路１００の回路構成である。
図２は、電源回路１００の外観斜視図である。電源回路１００は、基板７０を備え、基板７０には、４個のスイッチ３１〜３４と、４個の制御部４１〜４４と、４本の直流バス５１〜５４と、第１コンデンサ８ａと、第２コンデンサ８ｂと、第１出力端子１４ａと、第２出力端子１４ｂが設けられる。

基板７０は、その表面上に第１領域Ｃ１と、第２領域Ｃ２と、中央領域Ｃ３が設けられる。中央領域Ｃ３は、基板７０の表面における中央付近に設けられる。第１領域Ｃ１および第２領域Ｃ２は、中央領域Ｃ３を境界にして、基板７０の表面上の領域を二分するように設けられる。例えば、基板７０の表面を左右に分ける場合、第１領域Ｃ１は左半分に相当する領域として設けられ、第２領域Ｃ２は右半分に相当する領域として設けられる。第１領域Ｃ１と第２領域Ｃ２は、その領域が互いに重ならないように設けられる。第１領域Ｃ１には第１スイッチ３１と第２スイッチ３２が配置され、第２領域Ｃ２には第３スイッチ３３と第４スイッチ３４が配置される。また、第１領域Ｃ１と第２領域Ｃ２に挟まれる中央領域Ｃ３には、第１出力端子１４ａ、第２出力端子１４ｂが配置される。

４個のスイッチ３１〜３４は、図１に示した第１上アーム１６ａ、第２上アーム１６ｂ、第１下アーム１８ａ、第２下アーム１８ｂのいずれかに対応する。同様に、４個の制御部４１〜４４は、図１に示した第１上側ドライバ２０ａ、第２上側ドライバ２０ｂ、第１下側ドライバ２２ａ、第２下側ドライバ２２ｂのいずれかに対応する。第１コンデンサ８ａと第２コンデンサ８ｂは、図１に示したコンデンサ８を構成する。４個の直流バス５１〜５４は、図１に示した上側電源ライン１０または下側電源ライン１２を構成する。なお、電源回路を構成するアームと４個のスイッチ３１〜３４の対応関係については、図３を用いて後述する。

第１スイッチ３１と第２スイッチ３２は、第１領域Ｃ１に配置され、それぞれが第１の方向（ｘ方向）に距離ｄ_１だけ離間して配置される。第３スイッチ３３と第４スイッチ３４は、第２領域Ｃ２に配置される。第３スイッチ３３は、第１スイッチ３１とｘ方向に交差する第２の方向（ｙ方向）に距離ｄ_２だけ離間して配置される。第４スイッチ３４は、第３スイッチ３３とｘ方向に距離ｄ_１だけ離間して配置される。このような配置関係とすることで、４個のスイッチ３１〜３４は、格子状に配列される。また、ｘ方向の距離ｄ_１をｙ方向の距離ｄ_２よりも小さくすることにより、第１スイッチ３１と第２スイッチ３２が近接して配置され、第３スイッチ３３と第４スイッチ３４が近接して配置される。

４個のスイッチ３１〜３４のそれぞれは、ＦＥＴ（Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）、バイポーラトランジスタなどのスイッチ素子で構成される。それぞれのスイッチは、１個のスイッチ素子または複数のスイッチ素子を並列または直列に接続したもので構成される。本実施形態においては、高電圧かつ高周波の出力を得るため、複数のＦＥＴを直列接続したものを４個のスイッチ３１〜３４のそれぞれとして用いる。直列接続させる個数は、用いるＦＥＴの耐圧や必要とする出力電圧に応じて定めればよく、例えば、１０個の直列接続とする。

第１制御部４１は、第１スイッチ３１に隣接して配置され、第１スイッチ３１をオン状態またはオフ状態とするための駆動信号を生成する。同様に、第２制御部４２、第３制御部４３、第４制御部４４は、それぞれ第２スイッチ３２、第３スイッチ３３、第４スイッチ３４に隣接して配置され、それぞれのスイッチへの駆動信号を生成する。

４個の直流バス５１〜５４は、基板７０の上にｙ方向に延設され、図示しない直流電源の正極または負極のいずれか一方と接続される。第１直流バス５１と第２直流バス５２は、ｘ方向に離間して設けられる。同様に第３直流バス５３と第４直流バス５４は、ｘ方向に離間して設けられる。第１直流バス５１は、第１スイッチ３１と接続される。同様に、第２直流バス５２、第３直流バス５３、第４直流バス５４は、それぞれ第２スイッチ３２、第３スイッチ３３、第４スイッチ３４と接続される。

第１コンデンサ８ａは、第１直流バス５１と第２直流バス５２の間に接続され、第１領域Ｃ１に配置される。より詳細には、第１コンデンサ８ａは、第１スイッチ３１が設けられる位置と第２スイッチ３２が設けられる位置の間の領域に配置される。また、第２コンデンサ８ｂは、第３直流バス５３と第４直流バス５４の間に接続され、第２領域Ｃ２に配置される。より詳細には、第２コンデンサ８ｂは、第３スイッチ３３が設けられる位置と第４スイッチ３４が設けられる位置の間の領域に配置される。これにより、第１コンデンサ８ａは、主に第１スイッチ３１および第２スイッチ３２に対して高周波の交流成分を供給し、第２コンデンサ８ｂは、第３スイッチ３３および第４スイッチ３４に対して高周波の交流成分を供給する。

第１コンデンサ８ａおよび第２コンデンサ８ｂは、大容量の電源として機能するよう、複数のコンデンサを並列または直列接続としたものがそれぞれ用いる。第１コンデンサ８ａおよび第２コンデンサ８ｂは、フィルムコンデンサなどの高周波成分の電力供給に向いたコンデンサを含めることが望ましい。また、蓄電容量を大きくするため、電解コンデンサなど容量が比較的大きいコンデンサを含めることとしてもよい。

第１出力端子１４ａと第２出力端子１４ｂは、中央領域Ｃ３に設けられる。第１出力端子１４ａには、４個のスイッチ３１〜３４のうち上下アームを構成するいずれか２個が接続される。第２出力端子１４ｂには、第１出力端子１４ａに接続されない残りの上下アームを構成する２個のスイッチが接続される。

図３（ａ）〜（ｃ）は、図１のアームと、図２のスイッチとの対応関係を示す図である。図３（ａ）は、比較例に係る対応関係を示し、図３（ｂ）は、実施の形態に係る対応関係を示す。図３（ｃ）は変形例に係る対応関係を示す。図３（ａ）〜（ｃ）は、基準として、第１スイッチ３１を第１上アーム１６ａとした場合を示しており、その場合に、その他のアームが配置されるバリエーションの種類をそれぞれが示している。

以下、図３（ａ）、（ｂ）に示す回路配置とした場合における電源回路の構成および動作について示す。まず、図３（ａ）に示す比較例を用いて本発明が解決しようとする課題について図４〜６を参照しながら説明する。次に、図３（ｂ）に示す本発明の実施形態について図７以降を参照しながら説明する。なお、図３（ｃ）に示す回路配置とした場合については、実施の形態について説明した後に、変形例として詳述する。

図４は、比較例に係る電源回路の配置を示す図であり、図３（ａ）に示した配置に対応する。比較例に係る電源回路は、近接配置される第１スイッチ３１と第２スイッチ３２をそれぞれ第１上アーム１６ａと第１下アーム１８ａとし、近接配置される第３スイッチ３３と第４スイッチ３４をそれぞれ第２上アーム１６ｂと第２下アーム１８ｂとしている。このとき、図２に示す第１直流バス５１および第３直流バス５３は、上側電源ライン１０として機能し、第２直流バス５２および第４直流バス５４は、下側電源ライン１２として機能する。

比較例における回路配置は、スイッチとして、上アームと下アームを一つにパッケージ化したモジュールを利用する場合に一般的に採用される配置である。この場合、第１スイッチ３１と第２スイッチ３２の代わりに第１モジュール３０ａを配置し、第３スイッチ３３と第４スイッチ３４の代わりに第２モジュール３０ｂを配置する。また、比較例に示す回路配置は、上アームと下アームを別のモジュールとする場合であっても、出力端子を共通とするアーム同士を近接させることで基板７０上の配線が交差しないように配置できるメリットがあり、採用されることの多い回路配置である。

図５、６は、比較例に係る電源回路の動作を示す図である。図５は、第１出力端子１４ａから第２出力端子１４ｂの向きに電流Ｉ_１を流す第１状態を示しており、図６は、逆向きに電流Ｉ_２を流す第２状態を示している。図５に示す第１状態では、同時にオン状態となる第１スイッチ３１と第４スイッチ３４が対角の位置にあるため、第１コンデンサ８ａから第１スイッチ３１、負荷６、第４スイッチ３４を通って第１コンデンサ８ａに戻る閉ループが囲む鎖交面積が大きくなる。このため、回路が構成するインダクタンス成分が大きくなる。

同様に、図６に示す第２状態では、同時にオン状態となる第２スイッチ３２と第３スイッチ３３が対角の位置にあるため、第２コンデンサ８ｂから第３スイッチ３３、負荷６、第２スイッチ３２を通って第２コンデンサ８ｂに戻る閉ループが囲む鎖交面積が大きくなる。このため、回路が構成するインダクタンス成分が大きくなる。

そこで、本実施の形態では、インダクタンス成分を低減させるため、回路が構成する閉ループの鎖交面積を上述の比較例と比べて小さくすることのできる回路配置とする。
図７は、実施の形態に係る電源回路１００の配置を示す図であり、図３（ｂ）に示した配置に対応する。電源回路１００は、近接配置される第１スイッチ３１と第２スイッチ３２をそれぞれ第１上アーム１６ａと第２下アーム１８ｂとし、近接配置される第３スイッチ３３と第４スイッチ３４をそれぞれ第２上アーム１６ｂと第１下アーム１８ａとしている。これにより、第１状態において同時にオン状態となる第１上アーム１６ａと第２下アーム１８ｂが近接配置されるとともに、第２状態において同時にオン状態となる第２上アーム１６ｂと第１下アーム１８ａが近接配置される。

図８、９は、実施の形態に係る電源回路１００の動作を示す図である。図８は、第１出力端子１４ａから第２出力端子１４ｂの向きに電流Ｉ_１を流す第１状態を示しており、図９は、逆向きに電流Ｉ_２を流す第２状態を示している。図８に示す第１状態では、同時にオン状態となる第１スイッチ３１と第２スイッチ３２が隣接する位置にあるため、第１コンデンサ８ａから第１スイッチ３１、負荷６、第４スイッチ３４を通って第１コンデンサ８ａに戻る閉ループの面積が小さくなる。そのため、回路が構成するインダクタンス成分を低減させることができる。

同様に、図９に示す第２状態では、同時にオン状態となる第３スイッチ３３と第４スイッチ３４が隣接する位置にあるため、第２コンデンサ８ｂから第３スイッチ３３、負荷６、第４スイッチ３４を通って第２コンデンサ８ｂに戻る閉ループの面積が小さくなる。これにより、回路のインダクタンス成分を低減させることができる。

また、第１コンデンサ８ａは、第１スイッチ３１が設けられる位置と第２スイッチ３２が設けられる位置の間の領域に配置されるため、第２スイッチ３２から第１コンデンサ８ａを通って第１スイッチ３１に至る経路が短くなる。また、第１スイッチ３１と第２スイッチ３２の間の経路として、負荷６を通る経路と第１コンデンサ８ａを通る経路が近接することとなり、図示する閉ループの面積がより小さくなる。これにより、第１スイッチ３１および第２スイッチ３２に高周波の交流成分を安定的に供給するとともに、回路のインダクタンス成分を低減させることができる。また、電源回路のインダクタンス成分が低減されることで負荷へ電力を効率的に供給することができ、電源回路の出力特性を向上させることができる。

同様に、第２コンデンサ８ｂは、第３スイッチ３３が設けられる位置と第４スイッチ３４が設けられる位置の間の領域に配置されるため、第４スイッチ３４から第２コンデンサ８ｂを通って第３スイッチ３３に至る経路が短くなる。また、第３スイッチ３３と第４スイッチ３４の間の経路として、負荷６を通る経路と第２コンデンサ８ｂを通る経路が近接することとなり、図示する閉ループの面積がより小さくなる。これにより、第３スイッチ３３および第４スイッチ３４に高周波の交流成分を安定的に供給するとともに、回路のインダクタンス成分を低減させることができる。

以上が電源回路１００の動作である。続いて、電源回路１００の用途を示す。
電源回路１００は、たとえばＣＯ_２レーザに利用できる。図１０は、ＣＯ_２レーザの構成を示す図である。ＣＯ_２レーザ５００は、放電電極５０２と、駆動装置５０４を備える。駆動装置は、サイリスタ整流器５０６、ブリッジ回路５０８、トランス５１０、ダイオード整流器５１２、５１４、電源回路１００を備える。

サイリスタ整流器５０６は、商用電源などの三相交流電圧を平滑、整流する。ブリッジ回路５０８は、平滑化された直流電圧を、台形の交流電圧に変換する。トランス５１０は、ブリッジ回路５０８により生成された交流電圧を昇圧する。昇圧された交流電圧は、ダイオード整流器５１２、５１４によって、正および負の直流電圧に変換される。ダイオード整流器５１２の出力は、電源回路１００の上側電源ライン１０と接続され、ダイオード整流器５１４の出力は、電源回路１００の下側電源ライン１２と接続される。

電源回路１００の構成は、上述した通りであり、その出力端子１４ａ、１４ｂには、放電電極５０２が接続される。電源回路１００がスイッチングすることにより、放電電極５０２の対向電極に、交流の高電圧が印加され、放電電極５０２の間のＣＯ_２ガスにプラズマが発生する。

以上がＣＯ_２レーザの構成である。図１０の構成において、電源回路１００の出力端子１４ａ、１４ｂの間には、数ｋＨｚ〜数ＭＨｚの交流電圧が出力される。このとき、電源回路１００が有するインダクタンス成分を低減させることにより、電源回路１００は、交流電力を効率的に放電電極５０２に供給することができる。また、電源回路１００と放電電極５０２が接続された構成が共振回路となるように設計する場合に、電源回路１００のインダクタンス成分を低減させることで、設計の自由度を高めることができる。

以上、本発明について、実施の形態をもとに説明した。これらの実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（変形例１）
図１１は、変形例１に係る電源回路１００の配置を示す図であり、図３（ｃ）に示した配置に対応する。図７に示した実施の形態では、第３スイッチ３３を第２上アーム１６ｂとし、第４スイッチ３４を第１下アーム１８ａとしたが、変形例１では両者の配置を逆にしている。その結果、変形例１では、第３スイッチ３３を第１下アーム１８ａとし、第４スイッチ３４を第２上アーム１６ｂとしている。このとき、図２に示す第３直流バス５３は、下側電源ライン１２として機能し、第４直流バス５４は、上側電源ライン１０として機能する。

図１２、１３は、変形例１に係る電源回路１００の動作を示す図である。図１２は、第１出力端子１４ａから第２出力端子１４ｂの向きに電流Ｉ_１を流す第１状態を示しており、図１３は、逆向きに電流Ｉ_２を流す第２状態を示している。変形例１においても、同時にオン状態となるスイッチ同士が隣接して配置されるため、電源回路１００により構成されるインダクタンス成分を低減させることができる。

（変形例２）
図１４は、変形例２に係る電源回路２００の外観側面図である。実施の形態では、４個のスイッチング素子を一枚の基板上に配置させることとしたが、変形例２においては、二枚の基板７０ａ、７０ｂに分けて配置させている。

第１の基板７０ａには、第１スイッチ３１と第２スイッチ３２が設けられ、両者は近接してｘ方向に並置される。したがって、第１の基板７０ａは、第１スイッチ３１と第２スイッチ３２が設けられる第１領域となる。第１スイッチ３１と第２スイッチ３２の間の領域には、第１コンデンサ８ａが設けられる。また、第１の基板７０ａにはｙ方向に延びる第１直流バス５１と第２直流バス５２が設けられ、両者はｘ方向に離間して設けられる。

第２の基板７０ｂには、第３スイッチ３３と第４スイッチ３４が設けられ、両者は近接してｘ方向に並置される。したがって、第２の基板７０ｂは、第３スイッチ３３と第４スイッチ３４が設けられる第２領域となる。第３スイッチ３３と第４スイッチ３４の間の領域には、第２コンデンサ８ｂが設けられる。また、第２の基板７０ｂには、ｙ方向に延びる第３直流バス５３と第４直流バス５４が設けられ、両者はｘ方向に離間して設けられる。

第１の基板７０ａと第２の基板７０ｂは、ｘ方向およびｙ方向に直交するｚ方向に距離ｄ_２だけ離間して設けられる。

図１４に示す電源回路２００において、図３（ｂ）または（ｃ）に示す対応関係となるように二組の上下アームを配置することで、上述の実施の形態に係る電源回路１００と同様、回路のインダクタンス成分を低減させることができる。

（変形例３）
図１５は、変形例３に係る電源回路３００の外観側面図である。変形例２においては、４個のスイッチング素子を二枚の基板に分けて配置させることとしたが、変形例３においては、基板７０の第１主面７１と第２主面７２とに分けて配置させている。

基板７０は、第１主面７１と、第１主面７１に背向する第２主面７２を有する。第１主面７１は、第１スイッチ３１と第２スイッチ３２が設けられる第１領域となり、第２主面７２は、第３スイッチ３３と第４スイッチ３４が設けられる第２領域となる。第１主面７１には、第１スイッチ３１と、第２スイッチ３２と、第１コンデンサ８ａが設けられる。第２主面７２には、第３スイッチ３３と、第４スイッチ３４と、第２コンデンサ８ｂが設けられる。

図１５に示す電源回路３００において、図３（ｂ）または（ｃ）に示す対応関係となるように二組の上下アームを配置することで、上述の実施の形態に係る電源回路１００と同様、回路のインダクタンス成分を低減させることができる。

（変形例４）
図３に示すように、上述の実施形態においては、第１スイッチ３１と第２スイッチ３２が並置されるｘ方向と、第１スイッチ３１と第３スイッチ３３が並置されるｙ方向とが直交して配置される場合を示したが、ｘ方向とｙ方向とが交差する角度は、必ずしも直交する必要はない。例えば、ｘ方向とｙ方向とが平行に近い角度となるように４個のスイッチを配置してもよい。

また、第１スイッチ３１と第２スイッチ３２が並置される方向と、第３スイッチ３３と第４スイッチ３４が並置される方向は、厳密な意味で同一である必要はなく、両者が交差することとなる方向としてもよい。この場合、電源ライン間において、上アームおよび下アームを通る経路と、コンデンサを通る経路とが近接することとなる方向となればよい。

（変形例５）
電源回路１００の用途は、特に限定されず、上述のＣＯ_２レーザ以外にも利用可能である。

Ｃ１…第１領域、Ｃ２…第２領域、Ｃ３…中央領域、６…負荷、８…コンデンサ、８ａ…第１コンデンサ、８ｂ…第２コンデンサ、１０…上側電源ライン、１２…下側電源ライン、１４ａ…第１出力端子、１４ｂ…第２出力端子、１６ａ…第１上アーム、１６ｂ…第２上アーム、１８ａ…第１下アーム、１８ｂ…第２下アーム、１００，２００…電源回路。

Claims

第１出力端子と第２出力端子との間に単相交流を出力する電源回路であって、
上側電源と前記第１出力端子の間に接続される第１スイッチと、
下側電源と前記第２出力端子の間に接続される第２スイッチと、
前記上側電源と前記第２出力端子の間に接続される第３スイッチと、
前記下側電源と前記第１出力端子の間に接続される第４スイッチと、
前記第１スイッチ、前記第２スイッチ、前記第３スイッチおよび前記第４スイッチが実
装される基板と、を備え、
前記第１スイッチと前記第２スイッチの距離は、ａ）前記第１スイッチと前記第３スイ
ッチの距離、ｂ）前記第１スイッチと前記第４スイッチの距離、ｃ）前記第２スイッチと
前記第３スイッチの距離、および、ｄ）前記第２スイッチと前記第４スイッチの距離の少
なくともいずれか一つより小さく、
前記第３スイッチと前記第４スイッチの距離は、ａ）前記第１スイッチと前記第３スイ
ッチの距離、ｂ）前記第１スイッチと前記第４スイッチの距離、ｃ）前記第２スイッチと
前記第３スイッチの距離、および、ｄ）前記第２スイッチと前記第４スイッチの距離の少
なくともいずれか一つより小さく、
前記第２スイッチと前記第２出力端子を接続する配線と、前記第４スイッチと前記第１
出力端子を接続する配線とが前記基板において交差することを特徴とする電源回路。
第１出力端子と第２出力端子との間に単相交流を出力する電源回路であって、
上側電源と前記第１出力端子の間に接続される第１スイッチと、
下側電源と前記第２出力端子の間に接続される第２スイッチと、
前記上側電源と前記第２出力端子の間に接続される第３スイッチと、
前記下側電源と前記第１出力端子の間に接続される第４スイッチと、
前記第１スイッチおよび前記第２スイッチが同一主面上に配置される第１基板と、
前記第３スイッチおよび前記第４スイッチが同一主面上に配置される第２基板と、を備
え、
前記第１基板と前記第２基板は、基板面と直交する方向に設けられ、
前記第１スイッチと前記第２スイッチの距離は、ａ）前記第１スイッチと前記第３スイ
ッチの距離、ｂ）前記第１スイッチと前記第４スイッチの距離、ｃ）前記第２スイッチと
前記第３スイッチの距離、および、ｄ）前記第２スイッチと前記第４スイッチの距離の少
なくともいずれか一つより小さく、
前記第３スイッチと前記第４スイッチの距離は、ａ）前記第１スイッチと前記第３スイ
ッチの距離、ｂ）前記第１スイッチと前記第４スイッチの距離、ｃ）前記第２スイッチと
前記第３スイッチの距離、および、ｄ）前記第２スイッチと前記第４スイッチの距離の少
なくともいずれか一つより小さいことを特徴とする電源回路。
前記第１スイッチは、少なくとも前記第３スイッチまたは前記第４スイッチのいずれか
一方よりも前記第２スイッチに近い位置に配置され、
前記第３スイッチは、少なくとも前記第１スイッチまたは前記第２スイッチのいずれか
一方よりも前記第４スイッチに近い位置に配置されることを特徴とする請求項１または２
に記載の電源回路。
前記第１スイッチ、前記第２スイッチ、前記第３スイッチおよび前記第４スイッチのそ
れぞれは、並んで実装される複数のトランジスタ素子により構成されることを特徴とする
請求項１から３のいずれか一項に記載の電源回路。
前記第１スイッチと前記第２スイッチの間の位置に配置され、前記上側電源と前記下側
電源の間に接続される第１コンデンサと、
前記第３スイッチと前記第４スイッチの間の位置に配置され、前記上側電源と前記下側
電源の間に接続される第２コンデンサと、をさらに備えることを特徴とする請求項１から
４のいずれか一項に記載の電源回路。