JP6427157B2 - インクノズルおよびそれを備えたインクジェットプリンタヘッド - Google Patents
インクノズルおよびそれを備えたインクジェットプリンタヘッド Download PDFInfo
- Publication number
- JP6427157B2 JP6427157B2 JP2016216422A JP2016216422A JP6427157B2 JP 6427157 B2 JP6427157 B2 JP 6427157B2 JP 2016216422 A JP2016216422 A JP 2016216422A JP 2016216422 A JP2016216422 A JP 2016216422A JP 6427157 B2 JP6427157 B2 JP 6427157B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- ink
- silicon
- piezoelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2202/00—Embodiments of or processes related to ink-jet or thermal heads
- B41J2202/01—Embodiments of or processes related to ink-jet heads
- B41J2202/13—Heads having an integrated circuit
Landscapes
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
より具体的に説明すると、旧来のインクジェットプリンタヘッドにおいて用いられてきた圧電素子では、シリコン層およびその上に形成された酸化シリコン層の全体で50μm程度の厚さの振動膜上に、圧電体(PZT)の厚さが100μm程度の圧電素子が配置されていた。この構造では、酸化シリコン層およびシリコン層への金属原子(PZTの場合はPb)の拡散が生じても、振動膜が十分に厚いため、振動膜の特性が許容できないほど悪化することはなかった。また、圧電体も厚く形成されているため、金属原子が抜け出しても、許容できないほどの特性変化が生じることはなかった。
さらにまた、SBT、BSTを強誘電体キャパシタ膜として用いた強誘電体キャパシタ素子においても同様の課題がある。すなわち、強誘電体キャパシタ膜中の金属原子(SBTの場合は、ストロンチウムおよびビスマス。BSTの場合は、バリウムおよびストロンチウム)が、電極を透過してシリコン基板へと拡散すると、強誘電体キャパシタ膜の誘電率が低下したり、シリコン基板に作り込まれた他の素子の特性を著しく変化させたりする恐れがある。とくに、装置全体が小型になるほど、強誘電体キャパシタ素子はシリコン基板中の他の素子の近くに配置されることになるから、この問題が顕在化する。
この発明の一実施形態では、前記強誘電体層が、PZT(チタン酸ジルコン酸鉛)からなる。
図1は、この発明の第1の実施形態に係るインクジェットプリンタヘッドの模式的な断面図である。インクジェットプリンタヘッド1は、シリコン基板2、キャビティプレート10A,10B,10Cとを備えている。
シリコン基板2には、ノズル形成領域3および回路形成領域4が設定されている。さらに、シリコン基板2には、インク溜まりとしての加圧室62が形成されている。キャビティプレート10Aは、たとえばシリコンプレートからなる。このキャビティプレート10Aは、シリコン基板2の裏面に貼り合わされ、インク通路10a,11aを形成するように構成されている。インク通路10aは、加圧室62に連通し、この加圧室62にインクを供給するインク供給路である。インク通路11aは、インク通路10aとは別の位置で加圧室62に連通しており、インク吐出通路11の一部を形成している。キャビティプレート10B,10Cは、プラスチック板またはステンレス板で構成されていてもよい。キャビティプレート10Bは、キャビティプレート10Aに貼り合わされており、キャビティプレート10Aのインク通路11aと整合するインク通路11bが、厚さ方向に貫通して形成されている。キャビティプレート10Cは、キャビティプレート10Bに貼り合わされており、キャビティプレート10Bのインク通路11bと整合するノズル通路11cが厚さ方向に貫通して形成している。インク通路11a,11bおよびノズル通路11cは、インク吐出通路11を形成している。加圧室62からインク吐出通路11を通って、ノズル通路11cの先端に形成された吐出口11dから、インクが吐出される。インク通路11aおよび11bは、それぞれの入口から出口まで一様な流路断面を有している。ノズル通路11cは、インク通路11bの出口に整合する入口を有し、吐出口11dに向かって流路断面がテーパー状に絞られている。
ノズル形成領域3において、振動膜5および圧電素子6の表面は、水素バリア膜13により覆われている。水素バリア膜13は、Al2O3(アルミナ)からなる。これにより、圧電体層8の水素還元による特性劣化を防止することができる。水素バリア膜13上には、層間絶縁膜14が積層されている。層間絶縁膜14は、SiO2からなる。層間絶縁膜14上には、配線15,16が形成されている。配線15,16は、Al(アルミニウム)を含む金属材料からなる。
配線16の一端部は、上部電極9の周縁部の上方に配置されている。配線16の一端部と上部電極9との間において、水素バリア膜13および層間絶縁膜14を連続して貫通する貫通孔18が形成されている。配線16の一端部は、貫通孔18内に入り込み、貫通孔18内で上部電極9と接続されている。
回路形成領域4には、たとえば、NチャネルMOSFET(Negative-channel Metal Oxide Semiconductor Field Effect Transistor)21およびPチャネルMOSFET(Positive-channel Metal Oxide Semiconductor Field Effect Transistor)22を含む集積回路(CMOS集積回路)が形成されている。この集積回路は、圧電素子6を駆動するための駆動回路72を含む。
ソース領域33、ドレイン領域34およびゲート電極36の表面には、それぞれシリサイド38,39,40が形成されている。
ソース領域43、ドレイン領域44およびゲート電極46の表面には、それぞれシリサイド48,49,50が形成されている。
配線52は、ソース領域33の上方に形成されている。配線52とソース領域33との間において、層間絶縁膜51には、それらを電気的に接続するためのコンタクトプラグ55が貫通して設けられている。コンタクトプラグ55は、W(タングステン)からなる。
配線53は、ドレイン領域34およびドレイン領域44の上方に、それらに跨るように形成されている。配線53とドレイン領域34との間において、層間絶縁膜51には、それらを電気的に接続するためのコンタクトプラグ56が貫通して設けられている。また、配線53とドレイン領域44との間において、層間絶縁膜51には、それらを電気的に接続するためのコンタクトプラグ57が貫通して設けられている。コンタクトプラグ56,57は、Wからなる。配線54は、ソース領域43の上方に形成されている。配線54とソース領域43との間において、層間絶縁膜51には、それらを電気的に接続するためのコンタクトプラグ58が貫通して設けられている。コンタクトプラグ58は、Wからなる。
そして、シリコン基板2には、圧電素子6と対向する位置に、その裏面側に開口する加圧室62が形成されている。加圧室62は、たとえば、シリコン基板2の表面側ほど幅(開口面積)が小さくなる断面略台形形状に形成されている。加圧室62には、図示しないインクタンクからインク通路10aを通って供給されるインクが充填される。前述の振動膜5は、加圧室62の天面部を区画していて、加圧室62に臨んでいる。振動膜5は、シリコン基板2の加圧室62の周囲の部分(厚部)によって支持されており、加圧室62に対向する方向(換言すれば振動膜5の厚さ方向)に振動可能な可撓性を有している。
このインクジェットプリンタヘッド1においては、シリコン基板2と圧電体層8との間に拡散防止膜70が介在しており、この拡散防止膜70によって、圧電体層8中の金属原子がシリコン基板2中に拡散することが抑制または防止される。これにより、圧電体層8の圧電特性が悪化したり、シリコン層5Aの特性(とくに脆性)が悪化したりすることがなく、さらに、シリコン基板2に作り込まれたMOSFET21,22の特性が悪化したりすることを回避できる。これにより、圧電体層8およびシリコン層5Aを薄くしたり、シリコン基板2内のMOSFET21,22と圧電体層8との距離を短くしたりすることができるから、小型で、かつ良好な特性を有するインクジェットプリンタヘッド1を提供できる。すなわち、圧電素子6は必要な駆動力を発生することができ、シリコン層5Aを含む振動膜5は十分な耐久性を有することができ、MOSFET21,22は良好な素子特性を有することができる。
インクジェットプリンタヘッド1の製造工程は、回路形成領域4に素子を作り込む工程(図3A〜3J)と、ノズル形成領域3にインクジェットノズル構造を作り込む工程(図3K〜3S)とを含む。
その後、図3Cに示すように、熱酸化法により、溝26の内面に、熱酸化膜27が形成される。次いで、CVD法により、熱酸化膜27および窒化膜82上に、絶縁体28の材料が堆積される。そして、CMP(Chemical Mechanical Polishing:化学的機械的研磨)法により、その堆積された材料および窒化膜82が研磨される。この研磨は、酸化膜81の表面が露出するまで続けられる。その結果、熱酸化膜27上に、絶縁体28が得られる。この時点で、絶縁体28は、酸化膜81の表面と面一をなしている。
つづいて、図3Fに示すように、CVD法により、酸化シリコン膜86上に、ポリシリコン層87が形成される。
そして、レジストパターン88をマスクとするエッチングにより、ポリシリコン層87がパターニングされる。これにより、図3Hに示すように、ゲート電極36,46が形成される。ポリシリコン層87のパターニング後、レジストパターン88は除去される。その後、イオン注入法により、P型ウェル31の表層部およびゲート電極36に、N型不純物が注入される。また、イオン注入法により、N型ウェル41の表層部およびゲート電極46に、P型不純物が注入される。
その後、図3Lに示すように、スパッタ法により、拡散防止膜70上の全域に、下部電極7と同じ積層構造の膜89が形成される。また、スパッタ法またはゾルゲル法により、膜89の全域上に、圧電体層8と同じ材料の膜90(たとえばPZT膜)が形成される。さらに、スパッタ法により、膜90の全域上に、上部電極9と同じ積層構造の膜91が形成される。ゾルゲル法による圧電体層8の材料膜90の形成では、基板を700℃〜800℃に加熱した状態で50nm〜100nmの厚さの材料素膜を形成する工程を繰り返し行って、必要膜厚まで材料素膜が積層される。一方、スパッタ法による圧電体層8の材料膜90の形成では、基板を300℃〜400℃に加熱した状態で行うスパッタリングによって、基板上に圧電体材料が堆積させられる。いずれの方法であっても基板が加熱されるので、拡散防止膜70がなければ、圧電体材料中の金属原子がシリコン基板2にまで拡散し、振動膜5を形成しているシリコン層5Aを脆弱化させ、かつ回路形成領域4に形成されている素子21,22の特性を悪化させるおそれがある。
その後、図3Nに示すように、レジストパターン92をマスクとするエッチングにより、膜91がパターニングされ、上部電極9が形成される。つづいて、エッチングにより、膜90がパターニングされ、圧電体層8が形成される。圧電体層8の形成後、レジストパターン92は除去される。次に、フォトリソグラフィにより、膜89上に、新たなレジストパターン(図示せず)が膜89における下部電極7となる部分を覆い隠すように形成される。そして、新たなレジストパターンをマスクとするエッチングにより、膜89がパターニングされ、下部電極7が形成される。下部電極7の形成後、レジストパターンは除去される。
その後、フォトリソグラフィおよびエッチングにより、層間絶縁膜51におけるソース領域33,43およびドレイン領域34,44と対向する部分に、層間絶縁膜51を厚さ方向に貫通する貫通孔が形成される。そして、CVD法により、各貫通孔内にWが供給され、各貫通孔がWで埋め尽くされる。これにより、図3Oに示すように、コンタクトプラグ55〜58が形成される。その後、スパッタ法により、シリコン基板2上の全域に、アルミナ膜93が形成される。さらに、CVD法により、アルミナ膜93上の全域に、酸化シリコン膜94が形成される。
その後、図3Rに示すように、CVD法により、層間絶縁膜14,51上に、表面保護膜61が形成される。
下部電極188は、たとえば、拡散防止膜183に接するPt層と、このPt層上に積層されたTi層とを積層した積層構造膜からなる。圧電体層189は、たとえば、PZTまたはKNNからなる。上部電極190は、たとえば、Pt層からなる。
拡散防止膜183は、たとえば、アルミナ膜からなる。この拡散防止膜183は、PZTまたはKNNからなる圧電体層189中の金属原子の拡散を防止する。これにより、振動膜192を構成するシリコン層187中に金属原子が拡散することを回避できるので、圧電体層189の特性が良好に保たれるうえに、振動膜192の脆性が悪化することを防いで、超音波センサの耐久性を向上できる。
高周波回路装置100は、シリコン基板2上に、回路形成領域4と、キャパシタ形成領域103とを有している。回路形成領域4には、NチャネルMOSFET21と、PチャネルMOSFET22とが形成されており、これにより、回路形成領域4は、CMOS集積回路を形成している。たとえば、回路形成領域4は、スイッチング回路111を形成している。キャパシタ形成領域103には、強誘電体キャパシタ素子105が形成されている。強誘電体キャパシタ素子105は、たとえば、フィルタ回路112の構成素子として利用される。
強誘電体層107は、たとえば、SBT(タンタル酸ビスマスストロンチウムSrBi2Ta2O9)膜、またはBST(チタン酸バリウムストロンチウム(Ba,Sr)TiO3)膜からなる。すなわち、強誘電体層107は、金属元素(SBTの場合は、ストロンチウムおよびビスマス。BSTの場合は、バリウムおよびストロンチウム)を含む。拡散防止膜110は、金属原子の拡散を防ぎ、金属原子が強誘電体層107から抜け出ることを防ぎ、かつ金属原子がシリコン基板2内に達することを防止する。
キャパシタ形成領域103において、強誘電体キャパシタ素子105および酸化シリコン層109の表面は、層間絶縁膜114により覆われている。層間絶縁膜114は、SiO2からなる。層間絶縁膜114上には、配線115,116が形成されている。配線115,116は、Al(アルミニウム)を含む金属材料からなる。
配線116の一端部は、上部電極108の周縁部の上方に配置されている。配線116の一端部と上部電極108との間には、層間絶縁膜114を貫通する貫通孔118が形成されている。配線116の一端部は、貫通孔118内に入り込み、貫通孔118内で上部電極108と接続されている。
以上のとおり、この実施形態によれば、強誘電体キャパシタ素子105とシリコン基板2との間に拡散防止膜110が介在しており、強誘電体層107中の金属原子のシリコン基板2への拡散が防止される。これにより、強誘電体層107の特性を保持でき、かつシリコン基板2の回路形成領域4に形成された半導体素子21,22の特性が悪化することを回避できる。すなわち、強誘電体キャパシタ素子105と半導体素子21,22とを同一シリコン基板2上に形成して1チップ化しながら、強誘電体キャパシタ素子105および半導体素子21,22は、いずれも優れた素子特性を有することができる。
この明細書および添付図面の記載から導き出される特徴の例を以下に列記する。
1.シリコン層と、前記シリコン層に積層された金属層と、前記金属層に積層され、金属原子を含む強誘電体層と、前記シリコン層と前記強誘電体層との間に介在するように積層され、前記強誘電体層中の金属原子の前記シリコン層への拡散を防止する拡散防止膜とを含む、シリコン装置。前記シリコン層に酸化シリコン層が積層され、前記酸化シリコン層に前記金属層が積層され、前記酸化シリコン層と前記強誘電体層との間に前記拡散防止膜が介在してもよい。
この構成によれば、シリコン層と強誘電体層との間に拡散防止膜が介在しており、この
拡散防止膜によって、強誘電体層中の金属原子がシリコン層に拡散することが抑制または
防止される。これにより、強誘電体層およびシリコン層の特性(とくに脆性)が悪化した
り、シリコン層に作り込まれた素子の特性が悪化したりすることを回避できる。これによ
り、強誘電体層およびシリコン層を薄くしたり、シリコン層中の素子と強誘電体層との距
離を短くしたりすることができるから、小型で、かつ良好な特性を有するシリコン装置を
提供できる。
前記酸化シリコン層と前記金属層との間に前記拡散防止膜が介在していてもよい。
2.厚部と薄部とを有するシリコン基板の前記薄部が前記シリコン層を含む振動膜を形成しており、前記強誘電体層が、圧電体層であって、下部電極としての前記金属層と上部電極との間に前記圧電体層が積層されて圧電素子が構成されている、項1に記載のシリコン装置。
この構成によれば、シリコン基板の薄部が、シリコン層を含む振動膜を構成しており、この振動膜に圧電素子が接している。振動膜をなすシリコン層と圧電体層との間には、拡散防止膜が介在しているので、圧電体層中の金属原子が振動膜を構成するシリコン層へと拡散することを回避できる。これにより、金属原子の拡散に起因して振動膜の特性、とりわけ脆性が悪くなることを回避できる。さらに、シリコン基板に素子が形成されている場合には、当該素子の特性の悪化を回避できる。
圧電体層は、PZT(チタン酸ジルコン酸鉛Pb(Zr,Ti)O 3 )層、またはKNN(ニオブ酸カリウムナトリウム(K,Na)NbO 3 )層であってもよい。PZT層の場合、金属原子としての鉛原子の拡散が拡散防止膜によって抑制または防止される。KNN層の場合、金属原子としてのナトリウム原子の拡散が拡散防止膜によって抑制または防止される。
前記酸化シリコン層が前記シリコン層とともに前記振動膜を形成していてもよい。この場合に、前記拡散防止膜は、前記酸化シリコン層と前記下部電極との間に介在されてもよい。
3.前記下部電極、前記圧電体層および前記上部電極が、前記振動膜を変形させるアクチュエータを構成している、項2に記載のシリコン装置。
この構成によれば、下部電極および上部電極間に駆動電圧を印加することによって、逆圧電効果によって、圧電体層を膨張/収縮させることができ、これによって、振動膜を変形(振動)させることができる。圧電体層中の金属原子が振動膜へと拡散することを回避できるので、圧電体層は十分な駆動力を発生することができる。そればかりでなく、振動膜の特性、とりわけ脆性が悪化することを回避できるから、振動膜を有するアクチュエータの耐久性を向上できる。
4.前記振動膜によって区画されるインク溜まりが形成されて
おり、前記シリコン装置が、前記振動膜を変形させることによって、前記インク溜まりの
インクを加圧して吐出させるインクノズルを構成している、項3に記載のシリコン装置。
この構成によれば、振動膜を変形(振動)させることにより、インク溜まりのインクを
加圧して吐出する構造のインクノズルを提供できる。このインクノズルは、インクジェッ
トプリンタヘッドに適用することができる。小型化および微小液滴吐出のために圧電体層
および振動膜を薄くする場合であっても、圧電体層中の金属原子の拡散に起因する駆動力
の低下を回避でき、かつ振動膜の脆性悪化を回避して十分な耐久性を実現できる。
インクノズルの他にも、マイクロホン(とくにMEMS(Micro Electro Mechanical Sy
stems)技術により作製されるシリコンマイク)も、アクチュエータの一例である。
5.前記拡散防止膜がアルミナ膜であり、前記下部電極がTi層を有しており、前記Ti層と前記拡散防止膜との間にTiO 2 層が形成されている、項2〜4のいずれか一項に記載のシリコン装置。
6.前記拡散防止膜がアルミナ膜であり、前記圧電素子の表面を覆う、アルミナからなる水素バリア膜をさらに含み、前記水素バリア膜および前記拡散防止膜によって前記圧電素子が取り囲まれている、項2〜5のいずれか一項に記載のシリコン装置。
7.前記下部電極、前記圧電体層および前記上部電極が、前記振動膜の変形によって前記圧電体層が発生する電圧を取り出すセンサを構成している、項2に記載のシリコン装置。
この構成によれば、振動膜が変形(振動)することによって圧電体層に歪みが生じると、圧電効果によって、上部電極と下部電極との間に電圧が発生する。この電圧を取り出すようにして、センサが構成されている。拡散防止膜による金属原子拡散防止効果によって、圧電体層の特性悪化を回避でき、かつ振動膜の特性悪化を回避できる。
センサの例は、圧力センサ、加速度センサ、角速度センサ、超音波センサ、マイクロホンを含む。たとえば、圧力センサは、振動膜の一方側を圧力測定対象空間に臨ませ、振動膜の他方側を基準圧力空間に臨ませ、振動膜の両側の圧力差に応じた振動膜の変形を圧電素子によって検出する構造とすることができる。また、加速度センサは、たとえば、振動膜に錘を形成しておき、加速度による慣性力による振動膜の変形を圧電素子によって検出する構成とすることができる。
8.前記強誘電体層が鉛を含む、項1〜7のいずれか一項に記載のシリコン装置。
この構成によれば、鉛原子がシリコン層へと拡散することを拡散防止膜で防止できるので、シリコン層の特性(とくに脆性)が悪化したり、シリコン層に形成された素子(トランジスタ素子など)の特性が悪化したりすることを回避できる。
鉛を含む強誘電体層は、PZTであってもよい。
9.前記拡散防止膜がアルミナ膜である、項1〜4、7および8のいずれか一項に記載のシリコン装置。
アルミナは原子が高密度に詰まった結晶構造を有しているので、強誘電体層中の金属原
子の移動を制限して、その拡散を防止できる。
アルミナの他にも、酸化マグネシウムや炭化シリコンなども、同様に、原子が高密度に詰まった結晶構造を有しているので、拡散防止膜として適用することができる。
強誘電体層としては、前述のような圧電体層の他にも、強誘電体キャパシタ素子の容量膜として用いられる強誘電体キャパシタ膜を例示できる。強誘電体キャパシタ膜は、SBT(タンタル酸ビスマスストロンチウムSrBi 2 Ta 2 O 9 )膜やBST(チタン酸バリウムストロンチウム(Ba,Sr)TiO 3 )膜で構成することができる。
2 シリコン基板
3 ノズル形成領域
4 回路形成領域
5 振動膜
5A シリコン層
5B 酸化シリコン層
6 圧電素子
7 下部電極
8 圧電体層
9 上部電極
21 NチャネルMOSFET(半導体素子)
22 PチャネルMOSFET(半導体素子)
23 NMOS領域
24 PMOS領域
31 P型ウェル
41 N型ウェル
51 層間絶縁膜
61 表面保護膜
62 加圧室
70 拡散防止膜(アルミナ膜)
72 ドライバ(駆動回路)
100 高周波回路装置
103 キャパシタ形成領域
105 強誘電体キャパシタ素子
106 下部電極
107 強誘電体層
108 上部電極
109 酸化シリコン層
110 拡散防止膜
111 スイッチング回路
112 フィルタ回路
114 層間絶縁膜
180 超音波センサ
181 SOI基板
182 酸化シリコン層
183 拡散防止膜
184 圧電素子
185 下地シリコン基板
186 埋め込み酸化膜
187 シリコン層
188 下部電極
189 圧電体層
190 上部電極
191 振動膜
Claims (13)
- シリコン層と、
前記シリコン層に積層された酸化シリコン層と、
前記酸化シリコン層に積層された金属層と、
前記金属層に積層され、金属原子を含む強誘電体層と、
前記酸化シリコン層と前記強誘電体層との間に介在するように積層され、前記強誘電体層中の金属原子の前記シリコン層への拡散を防止する拡散防止膜とを含み、
厚部と薄部とを有するシリコン基板の前記薄部が前記シリコン層を含む振動膜を形成しており、
前記強誘電体層が、圧電体層であって、
下部電極としての前記金属層と上部電極との間に前記圧電体層が積層されて圧電素子が構成されており、
前記拡散防止膜がアルミナ膜であり、
前記圧電素子の表面を覆う、アルミナからなる水素バリア膜をさらに含み、
前記水素バリア膜および前記拡散防止膜によって前記圧電素子が取り囲まれており、
前記下部電極が、前記圧電体層および前記上部電極よりも外側に延びた延長部を有しており、
前記上部電極の外側であって、かつ前記下部電極の内側において、前記水素バリア膜を貫通する貫通孔が前記延長部の上方に形成されており、
配線が上方から前記貫通孔に入り込んで前記延長部に接することにより当該延長部に接続されており、
前記シリコン基板の前記振動膜とは反対側の裏面に貼り合わされ、前記振動膜とともにインク溜まりを区画するキャビティプレートをさらに含み、
前記キャビティプレートには、一端が前記インク溜まりに連通し、他端に吐出口を有するインク吐出通路が貫通して形成されており、前記インク吐出通路の前記吐出口の近傍には、前記吐出口に向かって流路断面がテーパー状に絞られたノズル通路が形成されており、
前記キャビティプレートは、前記インク吐出通路とは別の位置で前記インク溜まりに連通するインク供給路を前記シリコン基板の裏面とともに形成するように構成されており、
前記振動膜を変形させることによって、前記インク溜まりのインクを加圧して吐出させる、インクノズル。 - 前記下部電極、前記圧電体層および前記上部電極が、前記振動膜を変形させるアクチュエータを構成している、請求項1に記載のインクノズル。
- 前記下部電極がTi層を有しており、前記Ti層と前記拡散防止膜との間にTiO2層が形成されている、請求項1または2に記載のインクノズル。
- 前記強誘電体層が鉛を含む、請求項1〜3のいずれか一項に記載のインクノズル。
- 前記強誘電体層が、PZT(チタン酸ジルコン酸鉛)からなる、請求項1〜3のいずれか一項に記載のインクノズル。
- 前記強誘電体層が、KNN(ニオブ酸カリウムナトリウム)からなる、請求項1〜3のいずれか一項に記載のインクノズル。
- 前記強誘電体層が、BST(チタン酸バリウムストロンチウム)からなる、請求項1〜3のいずれか一項に記載のインクノズル。
- 前記振動膜の厚さが、0.5μm〜2μmである、請求項1〜7のいずれか一項に記載のインクノズル。
- 前記シリコン層の厚さが0.3μm〜1.4μmであり、前記酸化シリコン層の厚さが0.2μm〜0.6μmである、請求項1〜8のいずれか一項に記載のインクノズル。
- 前記厚部の厚さが50μm〜60μmである、請求項1〜9のいずれか一項に記載のインクノズル。
- 前記拡散防止膜の膜厚が、50Å〜1μmである、請求項1〜10のいずれか一項に記載のインクノズル。
- 前記圧電体層の厚さが、1μm〜5μmである、請求項1〜11のいずれか一項に記載のインクノズル。
- 請求項1〜12のいずれか一項に記載のインクノズルを備えたインクジェットプリンタヘッド。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016216422A JP6427157B2 (ja) | 2016-11-04 | 2016-11-04 | インクノズルおよびそれを備えたインクジェットプリンタヘッド |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016216422A JP6427157B2 (ja) | 2016-11-04 | 2016-11-04 | インクノズルおよびそれを備えたインクジェットプリンタヘッド |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011219436A Division JP2013080786A (ja) | 2011-10-03 | 2011-10-03 | シリコン装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017038082A JP2017038082A (ja) | 2017-02-16 |
JP6427157B2 true JP6427157B2 (ja) | 2018-11-21 |
Family
ID=58048726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016216422A Active JP6427157B2 (ja) | 2016-11-04 | 2016-11-04 | インクノズルおよびそれを備えたインクジェットプリンタヘッド |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6427157B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6607993B2 (ja) * | 2018-05-07 | 2019-11-20 | 株式会社サイオクス | 圧電膜を有する積層基板、圧電膜を有する素子および圧電膜を有する積層基板の製造方法 |
FR3084776A1 (fr) * | 2018-08-02 | 2020-02-07 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Dispositif a base de niobate alcalin comprenant une couche barriere et procede de fabrication |
CN113421881B (zh) * | 2021-05-26 | 2022-08-19 | 复旦大学 | 通过金属扩散调节铁电存储器表面层有效厚度的方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11204849A (ja) * | 1998-01-20 | 1999-07-30 | Ricoh Co Ltd | 圧電アクチュエータ |
JP4029162B2 (ja) * | 2002-03-08 | 2008-01-09 | 株式会社村田製作所 | 圧電素子の製造方法 |
JP2005032762A (ja) * | 2003-07-07 | 2005-02-03 | Murata Mfg Co Ltd | 電子部品用複層基板およびそれを用いた電子部品 |
JP4793568B2 (ja) * | 2005-07-08 | 2011-10-12 | セイコーエプソン株式会社 | アクチュエータ装置、液体噴射ヘッド及び液体噴射装置 |
JP5044902B2 (ja) * | 2005-08-01 | 2012-10-10 | 日立電線株式会社 | 圧電薄膜素子 |
JP2007253409A (ja) * | 2006-03-22 | 2007-10-04 | Fujifilm Corp | ノズルプレートの製造方法、ノズルプレート、液滴吐出ヘッドの製造方法及び液滴吐出ヘッド並びに画像形成装置 |
JP5024858B2 (ja) * | 2006-06-09 | 2012-09-12 | Necトーキン株式会社 | 圧電アクチュエータ |
JP2009158956A (ja) * | 2007-12-05 | 2009-07-16 | Rohm Co Ltd | 半導体装置及び半導体装置の製造方法 |
JP2009272319A (ja) * | 2008-04-30 | 2009-11-19 | Rohm Co Ltd | 強誘電体メモリ装置およびその製造方法 |
JP5419139B2 (ja) * | 2009-03-29 | 2014-02-19 | 国立大学法人豊橋技術科学大学 | 半導体集積装置およびその作製方法 |
JP2010251590A (ja) * | 2009-04-17 | 2010-11-04 | Seiko Epson Corp | 半導体装置とその製造方法 |
JP5278694B2 (ja) * | 2009-07-06 | 2013-09-04 | 株式会社リコー | 圧電アクチュエータ、液滴吐出ヘッド及び液滴吐出装置 |
JP5596312B2 (ja) * | 2009-08-04 | 2014-09-24 | スタンレー電気株式会社 | 誘電体薄膜デバイスの製造方法 |
JP5851677B2 (ja) * | 2009-08-12 | 2016-02-03 | ローム株式会社 | インクジェットプリンタヘッド |
-
2016
- 2016-11-04 JP JP2016216422A patent/JP6427157B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017038082A (ja) | 2017-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8807712B2 (en) | Inkjet printer head | |
JP2013080786A (ja) | シリコン装置 | |
US11565525B2 (en) | Device using a piezoelectric film | |
JP6427157B2 (ja) | インクノズルおよびそれを備えたインクジェットプリンタヘッド | |
JP6575901B2 (ja) | 圧電素子利用装置 | |
JP2010251590A (ja) | 半導体装置とその製造方法 | |
JP2013078877A (ja) | シリコン装置 | |
JP7063967B2 (ja) | インクジェット装置およびインクジェット装置の製造方法 | |
JP2008087471A (ja) | 液体吐出ヘッドおよびその製造方法 | |
JP2007175989A (ja) | 液体噴射ヘッドの製造方法 | |
JP6460514B2 (ja) | 圧電素子利用装置の製造方法 | |
JP6410027B2 (ja) | 圧電素子利用装置の製造方法 | |
JP5954763B2 (ja) | 圧電体膜、それを用いたセンサおよびアクチュエータ、ならびに圧電体膜の製造方法 | |
JP6587178B2 (ja) | インクジェットプリントヘッドおよびその製造方法 | |
JP2008227144A (ja) | 圧電アクチュエータおよびその製造方法ならびに液体噴射ヘッド | |
US11964483B2 (en) | Piezoelectric film utilization device | |
US10265956B2 (en) | Liquid ejection head and method of manufacturing liquid ejection head | |
JP6414434B2 (ja) | インクジェット装置 | |
JP7073448B2 (ja) | 圧電体膜の製造方法 | |
US20230239632A1 (en) | Laminated structure and method of manufacturing laminated structure | |
JP2009267617A (ja) | トランスデューサの製造方法 | |
JP2009143186A (ja) | 液体噴射ヘッドの製造方法 | |
JP2008110502A (ja) | デバイスの製造方法及び液体噴射ヘッドの製造方法 | |
JP2008188851A (ja) | 圧電素子の製造方法 | |
JP2008094003A (ja) | アクチュエータ装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161125 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170928 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181026 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6427157 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |