JP6426112B2 - Method of manufacturing laminated ceramic electronic component - Google Patents
Method of manufacturing laminated ceramic electronic component Download PDFInfo
- Publication number
- JP6426112B2 JP6426112B2 JP2016012551A JP2016012551A JP6426112B2 JP 6426112 B2 JP6426112 B2 JP 6426112B2 JP 2016012551 A JP2016012551 A JP 2016012551A JP 2016012551 A JP2016012551 A JP 2016012551A JP 6426112 B2 JP6426112 B2 JP 6426112B2
- Authority
- JP
- Japan
- Prior art keywords
- laminated
- side margin
- manufacturing
- pressing
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、サイドマージン部が後付けされる積層セラミック電子部品の製造方法に関する。 The present invention relates to a method of manufacturing a laminated ceramic electronic component to which a side margin portion is attached.
近年、電子機器の小型化及び高性能化に伴い、電子機器に用いられる積層セラミックコンデンサに対する小型化及び大容量化の要望がますます強くなってきている。この要望に応えるためには、積層セラミックコンデンサの内部電極を拡大することが有効である。内部電極を拡大するためには、内部電極の周囲の絶縁性を確保するためのサイドマージン部を薄くする必要がある。 In recent years, with the miniaturization and higher performance of electronic devices, the demand for smaller size and higher capacity for multilayer ceramic capacitors used in electronic devices is becoming increasingly strong. In order to meet this demand, it is effective to enlarge the internal electrodes of the multilayer ceramic capacitor. In order to enlarge the internal electrode, it is necessary to make the side margin thinner for securing insulation around the internal electrode.
この一方で、一般的な積層セラミックコンデンサの製造方法では、各工程(例えば、内部電極のパターニング、積層シートの切断など)の精度により、均一な厚さのサイドマージン部を形成することが難しい。したがって、このような積層セラミックコンデンサの製造方法では、サイドマージン部を薄くするほど、内部電極の周囲の絶縁性を確保することが難しくなる。 On the other hand, it is difficult to form a side margin portion of uniform thickness by the accuracy of each process (for example, patterning of internal electrodes, cutting of laminated sheet, etc.) in a general method of manufacturing a laminated ceramic capacitor. Therefore, in the method of manufacturing such a multilayer ceramic capacitor, it is more difficult to secure insulation around the internal electrode as the side margin portion is thinner.
特許文献1には、サイドマージン部を後付けする技術が開示されている。つまり、この技術では、積層シートを切断することにより、側面に内部電極が露出した積層チップが作製され、この積層チップの側面にサイドマージン部が設けられる。これにより、均一な厚さのサイドマージン部を形成可能となるため、サイドマージン部を薄くする場合にも、内部電極の周囲の絶縁性を確保することができる。 Patent Document 1 discloses a technique for retrofitting a side margin portion. That is, in this technique, by cutting the laminated sheet, a laminated chip in which the internal electrode is exposed on the side surface is manufactured, and the side margin portion is provided on the side surface of the laminated chip. Thus, the side margin portion having a uniform thickness can be formed, so that the insulation around the internal electrode can be ensured even when the side margin portion is thinned.
特許文献1に開示された技術では、側面がサイドマージンシートに対向するように配列された複数の積層チップによって、サイドマージンシートが打ち抜かれる。これにより、複数の積層チップの側面に同時にサイドマージン部を形成することができるため、高い量産性が得られる。 In the technology disclosed in Patent Document 1, the side margin sheet is punched by a plurality of laminated chips arranged so that the side faces the side margin sheet. As a result, side margin portions can be simultaneously formed on the side surfaces of the plurality of laminated chips, so that high mass productivity can be obtained.
特許文献1に開示された技術では、同時にサイドマージン部を形成する積層チップを増やすほど、積層チップの側面でサイドマージンシートを打ち抜くために必要な押圧力が増大する。したがって、この技術では、量産性を向上させようとすると、大型の装置や複雑な設備の導入が必要となる。 In the technique disclosed in Patent Document 1, the pressing force necessary for punching out the side margin sheet on the side surface of the laminated chip increases as the number of laminated chips forming the side margin portion increases. Therefore, in this technology, in order to improve mass productivity, it is necessary to introduce a large-sized apparatus and complex equipment.
以上のような事情に鑑み、本発明の目的は、簡単かつ効率的にサイドマージン部を後付け可能な積層セラミック電子部品の製造方法を提供することにある。 In view of the circumstances as described above, it is an object of the present invention to provide a method of manufacturing a laminated ceramic electronic component which can easily and efficiently attach a side margin portion.
上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品の製造方法では、積層されたセラミック層と、上記セラミック層の間に配置された内部電極と、上記内部電極が露出した側面と、をそれぞれ有し、上記側面をサイドマージンシートに対向させて配列された複数の積層チップが準備される。
上記複数の積層チップについて、上記側面と上記サイドマージンシートとの間に押圧力を加えることにより、上記側面で上記サイドマージンシートを打ち抜く動作が複数回に分けて実行される。
In order to achieve the above object, in a method of manufacturing a multilayer ceramic electronic component according to an aspect of the present invention, a laminated ceramic layer, an internal electrode disposed between the ceramic layers, and a side surface on which the internal electrode is exposed And a plurality of laminated chips arranged in such a manner that the side surfaces face the side margin sheet.
By applying a pressing force between the side surface and the side margin sheet for the plurality of laminated chips, an operation of punching out the side margin sheet at the side surface is performed in multiple times.
複数の積層チップで一括してサイドマージンシートを打ち抜くためには大きい押圧力が必要となる。
この点、上記の構成では、複数の積層チップの側面でサイドマージンシートを打ち抜く動作を複数回に分けて実行するため、各打ち抜き動作における押圧力が小さくて済む。このため、大型の装置や複雑な設備の導入を伴わずに効率的にサイドマージン部を後付け可能である。
A large pressing force is required to punch out the side margin sheet collectively with a plurality of laminated chips.
In this respect, in the above configuration, since the operation for punching out the side margin sheet on the side surface of the plurality of laminated chips is performed a plurality of times, the pressing force in each punching operation may be small. For this reason, the side margin can be efficiently retrofitted without the introduction of large-sized equipment or complicated equipment.
上記複数の積層チップを複数の押圧領域に区画してもよい。
上記複数の押圧領域ごとに上記動作を実行してもよい。
この構成では、各押圧領域ごとに打ち抜き動作を実行するため、各打ち抜き動作における押圧力が小さくて済む。
The plurality of stacked chips may be divided into a plurality of pressing areas.
The above operation may be performed for each of the plurality of pressing areas.
In this configuration, since the punching operation is performed for each pressing area, the pressing force in each punching operation may be small.
上記複数の積層チップが複数の列を成してもよい。
上記複数の列をそれぞれ上記複数の押圧領域に区画してもよい。
この構成では、積層チップの各列ごとに打ち抜き動作を実行するため、各打ち抜き動作における押圧力が小さくて済む。
The plurality of stacked chips may form a plurality of rows.
The plurality of rows may be respectively divided into the plurality of pressing areas.
In this configuration, since the punching operation is performed for each row of stacked chips, the pressing force in each punching operation may be small.
上記複数の押圧領域がそれぞれ共通形状を有してもよい。
上記共通形状に対応する押圧部を用いて上記動作を実行してもよい。
この構成では、複数の押圧領域について共通の押圧部を用いて打ち抜き動作を行うことができる。これにより、打ち抜き動作を行うための装置や設備をシンプルにすることができる。
Each of the plurality of pressing areas may have a common shape.
You may perform the said operation | movement using the press part corresponding to the said common shape.
In this configuration, the punching operation can be performed using a common pressing unit for a plurality of pressing regions. Thereby, the apparatus and equipment for performing the punching operation can be simplified.
上記動作では、弾性体によって上記サイドマージンシートに押圧力を加えてもよい。
また、上記動作では、上記複数の積層チップに押圧力を加えてもよい。
これらの構成では、より良好に打ち抜き動作を実行することができる。
In the above operation, a pressing force may be applied to the side margin sheet by an elastic body.
Further, in the above operation, a pressing force may be applied to the plurality of laminated chips.
In these configurations, the punching operation can be performed better.
押圧部によって上記側面と上記サイドマージンシートとの間に押圧力を加えながら、上記押圧部を上記複数の積層チップの配列方向に相対移動させることにより、上記動作を連続的に実行してもよい。
この場合、上記押圧部は上記配列方向に平行な中心軸を有するローラであってもよい。
これらの構成では、ローラなどの押圧部を相対移動させるによって複数の積層チップについて打ち抜き動作を連続的に実行可能である。これらの構成では、各打ち抜き動作ごとに押圧部による押圧力を解除する必要がないため、より効率的に打ち抜き動作を実行可能である。
The above operation may be continuously performed by relatively moving the pressing portion in the arrangement direction of the plurality of laminated chips while applying pressing force between the side surface and the side margin sheet by the pressing portion. .
In this case, the pressing portion may be a roller having a central axis parallel to the arrangement direction.
In these configurations, the punching operation can be continuously performed on a plurality of laminated chips by relatively moving the pressing unit such as a roller. In these configurations, since it is not necessary to release the pressing force by the pressing unit for each punching operation, the punching operation can be performed more efficiently.
本発明の一形態に係る積層セラミック電子部品の製造方法では、積層されたセラミック層と、上記セラミック層の間に配置された内部電極と、上記内部電極が露出した第1及び第2側面と、をそれぞれ有し、上記第1側面を第1サイドマージンシートに対向させ、上記第2側面を第2サイドマージンシートに対向させて配列された複数の積層チップが準備される。
上記複数の積層チップについて、上記第1及び第2サイドマージンシートに押圧力を加えることにより、上記第1及び第2側面でそれぞれ上記第1及び第2サイドマージンシートを同時に打ち抜く動作が複数回に分けて実行される。
この場合、上記複数の積層チップの配列方向に平行な中心軸を有する一対のローラによって上記第1及び第2サイドマージン部に押圧力を加えながら、上記一対のローラを上記配列方向に相対移動させることにより、上記動作を連続的に実行してもよい。
In a method of manufacturing a laminated ceramic electronic component according to an aspect of the present invention, a laminated ceramic layer, an internal electrode disposed between the ceramic layers, and first and second side surfaces where the internal electrode is exposed; A plurality of laminated chips are prepared, each having the first side face facing the first side margin sheet and the second side face facing the second side margin sheet.
By applying a pressing force to the first and second side margin sheets with respect to the plurality of laminated chips, the operation of simultaneously punching out the first and second side margin sheets at the first and second side surfaces is performed multiple times. It is divided and executed.
In this case, the pressing force is applied to the first and second side margin portions by a pair of rollers having a central axis parallel to the arrangement direction of the plurality of laminated chips, and the pair of rollers are relatively moved in the arrangement direction Thus, the above operation may be performed continuously.
これらの構成では、各打ち抜き動作における押圧力を小さく抑えつつ、積層チップの両側面に同時にサイドマージン部を形成可能である。つまり、これらの構成では、更に効率的にサイドマージン部を後付け可能である。 In these configurations, it is possible to simultaneously form side margin portions on both side surfaces of the laminated chip while suppressing the pressing force in each punching operation small. That is, in these configurations, the side margin can be added more efficiently.
簡単かつ効率的にサイドマージン部を後付け可能な積層セラミック電子部品の製造方法を提供することができる。 It is possible to provide a method of manufacturing a laminated ceramic electronic component which can be easily and efficiently retrofitted with side margin portions.
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
In the drawings, an X axis, a Y axis, and a Z axis which are orthogonal to one another are shown as appropriate. The X-axis, Y-axis and Z-axis are common in all the figures.
<第1の実施形態>
[積層セラミックコンデンサ10の構成]
図1〜3は、本発明の第1の実施形態に係る積層セラミックコンデンサ10を示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のA−A'線に沿った断面図である。図3は、積層セラミックコンデンサ10のB−B'線に沿った断面図である。
First Embodiment
[Configuration of Multilayer Ceramic Capacitor 10]
1 to 3 show a multilayer
積層セラミックコンデンサ10は、素体11と、第1外部電極14と、第2外部電極15と、を具備する。外部電極14,15は、相互に離間し、素体11を挟んでX軸方向に対向している。
The multilayer
素体11は、X軸方向を向いた2つの端面と、Y軸方向を向いた2つの側面と、Z軸方向を向いた2つの主面と、を有する。素体11の各面を接続する稜部は面取りされている。素体11において、例えば、X軸方向の寸法を1.0mmとし、Y軸及びZ軸方向の寸法を0.5mmとすることができる。
なお、素体11の形状はこのような形状に限定されない。例えば、素体11の各面は曲面であってもよく、素体11は全体として丸みを帯びた形状であってもよい。
The
The shape of the
外部電極14,15は、素体11のX軸方向両端面を覆い、X軸方向両端面に接続するY軸方向両側面及びZ軸方向両主面に延出している。これにより、外部電極14,15のいずれにおいても、X−Z平面に平行な断面及びX−Y軸に平行な断面の形状がU字状となっている。
The
外部電極14,15はそれぞれ、良導体により形成され、積層セラミックコンデンサ10の端子として機能する。外部電極14,15を形成する良導体としては、例えば、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属や合金を用いることができる。
外部電極14,15は、単層構造であっても複層構造であってもよい。
The
The
複層構造の外部電極14,15は、例えば、下地膜と表面膜との2層構造や、下地膜と中間膜と表面膜との3層構造として構成されていてもよい。
下地膜は、例えば、ニッケル、銅、パラジウム、白金、銀、金などを主成分とする金属や合金の焼き付け膜とすることができる。
中間膜は、例えば、白金、パラジウム、金、銅、ニッケルなどを主成分とする金属や合金のメッキ膜とすることができる。
表面膜は、例えば、銅、錫、パラジウム、金、亜鉛などを主成分とする金属や合金のメッキ膜とすることができる。
The
The undercoat film can be, for example, a baked film of a metal or alloy containing nickel, copper, palladium, platinum, silver, gold or the like as a main component.
The intermediate film can be, for example, a plated film of a metal or alloy containing platinum, palladium, gold, copper, nickel or the like as a main component.
The surface film can be, for example, a plated film of a metal or alloy containing copper, tin, palladium, gold, zinc or the like as a main component.
素体11は、積層チップ16と、サイドマージン部17と、を有する。
サイドマージン部17は、X−Z平面に沿って延びる平板状であり、積層チップ16のY軸方向両側面P,Qをそれぞれ覆っている。
積層チップ16は、容量形成部18と、カバー部19と、を有する。カバー部19は、X−Y平面に沿って延びる平板状であり、容量形成部18のZ軸方向両主面をそれぞれ覆っている。
サイドマージン部17及びカバー部19は、主に、容量形成部18を保護するとともに、容量形成部18の周囲の絶縁性を確保する機能を有する。
The
The
The
The
容量形成部18は、複数の第1内部電極12と、複数の第2内部電極13と、を有する。内部電極12,13は、いずれもX−Y平面に沿って延びるシート状であり、Z軸方向に交互に配置されている。第1内部電極12は、第1外部電極14に接続され、第2外部電極15から離間している。これとは反対に、第2内部電極13は、第2外部電極15に接続され、第1外部電極14から離間している。
The
内部電極12,13はそれぞれ、良導体により形成され、積層セラミックコンデンサ10の内部電極として機能する。内部電極12,13を形成する良導体としては、例えばニッケル(Ni)、銅(Cu)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)、又はこれらの合金を含む金属材料が用いられる。
The
容量形成部18は、誘電体セラミックスによって形成されている。積層セラミックコンデンサ10では、内部電極12,13間の各誘電体セラミック層の容量を大きくするため、容量形成部18を形成する材料として高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム(BaTiO3)に代表される、バリウム(Ba)及びチタン(Ti)を含むペロブスカイト構造の材料が挙げられる。
The
サイドマージン部17及びカバー部19も、誘電体セラミックスによって形成されている。サイドマージン部17及びカバー部19を形成する材料は、絶縁性セラミックスであればよいが、容量形成部18と同様の材料を用いることより、製造効率が向上するとともに、素体11における内部応力が抑制される。
The
上記の構成により、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間に電圧が印加されると、第1内部電極12と第2内部電極13との間の複数の誘電体セラミック層に電圧が加わる。これにより、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間の電圧に応じた電荷が蓄えられる。
According to the above configuration, in the laminated
なお、積層セラミックコンデンサ10の構成は、特定の構成に限定されず、積層セラミックコンデンサ10に求められるサイズや性能などに応じて、公知の構成を適宜採用可能である。例えば、容量形成部18における各内部電極12,13の枚数は、適宜決定可能である。
The configuration of the multilayer
[積層セラミックコンデンサ10の製造方法]
図4は、積層セラミックコンデンサ10の製造方法を示すフローチャートである。図5〜15は、積層セラミックコンデンサ10の製造過程を示す図である。以下、積層セラミックコンデンサ10の製造方法について、図4に沿って、図5〜15を適宜参照しながら説明する。
[Method of Manufacturing Multilayer Ceramic Capacitor 10]
FIG. 4 is a flowchart showing a method of manufacturing the multilayer
(ステップS01:セラミックシート準備)
ステップS01では、容量形成部18を形成するための第1セラミックシート101及び第2セラミックシート102と、カバー部19を形成するための第3セラミックシート103と、を準備する。
(Step S01: Preparation of ceramic sheet)
In step S01, the first
図5はセラミックシート101,102,103の平面図である。図5(A)はセラミックシート101を示し、図5(B)はセラミックシート102を示し、図5(C)はセラミックシート103を示している。セラミックシート101,102,103は、未焼成の誘電体グリーンシートとして構成され、例えば、ロールコーターやドクターブレードを用いてシート状に成形される。
FIG. 5 is a plan view of the
ステップS01の段階では、セラミックシート101,102,103は各積層セラミックコンデンサ10ごとに切り分けられていない。図5には、各積層セラミックコンデンサ10ごとに切り分ける際の切断線Lx,Lyが示されている。切断線LxはX軸に平行であり、切断線LyはY軸に平行である。
At the stage of step S01, the
図5に示すように、第1セラミックシート101には第1内部電極12に対応する未焼成の第1内部電極112が形成され、第2セラミックシート102には第2内部電極13に対応する未焼成の第2内部電極113が形成されている。なお、カバー部19に対応する第3セラミックシート103には内部電極が形成されていない。
As shown in FIG. 5, an unfired first
内部電極112,113は、任意の導電性ペーストを用いて形成することができる。導電性ペーストによる内部電極112,113の形成には、例えば、スクリーン印刷法やグラビア印刷法を用いることができる。
The
内部電極112,113は、切断線Lyによって仕切られたX軸方向に隣接する2つの領域にわたって配置され、Y軸方向に帯状に延びている。第1内部電極112と第2内部電極113とでは、切断線Lyによって仕切られた領域1列ずつX軸方向にずらされている。つまり、第1内部電極112の中央を通る切断線Lyが第2内部電極113の間の領域を通り、第2内部電極113の中央を通る切断線Lyが第1内部電極112の間の領域を通っている。
The
(ステップS02:積層)
ステップS02では、ステップS01で準備したセラミックシート101,102,103を積層することにより積層シート104を作製する。
(Step S02: lamination)
In step S02, the
図6は、ステップS02で得られる積層シート104の斜視図である。図6では、説明の便宜上、セラミックシート101,102,103を分解して示している。しかし、実際の積層シート104では、セラミックシート101,102,103が静水圧加圧や一軸加圧などにより圧着されて一体化される。これにより、高密度の積層シート104が得られる。
FIG. 6 is a perspective view of the
積層シート104では、容量形成部18に対応する第1セラミックシート101及び第2セラミックシート102がZ軸方向に交互に積層されている。
また、積層シート104では、交互に積層されたセラミックシート101,102のZ軸方向最上面及び最下面にそれぞれカバー部19に対応する第3セラミックシート103が積層される。なお、図6に示す例では、第3セラミックシート103がそれぞれ3枚ずつ積層されているが、第3セラミックシート103の枚数は適宜変更可能である。
In the
In the
(ステップS03:切断)
ステップS03では、ステップS02で得られた積層シート104を切断することにより未焼成の積層チップ116を作製する。
(Step S03: Disconnection)
In step S03, the non-fired
図7は、ステップS03の後の積層シート104の平面図である。積層シート104は、保持部材としてのテープT1に貼り付けられた状態で、切断線Lx,Lyに沿って切断される。
これにより、積層シート104が個片化され、図8に示す積層チップ116が得られる。積層チップ116には、内部電極112,113が露出した切断面である側面P,Qが形成されている。
FIG. 7 is a plan view of the
Thereby, the
積層シート104の切断方法は、特定の方法に限定されない。例えば、積層シート104の切断には、各種ブレードを利用した技術を用いることができる。積層シート104の切断に利用可能なブレードの一例としては、押し切り刃や回転刃(ダイシングブレードなど)が挙げられる。更に、積層シート104の切断には、各種ブレードを利用した技術以外にも、例えばレーザ切断やウォータージェット切断を用いることができる。
The method of cutting the
必要に応じ、切断後の積層チップ116を洗浄し、側面P,Qなどに付着した切断屑などを除去する。
As necessary, the
(ステップS04:サイドマージン部形成)
ステップS04では、ステップS03で得られた積層チップ116の側面P,Qに、未焼成のサイドマージン部117を形成する。
以下の説明では、積層チップ116の側面Pにサイドマージン部117を形成した後に、積層チップ116の側面Qにサイドマージン部117を形成する。しかし、積層チップ116の側面P,Qにおけるサイドマージン部117を形成する順序は反対であってもよい。
(Step S04: Side margin formation)
In step S04, the unfired
In the following description, after the
図7に示すステップS03の直後の状態では、切断面である側面P,QがテープT1に直交しており、相互に隣接する積層チップ116において側面P,Qが近接している。したがって、この状態では、積層チップ116の側面P,Qにサイドマージン部117を設けることが困難である。
In the state immediately after step S03 shown in FIG. 7, the side surfaces P and Q which are cut surfaces are orthogonal to the tape T1, and the side surfaces P and Q are close to each other in the
本実施形態では、側面Pにサイドマージン部117を設けるために、図9に示すように、積層チップ116をテープT1からテープT2に貼り替える。これにより、積層チップ116が90°回転し、側面QがテープT2で保持され、側面P側が開放される。
なお、積層チップ116の向きを変更する方法は、特定の方法に限定されない。また、積層チップ116は、テープT2以外であっても、テープT2と同様の機能を有する保持部材で保持することが可能である。
In the present embodiment, in order to provide the
The method of changing the orientation of the
積層チップ116は、テープT2上に、相互に所定の間隔をあけてX軸及びZ軸方向に沿って配列される。これにより、テープT2上に配列されたすべての積層チップ116の側面PがY軸方向上方を向くため、いずれの積層チップ116にもY軸方向上側からサイドマージン部117を形成することが可能となる。
The
図10は、本実施形態で用いる打ち抜き装置E1を模式的に示す斜視図である。打ち抜き装置E1は支持盤300及び押圧部200を有する。
FIG. 10 is a perspective view schematically showing the punching device E1 used in the present embodiment. The punching device E1 has a
支持盤300は、テープT2を保持可能であり、例えば、吸気機構に接続され、テープT2を吸着保持可能に構成される。
押圧部200は、支持盤300に対してY軸方向上方に対向する押圧面を有する弾性部201と、弾性部201をY軸方向上側から保持する保持部202と、から構成される。弾性部201を形成する材料は、各種ゴムなどの弾性体から適宜選択可能である。押圧部200は、テープT2における積層チップ116の配列領域のZ軸方向全幅にわたって延びる棒状である。
The
The
図10(A)は、積層チップ116が打ち抜き装置E1の支持盤300上にセットされた状態を示している。支持盤300はテープT2をY軸方向下側から保持し、テープT2に配列された積層チップ116の側面PがいずれもY軸方向上方を向いている。
本実施形態では、積層チップ116が、Z軸及びX軸方向に12行9列に等間隔に配列されている。しかし、テープT2上における積層チップ116の数や間隔などの配列態様は適宜変更可能である。
FIG. 10A shows a state in which the
In the present embodiment, the
図10(A)に示す状態から、図10(B)に示すように、サイドマージン部117を形成するためのサイドマージンシート117sが打ち抜き装置E1にセットされる。サイドマージンシート117sは、テープT2上に配列されたすべての積層チップ116を一括してY軸方向上側から覆っている。サイドマージンシート117sは、各積層チップ116の側面Pに接触している。
From the state shown in FIG. 10A, as shown in FIG. 10B, the
サイドマージンシート117sは、各積層チップ116ごとに切り分けられておらず、複数のサイドマージン部117が連続したグリーンシートとして構成される。サイドマージンシート117sは、ステップS01で準備されるセラミックシート101,102,103と同様に、例えば、ロールコーターやドクターブレードを用いてシート状に成形される。
The
図10(B)に示すように、打ち抜き装置E1の押圧部200は、支持盤300に沿ってX軸方向に移動可能である。これにより、打ち抜き装置E1は、任意の積層チップ116の列のY軸方向上方に押圧部200を対向させることが可能である。
また、打ち抜き装置E1の押圧部200は、Y軸方向に上下動可能である。これにより、打ち抜き装置E1は、押圧部200によってサイドマージンシート117sをY軸方向下方に押圧することが可能である。
なお、打ち抜き装置E1では、押圧部200と支持盤300とが相対移動可能であればよく、例えば、支持盤300がX軸及びY軸方向に移動可能に構成されていてもよい。
As shown in FIG. 10B, the
In addition, the
In addition, in the punching device E1, the
打ち抜き装置E1は、押圧部200によってサイドマージンシート117sを押圧することによって、押圧部200に対向する積層チップ116の側面Pでサイドマージンシート117sを打ち抜く。以下の説明では、サイドマージンシート117sを打ち抜く動作を、打ち抜き動作と呼称する。
The punching device E1 punches the
図11は、打ち抜き装置E1による打ち抜き動作を示す模式図である。
まず、図11(A)に示すように、押圧部200を積層チップ116の列に対向させた状態でY軸方向下方に移動させる。これにより、押圧部200の弾性部201がサイドマージンシート117sを押圧する。
FIG. 11 is a schematic view showing a punching operation by the punching device E1.
First, as shown in FIG. 11A, the
弾性部201がサイドマージンシート117sを押圧すると、サイドマージンシート117sが積層チップ116に押し付けられる。これと同時に、弾性部201は、積層チップ116が配置されていない空き領域Vにおいてサイドマージンシート117sをY軸方向下方に押し下げるように隆起する。
When the
これにより、サイドマージンシート117sには、積層チップ116上の領域と空き領域Vとの間にY軸方向のせん断力が加わる。このせん断力により、積層チップ116上の領域と空き領域Vとでサイドマージンシート117sが切り離される。押圧部200をこの位置で所定時間保持することにより、サイドマージンシート117sをより確実に切り離すことができる。
As a result, a shear force in the Y-axis direction is applied to the
そして、図11(B)に示すように押圧部200をY軸方向上方に戻すと、積層チップ116上にサイドマージンシート117sから切り離されたサイドマージン部117が残る。このように、Z軸方向に並ぶすべての積層チップ116の側面Pに、サイドマージン部117を形成することができる。
以上により、打ち抜き装置E1による打ち抜き動作が完了する。
Then, as shown in FIG. 11B, when the
Thus, the punching operation by the punching device E1 is completed.
図12は、打ち抜き装置E1における押圧部200の移動経路を示す模式図である。図12には、押圧部200の移動経路がブロック矢印で示されている。
打ち抜き装置E1では、支持盤300上に、Z軸方向に並ぶ積層チップ116の列をそれぞれ1列含むn個の押圧領域Anが設定されている。つまり、X軸方向n列目の積層チップ116が押圧領域Anに配置されている。
押圧領域Anの数は、積層チップ116の列数に応じて適宜決定可能である。本実施形態では、押圧領域A1〜A9が設定されている。
FIG. 12 is a schematic view showing a moving path of the
In the punching device E1, n pressing areas An each including one row of stacked
The number of pressing areas An can be appropriately determined according to the number of rows of the
打ち抜き装置E1では、押圧部200が押圧領域A1〜A9に順次配置され、各押圧領域A1〜A9においてそれぞれ1回の打ち抜き動作が実行される。
In the punching device E1, the
図13(A)は、押圧領域A1において打ち抜き動作が実行された直後の状態を示している。このとき、押圧領域A1に配置された積層チップ116の側面Pにサイドマージン部117が形成され、押圧領域A2以降に配置された積層チップ116の側面Pにはサイドマージン部117が形成されていない。
FIG. 13A shows a state immediately after the punching operation is performed in the pressing area A1. At this time, the
図13(B)は、押圧領域A1に引き続いて、押圧領域A2において打ち抜き動作が実行された直後の状態を示している。このとき、押圧領域A2に配置された積層チップ116の側面Pにサイドマージン部117が形成される。
FIG. 13B shows a state immediately after the punching operation is performed in the pressing area A2 following the pressing area A1. At this time, the
図14に示すように、打ち抜き装置E1は、押圧領域A3以降についても同様に、打ち抜き動作を順次実行する。これにより、テープT2上に配列されたすべての積層チップ116の側面Pにサイドマージン部117が形成される。
As shown in FIG. 14, the punching device E1 sequentially executes the punching operation similarly for the pressing area A3 and thereafter. Thus,
以上述べたように、打ち抜き装置E1では、各押圧領域Anごとに打ち抜き動作を実行することにより、テープT2上に配列された積層チップ116について複数回に分けてサイドマージン部117を形成する。このため、すべての押圧領域Anについて一括して打ち抜き動作を実行する場合に比べて、1回の打ち抜き動作に必要な押圧力が小さくて済む。
As described above, in the punching device E1, by performing the punching operation for each pressing area An, the
また、打ち抜き装置E1では、押圧領域Anにおいて打ち抜き動作を順次実行することにより、テープT2上に配列された積層チップ116の側面Pに連続的にサイドマージン部117を形成することができる。したがって、打ち抜き装置E1では、積層チップ116の側面Pに効率的にサイドマージン部117を後付け可能である。
Further, in the punching device E1, the
なお、打ち抜き装置E1は、複数の押圧領域Anについて同時に打ち抜き動作を実行してもよい。この場合、打ち抜き装置E1は、複数の押圧部200を有していてもよい。
また、押圧領域Anは、上記のようにZ軸方向に並ぶ積層チップ116の列ごとに設定されるほか、X軸方向に並ぶ積層チップ116の行ごとに設定されてもよい。この場合、押圧部200は、積層チップ116の各行を押圧可能で、かつZ軸方向に移動可能に構成することができる。
The punching device E1 may execute the punching operation simultaneously for a plurality of pressing areas An. In this case, the punching device E1 may have a plurality of
The pressing area An is set for each row of the stacked
ステップS04では、積層チップ116の側面Pと同様に、積層チップ116の側面Qにもサイドマージン部117が形成される。
具体的には、積層チップ116をテープT2からテープT3に移し替えることにより、テープT3によって積層チップ116の側面Pに設けられたサイドマージン部117を保持する。これにより、各積層チップ116の側面P,Qの向きが図9に示す向きとは反対になり、側面QがY軸方向上方を向く。
したがって、積層チップ116の側面Qについても側面Pと同様の要領でサイドマージン部117を形成することができる。
In step S04, as in the side surface P of the
Specifically, by transferring the
Therefore, the
以上により、図15に示す未焼成の素体111が得られる。
素体111の形状は、焼成後の素体11の形状に応じて決定可能である。例えば、1.0mm×0.5mm×0.5mmの素体11を得るために、1.2mm×0.6mm×0.6mmの素体111を作製することができる。
Thus, the
The shape of the
(ステップS05:焼成)
ステップS05では、ステップS04で得られた未焼成の素体111を焼成することにより、図1〜3に示す積層セラミックコンデンサ10の素体11を作製する。焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
(Step S05: Baking)
In step S05, the
(ステップS06:外部電極形成)
ステップS06では、ステップS05で得られた素体11に外部電極14,15を形成することにより、図1〜3に示す積層セラミックコンデンサ10を作製する。
(Step S06: External electrode formation)
In step S06, the
ステップS06では、まず、素体11の一方のX軸方向端面を覆うように未焼成の電極材料を塗布し、素体11の他方のX軸方向端面を覆うように未焼成の電極材料を塗布する。素体11に塗布された未焼成の電極材料に、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において焼き付け処理を行って、素体11に下地膜を形成する。そして、素体11に焼き付けられた下地膜の上に、中間膜及び表面膜を電界メッキなどのメッキ処理で形成して、外部電極14,15が完成する。
In step S06, first, an unbaked electrode material is applied to cover one end surface in the X-axis direction of
なお、上記のステップS06における処理の一部を、ステップS05の前に行ってもよい。例えば、ステップS05の前に未焼成の素体111のX軸方向両端面に未焼成の電極材料を塗布し、ステップS05において、未焼成の素体111を焼成すると同時に、未焼成の電極材料を焼き付けて外部電極14,15の下地層を形成してもよい。
Note that part of the process in step S06 described above may be performed before step S05. For example, before step S05, unfired electrode materials are applied to both end surfaces of the
<第2の実施形態>
本発明の第2の実施形態に係る積層セラミックコンデンサ10の製造方法は、図4のステップS04の以下に説明する構成以外について第1の実施形態と共通する。第2の実施形態について、第1の実施形態と同様の構成の説明を適宜省略する。
Second Embodiment
The method of manufacturing the multilayer
図16は、本実施形態に係る打ち抜き装置E2を示す模式図である。打ち抜き装置E2は、第1の実施形態に係る打ち抜き装置E1と同様の支持盤300と、第1の実施形態に係る打ち抜き装置E1とは異なる形状の押圧部210と、を有する。図16には、押圧部210の移動経路がブロック矢印で示されている。
FIG. 16 is a schematic view showing a punching device E2 according to the present embodiment. The punching device E2 has a
打ち抜き装置E2では、支持盤300上に、押圧領域Bnが設定されている。押圧領域Bnは、第1の実施形態に係る押圧領域Anとは異なり、Z軸及びX軸方向に4行3列の積層チップ116をそれぞれ含む。
押圧領域Bnの数は、積層チップ116の配列態様に応じて適宜決定可能である。本実施形態では、押圧領域B1〜B9が設定されている。押圧領域B1〜B9は、逆S字状に並んでいる。
In the punching device E2, a pressing area Bn is set on the
The number of pressing areas Bn can be appropriately determined in accordance with the arrangement of the
打ち抜き装置E2の押圧部210は、押圧領域B1〜B9に対応した形状を有し、押圧領域B1〜B9をそれぞれ押圧可能に構成されている。打ち抜き装置E2では、押圧部210が押圧領域B1〜B9に順次配置され、各押圧領域B1〜B9においてそれぞれ1回の打ち抜き動作が実行される。
The
打ち抜き装置E2は、図17に示すように、押圧領域B1〜B9において打ち抜き動作を順次実行することにより、テープT2上に配列されたすべての積層チップ116の側面Pにサイドマージン部117が形成される。
As shown in FIG. 17, the punching device E2 sequentially performs the punching operation in the pressing regions B1 to B9 to form the
なお、押圧領域Bnに含まれる積層チップ116の行数や列数は適宜変更可能である。この場合、押圧領域Bnに対応して、押圧部210の形状を変更することができる。
また、打ち抜き装置E2は、複数の押圧領域Bnについて同時に打ち抜き動作を実行してもよい。この場合、打ち抜き装置E2は、複数の押圧部210を有していてもよい。
The number of rows and the number of columns of the
The punching device E2 may execute the punching operation simultaneously for a plurality of pressing areas Bn. In this case, the punching device E2 may have a plurality of
<第3の実施形態>
本発明の第3の実施形態に係る積層セラミックコンデンサ10の製造方法は、図4のステップS04の以下に説明する構成以外について第1の実施形態と共通する。第3の実施形態について、第1の実施形態と同様の構成の説明を適宜省略する。
Third Embodiment
The method of manufacturing the multilayer
本実施形態に係る打ち抜き装置E3は、第1の実施形態に係る打ち抜き装置E1と同様の支持盤300と、第1の実施形態に係る打ち抜き装置E1とは異なる押圧部であるローラ220と、を有する。
The punching device E3 according to the present embodiment includes a
図18は、打ち抜き装置E3を模式的に示す斜視図である。打ち抜き装置E3のローラ220は、Z軸に平行な中心軸部材221に保持された円柱状の弾性部材として構成される。ローラ220は、中心軸部材221を中心に回転可能である。ローラ220を形成する材料は、各種ゴムなどの弾性体から適宜選択可能である。
FIG. 18 is a perspective view schematically showing the punching device E3. The
打ち抜き装置E3は、サイドマージンシート117sに押圧力を加えた状態のローラ220を回転させながらX軸方向に移動させる。打ち抜き装置E3は、ローラ220をX軸方向に沿って押圧領域A1〜A9を通過させることにより、各押圧領域A1〜A9において連続的に打ち抜き動作を行うことができる。
The punching device E3 moves the
図19(A)は、ローラ220が押圧領域A1を通過した直後の状態を示している。このとき、押圧領域A1に配置された積層チップ116の側面Pにサイドマージン部117が形成され、押圧領域A2以降に配置された積層チップ116の側面Pにはサイドマージン部117が形成されていない。
FIG. 19A shows a state immediately after the
図19(B)は、押圧領域A1に引き続いて、押圧領域A2を通過した直後の状態を示している。このとき、押圧領域A2に配置された積層チップ116の側面Pにサイドマージン部117が形成される。打ち抜き装置E3は、ローラ220を押圧領域A9まで通過させると、テープT2上に配列されたすべての積層チップ116の側面Pにサイドマージン部117が形成される。
FIG. 19B shows a state immediately after passing through the pressing area A2 following the pressing area A1. At this time, the
以上述べたように、本実施形態に係る打ち抜き装置E3では、押圧領域A1〜A9での打ち抜き動作において、ローラ220を各押圧領域A1〜A9ごとにY軸方向に上下動させる必要がない。このため、本実施形態では、更に効率的に積層チップ116の側面Pにサイドマージン部117を後付け可能である。
As described above, in the punching device E3 according to the present embodiment, in the punching operation in the pressing areas A1 to A9, it is not necessary to move the
本実施形態に係る打ち抜き装置E3では、サイドマージンシート117sの硬さなどに応じて、打ち抜き動作の条件を変更することが可能である。
一例として、サイドマージンシート117sが柔らかい場合には、打ち抜き動作においてサイドマージンシート117sに対してより急峻にせん断力が加わることが好ましい。つまり、積層チップ116が配置されていない空き領域Vにおいてローラ220がサイドマージンシート117sを押し下げる速度が速いことが好ましい。
このためには、例えば、図19(A)に示すローラ220の半径Rを小さくすることが有効である。また、ローラ220のX軸方向の移動速度を大きくすることも有効である。
In the punching device E3 according to the present embodiment, it is possible to change the conditions of the punching operation in accordance with the hardness of the
As an example, in the case where the
For this purpose, for example, it is effective to reduce the radius R of the
なお、打ち抜き装置E3による打ち抜き動作におけるローラ220の移動方向は、X軸方向に限定されず、X−Z平面に沿った積層チップ116の配列方向であればよい。つまり、ローラ220の移動方向は、Z軸方向であっても、X軸及びZ軸に対して斜めの方向であってもよい。この場合、ローラ220の中心軸部材221の向きをX−Z平面に沿って変更することができる。
The moving direction of the
また、打ち抜き装置E3は、X−Z平面に沿って並ぶ複数のローラ220を有していてもよい。この場合、複数のローラ220によって、複数の押圧領域Anにおいて同時に打ち抜き動作を行うことが可能である。
Further, the punching device E3 may have a plurality of
<第4の実施形態>
本発明の第4の実施形態に係る積層セラミックコンデンサ10の製造方法は、図4のステップS04の以下に説明する構成以外について第1の実施形態と共通する。第4の実施形態について、第1の実施形態と同様の構成の説明を適宜省略する。
Fourth Embodiment
The method of manufacturing the multilayer
本実施形態では、第1の実施形態と同様の打ち抜き装置E1を用いる。 In this embodiment, a punching device E1 similar to that of the first embodiment is used.
図20は、本実施形態の構成を示す模式図である。
図20(A)に示すように、第1の実施形態とは反対に、積層チップ116の側面PがY軸方向下側に向けられて支持盤300に対向させられる。サイドマージンシート117sは、平板状の弾性板400を介して支持盤300上に配置される。弾性板400を形成する材料は、各種ゴムなどの弾性体から適宜選択可能である。
そして、図20(B)に示すように、積層チップ116は、側面Pがサイドマージンシート117sに接触するように、サイドマージンシート117s上にセットされる。
FIG. 20 is a schematic view showing the configuration of the present embodiment.
As shown in FIG. 20A, the side surface P of the
Then, as shown in FIG. 20B, the
図21は、打ち抜き装置E1による打ち抜き動作を示す模式図である。
まず、図21(A)に示すように、押圧部200を、押圧領域A1に配置された積層チップ116の列に対向させた状態でY軸方向下方に移動させる。これにより、押圧部200がテープT2を押圧し、積層チップ116をサイドマージンシート117sに押し付ける。
FIG. 21 is a schematic view showing a punching operation by the punching device E1.
First, as shown in FIG. 21A, the
積層チップ116がサイドマージンシート117sに押し付けられると、サイドマージンシート117sから弾性板400に押圧力が加わる。これにより、弾性板400は、積層チップ116の間の領域Vにおいてサイドマージンシート117sをY軸方向上方に押し上げるように隆起する。
When the
これにより、サイドマージンシート117sには、積層チップ116上の領域と、積層チップ116間の領域Vと、の間にY軸方向のせん断力が加わる。このせん断力により、積層チップ116上の領域と、積層チップ116間の領域Vと、でサイドマージンシート117sが切り離される。
As a result, a shear force in the Y-axis direction is applied to the
そして、押圧部200をY軸方向上方に戻すと、積層チップ116上にサイドマージンシート117sから切り離されたサイドマージン部117が残る。このように、押圧領域A1に配置された積層チップ116の側面Pに、サイドマージン部117を形成することができる。
Then, when the
次に、図21(B)に示すように、押圧部200を押圧領域A1から押圧領域A2に移動させて、押圧領域A2において打ち抜き動作を行う。これにより、押圧領域A2に配置された積層チップ116の側面Pに、サイドマージン部117を形成することができる。同様に、押圧領域A3以降において打ち抜き動作を行うことにより、すべての積層チップ116の側面Pに、サイドマージン部117を形成することができる。
Next, as shown in FIG. 21B, the
<第5の実施形態>
本発明の第5の実施形態に係る積層セラミックコンデンサ10の製造方法は、図4のステップS04の以下に説明する構成以外について第4の実施形態と共通する。第5の実施形態について、第4の実施形態と同様の構成の説明を適宜省略する。
Fifth Embodiment
The method of manufacturing the multilayer
本実施形態では、第3の実施形態と同様の打ち抜き装置E3を用いる。 In this embodiment, a punching device E3 similar to that of the third embodiment is used.
図22は、本実施形態に係る打ち抜き動作を示す模式図である。打ち抜き装置E3は、ローラ220でテープT2に押圧力を加えた状態で、ローラ220を回転させながらX軸方向に移動させる。打ち抜き装置E3は、ローラ220をX軸方向に沿って押圧領域A1〜A9を通過させることにより、各押圧領域A1〜A9において連続的に打ち抜き動作を行うことができる。
FIG. 22 is a schematic view showing a punching operation according to the present embodiment. The punching device E 3 moves the
図22(A)は、ローラ220が押圧領域A1を通過した直後の状態を示している。このとき、押圧領域A1に配置された積層チップ116の側面Pにサイドマージン部117が形成され、押圧領域A2以降に配置された積層チップ116の側面Pにはサイドマージン部117が形成されていない。
FIG. 22A shows a state immediately after the
図22(B)は、押圧領域A1に引き続いて、押圧領域A2を通過した直後の状態を示している。このとき、押圧領域A2に配置された積層チップ116の側面Pにサイドマージン部117が形成される。打ち抜き装置E3は、ローラ220を押圧領域A9まで通過させると、テープT2上に配列されたすべての積層チップ116の側面Pにサイドマージン部117が形成される。
FIG. 22B shows a state immediately after passing through the pressing area A2 following the pressing area A1. At this time, the
<第6の実施形態>
本発明の第6の実施形態に係る積層セラミックコンデンサ10の製造方法は、図4のステップS04の以下に説明する構成以外について第3の実施形態と共通する。第6の実施形態について、第3の実施形態と同様の構成の説明を適宜省略する。
Sixth Embodiment
The method of manufacturing the multilayer
図23は、本実施形態に係る打ち抜き装置E4の構成を示す模式図である。本実施形態に係る打ち抜き装置E4は、第3の実施形態に係る打ち抜き装置E3のローラ220と同様の構成の2本のローラ220A,220Bを有する。ローラ220A,220Bは、それぞれ中心軸部材221A,221Bに保持され、Y軸方向に間隔をあけて配置されている。
FIG. 23 is a schematic view showing a configuration of a punching device E4 according to the present embodiment. The punching device E4 according to the present embodiment includes two
打ち抜き装置E4では、Y軸方向下側のローラ220BがテープT2を保持し、Y軸方向上側のローラ220Aがサイドマージンシート117sを押圧する。つまり、積層チップ116はテープT2及びサイドマージンシート117sを介してローラ220A,220Bに挟持される。
In the punching device E4, the
打ち抜き装置E4は、ローラ220A,220Bでサイドマージンシート117sとテープT2との間に押圧力を加えた状態で、ローラ220A,220Bを回転させながらX軸方向に移動させる。つまり、打ち抜き装置E4は、ローラ220A,220BをX軸方向に沿って押圧領域A1〜A9を通過させることにより、各押圧領域A1〜A9において連続的に打ち抜き動作を行うことができる。
The punching device E4 moves the
<第7の実施形態>
本発明の第7の実施形態に係る積層セラミックコンデンサ10の製造方法は、図4のステップS04以外が第6の実施形態と共通する。第7の実施形態について、第6の実施形態と同様の構成については適宜その説明を省略する。
Seventh Embodiment
The manufacturing method of the multilayer
第7の実施形態では、第6の実施形態と同様の打ち抜き装置E4を用いる。 In the seventh embodiment, a punching device E4 similar to that of the sixth embodiment is used.
図24は、本実施形態に係る打ち抜き動作を示す模式図である。本実施形態では、積層チップ116が、テープT2に貼り付けられることなく、2枚のサイドマージンシート117sA,117sBの間に配列される。サイドマージンシート117sAは積層チップ116の側面P上に配置され、サイドマージンシート117sBは積層チップ116の側面Q上に配置される。
FIG. 24 is a schematic view showing a punching operation according to the present embodiment. In the present embodiment, the
打ち抜き装置E4では、Y軸方向上側のローラ220Aがサイドマージンシート117sAを押圧し、Y軸方向下側のローラ220Bがサイドマージンシート117sBを押圧する。つまり、積層チップ116はサイドマージンシート117sA,117sBを介してローラ220A,220Bに挟持される。
In the punching device E4, the
打ち抜き装置E4は、ローラ220A,220Bでサイドマージンシート117sA,117sBの間に押圧力を加えた状態で、ローラ220A,220Bを回転させながらX軸方向に移動させる。これにより、積層チップ116の両側面P,Qで同時にサイドマージンシート117sを打ち抜くことができる。つまり、本実施形態では、1回の打ち抜き動作で、積層チップ116の両側面P,Qに同時にサイドマージン部117を設けることができる。
The punching device E4 moves the
したがって、本実施形態では、打ち抜き装置E4が、ローラ220A,220BをX軸方向に沿って押圧領域A1〜A9を通過させることにより、テープT2上に配列されたすべての積層チップ116の両側面P,Qに同時にサイドマージン部117を設けることができる。これにより、ステップS04を非常に効率的に行うことが可能である。
Therefore, in the present embodiment, the punching device E4 causes the
<その他の実施形態>
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
<Other Embodiments>
As mentioned above, although embodiment of this invention was described, this invention is not limited only to the above-mentioned embodiment, of course, a various change can be added.
例えば、図4に示す各ステップは、必要に応じて、順番を入れ替えてもよい。
一例として、ステップS03で個片化した未焼成の積層チップ116を焼成して積層チップ16とした後に、積層チップ16にサイドマージン部117を設けてもよい。この場合、焼成後の積層チップ16に対してステップS04〜S06を行うことができる。
For example, the steps shown in FIG. 4 may be switched in order as needed.
As an example, after firing the unfired
また、上記実施形態では、積層セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、本発明は、相互に対を成す内部電極が交互に配置される積層セラミック電子部品全般に適用可能である。このような積層セラミック電子部品としては、例えば、圧電素子などが挙げられる。 Further, in the above embodiment, a laminated ceramic capacitor has been described as an example of the laminated ceramic electronic component, but the present invention is applicable to all laminated ceramic electronic components in which internal electrodes forming a pair are alternately arranged. As such a laminated ceramic electronic component, a piezoelectric element etc. are mentioned, for example.
10…積層セラミックコンデンサ
11…素体
12,13…内部電極
14,15…外部電極
16…積層チップ
17…サイドマージン部
18…容量形成部
19…カバー部
104…積層シート
111…未焼成の素体
112,113…未焼成の内部電極
116…未焼成の積層チップ
117…未焼成のサイドマージン部
117s…サイドマージンシート
200…押圧部
201…弾性部
300…支持盤
P,Q…側面
T1,T2…テープ
A1〜A9…押圧領域
V…空き領域
DESCRIPTION OF
Claims (10)
前記複数の積層チップについて、前記側面と前記サイドマージンシートとの間に押圧力を加えることにより、前記側面で前記サイドマージンシートを打ち抜き、打ち抜いた前記サイドマージンシートを前記側面に付着させる動作を複数回に分けて実行する
積層セラミック電子部品の製造方法。 A plurality of stacked layers each having a laminated ceramic layer, an internal electrode disposed between the ceramic layers, and a side surface on which the internal electrode is exposed, the side surface facing the side margin sheet Prepare the chip,
For the plurality of stacked chips, by applying a pressing force between the side surface and the side margin sheet, it said-out side margin disconnect hit the sheet at the side, to the side margin sheet punched attached to the side surface operation A method of manufacturing a multilayer ceramic electronic component, which is carried out in several times.
前記複数の積層チップを複数の押圧領域に区画し、
前記複数の押圧領域ごとに前記動作を実行する
積層セラミック電子部品の製造方法。 A method of manufacturing a multilayer ceramic electronic component according to claim 1, wherein
Dividing the plurality of laminated chips into a plurality of pressing areas;
A method of manufacturing a multilayer ceramic electronic component, wherein the operation is performed for each of the plurality of pressing areas.
前記複数の積層チップが複数の列を成し、
前記複数の列をそれぞれ前記複数の押圧領域に区画する
積層セラミック電子部品の製造方法。 A method of manufacturing a multilayer ceramic electronic component according to claim 2, wherein
The plurality of stacked chips form a plurality of rows,
A method of manufacturing a multilayer ceramic electronic component, wherein the plurality of rows are respectively divided into the plurality of pressing regions.
前記複数の押圧領域がそれぞれ共通形状を有し、
前記共通形状に対応する押圧部を用いて前記動作を実行する
積層セラミック電子部品の製造方法。 A method of manufacturing a laminated ceramic electronic component according to claim 2 or 3, wherein
The plurality of pressing areas have a common shape, respectively
A method of manufacturing a multilayer ceramic electronic component, wherein the operation is performed using a pressing portion corresponding to the common shape.
前記動作では、弾性体によって前記サイドマージンシートに押圧力を加える
積層セラミック電子部品の製造方法。 A method of manufacturing a multilayer ceramic electronic component according to any one of claims 2 to 4, wherein
In the operation, a pressing force is applied to the side margin sheet by an elastic body.
前記サイドマージンシートを弾性体上に配置し、
前記動作では、前記複数の積層チップに押圧力を加える
積層セラミック電子部品の製造方法。 A method of manufacturing a multilayer ceramic electronic component according to any one of claims 2 to 4, wherein
Place the side margin sheet on an elastic body,
In the operation, a pressing force is applied to the plurality of laminated chips. A method of manufacturing a laminated ceramic electronic component.
押圧部によって前記側面と前記サイドマージンシートとの間に押圧力を加えながら、前記押圧部を前記複数の積層チップの配列方向に相対移動させることにより、前記動作を連続的に実行する
積層セラミック電子部品の製造方法。 A method of manufacturing a multilayer ceramic electronic component according to claim 1, wherein
The ceramic ceramic electronic device continuously executes the operation by relatively moving the pressing portion in the arrangement direction of the plurality of laminated chips while applying a pressing force between the side surface and the side margin sheet by the pressing portion. Method of manufacturing parts.
前記押圧部は前記配列方向に平行な中心軸を有するローラである
積層セラミック電子部品の製造方法。 8. A method of manufacturing a multilayer ceramic electronic component according to claim 7, wherein
The method for manufacturing a multilayer ceramic electronic component, wherein the pressing portion is a roller having a central axis parallel to the arrangement direction.
前記複数の積層チップについて、前記第1及び第2サイドマージンシートに押圧力を加えることにより、前記第1及び第2側面でそれぞれ前記第1及び第2サイドマージンシートを同時に打ち抜き、打ち抜いた前記第1及び第2サイドマージンシートを前記第1及び第2側面に付着させる動作を複数回に分けて実行する
積層セラミック電子部品の製造方法。 It has a laminated ceramic layer, an internal electrode disposed between the ceramic layers, and first and second side surfaces where the internal electrode is exposed, and the first side surface is used as a first side margin sheet. Preparing a plurality of laminated chips arranged facing each other with the second side facing the second side margin sheet,
For the plurality of stacked chips, said by applying a pressing force to the first and second side margin sheet, disconnect strike the first and respectively the first and second side margin sheet in the second aspect simultaneously punched An operation of attaching the first and second side margin sheets to the first and second side surfaces in a plurality of times is performed.
前記複数の積層チップの配列方向に平行な中心軸を有する一対のローラによって前記第1及び第2サイドマージンシートに押圧力を加えながら、前記一対のローラを前記配列方向に相対移動させることにより、前記動作を連続的に実行する
積層セラミック電子部品の製造方法。 A method of manufacturing a multilayer ceramic electronic component according to claim 9, which is:
By relatively moving the pair of rollers in the arranging direction while applying pressing force to the first and second side margin sheets by the pair of rollers having central axes parallel to the arranging direction of the plurality of laminated chips. A method of manufacturing a multilayer ceramic electronic component, wherein the operation is continuously performed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016012551A JP6426112B2 (en) | 2016-01-26 | 2016-01-26 | Method of manufacturing laminated ceramic electronic component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016012551A JP6426112B2 (en) | 2016-01-26 | 2016-01-26 | Method of manufacturing laminated ceramic electronic component |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017135202A JP2017135202A (en) | 2017-08-03 |
JP6426112B2 true JP6426112B2 (en) | 2018-11-21 |
Family
ID=59505035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016012551A Active JP6426112B2 (en) | 2016-01-26 | 2016-01-26 | Method of manufacturing laminated ceramic electronic component |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6426112B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7044534B2 (en) * | 2017-12-11 | 2022-03-30 | 太陽誘電株式会社 | Multilayer ceramic electronic components and their manufacturing methods |
JP7122129B2 (en) * | 2018-03-07 | 2022-08-19 | 太陽誘電株式会社 | Manufacturing method for multilayer ceramic electronic component |
CN110875139B (en) * | 2018-09-03 | 2022-09-23 | 三星电机株式会社 | Capacitor assembly |
JP7213644B2 (en) * | 2018-09-12 | 2023-01-27 | 太陽誘電株式会社 | Manufacturing method for multilayer ceramic electronic component |
JP7306051B2 (en) | 2019-05-16 | 2023-07-11 | 株式会社村田製作所 | Electronic component manufacturing method |
JP7292101B2 (en) | 2019-05-20 | 2023-06-16 | 太陽誘電株式会社 | Laminated ceramic electronic component and manufacturing method of laminated ceramic electronic component |
JP7041401B2 (en) * | 2019-06-27 | 2022-03-24 | 株式会社村田製作所 | Manufacturing method and pressing equipment for laminated ceramic electronic components |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06349669A (en) * | 1993-06-14 | 1994-12-22 | Murata Mfg Co Ltd | Manufacture of ceramic capacitor |
JP3305221B2 (en) * | 1995-12-25 | 2002-07-22 | 日本碍子株式会社 | Sheet material progressive feeder |
JPH09246125A (en) * | 1996-03-11 | 1997-09-19 | Mitsubishi Materials Corp | Manufacture of chip electronic component |
JP4255591B2 (en) * | 1999-12-08 | 2009-04-15 | 株式会社 東京ウエルズ | Electrode electrode forming device |
JP4938471B2 (en) * | 2006-04-13 | 2012-05-23 | アルプス電気株式会社 | Green sheet through-hole processing apparatus and through-hole processing method |
JP5780169B2 (en) * | 2011-03-14 | 2015-09-16 | 株式会社村田製作所 | Manufacturing method of multilayer ceramic electronic component |
-
2016
- 2016-01-26 JP JP2016012551A patent/JP6426112B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017135202A (en) | 2017-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6426112B2 (en) | Method of manufacturing laminated ceramic electronic component | |
KR101551783B1 (en) | Manufacturing method for monolithic ceramic electronic component | |
JP5332475B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
KR101378816B1 (en) | Manufacturing method for monolithic ceramic electronic component | |
US9039859B2 (en) | Method for manufacturing monolithic ceramic electronic components | |
JP6131756B2 (en) | Capacitor element manufacturing method | |
JP6490024B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
JP2019125705A (en) | Multilayer ceramic capacitor | |
JP2014187216A (en) | Method of manufacturing multilayer ceramic capacitor | |
JP7196946B2 (en) | Manufacturing method for multilayer ceramic electronic component | |
JP6329978B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
JP6261855B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
JP2019117817A (en) | Manufacturing method of laminated ceramic electronic component | |
JP2000340448A (en) | Laminated ceramic capacitor | |
JP6984197B2 (en) | Manufacturing method of laminated ceramic electronic components | |
JP7127720B2 (en) | Manufacturing method for multilayer ceramic electronic component | |
JP6591771B2 (en) | Multilayer capacitor | |
US20220359122A1 (en) | Method for multilayer ceramic electronic device with punched out side margin parts | |
US11694845B2 (en) | Multi-layer ceramic electronic component and method of producing the same | |
JP7314861B2 (en) | Electronic component manufacturing method | |
JP7328749B2 (en) | Laminated ceramic electronic component and manufacturing method thereof | |
JP7432335B2 (en) | Manufacturing method for laminated ceramic electronic components | |
JP7417357B2 (en) | Manufacturing method for laminated ceramic electronic components | |
CN110634676A (en) | Multilayer electronic component and method for manufacturing same | |
JP7213644B2 (en) | Manufacturing method for multilayer ceramic electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180410 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181009 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181024 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6426112 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |