JP7417357B2 - Manufacturing method for laminated ceramic electronic components - Google Patents

Manufacturing method for laminated ceramic electronic components Download PDF

Info

Publication number
JP7417357B2
JP7417357B2 JP2019019686A JP2019019686A JP7417357B2 JP 7417357 B2 JP7417357 B2 JP 7417357B2 JP 2019019686 A JP2019019686 A JP 2019019686A JP 2019019686 A JP2019019686 A JP 2019019686A JP 7417357 B2 JP7417357 B2 JP 7417357B2
Authority
JP
Japan
Prior art keywords
ceramic
laminated
axis direction
manufacturing
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019019686A
Other languages
Japanese (ja)
Other versions
JP2020126967A (en
Inventor
三千男 新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2019019686A priority Critical patent/JP7417357B2/en
Publication of JP2020126967A publication Critical patent/JP2020126967A/en
Application granted granted Critical
Publication of JP7417357B2 publication Critical patent/JP7417357B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層セラミックコンデンサ等の積層セラミック電子部品の製造方法に関する。 The present invention relates to a method for manufacturing a multilayer ceramic electronic component such as a multilayer ceramic capacitor.

積層セラミックコンデンサ等の積層セラミック電子部品は、典型的には以下のように製造される。まず、内部電極パターンが形成された未焼成のセラミックシートを積層し、これを積層方向から圧着する。圧着された大判の積層シートを切断することで、内部電極が積層された機能部と、その周囲のマージン部と、を有するセラミック素体が個片化される。このセラミック素体を焼成し、外部電極を形成することで、積層セラミック電子部品が製造される。 Multilayer ceramic electronic components such as multilayer ceramic capacitors are typically manufactured as follows. First, unfired ceramic sheets on which internal electrode patterns are formed are laminated, and the sheets are pressed together from the lamination direction. By cutting the press-bonded large-sized laminated sheet, a ceramic element body having a functional part on which internal electrodes are laminated and a margin part around the functional part is separated into pieces. A multilayer ceramic electronic component is manufactured by firing this ceramic body and forming external electrodes.

上記セラミックシートにおいて、マージン部に対応する領域には、内部電極パターンが形成されておらず、内部電極パターンの厚みに起因する段差が形成される。このため、上記積層シートの圧着工程後においても、マージン部に隙間が残りやすく、マージン部の圧着不足に起因するデラミネーション等の欠陥が発生しやすい。 In the ceramic sheet, no internal electrode pattern is formed in the region corresponding to the margin portion, and a step is formed due to the thickness of the internal electrode pattern. Therefore, even after the crimping process of the laminated sheet, gaps tend to remain in the margins, and defects such as delamination due to insufficient crimping in the margins tend to occur.

そこで、例えば特許文献1には、セラミック素体の上面及び下面のうち少なくとも一面に、内部電極に起因する段差を補償するための段差補償用カバーを形成する、セラミック電子部品の製造方法が開示されている。
特許文献2には、加圧板と原料シート群との間にシート状の弾性体を介装して圧着工程を行う、積層セラミックコンデンサの製造方法が開示されている。
Therefore, for example, Patent Document 1 discloses a method for manufacturing a ceramic electronic component, in which a step compensation cover is formed on at least one of the upper and lower surfaces of a ceramic body to compensate for steps caused by internal electrodes. ing.
Patent Document 2 discloses a method for manufacturing a multilayer ceramic capacitor in which a sheet-like elastic body is interposed between a pressure plate and a group of raw material sheets and a crimping process is performed.

特開2014-22719号公報JP 2014-22719 Publication 特開2015-26841号公報JP2015-26841A

一方で、より簡便な方法で、かつ確実に、マージン部におけるデラミネーション等の欠陥を防止できる手法が求められている。 On the other hand, there is a need for a method that can more simply and reliably prevent defects such as delamination at the margin.

以上のような事情に鑑み、本発明の目的は、マージン部におけるデラミネーション等の欠陥を簡便かつ確実に防止することが可能な積層セラミック電子部品の製造方法を提供することにある。 In view of the above circumstances, an object of the present invention is to provide a method for manufacturing a multilayer ceramic electronic component that can easily and reliably prevent defects such as delamination in the margin portion.

上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品の製造方法は、内部電極パターンが形成されたセラミックシートを第1方向に積層することで、積層シートを作製する工程を含む。
上記積層シートが上記第1方向に圧着される。
圧着された上記積層シートを切断することで、内部電極が積層された機能部と、上記機能部の周囲のマージン部と、を有する複数のセラミック素体が作製される。
上記複数のセラミック素体が、水とに入った状態または網に入った状態において静水圧加圧される。
静水圧加圧された上記セラミック素体が焼成される。
In order to achieve the above object, a method for manufacturing a laminated ceramic electronic component according to one embodiment of the present invention includes the step of laminating ceramic sheets on which internal electrode patterns are formed in a first direction to produce a laminated sheet. .
The laminated sheet is pressed in the first direction.
By cutting the crimped laminated sheet, a plurality of ceramic bodies each having a functional part on which internal electrodes are laminated and a margin part around the functional part are produced.
The plurality of ceramic bodies described above are subjected to hydrostatic pressure while encased in water and a bag or in a net.
The hydrostatically pressurized ceramic body is fired.

この構成では、上記積層シートを圧着した後に、これを切断して個片化したセラミック素体を静水圧加圧する。これにより、内部電極の層数が少ない、又は内部電極が積層されていないことにより積層数の少ないマージン部も、上記第1方向以外の方向から圧着することができる。したがって、マージン部におけるセラミックシートの密着性を高め、デラミネーションを確実に防止することができる。 In this configuration, after the laminated sheet is pressure-bonded, the laminated sheet is cut into pieces and the ceramic body is hydrostatically pressed. As a result, even a margin portion having a small number of layers of internal electrodes or a small number of layers due to the internal electrodes not being laminated can be crimped from a direction other than the first direction. Therefore, it is possible to improve the adhesion of the ceramic sheet in the margin portion and reliably prevent delamination.

上記複数のセラミック素体を作製する工程は、
圧着された上記積層シートを切断することで、上記機能部と、上記機能部の上記第1方向に直交する第2方向外側に位置するエンドマージン部と、を有するセラミック積層チップを作製する工程と、
上記セラミック積層チップを上記第1方向および上記第2方向に直交する第3方向から覆うようにサイドマージン部を形成する工程と、を含んでいてもよい。
The process of producing the plurality of ceramic bodies is as follows:
cutting the pressed laminated sheet to produce a ceramic laminated chip having the functional part and an end margin part located outside the functional part in a second direction perpendicular to the first direction; ,
The method may include a step of forming a side margin portion so as to cover the ceramic multilayer chip from a third direction perpendicular to the first direction and the second direction.

これにより、後付けされたサイドマージン部も静水圧加圧によって上記第3方向から圧着される。したがって、内部電極の交差面積を確保して積層セラミック電子部品の大容量化を図ることができるとともに、サイドマージン部とセラミック積層チップとの密着性を高め、サイドマージン部のデラミネーションを防止することができる。 As a result, the later attached side margin portions are also crimped from the third direction by hydrostatic pressure. Therefore, it is possible to increase the capacity of the multilayer ceramic electronic component by securing the cross area of the internal electrodes, and to improve the adhesion between the side margin part and the ceramic multilayer chip, thereby preventing delamination of the side margin part. I can do it.

上記複数のセラミック素体の静水圧加圧は、上記複数の積層シートの圧着と同一の圧力で行われてもよい。
これにより、セラミック素体を十分に圧着することができ、デラミネーションをより確実に防止できる
The hydrostatic pressurization of the plurality of ceramic bodies may be performed at the same pressure as the pressure bonding of the plurality of laminated sheets.
Thereby, the ceramic body can be sufficiently crimped and delamination can be more reliably prevented .

以上のように、本発明によれば、マージン部におけるデラミネーション等の欠陥を簡便かつ確実に防止することが可能な積層セラミック電子部品の製造方法を提供することができる。 As described above, according to the present invention, it is possible to provide a method for manufacturing a multilayer ceramic electronic component that can easily and reliably prevent defects such as delamination in the margin portion.

本発明の第1実施形態に係る積層セラミックコンデンサの斜視図である。FIG. 1 is a perspective view of a multilayer ceramic capacitor according to a first embodiment of the present invention. 上記積層セラミックコンデンサの図1のA-A'線に沿った断面図である。2 is a cross-sectional view of the multilayer ceramic capacitor taken along line AA' in FIG. 1. FIG. 上記積層セラミックコンデンサの図1のB-B'線に沿った断面図である。2 is a cross-sectional view of the multilayer ceramic capacitor taken along line BB' in FIG. 1. FIG. 上記積層セラミックコンデンサの製造方法を示すフローチャートである。It is a flowchart which shows the manufacturing method of the said laminated ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す斜視図である。It is a perspective view showing the manufacturing process of the above-mentioned multilayer ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す斜視図である。It is a perspective view showing the manufacturing process of the above-mentioned multilayer ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す斜視図である。It is a perspective view showing the manufacturing process of the above-mentioned multilayer ceramic capacitor. 本発明の第2実施形態に係る積層セラミックコンデンサの製造方法を示すフローチャートである。It is a flowchart which shows the manufacturing method of the multilayer ceramic capacitor based on 2nd Embodiment of this invention. 上記積層セラミックコンデンサの製造過程を示す斜視図である。It is a perspective view showing the manufacturing process of the above-mentioned multilayer ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す斜視図である。It is a perspective view showing the manufacturing process of the above-mentioned multilayer ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す斜視図である。It is a perspective view showing the manufacturing process of the above-mentioned multilayer ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す斜視図である。It is a perspective view showing the manufacturing process of the above-mentioned multilayer ceramic capacitor.

以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
Embodiments of the present invention will be described below with reference to the drawings.
In the drawings, mutually orthogonal X, Y, and Z axes are shown as appropriate. The X, Y, and Z axes are common to all figures.

<第1実施形態>
[積層セラミックコンデンサ10の全体構成]
図1~3は、本発明の第1実施形態に係る積層セラミックコンデンサ10を示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のA-A'線に沿った断面図である。図3は、積層セラミックコンデンサ10の図1のB-B'線に沿った断面図である。
<First embodiment>
[Overall configuration of multilayer ceramic capacitor 10]
1 to 3 are diagrams showing a multilayer ceramic capacitor 10 according to a first embodiment of the present invention. FIG. 1 is a perspective view of a multilayer ceramic capacitor 10. FIG. 2 is a cross-sectional view of the multilayer ceramic capacitor 10 taken along line AA' in FIG. FIG. 3 is a cross-sectional view of the multilayer ceramic capacitor 10 taken along line BB' in FIG.

積層セラミックコンデンサ10は、セラミック素体11と、第1外部電極14と、第2外部電極15と、を備える。セラミック素体11は、典型的には、X軸方向を向いた2つの端面11aと、Y軸方向を向いた2つの側面11bと、Z軸方向を向いた2つの主面11cと、を有する。なお、セラミック素体11の各面を接続する稜部は丸みを帯びている。 The multilayer ceramic capacitor 10 includes a ceramic body 11 , a first external electrode 14 , and a second external electrode 15 . The ceramic body 11 typically has two end faces 11a facing the X-axis direction, two side faces 11b facing the Y-axis direction, and two main faces 11c facing the Z-axis direction. . Note that the edges connecting each surface of the ceramic body 11 are rounded.

外部電極14,15は、セラミック素体11の端面11aをそれぞれ覆い、セラミック素体11を挟んでX軸方向に対向している。外部電極14,15は、セラミック素体11の端面11a各々から主面11c及び側面11bに延出している。これにより、外部電極14,15では、X-Z平面に平行な断面、及びX-Y平面に平行な断面がいずれもU字状となっている。なお、外部電極14,15の形状は、図1に示すものに限定されない。 The external electrodes 14 and 15 each cover the end surface 11a of the ceramic body 11 and are opposed to each other in the X-axis direction with the ceramic body 11 in between. The external electrodes 14 and 15 extend from each end surface 11a of the ceramic body 11 to the main surface 11c and side surface 11b. As a result, in the external electrodes 14 and 15, both the cross section parallel to the XZ plane and the cross section parallel to the XY plane are U-shaped. Note that the shapes of the external electrodes 14 and 15 are not limited to those shown in FIG.

外部電極14,15は、電気の良導体により形成されている。外部電極14,15を形成する電気の良導体としては、例えば、銅(Cu)、ニッケル(Ni)、錫(Sn)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属又は合金が挙げられる。 The external electrodes 14 and 15 are made of a good electrical conductor. Examples of good electrical conductors forming the external electrodes 14 and 15 include copper (Cu), nickel (Ni), tin (Sn), palladium (Pd), platinum (Pt), silver (Ag), and gold (Au). Examples include metals or alloys whose main components are

セラミック素体11は、容量形成部16と、エンドマージン部17と、サイドマージン部18と、カバー部19と、を有する。
容量形成部16は、本実施形態における機能部として構成される。
エンドマージン部17は、容量形成部16のX軸方向外側に位置する。サイドマージン部18は、容量形成部16のY軸方向外側に位置する。エンドマージン部17とサイドマージン部18とは、本実施形態におけるマージン部として構成される。
カバー部19は、容量形成部16のZ軸方向外側に位置する。
The ceramic body 11 includes a capacitor forming portion 16, an end margin portion 17, a side margin portion 18, and a cover portion 19.
The capacitor forming section 16 is configured as a functional section in this embodiment.
The end margin portion 17 is located outside the capacitance forming portion 16 in the X-axis direction. The side margin portion 18 is located on the outside of the capacitance forming portion 16 in the Y-axis direction. The end margin section 17 and the side margin section 18 are configured as a margin section in this embodiment.
The cover portion 19 is located on the outer side of the capacitance forming portion 16 in the Z-axis direction.

容量形成部16は、複数のセラミック層20を挟んでZ軸方向に交互に積層された第1内部電極12及び第2内部電極13を有する。内部電極12,13は、電気の良導体により形成されている。内部電極12,13を形成する電気の良導体としては、典型的にはニッケル(Ni)が挙げられ、この他にも銅(Cu)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属又は合金が挙げられる。 The capacitor forming portion 16 includes first internal electrodes 12 and second internal electrodes 13 that are alternately stacked in the Z-axis direction with a plurality of ceramic layers 20 in between. The internal electrodes 12 and 13 are made of a good electrical conductor. Typical good electrical conductors forming the internal electrodes 12 and 13 include nickel (Ni), and also include copper (Cu), palladium (Pd), platinum (Pt), silver (Ag), Examples include metals or alloys whose main component is gold (Au) or the like.

内部電極12,13は、それぞれ、X-Y平面に沿って延びるシート状に構成される。第1内部電極12は、セラミック素体11の一方の端面11aに引き出され、第1外部電極14に接続される。第2内部電極13は、セラミック素体11の他方の端面11aに引き出され、第2外部電極15に接続される。これにより、第1外部電極14と第2外部電極15との間に電圧が印加されると、第1内部電極12と第2内部電極13との間のセラミック層20に電圧が加わり、容量形成部16に当該電圧に応じた電荷が蓄えられる。 The internal electrodes 12 and 13 are each formed into a sheet shape extending along the XY plane. The first internal electrode 12 is drawn out to one end surface 11 a of the ceramic body 11 and connected to the first external electrode 14 . The second internal electrode 13 is drawn out to the other end surface 11 a of the ceramic body 11 and connected to the second external electrode 15 . As a result, when a voltage is applied between the first external electrode 14 and the second external electrode 15, the voltage is applied to the ceramic layer 20 between the first internal electrode 12 and the second internal electrode 13, forming a capacitance. Charge corresponding to the voltage is stored in the section 16 .

セラミック素体11では、内部電極12,13間の各セラミック層20の容量を大きくするため、高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム(BaTiO)に代表される、バリウム(Ba)及びチタン(Ti)を含むペロブスカイト構造の材料が挙げられる。 In the ceramic body 11, a dielectric ceramic having a high dielectric constant is used in order to increase the capacitance of each ceramic layer 20 between the internal electrodes 12 and 13. Examples of high dielectric constant dielectric ceramics include materials with a perovskite structure containing barium (Ba) and titanium (Ti), typified by barium titanate (BaTiO 3 ).

なお、セラミック層20は、チタン酸ストロンチウム(SrTiO)系、チタン酸カルシウム(CaTiO)系、チタン酸マグネシウム(MgTiO)系、ジルコン酸カルシウム(CaZrO)系、チタン酸ジルコン酸カルシウム(Ca(Zr,Ti)O)系、ジルコン酸バリウム(BaZrO)系、酸化チタン(TiO)系などで構成してもよい。 The ceramic layer 20 is made of strontium titanate (SrTiO 3 )-based, calcium titanate (CaTiO 3 )-based, magnesium titanate (MgTiO 3 )-based, calcium zirconate (CaZrO 3 )-based, calcium zirconate titanate (Ca (Zr,Ti)O 3 )-based, barium zirconate (BaZrO 3 )-based, titanium oxide (TiO 2 )-based, etc. may be used.

エンドマージン部17は、絶縁性セラミックスで形成され、容量形成部16と外部電極14,15の間にそれぞれ設けられる。つまり、エンドマージン部17は、第1内部電極12とそれが引き出されていない側の端面11aとの間、及び、第2内部電極13とそれが引き出されていない側の端面11aとの間に、それぞれ設けられる。エンドマージン部17は、第1内部電極12と第2外部電極15との絶縁性を確保し、かつ、第2内部電極13と第1外部電極14との絶縁性を確保する。 The end margin portion 17 is made of insulating ceramic and is provided between the capacitor forming portion 16 and the external electrodes 14 and 15, respectively. That is, the end margin portion 17 is provided between the first internal electrode 12 and the end surface 11a on the side from which it is not drawn out, and between the second internal electrode 13 and the end surface 11a on the side from which it is not drawn out. , respectively. The end margin portion 17 ensures insulation between the first internal electrode 12 and the second external electrode 15, and also ensures insulation between the second internal electrode 13 and the first external electrode 14.

サイドマージン部18は、絶縁性セラミックスで形成され、容量形成部16のY軸方向における絶縁性を確保するとともに、容量形成部16を保護する。
カバー部19も、絶縁性セラミックスで形成され、容量形成部16のZ軸方向における絶縁性を確保するとともに、容量形成部16を保護する。
The side margin portion 18 is formed of insulating ceramic, and ensures insulation of the capacitor forming portion 16 in the Y-axis direction, and protects the capacitor forming portion 16 .
The cover portion 19 is also formed of insulating ceramics, and ensures insulation of the capacitor forming portion 16 in the Z-axis direction, as well as protecting the capacitor forming portion 16 .

エンドマージン部17、サイドマージン部18及びカバー部19に用いられる絶縁性セラミックスは、セラミック素体11で用いられた誘電体セラミックスを含んでいてもよい。これにより、エンドマージン部17、サイドマージン部18及びカバー部19と容量形成部16との間に発生し得る内部応力が抑制される。 The insulating ceramic used for the end margin section 17, the side margin section 18, and the cover section 19 may include the dielectric ceramic used for the ceramic body 11. This suppresses internal stress that may occur between the end margin portion 17, side margin portion 18, and cover portion 19 and the capacitance forming portion 16.

エンドマージン部17では、内部電極12,13の一方のみとセラミック層20とが交互に積層される。また、サイドマージン部18では、セラミック層20のみが積層される。つまり、エンドマージン部17及びサイドマージン部18は、容量形成部16と比較して積層数が少ない構成となる。 In the end margin portion 17, only one of the internal electrodes 12 and 13 and the ceramic layer 20 are alternately laminated. Further, in the side margin portion 18, only the ceramic layer 20 is laminated. In other words, the end margin section 17 and the side margin section 18 have a structure in which the number of stacked layers is smaller than that of the capacitor forming section 16.

本実施形態のセラミック素体11は、以下の製造方法において示すように、エンドマージン部17及びサイドマージン部18を、Z軸方向のみならず、X軸方向及びY軸方向からも加圧して密着させることで作製される。これにより、エンドマージン部17及びサイドマージン部18では、容量形成部16との境界部に形成される内部電極12,13の厚み分の段差に起因した隙間が、X軸方向及びY軸方向から加圧されたセラミック層20によって埋められる。したがって、エンドマージン部17及びサイドマージン部18は、端面11a及び側面11bに向かうに従いZ軸方向の厚みが徐々に薄くなるように構成され、丸みを帯びた形状となる。 As shown in the manufacturing method below, the ceramic body 11 of this embodiment is manufactured by pressurizing the end margin portion 17 and the side margin portion 18 not only from the Z-axis direction but also from the X-axis direction and the Y-axis direction. It is made by As a result, in the end margin section 17 and the side margin section 18, a gap due to a step equal to the thickness of the internal electrodes 12 and 13 formed at the boundary with the capacitance formation section 16 is removed from the X-axis direction and the Y-axis direction. Filled with a pressurized ceramic layer 20. Therefore, the end margin portion 17 and the side margin portion 18 are configured such that the thickness in the Z-axis direction gradually decreases toward the end surface 11a and the side surface 11b, and has a rounded shape.

[積層セラミックコンデンサ10の製造方法]
図4は、積層セラミックコンデンサ10の製造方法を示すフローチャートである。図5~7は、積層セラミックコンデンサ10の製造過程を示す図である。以下、第1実施形態の積層セラミックコンデンサ10の製造方法について、図4に沿って、図5~7を適宜参照しながら説明する。
[Method for manufacturing multilayer ceramic capacitor 10]
FIG. 4 is a flowchart showing a method for manufacturing the multilayer ceramic capacitor 10. 5 to 7 are diagrams showing the manufacturing process of the multilayer ceramic capacitor 10. The method for manufacturing the multilayer ceramic capacitor 10 of the first embodiment will be described below along with FIG. 4 and with appropriate reference to FIGS. 5 to 7.

(ステップS11:積層シート104作製)
ステップS11では、内部電極112,113が形成された第1セラミックシート101及び第2セラミックシート102と、第3セラミックシート103と、を積層することで、積層シート104を作製する。
(Step S11: Preparation of laminated sheet 104)
In step S11, a laminated sheet 104 is produced by laminating the first ceramic sheet 101 and the second ceramic sheet 102 on which the internal electrodes 112 and 113 are formed, and the third ceramic sheet 103.

図5に示すセラミックシート101,102,103は、誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートとして構成される。この段階では、セラミックシート101,102,103が、個片化されていない大判のシートとして構成される。図5には、積層セラミックコンデンサ10ごとに個片化する際の切断線Lx,Lyが示されている。切断線LxはX軸に平行であり、切断線LyはY軸に平行である。 Ceramic sheets 101, 102, and 103 shown in FIG. 5 are configured as unfired dielectric green sheets containing dielectric ceramic as a main component. At this stage, the ceramic sheets 101, 102, 103 are configured as large sheets that are not separated into pieces. FIG. 5 shows cutting lines Lx and Ly when dividing each multilayer ceramic capacitor 10 into individual pieces. The cutting line Lx is parallel to the X-axis, and the cutting line Ly is parallel to the Y-axis.

第1セラミックシート101には、第1内部電極12に対応する第1内部電極パターン112pが形成される。第2セラミックシート102には、第2内部電極13に対応する第2内部電極パターン113pが形成される。各内部電極パターン112p,113pは、切断線Lx及びLyで切断されることにより、各積層セラミックコンデンサ10の内部電極12,13を形成する。内部電極パターン112p,113pは、印刷法等により、任意の導電性ペーストをセラミックシート101,102に塗布することによって形成することができる。なお、第3セラミックシート103には、内部電極パターンが形成されていない。 A first internal electrode pattern 112p corresponding to the first internal electrode 12 is formed on the first ceramic sheet 101. A second internal electrode pattern 113p corresponding to the second internal electrode 13 is formed on the second ceramic sheet 102. Each internal electrode pattern 112p, 113p forms internal electrodes 12, 13 of each multilayer ceramic capacitor 10 by cutting along cutting lines Lx and Ly. The internal electrode patterns 112p and 113p can be formed by applying any conductive paste to the ceramic sheets 101 and 102 using a printing method or the like. Note that no internal electrode pattern is formed on the third ceramic sheet 103.

第1内部電極パターン112pは、1本の切断線Lyを横切ってX軸方向に延びる略矩形に構成される。これらの第1内部電極パターン112pは、切断線Lx,Lyを挟んで配列される。第1セラミックシート101において、第1内部電極パターン112pが形成されていない切断線Lxに沿った領域は、サイドマージン部18を形成する。第1セラミックシート101において、第1内部電極パターン112pが形成されていない切断線Lyに沿った領域は、エンドマージン部17を形成する。 The first internal electrode pattern 112p has a substantially rectangular shape extending in the X-axis direction across one cutting line Ly. These first internal electrode patterns 112p are arranged with cutting lines Lx and Ly interposed therebetween. In the first ceramic sheet 101, a region along the cutting line Lx where the first internal electrode pattern 112p is not formed forms a side margin portion 18. In the first ceramic sheet 101, a region along the cutting line Ly where the first internal electrode pattern 112p is not formed forms an end margin portion 17.

第2内部電極パターン113pも、第1内部電極パターン112pと同様に構成される。但し、第2内部電極パターン113pは、第1内部電極パターン112pとはX軸方向又はY軸方向に1チップ分ずれて形成されている。第2セラミックシート102において、第2内部電極パターン113pが形成されていない切断線Lxに沿った領域は、サイドマージン部18を形成する。第2セラミックシート102において、第2内部電極パターン113pが形成されていない切断線Lyに沿った領域は、エンドマージン部17を形成する。 The second internal electrode pattern 113p is also configured similarly to the first internal electrode pattern 112p. However, the second internal electrode pattern 113p is formed to be shifted by one chip in the X-axis direction or the Y-axis direction from the first internal electrode pattern 112p. In the second ceramic sheet 102, a region along the cutting line Lx where the second internal electrode pattern 113p is not formed forms a side margin portion 18. In the second ceramic sheet 102, a region along the cutting line Ly where the second internal electrode pattern 113p is not formed forms an end margin portion 17.

セラミックシート101,102では、内部電極パターン112p,113pが形成されている領域と形成されていない領域との境界部に、内部電極パターン112p,113pの厚み分の段差(図示せず)が形成されている。 In the ceramic sheets 101 and 102, a step (not shown) corresponding to the thickness of the internal electrode patterns 112p and 113p is formed at the boundary between the area where the internal electrode patterns 112p and 113p are formed and the area where they are not formed. ing.

図5に示すように、積層シート104では、第1セラミックシート101及び第2セラミックシート102がZ軸方向に交互に積層された積層体のZ軸方向上下面に、第3セラミックシート103の積層体が配置される。これらのセラミックシート101,102,103の積層数及び厚みは、適宜調整することができる。 As shown in FIG. 5, in the laminated sheet 104, a third ceramic sheet 103 is laminated on the upper and lower surfaces in the Z-axis direction of the laminated body in which the first ceramic sheets 101 and the second ceramic sheets 102 are alternately laminated in the Z-axis direction. The body is placed. The number and thickness of these ceramic sheets 101, 102, 103 can be adjusted as appropriate.

積層シート104において、内部電極パターン112p,113pの形成されていない領域が積層された部分は、マージン部に対応する。一方、積層シート104において、内部電極パターン112p,113pの双方が積層された部分は、容量形成部に対応する。積層シート104おけるマージン部に対応する領域と容量形成部に対応する領域との境界部には、内部電極パターン112p,113pの厚み分の段差が形成される。 In the laminated sheet 104, a portion where the regions where the internal electrode patterns 112p and 113p are not formed corresponds to a margin portion. On the other hand, in the laminated sheet 104, a portion where both the internal electrode patterns 112p and 113p are laminated corresponds to a capacitance forming portion. A step corresponding to the thickness of the internal electrode patterns 112p and 113p is formed at the boundary between the area corresponding to the margin part and the area corresponding to the capacitor formation part in the laminated sheet 104.

(ステップS12:積層シート104圧着)
ステップS12では、積層シート104をZ軸方向に圧着する。この圧着は、例えば一軸加圧法や静水圧加圧法により行うことができる。
(Step S12: Pressure bonding of the laminated sheet 104)
In step S12, the laminated sheet 104 is pressed in the Z-axis direction. This pressure bonding can be performed by, for example, a uniaxial pressing method or a hydrostatic pressing method.

一軸加圧法の場合は、例えば、Z軸方向に対向する一対の加圧板の間に積層シート104を挟み、これらの加圧板をZ軸方向に加圧することにより、積層シート104を加圧する。静水圧加圧法の場合は、金属枠等の冶具により支持された状態の積層シート104を水中に沈ませ、当該水に圧力を加えることで積層シート104を加圧する。加圧時の温度および圧力は、例えば30~100℃、30~150MPaである。これにより、内部電極パターン112p,113pの双方が積層された容量形成部に対応する領域が、Z軸方向に圧着され圧密化される。 In the case of the uniaxial pressing method, for example, the laminated sheet 104 is sandwiched between a pair of pressure plates facing each other in the Z-axis direction, and the laminated sheet 104 is pressurized by pressing these pressure plates in the Z-axis direction. In the case of the hydrostatic pressurization method, the laminated sheet 104 supported by a jig such as a metal frame is submerged in water, and the laminated sheet 104 is pressurized by applying pressure to the water. The temperature and pressure during pressurization are, for example, 30 to 100°C and 30 to 150 MPa. As a result, the region corresponding to the capacitor forming portion where both the internal electrode patterns 112p and 113p are laminated is compressed and compacted in the Z-axis direction.

一方で、内部電極パターン112p,113pの外縁に沿った部分には、上述のように、Z軸方向に段差が形成されている。このため、積層シート104がZ軸方向に圧着されただけでは、内部電極パターン112p,113pのX軸方向及びY軸方向における側端部とセラミックシート101,102とが密着されにくく、内部電極パターン112p,113pの外縁に沿って隙間が残りやすい。したがって、積層シート104におけるマージン部に対応する領域は、本ステップ後にも十分に圧密化されず、低密度の状態となる。 On the other hand, as described above, steps are formed in the Z-axis direction along the outer edges of the internal electrode patterns 112p and 113p. Therefore, if the laminated sheet 104 is only crimped in the Z-axis direction, the side edges of the internal electrode patterns 112p and 113p in the X-axis direction and the Y-axis direction and the ceramic sheets 101 and 102 are difficult to be brought into close contact with each other, and the internal electrode patterns Gaps tend to remain along the outer edges of 112p and 113p. Therefore, the area corresponding to the margin in the laminated sheet 104 is not sufficiently consolidated even after this step, and remains in a low-density state.

(ステップS13:切断)
ステップS13では、ステップS12で得られた積層シート104を、切断線Lx,Lyに沿って切断する。これにより、未焼成のセラミック素体111uを作製する。
(Step S13: Cutting)
In step S13, the laminated sheet 104 obtained in step S12 is cut along cutting lines Lx and Ly. In this way, an unfired ceramic body 111u is produced.

図6は、ステップS13で得られるセラミック素体111uの模式的な斜視図である。
これらの図に示すように、セラミック素体111uは、内部電極112,113が積層された容量形成部116と、容量形成部116の周囲のマージン部(エンドマージン部117u及びサイドマージン部118u)と、容量形成部116のZ軸方向外側に位置するカバー部119uと、を有する。
FIG. 6 is a schematic perspective view of the ceramic body 111u obtained in step S13.
As shown in these figures, the ceramic body 111u includes a capacitance forming section 116 in which internal electrodes 112 and 113 are laminated, and a margin section around the capacitance forming section 116 (end margin section 117u and side margin section 118u). , and a cover portion 119u located on the outside of the capacitance forming portion 116 in the Z-axis direction.

セラミック素体111uは、例えば、略直方体状の角ばった形状を有する。エンドマージン部117u及びサイドマージン部118uは、容量形成部116よりも低い密度で、未焼成のセラミック層が積層された構成を有する。このセラミック素体111uが仮に焼成された場合、エンドマージン部及びサイドマージン部の密着性の低い状態が維持され、デラミネーションが生じやすくなる。 The ceramic body 111u has, for example, a substantially rectangular angular shape. The end margin portion 117u and the side margin portion 118u have a structure in which unfired ceramic layers are stacked at a lower density than the capacitance forming portion 116. If this ceramic body 111u were to be fired, the end margin portions and side margin portions would remain in a state of low adhesion, making delamination likely to occur.

(ステップS14:セラミック素体の静水圧加圧)
ステップS14では、ステップS13で得られた切断後のセラミック素体111uを静水圧加圧する。
(Step S14: Hydrostatic pressurization of ceramic body)
In step S14, the cut ceramic body 111u obtained in step S13 is subjected to hydrostatic pressure.

本ステップでは、まず、複数のセラミック素体111uを任意の袋又は網等に入れる。これにより、複数のセラミック素体111uを一括して処理することができ、生産性を維持することができる。 In this step, first, a plurality of ceramic bodies 111u are placed in an arbitrary bag, net, or the like. Thereby, a plurality of ceramic bodies 111u can be processed at once, and productivity can be maintained.

続いて、複数のセラミック素体111uの入った袋又は網等を、冶具等に取り付けた状態で水槽内の水中に沈め、当該水を加圧する。袋を用いる場合、例えば袋内にも水を加え、袋内の各セラミック素体111uにも袋の外部と同等の圧力が加えられるようにする。あるいは、袋内において各セラミック素体111uの間隔が十分に確保できる場合は、袋を真空密封してもよい。 Subsequently, a bag, a net, or the like containing the plurality of ceramic bodies 111u is attached to a jig or the like and submerged in water in a water tank, and the water is pressurized. When a bag is used, for example, water is added inside the bag so that the same pressure as the outside of the bag is applied to each ceramic element 111u inside the bag. Alternatively, if sufficient spacing between the ceramic bodies 111u can be ensured within the bag, the bag may be vacuum-sealed.

本ステップにおける静水圧加圧の温度は、例えば30~100℃である。本ステップにおける静水圧加圧の圧力は、30~150MPaであり、ステップS12の積層シート104の圧着と同一の圧力であってもよい。ここで、ステップS12の積層シート104の圧着と同一の圧力とは、実質的に同一の範囲を含み、例えば積層シート104の圧着における圧力の90%以上110%以下の圧力を含むものとする。積層シート104の圧着における圧力の90%以上とすることで、本ステップの静水圧加圧の効果を十分に発揮させることができる。積層シート104の圧着における圧力の110%以下とすることで、容量形成部16が大きく変形することを抑制し、積層セラミックコンデンサ10として好ましい形状が維持される。 The temperature of the hydrostatic pressurization in this step is, for example, 30 to 100°C. The pressure of the hydrostatic pressurization in this step is 30 to 150 MPa, and may be the same pressure as the pressure bonding of the laminated sheet 104 in step S12. Here, the same pressure as in the pressure bonding of the laminated sheet 104 in step S12 includes substantially the same range, and includes, for example, a pressure of 90% or more and 110% or less of the pressure in the pressure bonding of the laminated sheet 104. By setting the pressure to be 90% or more of the pressure during pressure bonding of the laminated sheet 104, the effect of the hydrostatic pressurization in this step can be fully exhibited. By setting the pressure to be 110% or less of the pressure during crimping of the laminated sheet 104, large deformation of the capacitance forming portion 16 is suppressed, and a preferable shape of the laminated ceramic capacitor 10 is maintained.

本ステップの静水圧加圧により、セラミック素体111が、Z軸方向、X軸方向及びY軸方向の全方向から加圧される。これにより、内部電極112,113の側端部に、エンドマージン部117及びサイドマージン部118のセラミック層が押しつぶされて密着する。したがって、内部電極112,113の段差に起因する隙間が当該セラミック層によって埋められ、エンドマージン部117及びサイドマージン部118が圧密化される。 By the hydrostatic pressurization in this step, the ceramic body 111 is pressurized from all directions including the Z-axis direction, the X-axis direction, and the Y-axis direction. As a result, the ceramic layers of the end margin section 117 and the side margin section 118 are crushed and brought into close contact with the side edges of the internal electrodes 112 and 113. Therefore, the gap caused by the difference in level between the internal electrodes 112 and 113 is filled with the ceramic layer, and the end margin portion 117 and the side margin portion 118 are consolidated.

図7は、ステップS14で得られたセラミック素体111の模式的な斜視図である。
同図に示すように、セラミック素体111は、容量形成部116(図6参照)と、エンドマージン部117と、サイドマージン部118と、カバー部119と、を有する。セラミック素体111は、図1~3に示すセラミック素体11と同様に、全体として丸みを帯びた構成となる。具体的に、セラミック素体111において、エンドマージン部117が形成されたX軸方向端部は、X軸方向外側に向かうに従いZ軸方向における厚みが徐々に薄くなるように構成される。同様に、サイドマージン部118が形成されたY軸方向端部も、Y軸方向外側に向かうに従いZ軸方向における厚みが徐々に薄くなるように構成される。
FIG. 7 is a schematic perspective view of the ceramic body 111 obtained in step S14.
As shown in the figure, the ceramic body 111 includes a capacitance forming portion 116 (see FIG. 6), an end margin portion 117, a side margin portion 118, and a cover portion 119. The ceramic body 111 has a rounded structure as a whole, similar to the ceramic body 11 shown in FIGS. 1 to 3. Specifically, in the ceramic body 111, the end portion in the X-axis direction where the end margin portion 117 is formed is configured such that the thickness in the Z-axis direction gradually decreases as it goes outward in the X-axis direction. Similarly, the end portion in the Y-axis direction where the side margin portion 118 is formed is also configured such that the thickness in the Z-axis direction becomes gradually thinner toward the outside in the Y-axis direction.

つまり、本ステップの静水圧加圧によって、エンドマージン部117及びサイドマージン部118のセラミック層は、内部電極112,113の側端部に形成された隙間を埋めるように変形する。この結果、当該セラミック層は、内部電極112,113の側端部に向かって押し潰され、内部電極112,113から離れるに従い、Z軸方向の厚みが徐々に薄くなるように構成される。したがって、図7に示す、丸みを帯びたセラミック素体111が作製される。 That is, by applying hydrostatic pressure in this step, the ceramic layers of the end margin portion 117 and the side margin portion 118 are deformed so as to fill the gaps formed at the side end portions of the internal electrodes 112 and 113. As a result, the ceramic layer is crushed toward the side ends of the internal electrodes 112, 113, and the thickness in the Z-axis direction becomes gradually thinner as it moves away from the internal electrodes 112, 113. Therefore, a rounded ceramic body 111 shown in FIG. 7 is produced.

(ステップS15:焼成)
ステップS15では、ステップS14で得られた未焼成のセラミック素体111を焼成することにより、図1~3に示す積層セラミックコンデンサ10のセラミック素体11を作製する。ステップS15における焼成温度は、セラミック素体111の焼結温度に基づいて決定することができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
(Step S15: Baking)
In step S15, the unfired ceramic body 111 obtained in step S14 is fired to produce the ceramic body 11 of the multilayer ceramic capacitor 10 shown in FIGS. 1 to 3. The firing temperature in step S15 can be determined based on the sintering temperature of the ceramic body 111. Further, the firing can be performed, for example, under a reducing atmosphere or under a low oxygen partial pressure atmosphere.

(ステップS16:外部電極形成)
ステップS16では、ステップS15で得られたセラミック素体11のX軸方向両端部に外部電極14,15を形成する。ステップS16における外部電極14,15の形成方法は、公知の方法から任意に選択可能である。これにより、図1~3に示すような積層セラミックコンデンサ10が形成される。
(Step S16: External electrode formation)
In step S16, external electrodes 14 and 15 are formed at both ends in the X-axis direction of the ceramic body 11 obtained in step S15. The method for forming the external electrodes 14 and 15 in step S16 can be arbitrarily selected from known methods. As a result, a multilayer ceramic capacitor 10 as shown in FIGS. 1 to 3 is formed.

なお、上記のステップS16における処理の一部を、ステップS15の前に行ってもよい。例えば、ステップS15の前に未焼成のセラミック素体111のX軸方向両端面に未焼成の電極材料を塗布し、ステップS15において、未焼成のセラミック素体111を焼成すると同時に、未焼成の電極材料を焼き付けて外部電極14,15の下地層を形成してもよい。また、脱バインダー処理したセラミック素体111に未焼成の電極材料を塗布して、これらを同時に焼成してもよい。 Note that part of the processing in step S16 above may be performed before step S15. For example, before step S15, an unfired electrode material is applied to both end surfaces of the unfired ceramic body 111 in the X-axis direction, and in step S15, the unfired ceramic body 111 is fired and at the same time The base layer of the external electrodes 14 and 15 may be formed by baking the material. Alternatively, an unfired electrode material may be applied to the ceramic body 111 that has been subjected to the binder removal process, and then fired simultaneously.

以上の製造方法では、圧着された積層シート104からセラミック素体111uを個片化した後に、再びセラミック素体111を静水圧加圧する。これにより、ステップS12の圧着工程では低密度であったマージン部117u,118uも、十分に圧密化される。 In the above manufacturing method, after the ceramic body 111u is separated from the pressed laminated sheet 104, the ceramic body 111 is hydrostatically pressed again. As a result, the margin portions 117u and 118u, which had a low density in the compression bonding process of step S12, are also sufficiently consolidated.

したがって、ステップS14の静水圧加圧によって得られたセラミック素体111を焼成することにより、エンドマージン部17及びサイドマージン部18のデラミネーション等を防止することが可能なセラミック素体11を得ることができる。 Therefore, by firing the ceramic body 111 obtained by the hydrostatic pressurization in step S14, it is possible to obtain the ceramic body 11 that can prevent delamination of the end margin portion 17 and the side margin portion 18. I can do it.

実際に、上記製造方法に基づいて、ステップS14の静水圧加圧を行った積層セラミックコンデンサ10の実施例サンプルと静水圧加圧を行っていない積層セラミックコンデンサの比較例サンプルを作製し、デラミネーションの発生率について調べた。これらのサンプルは、焼成後のX軸方向の寸法が3.2mm、Y軸方向及びZ軸方向の寸法が1.6mmとなる規格で作製した。 Actually, based on the above manufacturing method, an example sample of the multilayer ceramic capacitor 10 subjected to the hydrostatic pressurization in step S14 and a comparative example sample of the multilayer ceramic capacitor 10 not subjected to the hydrostatic pressurization were fabricated, and delamination was performed. We investigated the incidence of These samples were manufactured according to specifications such that the dimension in the X-axis direction after firing was 3.2 mm, and the dimensions in the Y-axis and Z-axis directions were 1.6 mm.

表1に、未焼成(焼成直前)の実施例及び比較例のセラミック素体サンプルの寸法を示す。これらの寸法は、各セラミック素体サンプルについてX軸方向、Y軸方向及びZ軸方向にそれぞれ最も大きい部分における寸法を測定し、それぞれ100個のサンプルにおける平均値として算出された寸法である。なお、実施例サンプルの寸法は、個片化後に静水圧加圧を行った後の寸法である。 Table 1 shows the dimensions of the unfired (immediately before firing) ceramic body samples of Examples and Comparative Examples. These dimensions are the dimensions obtained by measuring the dimensions of each ceramic body sample at the largest portion in the X-axis direction, Y-axis direction, and Z-axis direction, respectively, and calculating the average value of each of 100 samples. Note that the dimensions of the example samples are the dimensions after performing hydrostatic pressurization after singulation.

Figure 0007417357000001
Figure 0007417357000001

表1に示すように、実施例サンプルでは、比較例サンプルと比較して、いずれの方向の寸法もわずかに小さくなった。これは、個片化後の静水圧加圧によってマージン部が全方向から加圧された結果、内部電極に起因する段差がセラミック部分によって埋められ、全体的にサイズが縮小したものと考えられる。 As shown in Table 1, the dimensions in all directions of the example sample were slightly smaller than that of the comparative example sample. This is considered to be because the margin portion was pressurized from all directions by hydrostatic pressure after singulation, and the step caused by the internal electrode was filled with the ceramic portion, resulting in an overall reduction in size.

目視により実施例及び比較例のサンプルの外観を確認したところ、実施例のサンプルではX軸方向及びY軸方向の端部が丸みを帯びていた。これに対し、比較例のサンプルでは、全体的に角ばっており、略直方体形状を有していた。 When the external appearance of the samples of Examples and Comparative Examples was visually confirmed, it was found that the ends of the samples of Examples were rounded in the X-axis direction and the Y-axis direction. In contrast, the sample of the comparative example was angular as a whole and had a substantially rectangular parallelepiped shape.

続いて、焼成後の各サンプルにおいて、目視によりマージン部のデラミネーションの発生の有無を調べた。そして、600個のサンプルにおけるデラミネーションの発生サンプル数に基づいて、実施例及び比較例それぞれにおけるデラミネーション発生率を算出した。 Subsequently, each sample after firing was visually inspected for the occurrence of delamination at the margin. Then, based on the number of samples in which delamination occurred among the 600 samples, the delamination incidence rate in each of the examples and comparative examples was calculated.

個片化後に静水圧加圧を行っていない比較例のサンプルでは、デラミネーション発生率が2.1%であり、デラミネーションの発生したサンプルが散見された。一方で、個片化後に静水圧加圧を行った実施例のサンプルでは、デラミネーション発生率が0%であり、デラミネーションを確実に防止できることが確認された。 In the sample of the comparative example in which hydrostatic pressurization was not performed after singulation, the delamination occurrence rate was 2.1%, and there were some samples in which delamination occurred. On the other hand, in the samples of Examples in which hydrostatic pressure was applied after singulation, the delamination occurrence rate was 0%, confirming that delamination can be reliably prevented.

以上、本実施形態によれば、個片化後のセラミック素体111uに対して静水圧加圧を行うといったシンプルな処理により、生産性を維持しつつ、確実にデラミネーションを防止できる。 As described above, according to the present embodiment, delamination can be reliably prevented while maintaining productivity through a simple process of applying hydrostatic pressure to the ceramic body 111u after being singulated.

<第2実施形態>
第1実施形態では、積層シート104を切断してサイドマージン部118uを含むセラミック素体111uを作製したが、本発明は、サイドマージン部を後付けする製造方法にも適用することができる。
以下では、第1実施形態と同様の構成については同一の符号を付して、主に第1実施形態と異なる部分について説明する。
<Second embodiment>
In the first embodiment, the ceramic body 111u including the side margin portions 118u was produced by cutting the laminated sheet 104, but the present invention can also be applied to a manufacturing method in which the side margin portions are added later.
In the following, the same configurations as those in the first embodiment are denoted by the same reference numerals, and mainly the parts different from the first embodiment will be explained.

図8は、第2実施形態に係る積層セラミックコンデンサ10の製造方法を示すフローチャートである。図9~12は、第2実施形態に係る積層セラミックコンデンサ10の製造過程を示す図である。以下、第2実施形態の積層セラミックコンデンサ10の製造方法について、図8に沿って、図9~12を適宜参照しながら説明する。 FIG. 8 is a flowchart showing a method for manufacturing the multilayer ceramic capacitor 10 according to the second embodiment. 9 to 12 are diagrams showing the manufacturing process of the multilayer ceramic capacitor 10 according to the second embodiment. Hereinafter, a method for manufacturing the multilayer ceramic capacitor 10 of the second embodiment will be described along with FIG. 8 and with appropriate reference to FIGS. 9 to 12.

(ステップS21:積層シート作製)
ステップS21では、ステップS11と同様に、内部電極パターン212p,213pが形成された第1セラミックシート201及び第2セラミックシート202と、第3セラミックシート203と、を積層することで、積層シート204を作製する。
(Step S21: Laminated sheet production)
In step S21, similarly to step S11, the first ceramic sheet 201 and the second ceramic sheet 202 on which the internal electrode patterns 212p and 213p are formed, and the third ceramic sheet 203 are laminated to form the laminated sheet 204. Create.

図9に示すように、第1セラミックシート201には第1内部電極パターン212pが形成されており、第2セラミックシート202には第2内部電極パターン213pが形成されている。第3セラミックシート203には、内部電極パターンが形成されていない。 As shown in FIG. 9, a first internal electrode pattern 212p is formed on the first ceramic sheet 201, and a second internal electrode pattern 213p is formed on the second ceramic sheet 202. The third ceramic sheet 203 has no internal electrode pattern formed thereon.

各内部電極パターン212p,213pは、X軸方向に平行な切断線Lxを横切り、かつY軸方向に平行な切断線Lyに沿って延びる複数の帯状の電極パターンで構成される。つまり、本実施形態のセラミックシート201,202には、切断線Lxの周囲にサイドマージン部に対応する領域が形成されていない。 Each internal electrode pattern 212p, 213p is composed of a plurality of strip-shaped electrode patterns extending across a cutting line Lx parallel to the X-axis direction and along a cutting line Ly parallel to the Y-axis direction. That is, in the ceramic sheets 201 and 202 of this embodiment, a region corresponding to the side margin portion is not formed around the cutting line Lx.

図9に示すように、積層シート204では、積層シート104と同様に、第1セラミックシート201及び第2セラミックシート202がZ軸方向に交互に積層された積層体のZ軸方向上下面に、第3セラミックシート203の積層体が配置される。 As shown in FIG. 9, in the laminated sheet 204, like the laminated sheet 104, the first ceramic sheet 201 and the second ceramic sheet 202 are alternately laminated in the Z-axis direction. A stack of third ceramic sheets 203 is arranged.

(ステップS22:積層シート圧着)
ステップS22では、ステップS12と同様に、積層シート204をZ軸方向に圧着する。この圧着は、例えば一軸加圧法や静水圧加圧法により行うことができる。
本ステップ後の積層シート204におけるエンドマージン部に対応する領域は、積層シート104と同様に、隙間を残した低密度の状態である。
(Step S22: Laminated sheet pressure bonding)
In step S22, similarly to step S12, the laminated sheet 204 is crimped in the Z-axis direction. This pressure bonding can be performed by, for example, a uniaxial pressing method or a hydrostatic pressing method.
The area corresponding to the end margin portion in the laminated sheet 204 after this step is in a low density state with gaps remaining, similar to the laminated sheet 104.

(ステップS23:切断)
ステップS23では、圧着された積層シート204を、切断線Lx,Lyに沿って切断する。これにより、未焼成のセラミック積層チップ(積層チップ)205が作製される。
(Step S23: Cutting)
In step S23, the pressed laminated sheet 204 is cut along cutting lines Lx and Ly. As a result, an unfired ceramic multilayer chip (multilayer chip) 205 is produced.

図10は、ステップS23で得られた積層チップ205を模式的に示す斜視図である。積層チップ205は、内部電極212,213が積層された容量形成部216と、容量形成部216のX軸方向外側に位置するエンドマージン部217uと、容量形成部216のZ軸方向外側に位置するカバー部219uと、を有する。積層チップ205のY軸方向に向いた切断面205bからは、内部電極212,213が露出している。 FIG. 10 is a perspective view schematically showing the laminated chip 205 obtained in step S23. The laminated chip 205 includes a capacitor forming portion 216 in which internal electrodes 212 and 213 are stacked, an end margin portion 217u located outside the capacitor forming portion 216 in the X-axis direction, and an end margin portion 217u located outside the capacitor forming portion 216 in the Z-axis direction. It has a cover part 219u. Internal electrodes 212 and 213 are exposed from the cut surface 205b of the stacked chip 205 facing in the Y-axis direction.

積層チップ205は、略直方体状の角ばった形状を有する。上述のように、エンドマージン部217uは、ステップS22の圧着後においても内部電極212,213の分の段差に起因する隙間を有する。このため、エンドマージン部217uは、容量形成部216よりも低い密度で、内部電極212,213の一方と未焼成のセラミック層とが交互に積層された構成を有する。 The stacked chip 205 has an approximately rectangular parallelepiped shape. As described above, the end margin portion 217u has a gap due to the step difference between the internal electrodes 212 and 213 even after the crimping in step S22. Therefore, the end margin portion 217u has a structure in which one of the internal electrodes 212 and 213 and unfired ceramic layers are alternately laminated at a lower density than the capacitance forming portion 216.

(ステップS24:サイドマージン部形成)
ステップS24では、ステップS23で得られた積層チップ205における内部電極212,213が露出した切断面205bに未焼成のサイドマージン部218を設ける。
(Step S24: Formation of side margin portion)
In step S24, an unfired side margin portion 218 is provided on the cut surface 205b of the stacked chip 205 obtained in step S23, where the internal electrodes 212, 213 are exposed.

サイドマージン部218は、例えば、セラミックグリーンシートを積層チップ205の切断面205bに貼り付けることで形成される。具体的には、例えば、切断面205bを当該セラミックグリーンシートに押圧して、切断面205bでセラミックグリーンシートを打ち抜くことで、サイドマージン部218が形成される。 The side margin portion 218 is formed, for example, by attaching a ceramic green sheet to the cut surface 205b of the laminated chip 205. Specifically, for example, the side margin portion 218 is formed by pressing the cut surface 205b against the ceramic green sheet and punching out the ceramic green sheet using the cut surface 205b.

図11は、積層チップ205に未焼成のサイドマージン部218が形成された未焼成のセラミック素体211uを模式的に示す斜視図である。セラミック素体211uは、容量形成部216(図10参照)と、容量形成部216の周囲のエンドマージン部217u及びサイドマージン部218uと、カバー部219uと、を有する。 FIG. 11 is a perspective view schematically showing an unfired ceramic body 211u in which an unfired side margin portion 218 is formed on the laminated chip 205. The ceramic body 211u includes a capacitor forming portion 216 (see FIG. 10), an end margin portion 217u and a side margin portion 218u around the capacitor forming portion 216, and a cover portion 219u.

(ステップS25:セラミック素体の静水圧加圧)
ステップS25では、第1実施形態のステップS14と同様に、セラミック素体211uを静水圧加圧する。これにより、エンドマージン部217u及びサイドマージン部218uがZ軸方向、X軸方向及びY軸方向の全方向から加圧される。したがって、エンドマージン部217uが圧密化されるとともに、サイドマージン部218uが積層チップ205に密着する。
(Step S25: Hydrostatic pressurization of ceramic body)
In step S25, as in step S14 of the first embodiment, the ceramic body 211u is hydrostatically pressurized. As a result, the end margin portion 217u and the side margin portion 218u are pressurized from all directions including the Z-axis direction, the X-axis direction, and the Y-axis direction. Therefore, the end margin portion 217u is consolidated, and the side margin portion 218u is brought into close contact with the stacked chip 205.

この結果、図12に示すような、容量形成部216(図10参照)と、エンドマージン部217と、サイドマージン部218と、カバー部219と、を有する、丸みを帯びたセラミック素体211が形成される。 As a result, as shown in FIG. 12, a rounded ceramic body 211 having a capacitance forming portion 216 (see FIG. 10), an end margin portion 217, a side margin portion 218, and a cover portion 219 is formed. It is formed.

(ステップS26:焼成)
ステップS26では、第1実施形態のステップS15と同様に、ステップS25で得られた未焼成のセラミック素体211を焼成する。これにより、第1実施形態と同様の構成の、図1~3に示す積層セラミックコンデンサ10のセラミック素体11が作製される。
(Step S26: Firing)
In step S26, similarly to step S15 of the first embodiment, the unfired ceramic body 211 obtained in step S25 is fired. As a result, the ceramic body 11 of the multilayer ceramic capacitor 10 shown in FIGS. 1 to 3, which has the same configuration as the first embodiment, is manufactured.

(ステップS27:外部電極形成)
ステップS27では、第1実施形態のステップS16と同様に、ステップS26で得られたセラミック素体11のX軸方向両端部に外部電極14,15を形成する。これにより、図1~3に示すような積層セラミックコンデンサ10が形成される。
(Step S27: External electrode formation)
In step S27, similar to step S16 of the first embodiment, external electrodes 14 and 15 are formed at both ends in the X-axis direction of the ceramic body 11 obtained in step S26. As a result, a multilayer ceramic capacitor 10 as shown in FIGS. 1 to 3 is formed.

以上の製造方法では、サイドマージン部18が後付けされるため、セラミック素体11における複数の内部電極12,13の端部のY軸方向の位置が、0.5μm以内のばらつきでZ軸方向に沿って揃う。これにより、セラミック素体11における内部電極12,13の交差面積を十分に確保することができ、積層セラミックコンデンサ10の大容量化を図ることができる。 In the above manufacturing method, since the side margin portion 18 is added later, the positions of the ends of the plurality of internal electrodes 12 and 13 in the ceramic body 11 in the Y-axis direction vary within 0.5 μm in the Z-axis direction. Align along. Thereby, it is possible to sufficiently secure the intersection area of the internal electrodes 12 and 13 in the ceramic body 11, and it is possible to increase the capacity of the multilayer ceramic capacitor 10.

さらに、サイドマージン部218uが形成されたセラミック素体211uをステップS25で静水圧加圧することにより、サイドマージン部218を積層チップ205の切断面205bに密着させることができる。したがって、積層チップ205とサイドマージン部218との接合界面におけるデラミネーション等の欠陥を防止することができる。 Further, by applying hydrostatic pressure to the ceramic body 211u on which the side margin portion 218u is formed in step S25, the side margin portion 218 can be brought into close contact with the cut surface 205b of the laminated chip 205. Therefore, defects such as delamination at the bonding interface between the stacked chip 205 and the side margin portion 218 can be prevented.

また、エンドマージン部217においても第1実施形態と同様に、ステップS25によって内部電極212,213の周縁の段差に起因する隙間を埋めるように圧密化され、デラミネーション等の欠陥を防止することができる。 Further, similarly to the first embodiment, the end margin portion 217 is also compacted in step S25 so as to fill the gap caused by the step at the periphery of the internal electrodes 212 and 213, thereby preventing defects such as delamination. can.

以上、本発明の各実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば本発明の実施形態は各実施形態を組み合わせた実施形態とすることができる。 Although each embodiment of the present invention has been described above, the present invention is not limited only to the above-described embodiments, and it goes without saying that various changes can be made without departing from the gist of the present invention. For example, an embodiment of the present invention can be a combination of each embodiment.

例えば、上記実施形態では、セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、本発明は、対を成す内部電極が交互に配置される積層セラミック電子部品全般に適用可能である。このような積層セラミック電子部品としては、例えば、圧電素子などが挙げられる。 For example, in the above embodiments, a multilayer ceramic capacitor has been described as an example of a ceramic electronic component, but the present invention is applicable to all multilayer ceramic electronic components in which pairs of internal electrodes are alternately arranged. Examples of such laminated ceramic electronic components include piezoelectric elements.

10…積層セラミックコンデンサ(積層セラミック電子部品)
16…容量形成部(機能部)
17…エンドマージン部(マージン部)
18…サイドマージン部(マージン部)
101,102,201,202…セラミックシート
112p,113p,212p,213p…内部電極パターン
104,204…積層シート
112,113,212,213…内部電極
116,216…未焼成の容量形成部(未焼成の機能部)
117u,117,217u,217…未焼成のエンドマージン部(未焼成のマージン部)
118u,118,218u,218…未焼成のサイドマージン部(未焼成のマージン部)
205…積層チップ(セラミック積層チップ)
10...Multilayer ceramic capacitor (multilayer ceramic electronic component)
16... Capacity forming section (functional section)
17...End margin part (margin part)
18...Side margin part (margin part)
101,102,201,202...Ceramic sheet 112p,113p,212p,213p...Internal electrode pattern 104,204...Laminated sheet 112,113,212,213...Internal electrode 116,216...Unfired capacitor forming part (unfired functional part)
117u, 117, 217u, 217...Unfired end margin part (unfired margin part)
118u, 118, 218u, 218...Unfired side margin part (unfired margin part)
205...Laminated chip (ceramic laminated chip)

Claims (3)

内部電極パターンが形成されたセラミックシートを第1方向に積層することで、積層シートを作製し、
前記積層シートを前記第1方向に圧着し、
圧着された前記積層シートを切断することで、内部電極が積層された機能部と、前記機能部の周囲のマージン部と、を有する複数のセラミック素体を作製し、
前記複数のセラミック素体を、水とに入った状態または網に入った状態において静水圧加圧し、
静水圧加圧された前記複数のセラミック素体を焼成する
積層セラミック電子部品の製造方法。
A laminated sheet is produced by laminating ceramic sheets on which internal electrode patterns are formed in a first direction,
Pressing the laminated sheet in the first direction,
By cutting the crimped laminated sheet, a plurality of ceramic bodies each having a functional part in which internal electrodes are laminated and a margin part around the functional part are produced;
hydrostatically pressurizing the plurality of ceramic bodies in water and a bag or in a net;
A method for manufacturing a laminated ceramic electronic component, comprising firing the plurality of ceramic bodies subjected to hydrostatic pressure.
請求項1に記載の積層セラミック電子部品の製造方法であって、
前記複数のセラミック素体を作製する工程は、
圧着された前記積層シートを切断することで、前記機能部と、前記機能部の前記第1方向に直交する第2方向外側に位置するエンドマージン部と、を有するセラミック積層チップを作製する工程と、
前記セラミック積層チップを前記第1方向および前記第2方向に直交する第3方向から覆うようにサイドマージン部を形成する工程と、を含む
積層セラミック電子部品の製造方法。
A method for manufacturing a laminated ceramic electronic component according to claim 1, comprising:
The step of producing the plurality of ceramic bodies includes:
cutting the pressed laminated sheet to produce a ceramic laminated chip having the functional part and an end margin part located outside the functional part in a second direction perpendicular to the first direction; ,
A method for manufacturing a multilayer ceramic electronic component, comprising: forming a side margin portion so as to cover the ceramic multilayer chip from a third direction perpendicular to the first direction and the second direction.
請求項1又は2に記載の積層セラミック電子部品の製造方法であって、
前記複数のセラミック素体の静水圧加圧は、前記積層シートの圧着と同一の圧力で行われる
積層セラミック電子部品の製造方法。
A method for manufacturing a multilayer ceramic electronic component according to claim 1 or 2, comprising:
The method for manufacturing a laminated ceramic electronic component, wherein the hydrostatic pressurization of the plurality of ceramic bodies is performed at the same pressure as the pressure bonding of the laminated sheets.
JP2019019686A 2019-02-06 2019-02-06 Manufacturing method for laminated ceramic electronic components Active JP7417357B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019019686A JP7417357B2 (en) 2019-02-06 2019-02-06 Manufacturing method for laminated ceramic electronic components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019019686A JP7417357B2 (en) 2019-02-06 2019-02-06 Manufacturing method for laminated ceramic electronic components

Publications (2)

Publication Number Publication Date
JP2020126967A JP2020126967A (en) 2020-08-20
JP7417357B2 true JP7417357B2 (en) 2024-01-18

Family

ID=72084210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019019686A Active JP7417357B2 (en) 2019-02-06 2019-02-06 Manufacturing method for laminated ceramic electronic components

Country Status (1)

Country Link
JP (1) JP7417357B2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192696A (en) 2007-02-01 2008-08-21 Tdk Corp Manufacturing method of multilayer electronic component

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01210309A (en) * 1988-02-18 1989-08-23 Murata Mfg Co Ltd Shaping of laminated ceramic block
JP3238780B2 (en) * 1993-02-22 2001-12-17 ローム株式会社 Manufacturing method of multilayer ceramic electronic component
JP3077463B2 (en) * 1993-09-07 2000-08-14 株式会社村田製作所 Manufacturing method of ceramic laminated electronic component

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192696A (en) 2007-02-01 2008-08-21 Tdk Corp Manufacturing method of multilayer electronic component

Also Published As

Publication number Publication date
JP2020126967A (en) 2020-08-20

Similar Documents

Publication Publication Date Title
TWI761654B (en) Multilayer Ceramic Capacitors
US10269498B2 (en) Multi-layer ceramic capacitor and method of producing the same
US10176923B2 (en) Ceramic electronic component and method of producing the same
KR20200078083A (en) Capacitor component
JP2024096307A (en) Multilayer ceramic electronic component
JP2015023270A (en) Multilayer ceramic capacitor and method of manufacturing the same
JP2018073909A (en) Laminate ceramic capacitor
KR101462759B1 (en) Multi-layered ceramic capacitor and board for mounting the same
JP7417357B2 (en) Manufacturing method for laminated ceramic electronic components
KR101565643B1 (en) Multi-layered ceramic electronic part and board for mounting the same
JP2020184593A (en) Multilayer ceramic electronic component and manufacturing method thereof
US11694845B2 (en) Multi-layer ceramic electronic component and method of producing the same
CN111091968B (en) Laminated ceramic electronic component and method for manufacturing same
JP2022101469A (en) Multilayer electronic component
JP2022105266A (en) Laminated electronic component
JP2016197645A (en) Lamination capacitor
JP7261557B2 (en) Manufacturing method for multilayer ceramic electronic component
JP2020061433A (en) Ceramic electronic component and manufacturing method thereof
JP7506514B2 (en) Manufacturing method for multilayer ceramic electronic components
KR102537288B1 (en) Multilayered capacitor and manufacturing method for the same
JP7171796B2 (en) Multilayer ceramic capacitor
JP2021086893A (en) Multilayer ceramic electronic component
JP2024156044A (en) Multilayer ceramic electronic component and its manufacturing method
JP2022115410A (en) Manufacturing method for multilayer ceramic electronic component
JP2021061356A (en) Manufacturing method of laminated ceramic electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220113

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240105

R150 Certificate of patent or registration of utility model

Ref document number: 7417357

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150