JP6422060B2 - 分圧バッファ回路 - Google Patents
分圧バッファ回路 Download PDFInfo
- Publication number
- JP6422060B2 JP6422060B2 JP2015178346A JP2015178346A JP6422060B2 JP 6422060 B2 JP6422060 B2 JP 6422060B2 JP 2015178346 A JP2015178346 A JP 2015178346A JP 2015178346 A JP2015178346 A JP 2015178346A JP 6422060 B2 JP6422060 B2 JP 6422060B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pmos transistor
- pmos
- divided
- buffer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 description 5
- 238000003306 harvesting Methods 0.000 description 3
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 2
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 2
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 1
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 1
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Landscapes
- Control Of Electrical Variables (AREA)
Description
同じ参照符号を付し、説明は繰り返さない。
10 :多段ダイオード
10a〜10q:PMOSトランジスタ
20 :インピーダンス変換部
21 :第1PMOSトランジスタ
22 :第2PMOSトランジスタ
23a〜23o :n個のPMOSトランジスタ
30 :マルチプレクサ
40 :基準電圧部
Claims (2)
- 電圧入力端子と負電源との間に直列に接続されるダイオード接続された複数のPMOSトランジスタで構成される多段ダイオードと、
前記多段ダイオードの各々の分圧電圧をインピーダンス変換するインピーダンス変換部と、
前記インピーダンス変換部が出力する前記分圧電圧を選択するマルチプレクサと
を具備し、
前記インピーダンス変換部は、
正電源にソース電極とゲート電極とを接続する第1PMOSトランジスタと、
前記第1PMOSトランジスタのドレイン電極にソース電極を接続し、ゲート電極に前記電圧入力端子が接続され当該ソース電極に前記電圧入力端子の電圧をインピーダンス変換する第2PMOSトランジスタと、
前記第2PMOSトランジスタのドレイン電極と負電源との間に、ソース電極を高電位側、ドレイン電極を低電位側の向きで直列に接続され、ゲート電極に高電位側から順に前記分圧電圧が接続され、当該分圧電圧をインピーダンス変換するn個のPMOSトランジスタとを具備し、
前記第1PMOSトランジスタの閾値電圧は前記第2PMOSトランジスタの閾値電圧より低く、前記n個のPMOSトランジスタのそれぞれの閾値電圧は前記第2PMOSトランジスタの閾値電圧と等しいことを特徴とする分圧バッファ回路。 - 請求項1に記載した分圧バッファ回路において、
前記マルチプレクサの前記分圧電圧を選択するトランスファーゲートは、全てPMOSトランジスタで構成されることを特徴とする分圧バッファ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015178346A JP6422060B2 (ja) | 2015-09-10 | 2015-09-10 | 分圧バッファ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015178346A JP6422060B2 (ja) | 2015-09-10 | 2015-09-10 | 分圧バッファ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017054340A JP2017054340A (ja) | 2017-03-16 |
JP6422060B2 true JP6422060B2 (ja) | 2018-11-14 |
Family
ID=58321195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015178346A Active JP6422060B2 (ja) | 2015-09-10 | 2015-09-10 | 分圧バッファ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6422060B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7015681B2 (ja) * | 2017-11-30 | 2022-02-03 | Koa株式会社 | ヒータ温度制御回路、及び、それを用いたセンサ装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3175983B2 (ja) * | 1992-11-19 | 2001-06-11 | 株式会社東芝 | 定電圧発生回路及びそれを用いた半導体集積回路装置 |
JP4330585B2 (ja) * | 1995-06-12 | 2009-09-16 | 株式会社ルネサステクノロジ | 温度依存性を有する電流発生回路 |
JP2000047625A (ja) * | 1999-07-01 | 2000-02-18 | Rohm Co Ltd | 液晶表示装置の駆動回路及びこれを用いた携帯機器 |
US6429726B1 (en) * | 2001-03-27 | 2002-08-06 | Intel Corporation | Robust forward body bias generation circuit with digital trimming for DC power supply variation |
JP2003059260A (ja) * | 2001-08-13 | 2003-02-28 | Toshiba Corp | 半導体集積回路 |
-
2015
- 2015-09-10 JP JP2015178346A patent/JP6422060B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017054340A (ja) | 2017-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9383760B2 (en) | Temperature-compensated reference voltage system with very low power consumption based on an SCM structure with transistors of different threshold voltages | |
US8786271B2 (en) | Circuit and method for generating reference voltage and reference current | |
US10539470B2 (en) | Sub-threshold-based semiconductor temperature sensor | |
WO2018032308A1 (zh) | 一种线性调整器 | |
JP2006262348A (ja) | 半導体回路 | |
JP5882397B2 (ja) | 負基準電圧発生回路及び負基準電圧発生システム | |
CN107071679B (zh) | 用于优化功耗的cmos处理中的动态反向偏置 | |
JP2019220884A (ja) | 半導体装置及びパワーオンリセット信号の生成方法 | |
US8981817B2 (en) | Operating conditions compensation circuit | |
JP6422060B2 (ja) | 分圧バッファ回路 | |
CN105099367B (zh) | 一种振荡电路和电子装置 | |
JP6165929B2 (ja) | 電源回路 | |
JP5889586B2 (ja) | 基準電流生成回路、基準電圧生成回路、及び温度検出回路 | |
US9811105B2 (en) | Reference voltage circuit | |
JP6319668B2 (ja) | 電圧検出回路 | |
JP2013110661A (ja) | 半導体装置 | |
TW200848975A (en) | Current generator | |
JP2008204148A (ja) | リファレンス電圧回路 | |
KR101508578B1 (ko) | 채널 길이 변화에 따른 전류의 온도 의존성을 근거로 한 온도 감지 장치 및 온도 감지 방법 | |
US10261538B2 (en) | Standard voltage circuit and semiconductor integrated circuit | |
JP6045148B2 (ja) | 基準電流発生回路および基準電圧発生回路 | |
TW201724734A (zh) | 輸出級電路 | |
RU2621289C1 (ru) | Двухкаскадный дифференциальный операционный усилитель с повышенным коэффициентом усиления | |
KR102567194B1 (ko) | 능동형 입력 어레이를 구성하기 위한 픽셀 회로 및 그것을 포함하는 입력 장치 | |
WO2024036743A1 (zh) | 电源电路与芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20170531 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180731 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181005 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6422060 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |