JP6408548B2 - むだ時間を短縮したデジタル補正プロセストランスミッタ - Google Patents

Description

本発明は、プロセストランスミッタに関し、具体的には、改善された動的性能を有したデジタル補正を特徴とするプロセストランスミッタに関するものである。

プロセストランスミッタは、差圧、ゲージ圧、絶対圧、流量、液位、温度、ｐＨなどの産業プロセスパラメータ（即ちプロセス変数）を監視するために用いられる。近年の高性能なプロセストランスミッタは、デジタル補正機能を用いることにより全誤差を低減している。補正前のプロセス信号が、アナログ・デジタル（Ａ／Ｄ）コンバータを用いてデジタル化され、デジタル補正を行うためにマイクロコントローラに伝達される。周囲温度情報も、温度補正を行うために、デジタル化されてマイクロコントローラに伝達される。製造工場でのキャラクタライゼーションを行うことにより、装置出力を極めて線形にすると共に温度補正することが可能な補正係数が生成され、静的入力状態に対して全誤差が極めて小さなものとなる。

このようなデジタル補正を採用した結果の１つとして、動的性能が犠牲となっていた。デジタル補正処理に加え、Ａ／Ｄ変換処理は、かなりの大きさのむだ時間をトランスミッタに与えることになる。デジタル補正機能を有した一般的なプロセストランスミッタは、１００ｍｓ〜５００ｍｓの範囲のむだ時間を有することがある。むだ時間は、パルプ・製紙用ヘッドボックスの圧力制御のように迅速な制御ループが必要となる用途や、緊急遮断の用途にとって問題となる場合がある。

１９７０年代のかつてのプロセストランスミッタは、事実上全てがアナログ方式であった。Ａ／Ｄ変換器やデジタルプロセッサを有していないため、これらの機器は、実質的にむだ時間がなく、動的入力信号に対し、極めて迅速に応答した。しかしながら、その総合的な性能は、現代の標準に対して劣るものであった。

デジタル補正機能を有する機器で得られる静的性能と、全てをアナログ処理してむだ時間のない機器で得られる動的性能とを提供可能なプロセストランスミッタが求められている。

本発明の１つの特徴として、プロセストランスミッタは、センサ、第１信号経路、第２信号経路、第３信号経路、中間加算回路、及び出力加算回路を備えている。センサは、プロセスパラメータと相関するプロセス信号を生成する。第１信号経路は、デジタル方式でプロセス信号を補正し、デジタル補正プロセス信号が生成される。第２信号経路は、デジタル方式でプロセス信号をフィルタ処理し、第１信号経路よりも小さい遅延が生じて、デジタルフィルタ処理プロセス信号が生成される。第３信号経路は、プロセス信号がデジタル方式でフィルタ処理されると共に反転され、第２信号経路よりも大きい遅延を生じさせて、遅延反転プロセス信号が生成される。中間加算回路は、遅延反転プロセス信号を第２信号経路のプロセス信号に加算し、デジタルフィルタ処理プロセス信号を生成する。出力加算回路は、第１信号経路から供給されたデジタル補正プロセス信号と、第２信号経路から供給されたデジタルフィルタ処理プロセス信号とを加算し、高速化デジタル補正プロセス信号を生成する。

本発明のもう１つの特徴として、プロセストランスミッタは、センサ、アナログ・デジタルコンバータ、第１デジタルローパスフィルタ、第２デジタルローパスフィルタ、デジタルプロセッサ、反転回路、整合回路、中間加算回路、及び出力加算回路を備える。センサは、プロセスパラメータと相関するプロセス信号を生成する。アナログ・デジタルコンバータは、プロセス信号をデジタル化し、デジタルプロセス信号を生成する。第１デジタルローパスフィルタは、デジタルプロセス信号をフィルタ処理し、高速フィルタ処理プロセス信号を生成する。第２デジタルローパスフィルタは、第１デジタルローパスフィルタより少ない更新頻度を有し、高速フィルタ処理プロセス信号をフィルタ処理して、低速フィルタ処理プロセス信号を生成する。デジタルプロセッサは、低速フィルタ処理プロセス信号をデジタル方式で補正し、遅延を与えながらデジタル補正プロセス信号を生成する。反転回路は、低速フィルタ処理プロセス信号を反転させ、反転プロセス信号を生成する。整合回路は、反転プロセス信号に遅延を生じさせて、遅延反転プロセス信号を生成する。中間加算回路は、高速フィルタ処理プロセス信号と遅延反転プロセス信号とを加算し、デジタルフィルタ処理プロセス信号を生成する。出力加算回路は、デジタルフィルタ処理プロセス信号とデジタル補正プロセス信号とを加算し、高速デジタル補正プロセス信号を生成する。

本発明の一実施形態を示すプロセストランスミッタのブロック図である。 本発明の別の実施形態を示すプロセストランスミッタのブロック図である。 本発明の別の実施形態を示すプロセストランスミッタのブロック図である。 本発明の別の実施形態を示すプロセストランスミッタのブロック図である。 ステップ入力に対する応答として、図２Ａ〜図２Ｃのプロセストランスミッタの出力を、従来のプロセストランスミッタの出力と比較しながら、正規化した出力信号を時間の変化と共に示す図である。 本発明の別の実施形態を示すプロセストランスミッタのブロック図である。 本発明の別の実施形態を示すプロセストランスミッタのブロック図である。

デジタル補正機能を有する機器で得られる静的性能と、全てをアナログ処理してほとんどむだ時間のない機器で得られる動的性能とを提供するプロセストランスミッタを得るための１つの解決策は、米国特許出願公開第２００９／０１９６３７４号明細書に、むだ時間を短縮したデジタル補正プロセストランスミッタとして示されている。この文献には、デジタル方式により補正を行う信号経路と並列に、アナログ方式による信号経路を有したプロセストランスミッタが示されている。デジタル方式により補正を行う信号経路は、出力回路の手前に、デジタル・アナログコンバータを備えている。これら２つの信号経路が出力回路で結合される。

本発明において、プロセストランスミッタは、高速のデジタルプロセス信号経路と、デジタル補正プロセス信号経路とを有する。これら２つのデジタル信号経路は、デジタル・アナログコンバータの手前で結合される。全てをデジタル方式でフィルタ処理する手法を適用することにより、後述するように、検出したプロセスパラメータの変化に対して優れた動的応答性が得られる。また、全てをデジタル方式とすることは、アナログ方式のトランスミッタの高速の動的応答性、デジタル補正式トランスミッタにおける少ない全誤差、及びセンサ出力にほとんど合致した動的応答性を得る上での、費用対効果が高い手法でもある。

図１は、本発明を具現化したデジタル補正式のプロセストランスミッタのブロック図である。図１には、プロセスセンサ１２、アナログ・デジタル（Ａ／Ｄ）コンバータ１４、デジタルローパスフィルタ１６、デジタルプロセッサ１８、温度センサ２０、アナログ・デジタル(Ａ／Ｄ）コンバータ２２、出力加算回路２４、デジタル・アナログ（Ｄ／Ａ）コンバータ２６、出力回路２８、及びデジタルバンドパスフィルタ３０を備えたプロセストランスミッタ１０のブロック図が示されている。

プロセスセンサ１２は、差圧、絶対圧、ゲージ圧、流体温度、液位、流速などのプロセス変数に対応して変化するプロセス信号を生成する。Ａ／Ｄコンバータ１４は、シグマ・デルタ変調器であるのが好ましい。デジタルローパスフィルタ１６はデシメーションフィルタである。デジタルプロセッサ１８は、マイクロプロセッサとするのが一般的である。温度センサ２０は、プロセストランスミッタ１０の周囲温度に対応して変化する温度信号を生成する。出力加算回路２４は、２つのデジタル入力信号を加算して得られる単一のデジタル出力信号を生成する回路である。出力回路２８は、アナログ入力信号に対応したトランスミッタ出力信号を生成することにより、プロセストランスミッタ１０の相互通信を行う。プロセストランスミッタ１０が２線式ループに接続されるような代表的なシステムにおいては、出力回路２８が、４ｍＡ（ゼロ点）から２０ｍＡ（フルスケール）の間で電流を変化させてトランスミッタ出力信号を生成する。デジタルバンドパスフィルタ３０はデシメーションフィルタである。

プロセスセンサ１２は、Ａ／Ｄコンバータ１４に接続されており、Ａ／Ｄコンバータ１４は、デジタルローパスフィルタ１６及びデジタルバンドパスフィルタ３０の双方に接続されている。デジタルローパスフィルタ１６は、デジタルプロセッサ１８に接続されている。デジタルバンドパスフィルタ３０及びデジタルプロセッサ１８は、いずれも出力加算回路２４に接続されている。Ｄ／Ａコンバータ２６は、出力加算回路２４を出力回路２８に接続している。温度センサ２０は、Ａ／Ｄコンバータ２２に接続されており、Ａ／Ｄコンバータ２２は、デジタルプロセッサ１８に接続されている。

作動時、プロセスセンサ１２から出力されたアナログプロセス信号は、Ａ／Ｄコンバータ１４によってデジタル化される。Ａ／Ｄコンバータ１４の出力は、高速低分解能のデジタルプロセス信号である。例えば、Ａ／Ｄコンバータ１４から出力されるデジタルプロセス信号は、５０ｋＨｚの１ビットデータストリームとすることができる。Ａ／Ｄコンバータ１４の出力は、デジタルローパスフィルタ１６とデジタルバンドパスフィルタ３０とに分岐して伝達される。デジタルローパスフィルタ１６では、デジタルプロセス信号のデータレートが、５０ｋＨｚから２５Ｈｚに低減され、低速フィルタ処理プロセス信号を生成する。このときデジタルローパスフィルタ１６は、Ａ／Ｄコンバータ１４から出力されたデジタルプロセス信号に含まれるノイズのほとんどを除去する。デジタルローパスフィルタ１６から出力された低速フィルタ処理プロセス信号は、デジタル補正を行うために、デジタルプロセッサ１８に供給される。デジタルプロセッサ１８は、補正アルゴリズムを実行し、線形化、ライン圧力補正、及び温度補正の少なくとも１つにより、低速フィルタ処理プロセス信号をデジタル方式で補正する。デジタルプロセッサ１８は、比較的限られた演算能力を有するものであってもよい。デジタルプロセッサ１８の比較的限られた演算能力に起因し、補正アルゴリズムの複雑性により、１５ｍｓまでのむだ時間遅延が加わる可能性がある。温度補正は、温度センサ２０から出力された周囲温度信号に基づくものであり、この周囲温度信号は、Ａ／Ｄコンバータ２２によってデジタル化された後、デジタルプロセッサ１８に供給される。

一方、デジタルバンドパスフィルタ３０においても、デジタルプロセス信号のデータレートが低減されるが、デジタルローパスフィルタ１６における低減ほど大幅なものではなく、高速のフィルタ処理プロセス信号が生成される。例えば、デジタルバンドパスフィルタ３０は、デジタルプロセス信号のデータレートを５０ｋＨｚから１００Ｈｚに低減するようにしてもよい。この高速のフィルタ処理プロセス信号は、デジタルフィルタ処理プロセス信号である。デジタルプロセッサ１８からのデジタル補正プロセス信号と、デジタルバンドパスフィルタ３０からのデジタルフィルタ処理プロセス信号とは、出力加算回路２４において加算され、高速デジタル補正プロセス信号が生成される。この高速デジタル補正プロセス信号は、Ｄ／Ａコンバータ２６によって、アナログ補正プロセス信号に変換される。出力回路２８は、Ｄ／Ａコンバータ２６から出力されたアナログ補正プロセス信号に対応してトランスミッタ出力を生成する。

これに代え、Ａ／Ｄコンバータ１４を、高速の更新が得られる任意のアナログ・デジタルコンバータとしてもよい。例えば、Ａ／Ｄコンバータ１４は、１００Ｈｚのデータ変換レートで作動する逐次比較型Ａ／Ｄコンバータであってもよい。この場合、デジタルバンドパスフィルタ３０をデシメーションフィルタとする必要はない。

図１に示すように、プロセストランスミッタ１０は、プロセスセンサ１２と出力加算回路２４とを接続する２つの信号経路として、第１信号経路３２及び第２信号経路３４を備える。第１信号経路３２には、Ａ／Ｄコンバータ１４、デジタルローパスフィルタ１６、及びデジタルプロセッサ１８が含まれ、第２信号経路３４には、Ａ／Ｄコンバータ１４、及びデジタルバンドパスフィルタ３０が含まれる。第１信号経路３２では、プロセス信号がデジタル方式でフィルタ処理され、デジタル方式で補正されて、デジタル補正プロセス信号が生成される。また、第２信号経路３４では、プロセス信号がデジタル方式でフィルタ処理され、デジタルフィルタ処理プロセス信号が生成される。重要な点は、第２信号経路３４におけるプロセス信号が、第１信号経路３２におけるプロセス信号ほどは大きく遅延しないことである。デジタルバンドパスフィルタ３０が、デジタルプロセス信号の一部を、Ａ／Ｄコンバータ１４から出力加算回路２４を介してＤ／Ａコンバータ２６へと直接的に受け渡すことにより、出力回路２８のトランスミッタ出力は、第２信号経路３４における高速の信号によってもたらされる高速の応答性を具備したものとなる。デジタルバンドパスフィルタ３０の高域遮断周波数は、高速の信号の所望の部分を通過させる一方で、必要とされる周波数より高域のノイズを遮断するように設定される。また、デジタルバンドパスフィルタ３０の低域遮断周波数は、プロセス信号における動的変化を示す周波数レベルより低域にある部分の高速の信号を遮断するように設定される。

プロセス信号の動的変化に応答して、第２信号経路３４では、例えば１００Ｈｚといった非常に高速のレートで、プロセス信号がＤ／Ａコンバータ２６に伝達され、ほとんどむだ時間のない、高速の動的応答が得られる。動的変化が安定化していくに従って、第２信号経路３４におけるプロセス信号が減衰し始めると同時に、第１信号経路３２におけるプロセス信号が応答し始める。デジタルバンドパスフィルタ３０は、その出力が、初期の動的応答状態（ゼロより大）から、最終的な静止出力状態（ゼロ）まで減衰していくように選定されており、このとき、デジタルローパスフィルタ１６の出力は、初期の動的応答状態（ゼロ）から、最終的な静止出力状態（ゼロより大）まで変動していく。このような同調した動き、即ち変動の一致により、出力加算回路２４において加算される際に、デジタルバンドパスフィルタ３０から出力されるデジタルフィルタ処理プロセス信号の減衰部分が、デジタルプロセッサ１８から出力されるデジタル補正プロセス信号の変動部分を相殺する。プロセス信号が静止状態に近付くと、第１信号経路３２におけるプロセス信号のみが、適切なデジタル補正プロセス信号の供給を維持する。このため、出力加算回路２４から出力される高速デジタル補正プロセス信号は、デジタルローパスフィルタ１６及びデジタルバンドパスフィルタ３０のいずれよりもかなり早く、静的な値に落ち着く。このようにして、プロセストランスミッタ１０は、デジタル補正機能を有する機器で得られる静的性能と、全てをアナログ処理してほとんどむだ時間のない機器で得られる動的性能とを提供する。

プロセス信号の補正は演算負荷が高く、１００Ｈｚといった高速レートで実現することは困難である。本実施形態では、第１信号経路３２において、２５Ｈｚといった比較的低速レートで補正が行われる。一方、デジタルバンドパスフィルタ３０によるデジタル方式のフィルタ処理、及び出力加算回路２４による加算処理は、演算負荷が高くなく、高速レートで容易に実行することが可能である。出力加算回路２４の出力も、この高速レートに従って行われるので、Ｄ／Ａコンバータ２６及び出力回路２８の更新も高速となる。一般的に、プロセス信号の動的な部分は、計測範囲の５％の最大全誤差が必須の要件となる。この程度の性能は、多くのプロセスセンサから出力される補正前の信号で容易に得ることができる。この結果、デジタルプロセッサ１８の十分な演算能力が確保される。

図１は、デジタルローパスフィルタ１６、デジタルプロセッサ１８、及びデジタルバンドパスフィルタ３０、及び出力加算回路２４を別個の素子として示しているが、これらの各ブロックの機能は、ホストプロセッサといった、１以上の集積回路において作動するソフトウエアで実行するようにしてもよい。デジタルバンドパスフィルタ３０によるデジタル方式のフィルタ処理、及び出力加算回路２４による加算処理は、演算負荷が高くないので、そのような実施形態では、ホストプロセッサなどにわずかな演算負荷の増大が生じるだけである。

実施形態の１つとして、プロセス信号をＤ／Ａコンバータ２６に供給する前に、トランスミッタ出力が、使用者による上限値及び下限値のキャリブレーションによって定まる範囲、即ち尺度範囲内となるように、プロセス信号を調整するようにしてもよい。このような処理をスケーリングと称する。第１信号経路３２から供給されるデジタル補正プロセス信号と、第２信号経路３４から供給されるデジタルフィルタ処理プロセス信号とは、Ｄ／Ａコンバータ２６の手前で加算されるので、出力加算回路２４から出力される単一の加算出力、即ち高速デジタル補正プロセス信号に対して、適切なスケーリングを行うようにしてもよい。

図２Ａ〜図２Ｃは、本発明を具現化した、もう１つのデジタル補正式のプロセストランスミッタのブロック図である。図１の実施形態とは異なり、図２Ａ〜図２Ｃに示す実施形態は、プロセストランスミッタの動的応答における忠実度を改善するための第３信号経路を備えている。明瞭化のため、図２Ａ〜図２Ｃでは、それぞれ３つの信号経路のうちの１つずつを特定している。図２Ａは第１信号経路１３２を特定し、図２Ｂは第２信号経路１３４を特定し、図２Ｃは第３信号経路１３６を特定している。図２Ａ〜図２Ｃのそれぞれは、プロセストランスミッタ１１０のブロック図であり、プロセストランスミッタ１１０は、図１に基づいて上述したような、プロセスセンサ１２、アナログ・デジタル（Ａ／Ｄ）コンバータ１４、デジタルプロセッサ１８、温度センサ２０、アナログ・デジタル（Ａ／Ｄ）コンバータ２２、出力加算回路２４、デジタル・アナログ（Ｄ／Ａ）コンバータ２６、及び出力回路２８を備える。更に、プロセストランスミッタ１１０は、高速デジタルローパスフィルタ１１６、低速デジタルローパスフィルタ１４０、反転回路１４２、整合回路１４４、及び中間加算回路１４６を備えている。

高速デジタルローパスフィルタ１１６は、例えば１００Ｈｚといった高速レートで作動するデシメーションフィルタである。また、低速デジタルローパスフィルタ１４０もデシメーションフィルタであるが、例えば２５Ｈｚといった、かなり低速レートで作動する。反転回路１４２は、信号を反転させる回路である。整合回路１４４は、調整可能な量をもって信号を遅延させる回路である。中間加算回路１４６は、２つのデジタル入力信号を加算して得られる単一のデジタル出力信号を生成する回路である。

プロセスセンサ１２は、Ａ／Ｄコンバータ１４に接続され、Ａ／Ｄコンバータ１４は、高速デジタルローパスフィルタ１１６に接続されている。高速デジタルローパスフィルタ１１６は、低速デジタルローパスフィルタ１４０及び中間加算回路１４６の双方に接続されている。低速デジタルローパスフィルタ１４０は、反転回路１４２及びデジタルプロセッサ１８の双方に接続されている。反転回路１４２は、整合回路１４４に接続され、整合回路１４４は、中間加算回路１４６に接続されている。中間加算回路１４６及びデジタルプロセッサ１８は、いずれも出力加算回路２４に接続されている。Ｄ／Ａコンバータ２６は、出力加算回路２４を出力回路２８に接続している。温度センサ２０は、Ａ／Ｄコンバータ２２に接続され、Ａ／Ｄコンバータ２２は、デジタルプロセッサ１８に接続されている。

作動時、プロセスセンサ１２から出力されたアナログプロセス信号は、Ａ／Ｄコンバータ１４によってデジタル化される。Ａ／Ｄコンバータ１４の出力は、高速低分解能のデジタルプロセス信号である。例えば、Ａ／Ｄコンバータ１４から出力されるデジタルプロセス信号は、５０ｋＨｚの１ビットデータストリームとすることができる。Ａ／Ｄコンバータ１４の出力は、高速デジタルローパスフィルタ１１６に伝達され、デジタルプロセス信号のデータレートが、５０ｋＨｚから１００Ｈｚに低減される。このようなフィルタ処理により、Ａ／Ｄコンバータ１４から出力されたデジタルプロセス信号に含まれるノイズの多くが除去され、高速フィルタ処理プロセス信号が生成される。高速フィルタ処理プロセス信号は、低速デジタルローパスフィルタ１４０と中間加算回路１４６とに分岐して伝達される。低速デジタルローパスフィルタ１４０では、高速フィルタ処理プロセス信号のデータレートが、例えば１００Ｈｚから２５Ｈｚへと、再び低減され、低速フィルタ処理プロセス信号が生成される。このような処理において、低速デジタルローパスフィルタ１４０は、高速デジタルローパスフィルタ１１６から出力された高速フィルタ処理プロセス信号に残存するノイズのほとんどを除去する。低速デジタルローパスフィルタ１４０から出力された低速フィルタ処理プロセス信号は、反転回路１４２とデジタルプロセッサ１８とに分岐して伝達される。デジタルプロセッサ１８は、補正アルゴリズムを実行して、線形化、ライン圧力補正、及び温度補正の少なくとも１つにより、低速フィルタ処理プロセス信号をデジタル方式で補正する。補正アルゴリズムの実行により、低速フィルタ処理プロセス信号に補正遅延が生じる。温度補正は、温度センサ２０から出力された周囲温度信号に基づくものであり、この周囲温度信号は、Ａ／Ｄコンバータ２２によってデジタル化された後、デジタルプロセッサ１８に供給される。

一方、反転回路１４２では、低速デジタルローパスフィルタ１４０から出力された低速フィルタ処理プロセス信号が反転された後、整合回路１４４に伝達される。整合回路１４４は、反転回路１４２から出力された反転後のプロセス信号を遅延させ、中間加算回路１４６に伝達する。整合回路１４４による遅延は、デジタルプロセッサ１８によって生じる補正遅延と合致するように調整される。整合回路１４４による遅延は、補正遅延と確実に合致するように、デジタルプロセッサ１８によって制御されるのが好ましい。中間加算回路１４６では、高速デジタルローパスフィルタ１１６から直接受け取った高速フィルタ処理プロセス信号に、反転され遅延されて整合回路１４４から出力された遅延反転プロセス信号が加算され、デジタルフィルタ処理プロセス信号が生成される。中間加算回路１４６から出力されたデジタルフィルタ処理プロセス信号は、出力加算回路２４に伝達される。デジタルプロセッサ１８から出力されたデジタル補正プロセス信号と、中間加算回路１４６から出力されたデジタルフィルタ処理プロセス信号とは、出力加算回路２４において加算され、高速デジタル補正プロセス信号が生成される。この高速デジタル補正プロセス信号は、Ｄ／Ａコンバータ２６によって、アナログ補正プロセス信号に変換される。出力回路２８は、Ｄ／Ａコンバータ２６から出力されたアナログ補正プロセス信号に対応してトランスミッタ出力を生成する。

図１の実施形態のように、Ａ／Ｄコンバータ１４は、シグマ・デルタ変調器であるのが好ましい。これに代えて、Ａ／Ｄコンバータ１４を、高速の更新が得られる任意のアナログ・デジタルコンバータとすることが可能である。例えば、Ａ／Ｄコンバータ１４は、１００Ｈｚのデータ変換レートで作動する逐次比較型Ａ／Ｄコンバータであってもよい。この場合、高速デジタルローパスフィルタ１１６をデシメーションフィルタとする必要はない。

図２Ａ〜図２Ｃを併せて参照すると、プロセストランスミッタ１１０は、プロセスセンサ１２と出力加算回路２４とを接続する３つの信号経路、即ち、第１信号経路１３２、第２信号経路１３４、及び第３信号経路１３６を備えている。第１信号経路１３２には、Ａ／Ｄコンバータ１４、高速デジタルローパスフィルタ１１６、低速デジタルローパスフィルタ１４０、及びデジタルプロセッサ１８が含まれる。第２信号経路１３４には、Ａ／Ｄコンバータ１４、高速デジタルローパスフィルタ１１６、及び中間加算回路１４６が含まれる。第３信号経路１３６には、Ａ／Ｄコンバータ１４、高速デジタルローパスフィルタ１１６、低速デジタルローパスフィルタ１４０、反転回路１４２、整合回路１４４、及び中間加算回路１４６が含まれる。第１信号経路１３２では、プロセス信号がデジタル方式により補正され、デジタル補正プロセス信号が生成される。第２信号経路１３４では、プロセス信号がデジタル方式によりフィルタ処理され、高速フィルタ処理プロセス信号が生成される。重要な点は、第２信号経路１３４におけるプロセス信号が、第１信号経路１３２におけるプロセス信号ほどは大きく遅延しないことである。第２信号経路１３４では、デジタルプロセス信号の一部が、Ａ／Ｄコンバータ１４からＤ／Ａコンバータ２６及び出力回路２８へと直接的に伝達されることにより、トランスミッタ出力は、第２信号経路１３４における高速の信号によってもたらされる高速の応答性を具備したものとなる。第３信号経路１３６では、低速フィルタ処理プロセス信号が反転され、この反転されたプロセス信号と、第２信号経路１３４で得られる高速フィルタ処理プロセス信号とが中間加算回路１４６で加算される際に、反転されたプロセス信号の動的応答が、第２信号経路１３４で得られる高速フィルタ処理プロセス信号の動的応答とは逆向きに作用することになる。第３信号経路１３６における遅延は、第１信号経路１３２におけるデジタルプロセッサ１８による補正遅延と合致するように同調される。

プロセス信号の動的変化に応答し、第２信号経路１３４では、１００Ｈｚの高速レートで、プロセス信号がＤ／Ａコンバータ２６に伝達され、ほとんどむだ時間のない、高速の動的応答が得られる。動的変化が安定化していくに従い、第３信号経路１３６におけるプロセス信号が応答し始めて、第２信号経路１３４からのプロセス信号を相殺すると共に、第１信号経路１３２におけるプロセス信号が応答し始める。プロセス信号が静止状態に近付くと、第２信号経路１３４からのプロセス信号と第３信号経路１３６からのプロセス信号とが相殺し、第１信号経路１３２におけるプロセス信号のみが、適切なデジタル補正プロセス信号の供給を維持する。

図２Ａ〜図２Ｃの実施形態では、反転回路１４２が、低速デジタルローパスフィルタ１４０を整合回路１４４に接続している。しかし、反転回路１４２と整合回路１４４とを入れ替え、整合回路１４４が、低速デジタルローパスフィルタ１４０を反転回路１４２に接続し、反転回路１４２が中間加算回路１４６に接続されるようにして、遅延反転プロセス信号が、反転回路１４２から中間加算回路１４６に伝達されるような実施形態も、本発明に包含されるものである。第３信号経路１３６のデジタルフィルタ処理されたプロセス信号が、反転されてから遅延されるか、遅延されてから反転されるかは、本発明の目的に対して大きな問題ではない。従って、反転回路１４２の反転機能と、中間加算回路１４６の加算機能とを単一の機能に統合し、第３信号経路１３６からの低速デジタルフィルタ処理プロセス信号と、第２信号経路１３４からの高速フィルタ処理プロセス信号との加算ではなく、減算を行う（差分を求める）ようにした実施形態も、本発明に包含される。

図２Ａ〜図２Ｃの実施形態は、図１に基づいて前述した実施形態の利点を全て備えている。本実施形態で重要な点は、第３信号経路１３６における遅延が、第１信号経路１３２におけるデジタルプロセッサ１８による補正遅延と合致するように同調されるので、デジタルプロセッサ１８と整合回路１４４とが同調している限りは、補正遅延の実際の大きさを知る必要がないことである。プロセストランスミッタ１１０は、デジタル補正機能を有する機器で得られる静的性能と、全てをアナログ処理してほとんどむだ時間のない機器で得られる動的性能とを提供する。更に、本実施形態では、綿密な整合が行われることにより、図３に示すように、プロセストランスミッタ１１０が、プロセスセンサ１２の動的特性に緊密に追従する総合的な動的応答性を提供する。

図２Ａ〜図２Ｃは、高速デジタルローパスフィルタ１１６、低速デジタルローパスフィルタ１４０、反転回路１４２、整合回路１４４、中間加算回路１４６、デジタルプロセッサ１８、及び出力加算回路２４を別個の素子として示しているが、これらの各ブロックの機能は、ホストプロセッサといった、１以上の集積回路において作動するソフトウエアで実行するようにしてもよい。高速デジタルローパスフィルタ１１６、低速デジタルローパスフィルタ１４０、反転回路１４２、整合回路１４４、中間加算回路１４６、及び出力加算回路２４は、演算負荷が高くないので、そのような実施形態では、ホストプロセッサなどにわずかな演算負荷の増大が生じるだけである。

図３は、プロセストランスミッタ１１０の出力を、本発明を具現化していない従来のプロセストランスミッタの出力と比較しながら、正規化した出力を時間の変化と共に示す図である。この模擬出力は、プロセスセンサ１２への０から１に変化するステップ入力に応答するものである。図３には、センサ応答信号２００、プロセストランスミッタ応答信号２１０、及び従来技術応答信号２２０が示されている。センサ応答信号２００は、Ａ／Ｄコンバータ１４の手前にあるプロセスセンサ１２のステップ応答正規化出力である。プロセストランスミッタ応答信号２１０は、プロセスセンサ１２のステップ応答正規化出力に応答した、プロセストランスミッタ１１０の正規化出力である。従来技術応答信号２２０は、プロセスセンサ１２のステップ応答正規化出力に応答した、従来のプロセストランスミッタの正規化出力である。センサ応答信号２００は、むだ時間を何ら伴うことなく、約２０ｍｓで６３％に達する応答を示している。また、従来技術応答信号２２０は、約７５ｍｓのむだ時間を伴い、約１４０ｍｓで６３％に達する応答を示している。一方、プロセストランスミッタ応答信号２１０は、わずか１０ｍｓと、ほとんどむだ時間を伴うことなく、約４５ｍｓで６３％に達する応答を示している。従って、プロセストランスミッタ応答信号２１０は、デジタル補正機能を有する機器で得られる静的性能を提供するプロセストランスミッタ１１０が、全てをアナログ処理してほとんどむだ時間のない機器で得られる動的性能を有することを示している。更に、プロセストランスミッタ応答信号２１０の波形形状は、従来技術応答信号２２０よりもはるかに優れた忠実度をもって、センサ応答信号２００の波形形状に追従しており、プロセストランスミッタ１１０を、デジタル補正機能を有する機器で得られる静的性能を保持しているにも関わらず、むしろアナログ方式のプロセストランスミッタのように見なすことができる。特に、このような特徴は、わずかな演算負荷の増大のみで、本発明によって全て実現することができる。

図１に基づき前述したように、一般的に、プロセス信号の動的な部分は、計測範囲の５％の最大全誤差が必須の要件となる。このようなレベルの性能は、多くのプロセスセンサから出力される補正前の信号で容易に得られる。しかしながら、本発明のいくつかの実施形態では、プロセスセンサ１２からの補正前の信号に、プロセス信号の動的な部分に必須となる最大全誤差の要件を満足する上で十分なレベルの性能が得られない場合がある。図４は、本発明を具現化した、もう１つのデジタル補正式のプロセストランスミッタのブロック図である。図２Ａ〜図２Ｃの実施形態とは異なり、図４の実施形態は、全ての信号経路に、少なくとも部分的なデジタル補正機能を備える。図４の実施形態は、デジタルプロセッサ３５０を追加した点を除き、図２Ａ〜図２Ｃの実施形態と同様である。図４に示すように、プロセストランスミッタ３１０は、高速デジタルローパスフィルタ１１６を、低速デジタルローパスフィルタ１４０及び中間加算回路１４６の双方に接続するデジタルプロセッサ３５０を備えている。デジタルプロセッサ３５０は、第１信号経路１３２内、第２信号経路１３４内、及び第３信号経路１３６内のそれぞれにおいて、部分的なデジタル補正を行う。第１信号経路１３２、第２信号経路１３４、及び第３信号経路１３６は、図２Ａ〜図２Ｃに基づき上述したとおりである。

プロセストランスミッタ３１０に関する作動は、プロセストランスミッタ３１０にとってプロセス信号の動的な部分に必須とされる最大全誤差の要件を満足する上で十分なレベルの性能となるように、高速デジタルローパスフィルタ１１６から出力される高速フィルタ処理プロセス信号がデジタル方式で部分的に補正される点を除き、図２Ａ〜図２Ｃに基づき上述したプロセストランスミッタ１１０に関する作動と同様である。デジタルプロセッサ３５０は、マイクロプロセッサとするか、または集積回路の一部とするのが一般的である。デジタルプロセッサ１８と同様に、デジタルプロセッサ３５０は補正アルゴリズムを実行し、線形化、ライン圧力補正、及び温度補正の少なくとも１つにより、プロセス信号をデジタル方式で補正する。但し、デジタルプロセッサ３５０によるデジタル補正は、デジタルプロセッサ１８が行うような全体的なデジタル補正ではなく、部分的な補正に過ぎないため、デジタルプロセッサ１８が行うデジタル補正よりかなり省力化されたものである。従って、デジタルプロセッサ３５０の演算負荷は、デジタルプロセッサ１８の演算負荷より大幅に少ない。

図５は、プロセス信号の部分的なデジタル補正を行って、プロセストランスミッタにとってプロセス信号の動的な部分に必須とされる最大全誤差の要件を満足する上で十分なレベルの性能とするための、図４の実施形態の代替例を示す図である。図５の実施形態は、デジタルプロセッサ４５０及びデジタルプロセッサ４５２を追加した点を除き、図２Ａ〜図２Ｃの実施形態と同様である。図５に示すように、プロセストランスミッタ４１０は、高速デジタルローパスフィルタ１１６を中間加算回路１４６に接続するデジタルプロセッサ４５０を備えている。また、プロセストランスミッタ４１０は、低速デジタルローパスフィルタ１４０を反転回路１４２に接続するデジタルプロセッサ４５２も備えている。デジタルプロセッサ４５０は、第２信号経路１３４において部分的なデジタル補正を行う。また、デジタルプロセッサ４５２は、第３信号経路１３６において部分的なデジタル補正を行う。図４の実施形態とは異なり、デジタルプロセッサ１８の手前で、第１信号経路１３２における部分的なデジタル補正は行われない。第１信号経路１３２、第２信号経路１３４、及び第３信号経路１３６は、図２Ａ〜図２Ｃに基づき上述したとおりである。

プロセストランスミッタ４１０に関する作動は、プロセストランスミッタ４１０にとってプロセス信号の動的な部分に必須とされる最大全誤差の要件を満足する上で十分なレベルの性能となるように、中間加算回路１４６に供給される高速フィルタ処理プロセス信号がデジタル方式で部分的に補正される点を除き、図２Ａ〜図２Ｃに基づき上述したプロセストランスミッタ１１０に関する作動と同様である。同じく、低速デジタルローパスフィルタ１４０から出力された低速フィルタ処理プロセス信号も、プロセストランスミッタ４１０にとってプロセス信号の動的な部分に必須とされる最大全誤差の要件を満足する上で十分なレベルの性能となるように、デジタル方式で部分的に補正される。デジタルプロセッサ４５０及びデジタルプロセッサ４５２は、マイクロプロセッサとするか、または集積回路の一部とするのが一般的である。図４に基づき上述したデジタルプロセッサ３５０と同様に、デジタルプロセッサ４５０及びデジタルプロセッサ４５２は補正アルゴリズムを実行して、線形化、ライン圧力補正、及び温度補正の少なくとも１つにより、プロセス信号をデジタル方式で部分的に補正する。デジタルプロセッサ３５０と同じく、デジタルプロセッサ４５０及びデジタルプロセッサ４５２によるデジタル補正は、デジタルプロセッサ１８が行うデジタル補正よりかなり省力化されたものである。従って、デジタルプロセッサ４５０及びデジタルプロセッサ４５２の演算負荷は、デジタルプロセッサ１８の演算負荷より大幅に少ない。

図４及び図５の実施形態は、図１、図２Ａ〜図２Ｃ、及び図３のそれぞれに基づき説明した実施形態の利点を全て備えるものである。重要な点は、図４及び図５の実施形態の場合、プロセスセンサ１２から出力される補正前の信号が、プロセストランスミッタ３１０やプロセストランスミッタ４１０にとってプロセス信号の動的な部分に必須とされる最大全誤差の要件を満足する上で十分なレベルの性能を有していない場合であっても、これらの利点が得られることである。

本発明を具現化したプロセストランスミッタは、デジタル補正機能を有する機器で得られる静的性能と、全てをアナログ処理してほとんどむだ時間のない機器で得られる動的性能とを提供する。全てをデジタル方式でフィルタ処理する構成を採用することにより、十分な演算能力を確保すると共に出力のスケーリングを簡素化しながら、検出したプロセスパラメータの変化に対する優れた動的応答性が得られる。全てをデジタル方式とすることは、アナログ方式のプロセストランスミッタの高速の動的応答性、デジタル補正式プロセストランスミッタにおける少ない全誤差、及びセンサ出力にほとんど合致した動的応答性を得る上での費用対効果の高い方法である。

具体的な実施形態に基づき本発明を説明したが、本発明の範囲から逸脱することなく、様々な変更が可能であると共に、均等物で本発明の各構成要素を置き換えることが可能であることが当業者に理解されよう。また、本発明の本質的な範囲から逸脱することなく、特定の状況やものを本発明の教示に適合させるためのさまざまな変形が可能である。従って、本発明は、開示した特定の実施形態に限定されるものではなく、添付の特許請求の範囲内に包含される全ての態様を含むものである。

Claims (12)

1. プロセスパラメータと相関するプロセス信号を生成するセンサと、
   前記プロセス信号がデジタル方式で補正され、デジタル補正プロセス信号が生成される第１信号経路と、
   前記プロセス信号がデジタル方式でフィルタ処理され、前記第１信号経路より小さい遅延が生じて、デジタルフィルタ処理プロセス信号が生成される第２信号経路と、
   前記プロセス信号がデジタル方式によりフィルタ処理されると共に反転され、前記第２信号経路より大きい遅延を生じさせて、遅延反転プロセス信号が生成される第３信号経路と、
   前記遅延反転プロセス信号を前記第２信号経路のプロセス信号に加算し、前記デジタルフィルタ処理プロセス信号を生成する中間加算回路と、
   前記デジタル補正プロセス信号と前記デジタルフィルタ処理プロセス信号とを加算し、高速デジタル補正プロセス信号を生成する出力加算回路と
   を備えることを特徴とするプロセストランスミッタ。
2. 前記第１信号経路、前記第２信号経路、及び前記第３信号経路のためのプロセス信号をデジタル方式でフィルタ処理する第１デジタルローパスフィルタと、
   前記第１デジタルローパスフィルタよりも少ない更新頻度を有し、前記第１信号経路及び前記第３信号経路のためのプロセス信号をデジタル方式でフィルタ処理する第２デジタルローパスフィルタと
   を更に備えることを特徴とする請求項１に記載のプロセストランスミッタ。
3. 前記第３信号経路におけるプロセス信号の遅延は、前記第１信号経路におけるプロセス信号の遅延に同調されることを特徴とする請求項２に記載のプロセストランスミッタ。
4. 前記高速デジタル補正プロセス信号をアナログ補正プロセス信号に変換するデジタル・アナログコンバータと、
   前記アナログ補正プロセス信号に対応してトランスミッタ出力を生成する出力回路と
   を更に備えることを特徴とする請求項３に記載のプロセストランスミッタ。
5. プロセスパラメータと相関するプロセス信号を生成するセンサと、
   前記プロセス信号をデジタル化し、デジタルプロセス信号を生成するアナログ・デジタルコンバータと、
   前記デジタルプロセス信号をフィルタ処理し、高速フィルタ処理プロセス信号を生成する第１デジタルローパスフィルタと、
   前記第１デジタルローパスフィルタより少ない更新頻度を有し、前記高速フィルタ処理プロセス信号をフィルタ処理して、低速フィルタ処理プロセス信号を生成する第２デジタルローパスフィルタと、
   前記低速フィルタ処理プロセス信号をデジタル方式で補正して、デジタル補正プロセス信号を生成し、前記デジタル補正プロセス信号に遅延を生じさせる第１デジタルプロセッサと、
   前記低速フィルタ処理プロセス信号を反転させて、反転プロセス信号を生成する反転回路と、
   前記反転プロセス信号に遅延を生じさせて、遅延反転プロセス信号を生成する整合回路と、
   前記高速フィルタ処理プロセス信号と前記遅延反転プロセス信号とを加算し、デジタルフィルタ処理プロセス信号を生成する中間加算回路と、
   前記デジタルフィルタ処理プロセス信号と前記デジタル補正プロセス信号とを加算し、高速デジタル補正プロセス信号を生成する出力加算回路と
   を備えることを特徴とするプロセストランスミッタ。
6. 前記第１デジタルプロセッサは、前記整合回路で生じさせる遅延を制御し、前記遅延反転プロセス信号を、前記デジタル補正プロセス信号と同調させることを特徴とする請求項５に記載のプロセストランスミッタ。
7. 前記高速デジタル補正プロセス信号をアナログ補正プロセス信号に変換するデジタル・アナログコンバータと、
   前記アナログ補正プロセス信号に対応してトランスミッタ出力を生成する出力回路と
   を更に備えることを特徴とする請求項５に記載のプロセストランスミッタ。
8. 前記低速フィルタ処理プロセス信号を補正する際の前記第１デジタルプロセッサの演算負荷より少ない演算負荷で、前記高速フィルタ処理プロセス信号をデジタル方式で部分的に補正する第２デジタルプロセッサを更に備えることを特徴とする請求項５に記載のプロセストランスミッタ。
9. 前記中間加算回路で加算する前記高速フィルタ処理プロセス信号の一部をデジタル方式で補正する第２デジタルプロセッサと、
   前記反転回路で反転する前記低速フィルタ処理プロセス信号の一部をデジタル方式で補正する第３デジタルプロセッサとを更に備え、
   前記第２デジタルプロセッサによる前記高速フィルタ処理プロセス信号の補正の演算負荷及び第３デジタルプロセッサによる前記低速フィルタ処理プロセス信号の補正の演算負荷は、前記第１デジタルプロセッサによる前記低速フィルタ処理プロセス信号の補正の演算負荷より少ない
   ことを特徴とする請求項５に記載のプロセストランスミッタ。
10. 周囲温度と相関する温度信号を生成する温度センサと、
    前記温度信号をデジタル化し、デジタル周辺温度信号を生成する温度用アナログ・デジタルコンバータとを更に備え、
    前記第１デジタルプロセッサは、前記デジタル周辺温度信号を用い、前記低速フィルタ処理プロセス信号をデジタル方式で補正して、前記デジタル補正プロセス信号を生成する
    ことを特徴とする請求項５に記載のプロセストランスミッタ。
11. 検出されたプロセスパラメータに追従する動的応答性を有したプロセストランスミッタの出力を生成する方法であって、
    検出されたプロセスパラメータと相関するアナログプロセス信号を生成する工程と、
    前記アナログプロセス信号をデジタル化し、デジタルプロセス信号を生成する工程と、
    前記デジタルプロセス信号を補正し、デジタル補正プロセス信号を生成する工程と、
    前記デジタルプロセス信号をフィルタ処理し、デジタルフィルタ処理プロセス信号を生成する工程と、
    前記デジタル補正プロセス信号と前記デジタルフィルタ処理プロセス信号とを加算し、高速デジタル補正プロセス信号を生成する工程と、
    前記高速デジタル補正プロセス信号に対応してトランスミッタ出力を生成する工程とを備え、
    前記デジタルプロセス信号をフィルタ処理し、前記デジタルフィルタ処理プロセス信号を生成する前記工程は、
    高速デジタルローパスフィルタを用いて前記デジタルプロセス信号をフィルタ処理し、高速フィルタ処理プロセス信号を生成する工程と、
    前記高速デジタルローパスフィルタよりも更新頻度が少ない低速デジタルローパスフィルタを用いて前記高速フィルタ処理プロセス信号をフィルタ処理し、低速フィルタ処理プロセス信号を生成する工程と、
    前記低速フィルタ処理プロセス信号を遅延及び反転させて遅延反転プロセス信号を生成する工程と、
    前記高速フィルタ処理プロセス信号と前記遅延反転プロセス信号とを加算し、前記デジタルフィルタ処理プロセス信号を生成する工程とを備え、
    前記デジタルプロセス信号を補正し、前記デジタル補正プロセス信号を生成する前記工程は、
    前記高速デジタルローパスフィルタを用いて前記デジタルプロセス信号をフィルタ処理し、前記高速フィルタ処理プロセス信号を生成する工程と、
    前記低速デジタルローパスフィルタを用いて前記高速フィルタ処理プロセス信号をフィルタ処理し、低速フィルタ処理プロセス信号を生成する工程と、
    前記低速フィルタ処理プロセス信号をデジタル方式で補正し、前記デジタル補正プロセス信号を生成する工程とを備える
    ことを特徴とする方法。
12. 前記低速フィルタ処理プロセス信号を遅延及び反転させる前記工程は、前記遅延反転プロセス信号を前記デジタル補正プロセス信号と同調させる工程を備えることを特徴とする請求項１１に記載の方法。

Images