JP6391930B2 - 集積回路パッケージ - Google Patents

集積回路パッケージ Download PDF

Info

Publication number
JP6391930B2
JP6391930B2 JP2013234825A JP2013234825A JP6391930B2 JP 6391930 B2 JP6391930 B2 JP 6391930B2 JP 2013234825 A JP2013234825 A JP 2013234825A JP 2013234825 A JP2013234825 A JP 2013234825A JP 6391930 B2 JP6391930 B2 JP 6391930B2
Authority
JP
Japan
Prior art keywords
loop
conductive
integrated circuit
circuit package
receiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013234825A
Other languages
English (en)
Other versions
JP2014099611A (ja
JP2014099611A5 (ja
Inventor
デイビッド・クン
ディビッド・マイケル・ヒュー・マシューズ
バル・バラクリシュナン
Original Assignee
パワー・インテグレーションズ・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パワー・インテグレーションズ・インコーポレーテッド filed Critical パワー・インテグレーションズ・インコーポレーテッド
Publication of JP2014099611A publication Critical patent/JP2014099611A/ja
Publication of JP2014099611A5 publication Critical patent/JP2014099611A5/ja
Application granted granted Critical
Publication of JP6391930B2 publication Critical patent/JP6391930B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H04B15/005—Reducing noise, e.g. humm, from the supply
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Description

関連出願
本願は、２０１２年１１月１４日に出願され、「リードフレームを用いる磁気結合ガルバニック絶縁通信（Magnetically Coupled Galvanically Isolated Communication Using Lead Frame）」と題され、本願の譲受人に譲渡された、Balakrishnan他の米国特許出願第１３／６７７，０８８号に関する。
本願はまた、２０１２年１１月１４日に出願され、「磁気結合ガルバニック絶縁リードフレーム通信を用いるスイッチモードパワーコンバータ（Switch Mode Power Converters Using Magnetically Coupled Galvanically Isolated Lead Frame Communication）」と題され、本願の譲受人に譲渡された、Balakrishnan他の米国特許出願第１３／６７７，１２０号に関する。
背景情報
開示の分野
本発明は、概して、送信機と受信機との間の通信に関し、より具体的には、１つの集積回路パッケージ内における送信機と受信機との間の通信に関する。
背景
多くの電気機器は、送信機と受信機との間で情報を送ることにより電気機器を機能させる通信システムに依存しているであろう。このような通信システムの１つは、磁気結合されたワイヤを利用して情報を送信機と受信機との間で送る。これは誘導結合としても知られており、１本のワイヤを流れる電流が、別のワイヤの両端間の電圧を誘起する。これらのワイヤ間の結合は、さまざまなやり方で強化できる。たとえば、ワイヤを巻いてコイルにしてもよく、または、磁気コアをワイヤとワイヤの間に置いてもよい。誘導結合の２つの例として、変圧器と結合インダクタが挙げられるであろう。
米国特許出願第１３／６７７，０８８号 米国特許出願第１３／６７７，１２０号
本発明の非制限的かつ非網羅的な実施の形態を、以下の図面を参照しながら説明する。さまざまな図面すべてにおいて、特に他の指定がない限り、同様の参照番号は同様の部分を示す。
本発明の教示を説明するのに用い得る、概念的な送受信システムの一例を示す概略図である。 本発明の教示を説明するのに用い得る、概念的な送受信システムの別の例を示す概略図である。 本発明の教示を説明するのに用い得る、雑音消去ループを備えた概念的な磁気結合構成の一例を示す図である。 本発明の教示を説明するのに用い得る、雑音消去を備えた概念的な磁気結合構成の別の例を示す図である。 本発明の教示に従う、集積回路パッケージのリードフレームの一例を示す図である。 本発明の教示に従う、集積回路パッケージのリードフレームの別の例を示す図である。 本発明の教示に従う、集積回路パッケージのリードフレームのさらに別の例を示す図である。 本発明の教示に従う、集積回路パッケージの一例を示す図である。
図面の中のいくつかの図において対応する参照符号は対応する構成要素を示す。当業者は、図中の要素が、簡潔性および明瞭性を目的として示されたものであって必ずしも正しい縮尺で描かれていないことを、理解するであろう。たとえば、図中の要素の中には、その寸法が他の要素の寸法よりも強調されることによって、本発明のさまざまな実施の形態が理解し易くなるようにしているものがある。また、実用化可能な実施の形態において有用または必要な、共通するが十分に理解されている要素は、図示しないことによって、本発明の上記さまざまな実施の形態の図が見易くなるようにしている。
詳細な説明
以下の説明において、本発明が十分に理解されるよう、具体的な詳細事項が多数記載されている。しかしながら、本発明を実施するためにこの具体的な詳細事項を使用する必要がないことは、当業者には明らかであろう。それ以外の例では、本発明が不明瞭にならぬよう、周知の材料または方法は詳細に説明していない。
本明細書全体を通して、「ある実施の形態」、「１つの実施の形態」、「ある例」、または「一例」という記載は、その実施の形態または例との関連で説明される特定の特徴、構造、または特性が、本発明の少なくとも１つの実施の形態に含まれることを、意味する。したがって、この明細書を通して異なる箇所で、「ある実施の形態において」、「１つの実施の形態において」、「ある例において」、または「一例において」という表現が複数用いられているが、これらは必ずしもすべて同じ実施の形態または例を指しているのではない。さらに、特定の特徴、構造、または特性を、１つ以上の実施の形態または例において、任意の適切な組合せおよび／または下位の組合せの形で、組合せてもよい。特定の特徴、構造、または特性は、１つの集積回路、１つの電子回路、１つの組合せ論理回路、または、記載されている機能性を提供する他の適切な構成要素に含まれていてもよい。加えて、添付の図面が当業者に対する説明を目的としていること、および、図面が必ずしも正しい縮尺で描かれていないことが、理解される。
上記のように、電気機器は、送信機と受信機との間の磁気通信を利用して機能し得る。機器の一例は同期フライバックコンバータであってもよい。同期フライバックコンバータはパワーコンバータトポロジの一例であり、これは、２つのアクティブスイッチを利用することにより、パワーコンバータの入力から出力へのエネルギ伝達を制御する。パワーコンバータは、高効率、小型、低重量であるためによく使用されており、現代の電子機器の多くに電力を供給する。一方のアクティブスイッチ（一次スイッチと呼ぶ）は、エネルギ伝達素子の一次巻線（入力巻線とも呼ぶ）に結合され、他方のアクティブスイッチ（二次スイッチと呼ぶ）は、このエネルギ伝達素子の二次巻線（出力巻線とも呼ぶ）に結合される。一般的にはコントローラが各アクティブスイッチを制御する。たとえば、一次スイッチは一般的に一次コントローラによって制御され、二次スイッチは一般的に二次コントローラによって制御される。二次コントローラは送信機の一例であってもよく、一次コントローラは受信機の一例であってもよい。
一次コントローラおよび二次コントローラは、パワーコンバータの出力を、閉ループ内のパワーコンバータの出力を検知し制御することによって調整するために、利用される。より具体的には、一次コントローラおよび二次コントローラのうちのいずれか（または双方）を、負荷に送られる出力量を調整するためにパワーコンバータの出力に関する情報をフィードバックするセンサに、結合してもよい。パワーコンバータの出力は、このフィードバック情報に応じて一次スイッチおよび二次スイッチのオンとオフを制御することにより、調整される。
さらに、同期フライバックコンバータ内において、一次スイッチおよび二次スイッチは、同時にオンすることができない。一般的に、開いたスイッチは、オフであり通常は電流を流さないと考えられる。閉じたスイッチは、一般的に、オンであり電流を流し得ると考えられる。したがって、同期フライバックコンバータの一次コントローラおよび二次コントローラを同期させることによって、一次スイッチおよび二次スイッチが同時に電流を流さないことを保証する。言い換えると、一次コントローラおよび二次コントローラが通信することによって、パワーコンバータの出力を調整するとともに、一次スイッチおよび二次スイッチが同時にオンしないことを保証する。
一般的に、一次コントローラおよび二次コントローラは、それぞれ別々の集積回路パッケージ内にある集積回路（ＩＣ）として実装される。外部回路を用いて、一次コントローラと二次コントローラとの間の通信を容易にし、それと同時に必要なガルバニック絶縁を与えることによって安全性の要求に応えることが多い。
集積回路パッケージは典型的にリードフレームを含む。リードフレームは、集積回路パッケージ内に含まれ得る１つまたは複数のチップを機械的に支持する。一般的に、リードフレームは典型的に、半導体チップを装着し得るチップ装着パッドを含む。加えて、リードフレームは一般的に、集積回路パッケージの外部の回路に対する電気接続として機能するリードも含む。リードフレームは一般的に、平坦な金属シートから構成される。平坦な金属シートに対し、リードフレームのチップ装着パッドおよびさまざまなリードを定めるパターンに従って、打抜き加工、エッチング、穴開け加工等を行なってもよい。この開示の目的に沿い、「集積回路パッケージ」という用語は、一般的に集積回路に使用される種類のパッケージを指す。本発明の実施の形態の中には、パッケージ内に集積回路がない実施の形態があってもよい。
本発明の教示に従う例は、リードフレームを利用することによって、送信機と受信機との間に磁気結合されかつガルバニック絶縁された通信リンクを提供するとともに、雑音消去を提供する。実施の形態の中には、送信機と受信機が同一の集積回路パッケージ内にある実施の形態があってもよい。本発明の実施の形態は、リードフレームを利用して、リードフレーム内に形成された送信機ループおよび受信機ループを用いる送信機と受信機との間の通信を、容易にする。さらに、本発明の実施の形態は、集積回路パッケージの外部の磁界に対する感受性を改善し得る、リードフレーム内に形成された消去ループを利用する。この外部磁界は、雑音と呼ぶ場合もある。
以下で述べるように、本発明の教示に従い、ガルバニック絶縁された導体がリードフレーム内に定められ、磁気結合された導電ループがこの絶縁された導体を用いて定められる。さまざまな例において、リードフレームの導体に含まれる導電ループは、送信ループ、受信ループ、および／または消去ループとして機能し得る。ある例において、受信ループおよび消去ループは、実質的に同じ大きさおよび形状であり、互いに逆方向に巻かれる。一例において、受信ループおよび送信ループは、互いに磁気結合される。加えて、受信ループは送信ループによって囲まれていてもよい。別の例において、受信ループが送信ループを囲んでいてもよい。ある例において、リードフレーム内の、受信ループ、送信ループ、および消去ループは各々、ひと巻きで構成されてもよい。一般的に、ワイヤまたはその他の導電材料を一回巻いて１つのループを形成したものを、ひと巻きとみなし得る。ワイヤまたはその他の導電材料を数回巻いたものは、多重巻きとみなし得る。電気回路内の電流は、閉じた経路の中を進むはずである。本願の目的に沿い、物理的に閉じた電流経路をループと呼んでもよい。１つのループは、（本開示の例において集積回路パッケージ内のリードフレームおよびボンドワイヤで形成できる）異なる、導体等の要素と、循環する電流の経路の中にある電気部品とを、含み得る。このループの各要素はループの一部を形成し、このループ内の１つ以上の要素の組合せを部分ループと呼ぶ。磁界結合の場合、磁界を囲むループは、典型的に１つ以上の巻きを有すると表現される。巻きは各々、磁界の１つの囲いに対応する。
リードフレームは一般的に、既に集積回路パッケージの一部である。しかしながら、本発明の教示に従い、リードフレームそのものに含まれるガルバニック絶縁された導体によって定められる導電ループを利用することによって、送信機と受信機との間の磁気結合された通信リンクを提供するとともに雑音消去を提供すれば、追加のコストはごくわずかである。また、リードフレームを利用することによって、電源の全体の大きさも減少するであろう。加えて、リードフレームを利用することによって、パッケージの全体のコストも減少するであろう。
なお、二次コントローラが送信機回路を含み一次コントローラが受信機回路を含む、絶縁された同期スイッチモードフライバックパワーコンバータの一例は、本開示において、説明を目的として記載されている。しかしながら、スイッチモードパワーコンバータおよび／またはその他の回路の他のトポロジの例も、一般的に、本発明の教示に従う集積回路パッケージの利益を受けるであろうことが、理解される。この集積回路パッケージは、リードフレームに含まれるガルバニック絶縁された導電ループによって定められる磁気結合された通信リンクを含むことによって、送信機と受信機との間の通信を行ない雑音消去を提供する。さらに、本発明の教示に従う例は、説明のために、送信機と受信機との間の通信に関連して記載されているが、トランシーバを利用するシステムも本発明の教示の利益を受けるであろうことが、理解される。
まず図１Ａを参照して、本発明の教示に従う消去巻線１１２を含む概念的なシステム１００を示す概略図が示される。図１Ａに示される概略的なシステム１００は本発明の教示を説明するために利用されていることが、理解される。図１Ａに示されるように、システム１００は、送信機巻線１０８と、受信機巻線１１０と、消去巻線１１２とを有する、磁気結合要素１０４を含む。示されている例では、図示のように、受信機巻線１１０の一端は消去巻線１１２の一端に結合される。図示のように、送信機１０２が送信機巻線１０８に結合され、受信機１０６が受信機巻線１１０および消去巻線１１２に結合される。さらに図１Ａに示されるように、送信機巻線１０８は送信機電流ＩＴ１１６を伝導し、送信機巻線１０８の送信機電圧はＶＴ１１４である。図示のように、受信機巻線１１０および消去巻線１１２は受信機電流ＩＲ１２０を伝導し、受信機巻線１１０および消去巻線１１２の受信機電圧はＶＲ１１８である。加えて、図１Ａは、雑音ブロック１１１および雑音巻線１１３を示す。しかしながら、雑音ブロック１１１および雑音巻線１１３は、説明のためのものであり、磁気結合要素１０４に巻かれた巻線１１３に結合された物理的な雑音発生回路ブロック１１１を表わすためではなく、説明を目的としてシステム１００に対する雑音の影響をモデル化するために、図１Ａに含まれていることが、理解されるはずである。
また、図１Ａに示されるドットおよび三角形は、１つの巻線が別の巻線に、これら巻線同士の磁気結合によって誘起する、電流の方向および電圧の極性を、表わしている。具体的には、ドットは、受信機巻線１１０および消去巻線１１２において、送信機巻線１０８からの磁気結合によって誘起される、電流の方向および電圧の極性を示す。三角形は、受信機巻線１１０および消去巻線１１２において、雑音巻線１１３からの磁気結合によって誘起される、電流の方向および電圧の極性を示す。言い換えると、ドットおよび三角形は、以下で、図２Ａおよび図２Ｂとの関連でもさらに詳細に記載される、巻線同士の関係を説明し易くしている。
送信機１０２は、図１Ａに示されるドットによって示されるように、送信機電流ＩＴ１１６が送信機巻線１０８に流れ込むように、磁気結合要素Ｔ１ １０４の送信機巻線１０８に結合される。加えて、送信機巻線１０８の電圧降下が、ドットによって示され送信機電圧ＶＴ１１４として示される。磁気結合要素Ｔ１ １０４はまた、受信機巻線１１０および消去巻線１１２を含む。図１Ａに示されるように、図１Ａのドットおよび三角形双方によって示される端部である受信機巻線１１０の一端は、受信機１０６に結合され、三角形によって示される消去巻線１１２の端部も、受信機１０６に結合される。図１Ａに示されるように、ドットおよび三角形のない受信機巻線の端部は、ドットによって示される消去巻線１１２の端部に結合される。受信機１０６が受ける電圧は、受信機電圧ＶＲ１１８として示され、対応する電流は、受信機電流ＩＲ１２０として示される。送信機１０２は、情報を、送信機巻線１０８と受信機巻線１１０と消去巻線１１２との間の磁気結合を通して、受信機１０６に送信し得る。送信機１０２は情報を電圧信号および／または電流信号として伝えてもよく、受信機１０６はこの情報を電圧信号および／または電流信号として受信してもよい。実施の形態において、送信機１０２は情報を送信機電流ＩＴ１１６を利用して伝えてもよい。ある例において、送信機１０２内の回路は、送信機電流ＩＴ１１６のさまざまな特性を制御することによって情報を受信機１０６に伝えてもよい。送信機電流ＩＴ１１６の大きさが変化しているとき、これは、変化する磁界を導体の近傍に生じさせる。実施の形態において、受信機巻線１１０および消去巻線１１２はいずれも導体である。電磁誘導の法則に従い、電圧は、変化する磁界に晒される導体に発生する。したがって、実施の形態において、受信機電圧ＶＲ１１８は、送信機電流ＩＴ１１６の変化によって生じた変化する磁界によって誘起され、結果として受信機電流ＩＲ１２０を生じさせ得る。受信機１０６は、送信機が誘起した電圧および／または電流を受けてこの電圧および／または電流を情報と解釈し得る回路を含む。制御されて情報を伝え得る送信機電流ＩＴ１１６の特性は、送信機電流ＩＴ１１６の大きさおよび変化率を含み得る。伝達される信号は、デジタル情報の形態であってもアナログ情報の形態であってもよい。デジタル情報の場合、通信は、２値信号の形態であっても、より複雑な符号化されたデジタルデータの形態であってもよく、これは当業者には周知であろう。他の通信技術を使用してもよいことが理解されるはずである。他の例において、送信機電流ＩＴ１１６と、結果として誘起される受信機電圧ＶＲ１１８および受信機１０６が受ける受信機電流ＩＲ１２０との関係を利用する通信技術を利用してもよい。
図１Ａにはさらに、雑音ブロック１１１および雑音巻線１１３が示される。ブロック１１１および雑音巻線１１３が図１Ａにおいて点線で示されているのは、システム１００に対する雑音の影響をモデル化するためであることが、理解される。具体的には、システム１００の外部の雑音は、送信機１０２と受信機１０６との間での情報の伝送に影響を与え得る。たとえば、雑音ブロック１１１は、望ましくない電磁干渉（ＥＭＩ）を生じさせる他の電子機器またはシステムと相関関係があるかもしれない。よって、雑音巻線１１３は、システム１００に対する雑音ブロック１１１の影響と相関関係がある。言い換えると、雑音ブロック１１１および雑音巻線１１３を利用することによって、システム１００に対する外部磁界の影響をモデル化してもよい。
図１Ａに示されるように、送信機巻線１０８内の電流ＩＴ１１６は、ドットで示されるように、受信機巻線１１０に電流および電圧を誘起し得る。誘起された電流は、ドットで示される受信機巻線１１０の端部から流れ出る。ドットで示される受信機巻線１１０の端部から受信機巻線１１０の他端までの電圧降下がある。送信機電流ＩＴ１１６はまた、ドットで示される消去巻線１１２に電流および電圧を誘起する。誘起された電流は、ドットで示される消去巻線１１２の端部から流れ出る。ドットで示される消去巻線１１２の端部から消去巻線１１２の他端までの電圧降下がある。
消去巻線１１２は、送信機巻線１０８と、異相で磁気結合される。図１Ａに示されるように、消去巻線１１２のドットの位置と、送信機巻線のドットの位置は、それぞれの巻線において、逆の場所にある。しかしながら、送信機巻線１０８は、受信機巻線１１０と、同相で磁気結合される。送信機巻線１０８のドットの位置と、受信機巻線１１０のドットの位置はどちらも、それぞれの巻線において、同一の対応する場所にある。さらに、消去巻線１１２と、受信機巻線１１０は、異相で、互いに磁気結合される。図示のように、消去巻線１１２および受信機巻線１１０は、示されている例において「数字の８」の形状を構成している。別の言い方をすると、消去巻線１１２と受信機巻線１１０は、互いに逆方向に巻かれている。たとえば、消去巻線１１２は時計回り方向に巻かれてもよく、その場合、受信機巻線は反時計回り方向に巻かれる。
さまざまな例において、図示の、受信機巻線１１０の一端と消去巻線１１２の一端との結合は、送信機１０２から受信した信号を増強し得る。このことは、以下で、図２Ｂとの関連でさらに説明する。送信機電流ＩＴ１１６は、受信機巻線１１０および消去巻線１１２双方に電流および電圧を誘起する。受信機電流ＩＲ１２０は、受信機巻線１１０および消去巻線１１２双方を流れる電流である。加えて、送信機１０２が誘起した受信機電圧ＶＲ１１８は、受信機巻線１１０の電圧と消去巻線１１２の電圧とを合成したものまたはこれらの和である。
雑音ブロック１１１および雑音巻線１１３としてモデル化される、たとえば外部磁界等の雑音も、受信機巻線１１０および消去巻線１１２に電圧を誘起し得る。受信機巻線１１０の電圧降下は、三角形で示される受信機巻線１１０の端部から、受信機巻線１１０の他端までの、電圧降下である。加えて、雑音による消去巻線１１２の電圧降下は、三角形で示される消去巻線１１２の端部から、消去巻線１１２の他端までの、電圧降下である。
受信機巻線１１０および消去巻線１１２はいずれも、雑音巻線１１３と、同相で磁気結合される。図１Ａに示されるように、三角形の位置は、雑音巻線１１３、受信機巻線１１０、および消去巻線１１２において、同一の対応する場所にある。しかしながら、上記のように、受信機巻線１１０と消去巻線１１２とは、異相で、互いに磁気結合されている。雑音によって誘起される受信機電圧ＶＲ１１８は、受信機巻線１１０の電圧と消去巻線１１２の電圧との差である。受信機巻線１１０および消去巻線１１２の大きさおよび巻数が実質的に同様であれば、雑音による受信機電流ＩＲ１２０は実質的に存在せず、雑音による受信機電圧ＶＲ１１８は実質的にゼロである。言い換えると、示されている例において、受信機巻線１１０および消去巻線１１２は、大きさおよび巻数が実質的に同様であるため、雑音巻線１１３に応じて受信機巻線１１０に誘起される雑音信号成分は、雑音巻線１１３に応じて消去巻線１１２に誘起される雑音信号成分と、実質的に等しく逆である。このため、受信機巻線１１０および消去巻線１１２それぞれにおいて誘起された雑音信号成分は、実質的に相殺し合う。
集積回路パッケージ内における送信機と受信機との間の通信のために、送信機巻線１０８、受信機巻線１１０、および消去巻線１１２を、本発明の教示に従い、集積回路パッケージのリードフレーム内に定められた、磁気結合されかつガルバニック絶縁された導電ループを用いて、実装してもよい。このことについては、以下で図３、図４、および図５との関連でさらに説明する。
図１Ｂは、送信機１０２と、磁気結合要素１０４と、受信機１０６と、送信機巻線１０８と、受信機巻線１１０と、消去巻線１１２と、算術オペレータ１２２とを含む、別の概念的なシステム１０１の概略図を示す。図１Ｂにはさらに、送信機電圧ＶＴ１１４および送信機電流ＩＴ１１６が示される。加えて、図１Ｂは、雑音ブロック１１１および雑音巻線１１３を示す。図１Ｂに示される概念的なシステム１０１を利用して本発明の教示を説明することが理解される。
図１Ｂに示されるシステム１０１が、図１Ａに示されるシステム１００と、多くの類似点を共有することが、理解される。しかしながら、１つの相違点は、受信機巻線１１０および消去巻線１１２が、図１Ａに示されるように互いに結合されるのではなく、図１Ｂの算術オペレータ１２２に別々に結合されている点である。具体的には、図１Ｂに示されるように、受信機巻線１１０の両端と、消去巻線１１２の両端は、算術オペレータ１２２に別々に結合される。上記のように、送信機１０２は、受信機巻線１１０および消去巻線１１２双方に、電流および電圧を誘起する。雑音ブロック１１１からの雑音も、受信機巻線１１０および消去巻線１１２の、誘起された電流および電圧に影響し得る。示されている例において、算術オペレータ１２２は、入力信号として、受信機巻線１１０および消去巻線１１２の、誘起された電圧および電流を、受けることができる。
加えて、この例では、受信機巻線１１０の一端および消去巻線１１２の一端が、グランド１２１に結合される。示されているように、受信機巻線１１０の、ドットおよび三角形のない端部が、グランド１２１に結合される。消去巻線１１２の場合、ドットで示される巻線の端部が、グランド１２１に結合される。
ある例において、算術オペレータ１２２は、算術オペレータ１２２へのさまざまな入力に対して加算、減算、乗算、および除算等の算術演算を多数実行しその結果としての出力を提供し得る回路を含む。さまざまな例において、算術オペレータ１２２のさまざまな入力および出力は、電流信号、電圧信号、または電流信号および電圧信号双方を、含み得る。ある例において、算術オペレータ１２２は減算を実行してもよい。図１Ｂに示される例の場合、受信機巻線１１０および消去巻線１１２はいずれも、同相で、雑音巻線１１３に磁気結合される。このため、算術オペレータ１２２は、消去巻線１１２の電圧または電流の大きさを、受信機巻線１１０の電圧または電流の大きさから減算し、その結果、実質的にゼロの電圧または電流を与える。言い換えると、算術オペレータ１２２は、受信機巻線１１０から与えられた信号の大きさを、消去巻線から与えられた信号の大きさから、減算してもよい。
示されている例において、受信機巻線１１０が送信機巻線１０８と同相で結合されているのに対し、消去巻線１１２は送信機巻線１０８と異相で結合される。ある実施の形態において、算術オペレータ１２２は減算器である。しかしながら、送信機巻線１０８と消去巻線１１２が異相で結合されているので、巻線１０８の送信信号によって消去巻線１１２に誘起された信号は、算術オペレータ１２２に、極性が逆の信号を与えるであろう。結果として、算術演算は、事実上加算であり、したがって巻線１１０からの受信信号を補う役割を果たす。よって、送信機巻線１０８に流れる電流によって生じた変化する磁界により、受信機巻線１１０および消去巻線１１２に誘起された、磁気結合された信号は、付加的なものである。このため、送信機１０２が送信する情報が増強される。
集積回路パッケージ内における送信機と受信機との間の通信のために、送信機巻線１０８、受信機巻線１１０、および消去巻線１１２を、本発明の教示に従い、集積回路パッケージのリードフレーム内に定められた、磁気結合されかつガルバニック絶縁された導電ループを用いて、実装してもよい。このことについては、以下で図３および図４との関連でさらに説明する。
図２Ａは、消去ループ２１２を備えたシステム２００の、概念的な磁気結合構成の例を示す。図２Ａに示される概念的なシステム２００を利用して本発明の教示を説明することが理解される。システム２００は、受信機２０６と、（受信機巻線１１０の一例である）受信機ループ２１０と、（消去巻線１１２の一例である）消去ループ２１２と、ノード２３２、２３４、２３６、２３８、２４０、および２４２と、マーカ２５８とを含む。図２Ａにさらに示されているのは、受信機電圧ＶＲ２１８、受信機電流ＩＲ２２０、電圧ＶＲＮ２６６、および電圧ＶＣＮ２６８である。加えて、図２Ａは、雑音ブロック２１１および（雑音巻線１１３の一例である）雑音ループ２１３を示す。しかしながら、雑音ブロック２１１および雑音巻線２１３が図２Ａに含まれているのはシステム２００に対する雑音の影響をモデル化するためであることが、理解されるはずである。図２Ａは、図１Ａに示される受信機巻線および消去巻線の磁気結合構成の一例である。送信機および送信機巻線は、図２Ａには示されていないが、以下において図２Ｂとの関連で説明する。
示されているように、受信機ループ２１０は、受信機ループ２１０の端部の近傍に位置するノード２３６および２３８を含み、消去ループ２１２は、消去ループ２１２の端部の近傍に位置するノード２４０および２４２を含み、受信機２０６は、ノード２３２および２３４を含む。受信機ループ２１０および消去ループ２１２は、受信機２０６のノード２３２が受信機ループ２１０のノード２３６に結合され受信機２０６のノード２３４が消去ループ２１２のノード２４０に結合され受信機ループ２１０のノード２３８が消去ループ２１２のノード２４２に結合されるように、受信機２０６に結合される。図２Ａに示される例において、受信機ループ２１０および消去ループ２１２は、実質的に同様の正方形として示されており、図示のように互いに逆方向に巻かれている。他のさまざまな例と同じく、受信機ループ２１０と消去ループ２１２は、大きさおよび形状が実質的に同一であってもよい。ある実施の形態において、受信機ループ２１０によって実質的に囲まれている領域および消去ループ２１２によって実質的に囲まれている領域は、大きさが実質的に同一である。しかしながら、受信機ループ２１０および消去ループ２１２の大きさおよび／または形状が異なっていてもよいことが、理解されるはずである。さらに、実施の形態の中には、受信機ループ２１０によって実質的に囲まれている領域と消去ループ２１２によって実質的に囲まれている領域が異なっている実施の形態があってもよい。
さらに、ノード２３２とノード２３４の間の電圧降下は、受信機電圧ＶＲ２１８として示される。ノード２３６とノード２３８の間の電圧降下は、電圧ＶＲＮ２６６として示され、ノード２４０とノード２４２の間の電圧降下は、電圧ＶＣＮ２６８として示される。受信機電流ＩＲ２２０は、ノード２３２から受信機２０６に流れる電流として示される。
加えて、図２Ａは、システム２００の外部の磁界等の雑音の、受信機巻線２１０および消去巻線２１２双方に対する影響をモデル化するために使用される、雑音ブロック２１１および雑音巻線２１３を示す。示されているように、雑音巻線２１３は、受信機巻線２１０および消去巻線２１２を実質的に囲んでいる。図２Ａに示される三角形は、雑音ループ２１３に対する、受信機ループ２１０および消去ループ２１２の極性を示す。
図２Ａにおいて、雑音は、雑音ブロック２１１と、雑音ループ２１３に流れる電流として、モデル化されている。示されている例の場合、雑音ループ２１３内の電流は、時計回り方向に流れ、受信機ループ２１０および消去ループ２１２双方の面を通過する磁界を生成する。マーカ２５８は、受信機ループ２１０および消去ループ２１２双方を通過する磁界全体を示す。一般的に、マーカ２５８に示されているような「Ｘ」記号は、紙面から奥に向かう磁界または磁束を示すのに対し、マーカ記号のドット記号は、紙面から手前に向かう磁界または磁束を示す。雑音ループ２１３に対する受信機ループ２１０および消去ループ２１２の配置は、受信機ループ２１０および消去ループ２１２双方に対する磁界の全体的な影響を、実質的に同様にする。なぜなら、図２Ａの例でマーカ２５８によって示されるように、雑音ループからの磁界または磁束は、紙面の奥に向かう、実質的に同一の方向で、受信機ループ２１０および消去ループ２１２双方の面を通過しているからである。
受信機ループ２１０および消去ループ２１２の面を通過する磁界の変化は、これらループ双方に対し、電界を誘起する。図２Ａに示される例の場合、受信機ループ２１０および消去ループ２１２に対する電界の方向が反時計回り方向であることによって、マーカ２５８によって示される方向における磁界強度が増す。言い換えると、雑音巻線２１３によって増す磁界は、雑音による受信機ループ２１０の電圧であり電圧ＶＲＮ２６６として示される、ノード２３６とノード２３８の間の電圧降下を、誘起する。雑音によって変化する磁界はまた、雑音による消去ループ２１２の電圧であり電圧ＶＣＮ２６８として示される、ノード２４０とノード２４２の間の電圧降下を誘起する。図２Ａに示される三角形は、雑音ループ２１３に対する、受信機ループ２１０および消去ループ２１２の極性を示す。
さまざまな例において、受信機ループ２１０と消去ループ２１２が結合しているので、受信機電圧ＶＲ２１８は、以下の式（１）に従って求められる。
ＶＲ＝ＶＲＮ−ＶＣＮ （１）
このように、受信機２０６が受ける受信機電圧ＶＲ２１８は、電圧ＶＲＮ２６６と電圧ＶＣＮ２６８の差である。受信機ループ２１０および消去ループ２１２はいずれも、雑音ループ２１３と、同相で結合される。しかしながら、受信機ループ２１０および消去ループ２１２はいずれも、異相で互いに結合される。実際のところ、示されている例において、受信機ループ２１０は消去ループ２１２と逆方向に巻かれている。よって、受信機ループ２１０と消去ループ２１２が実質的に同一の大きさおよび形状を有し、かつ、これらループそれぞれの面を通過する磁界が実質的に同一であれば、電圧ＶＲＮ２６６およびＶＣＮ２６８の大きさは実質的に同一である。受信機２０６は、雑音による電圧を実質的に受けないであろう。さらに、受信機２０６は、雑音による電流を受けないであろう。このため、受信機２０６に対する雑音の影響は実質的に最小になるであろう。加えて、雑音による磁界の方向が紙面から手前に向かう方向であっても雑音の影響が除去されることが、理解されるはずである。この場合、マーカ２５８は「Ｘ」記号ではなくドット記号であり、受信機電圧ＶＲ２１８はこの場合も電圧ＶＲＮ２６６と電圧ＶＣＮ２６８の大きさの差である。
集積回路パッケージ内における送信機と受信機との間の通信のために、送信機巻線１０８、受信機巻線１１０、および消去巻線１１２を、本発明の教示に従い、集積回路パッケージのリードフレーム内に定められた、磁気結合されかつガルバニック絶縁された導電ループを用いて、実装してもよい。このことについては、図３、図４、および図５との関連でさらに説明する。本発明の例は、リードフレーム内に形成された導電ループを利用して通信する、同一の集積回路パッケージ内の送信機と受信機とを含む。集積回路パッケージの外側で発生した磁界を外部磁界とみなしてもよく、集積回路パッケージ内の構成要素によって発生した磁界を内部磁界とみなしてもよい。雑音ループ２１３内の電流によって発生した磁界は、送信機と受信機との間の通信に干渉するかもしれない外部磁界をモデル化し得る。本発明の実施の形態は、消去ループ２１２を利用することによって、外部磁界が送信機と受信機との間の通信に対して有し得る影響を、減じる。
図２Ｂは、消去ループ２１２を備えたシステム２００の、概念的な磁気結合構成の例を示す。図２Ｂに示される概念的なシステム２００を利用して本発明の教示を説明することが理解される。システム２００は、送信機２０２と、受信機２０６と、（送信機巻線１０８の一例である）送信機ループ２０８と、受信機ループ２１０と、消去ループ２１２と、ノード２２４、２２６、２２８、２３０、２３２、２３４、２３６、２３８、２４０、２４２と、マーカ２４４、２４８とを含む。図２Ｂにさらに示されているのは、送信機電圧ＶＴ２１４、送信機電流ＩＴ２１６、受信機電圧ＶＲ２１８、受信機電流ＩＲ２２０、電圧ＶＲＴ２５２、および電圧ＶＣＴ２５４である。図２Ｂは、図１Ａに示される受信機巻線および消去巻線の磁気結合構成の一例を示す。
受信機２０６、受信機ループ２１０、および消去ループ２１２は、図２Ａとの関連で先に述べたように結合される。さらに示されているのは送信機２０２および送信機ループ２０８である。送信機２０２はノード２２４および２２６を含み、送信機ループ２０８はノード２２８および２３０を含む。送信機２０２のノード２２４および２２６は、それぞれ、送信機ループ２０８のノード２２８および２３０に結合される。示されているように、受信機ループ２１０は、送信機ループ２０８によって実質的に囲まれている。さらに、ノード２２４および２２６間（言い換えればノード２２８および２３０間）の電圧降下は、送信機電圧ＶＴ２１４として示される。図２Ｂはまた、送信機ループ２０８を通ってノード２２４からノード２２６に流れるものとして示されている、送信機電流ＩＴ２１６を示す。
図２Ｂに示される例の場合、送信機ループ２０８の送信機電流ＩＴ２１６は、時計回り方向に流れ、受信機ループ２１０および消去ループ２１２双方を通過する磁界を生成する。マーカ２４４および２４８は、受信機ループ２１０および消去ループ２１２双方から見たときの、送信機ループ２０８の電流により生じた磁界全体を示す。送信機ループ２０８に対する受信機ループ２１０および消去ループ２１２の配置のため、受信機ループ２１０は、マーカ２４４の「Ｘ」記号を用いて示される、紙面の奥に向かう磁界全体を経験するのに対し、消去ループ２１２は、マーカ２４８のドット記号を用いて示される、紙面から手前に向かう磁界全体を経験する。送信機２０２と受信機２０６が、同一の集積回路パッケージ内にあるとき、送信機電流ＩＴ２１６によって生じる磁界を内部磁界とみなしてもよい。
受信機ループ２１０および消去ループ２１２が経験する磁界の変化は、これらループ双方に対して電界を誘起する。示されている例の場合、受信機ループ２１０に対する電界の方向は反時計回り方向であるのに対し、消去ループ２１２に対する電界の方向は時計回り方向であり、したがって、マーカ２４４および２４８によって示される方向の磁界強度を高める。言い換えると、送信機ループ２０８が原因で変化する磁界は、送信機２０２による受信機ループ２１０の電圧であり電圧ＶＲＴ２５２として示される、受信機ループ２１０のノード２３６および２３８における端部間の電圧降下を、誘起する。また、変化する磁界は、送信機２０２による消去ループ２１２の電圧であり電圧ＶＣＴ２５４として示される、消去ループ２１２のノード２４２および２４０における端部間の電圧降下を誘起する。図２Ｂに示されるドットは、送信機ループ２０８に対する、受信機ループ２１０および消去ループ２１２の極性を示す。
先に述べたように、送信機２０２は、送信機電流ＩＴ２１６を利用して情報を伝達し得る。送信機２０２の内部の回路は、送信機電流ＩＴ２１６のさまざまな特性を制御することによって、情報を受信機２０６に伝達し得る。送信機電流ＩＴ２１６の大きさが変化しているとき、これは、電磁誘導の法則に従い、受信機巻線２１０および消去巻線２１２の電圧を誘起する、変化する磁界を生成する。実施の形態において、受信機電圧ＶＲ２１８は、送信機電流ＩＴ２１６の変化によって生じた変化する磁界によって誘起され、結果として受信機電流ＩＲ２２０を生じさせ得る。受信機２０６に含まれる回路は、送信機が誘起した電圧および／または電流を受けてこの電圧および／または電流を情報と解釈し得る。制御されて情報を伝え得る送信機電流ＩＴ２１６の特性は、送信機電流ＩＴ２１６の大きさおよび変化率を含み得る。伝達される信号は、デジタル情報の形態であってもアナログ情報の形態であってもよい。デジタル情報の場合、通信は、２値信号の形態であっても、より複雑な符号化されたデジタルデータの形態であってもよく、これは当業者には周知であろう。他の通信技術を使用してもよいことが理解されるはずである。他の例において、送信機電流ＩＴ２１６と、結果として誘起される受信機電圧ＶＲ２１８および受信機２０６が受ける受信機電流ＩＲ２２０との関係を利用する通信技術を利用してもよい。
一例において、送信機２０２は、送信機電流ＩＴ２１６を生成する、制御された電流源を含み得る。制御された電流源は、送信機電流ＩＴ２１６の特性を変化させることによって情報を受信機２０６に伝達し得る。さらに、受信機２０６は、受信機電圧ＶＲ２１８を基準電圧ＶＴＨと比較する比較器を含み得る。受信機２０６は、比較器の出力を利用して、送信機２０２によって伝達された情報を解釈し得る。フライバックコンバータの例の場合、二次コントローラが送信機で一次コントローラが受信機回路であってもよく、二次コントローラが情報を一次コントローラに伝達することによって一次スイッチをオンまたはオフにし、そうすることによってパワーコンバータの出力を調整してもよい。二次コントローラ（送信機）は、一次スイッチをオンすべきときに送信機電流ＩＴを（制御された電流源を利用して）生成する。一次コントローラ（受信機）が、基準電圧ＶＴＨよりも大きい、誘起された受信機電圧ＶＲを受けると、一次コントローラはこの情報を処理することによって、一次スイッチをオンするか否か決定する。ある例において、送信機電流ＩＴ（したがって受信機電圧ＶＲ）がないということは、一次コントローラ（受信機）に対して、一次スイッチをオンしないことを示し得る。
受信機ループ２１０が送信機ループ２０８と同相で磁気結合されるのに対し、消去ループ２１２は送信機ループ２０８と異相で磁気結合される。加えて、消去ループ２１２と受信機ループ２１０は、異相で、互いに磁気結合される。さまざまな例において、受信機ループ２１０と消去ループ２１２が磁気結合しているので、受信機電圧ＶＲ２１８は、以下の式（２）に従って求められる。
ＶＲ＝ＶＲＴ＋ＶＣＴ （２）
このように、受信機電圧ＶＲ２１８は、電圧ＶＲＴ２５２と電圧ＶＣＴ２５４の和である。このため、送信機２０２が送信する情報は、本発明の教示に従い消去ループ２１２を追加することによって、増強し得る。よって、送信機巻線２０８に流れる電流によって生じた変化する磁界により、受信機巻線２１０および消去巻線２１２に誘起された、磁気結合された信号は、付加的なものであることが理解される。
集積回路パッケージ内における送信機と受信機との間の通信のために、送信機巻線１０８、受信機巻線１１０、および消去巻線１１２を、本発明の教示に従い、集積回路パッケージのリードフレーム内に定められた、磁気結合されかつガルバニック絶縁された導電ループを用いて、実装してもよい。このことについては、図３、図４、および図５との関連でさらに説明する。
例示のために、図３は、本発明の教示に従う、集積回路パッケージの封止された部分の実質的に内部に配置された一例としてのリードフレーム３００を示す。示されている例において、リードフレーム３００は、（受信機ループ２１０の一例である）受信機導電ループ３１０と（消去ループ２１２の一例である）消去導電ループ３１２とを含む、第１の導体を含む。示されている例からわかるように、リードフレーム３００はまた、第１の導体からガルバニック絶縁された第２の導体を含む。示されている例において、第２の導体は（送信機ループ２０８の一例である）送信機導電ループ３０８を含む。示されている例からわかるように、本発明の教示に従い、送信機導電ループ３０８を受信機導電ループ３１０の近傍に配置することによって、送信機導電ループ３０８と受信機導電ループ３１０との間に磁気結合された通信リンクを提供する。加えて、図３はまた、リード３７２および３７４と、チップ装着パッド３７６と、チップ装着パッド３７８とを示す。番号３７１で示される正方形は、リードフレーム３００の、封止された部分を示す。言い換えると、封止部３７１の中にある要素は、集積回路パッケージの、封止された部分の中に配置されている。さらに図３に示されているのは、送信機３０２、受信機３０６、パッド３７９、３８０、３８１、および３８２、ならびにボンドワイヤ３８３、３８４、３８５、および３８６である。図３は、図１Ａ、図２Ａ、および図２Ｂとの関連で説明した、送信機巻線、受信機巻線、および消去巻線の、磁気結合構成の一例である。
ある例において、送信機３０２および受信機３０６は、集積回路パッケージの封止された部分に含まれる集積回路チップ内の回路として実装される。リードフレーム３００の第２の導体の一部であるチップ装着パッド３７６は、図３において斜めのクロスハッチングで示され、送信機３０２を載せるリードフレーム３００の部分を示す。同様に、リードフレーム３００の第１の導体の一部であるチップ装着パッド３７８は、図３において斜めのクロスハッチングによってシェーディングされ、受信機３０６を載せるリードフレーム３００の部分を示す。ある例において、受信機３０６および送信機３０２は、接着剤を利用して、リードフレーム３００の絶縁された第１および第２の導体に、それぞれ装着される。この接着剤は非導電性であってもよい。別の例では接着剤は導電性であってもよい。ある例において、送信機３０２の下に示される、チップ装着パッド３７６内のスロットによって、送信機導電ループ３０８を長くしてもよい。このため、送信機導電ループ３０８を通る電流が、受信機導電ループ３１０に、より近い場所でかつ平行に流れることにより、磁気結合を改善し得る。
リード３７２および３７４は、集積回路パッケージの外部（すなわち輪郭３７１の外側）の回路に結合し得る、リードフレーム３００の部分を示す。図示されていないが、さまざまなボンドワイヤが、送信機３０２または受信機３０６をリード３７２または３７４に結合し得る。
図３において密度の高いドットでシェーディングされている、リードフレーム３００の部分は、送信機導電ループ３０８に対応する。リードフレームのこの部分３０８と、ボンドワイヤ３８３および３８４によって、送信機導電ループが完成する。ある例において、ボンドワイヤ３８４は、周知のボンディング技術を利用して、送信機導電ループ３０８に対応する、リードフレーム３００の部分に装着される。さらに、ボンドワイヤ３８４はパッド３８０を通して送信機３０２に結合される。ボンドワイヤ３８３は、周知のボンディング技術を利用して、送信機導電ループ３０８に対応する、チップ装着パッド３７６の部分に装着される。さらに、ボンドワイヤ３８３は、パッド３８１を通して送信機３０２に結合される。ある例において、ボンドワイヤ３８３およびパッド３８１は、送信機導電ループ３０８に対し、グランドへの結合を提供する。
図３においてドットでシェーディングされているリードフレーム３００の部分は、受信機導電ループ３１０に対応する。図３においてクロスハッチングによってシェーディングされているリードフレーム３００の別の部分は、消去導電ループ３１２に対応する。受信機導電ループおよび消去導電ループ双方に対応するリードフレームの部分を、第１の導体とみなしてもよく、送信機導電ループ３０８に対応するリードフレームの部分を、第２の導体とみなしてもよい。ボンドワイヤ３８６は、周知のボンディング技術を利用して、消去導電ループ３１２に対応するリードフレーム３００の部分に装着される。ボンドワイヤ３８６は、消去導電ループ３１２をパッド３８２を通して受信機３０６に結合することにより、受信機導電ループ３１０および消去導電ループ３１２を完成する。さらに、ボンドワイヤ３８５は、周知のボンディング技術を利用してチップ装着パッド３７８に装着され、パッド３７９を通して受信機３０６に結合される。ある例において、ボンドワイヤ３８５およびパッド３７９は、受信機導電ループ３１０および消去導電ループ３１２に対し、グランドへの結合を提供する。図３に示される例からわかるように、たとえばパッド３７９等の基準点を始点とすると、受信機導電ループ３１０は反時計回り方向に巻かれており、消去導電ループ３１２は、受信機導電ループ３１０と逆方向すなわち時計回り方向に巻かれている。示されているように、送信機導電ループ３０８は実質的に受信機導電ループ３１０を囲んでおり、受信機導電ループ３１０は消去導電ループ３１２と異相で磁気結合される。示されている例において、送信機導電ループ３０８は、送信機３０２のパッド３８０等の基準点から時計回り方向に巻かれている。一般的に、送信信号は、パッド３８０から、送信機導電ループ３０８に沿って時計回り方向に送信される。ある例において、送信機導電ループ３０８は受信機導電ループ３１０を実質的に囲んでいる。ある例において、送信機導電ループ３０８、受信機導電ループ３１０、および消去導電ループ３１２は、すべて集積回路パッケージの封止された部分の中の絶縁材料内に封入されており、すべて実質的に同じ面に配置されている。
リードフレームの、ガルバニック絶縁されかつ磁気結合された導電ループを利用して、送信機と受信機との間の通信リンクにノイズ消去を提供すると、追加のコストはごくわずかである。加えて、本発明の教示に従い、リードフレームを利用することによって、パワーコンバータの全体の大きさおよびパッケージのコストを減じることもできる。
図４は、本発明の教示に従う、集積回路パッケージの封止された部分の実質的に内部に配置されたリードフレーム４００の別の例を示す。示されている例において、リードフレーム４００は、（受信機ループ１１０の一例である）受信機導電ループ４１０と（消去巻線１１２の一例である）消去導電ループ４１２とを含む、第１の導体を含む。示されている例からわかるように、リードフレーム４００はまた、第１の導体からガルバニック絶縁された第２の導体を含む。示されている例において、第２の導体は（送信機巻線１０８の一例である）送信機導電ループ４０８を含む。示されている例からわかるように、本発明の教示に従い、送信機導電ループ４０８を受信機導電ループ４１０の近傍に配置することによって、送信機導電ループ４０８と受信機導電ループ４１０との間に磁気結合された通信リンクを提供する。加えて、図４はまた、リード４７２および４７４と、チップ装着パッド４７６と、チップ装着パッド４７８とを示す。番号４７１で示される正方形は、集積回路パッケージの封止された部分の中に配置されたリードフレーム４００の輪郭を示す。言い換えると、輪郭４７１の中にある要素は、集積回路パッケージの、封止された部分の中に配置されている。さらに図４に示されているのは、送信機４０２、受信機４０６、パッド４７９、４８０、４８１、４８２、および４８８、ならびにボンドワイヤ４８３、４８４、４８５、４８６、および４９０である。図４は、図１Ｂとの関連で説明した、送信機巻線、受信機巻線、および消去巻線の、磁気結合構成の一例である。
図４に示されるリードフレーム４００が、図３に示されるリードフレーム３００と、多くの類似点を共有しており、そこにパッド４８８およびボンドワイヤ４９０が追加されていることが、理解される。さらに、受信機導電ループ４１０および消去導電ループ４１２によって生成された信号は、別々に受信機４０６によって受信される。
図４においてドットでシェーディングされているリードフレーム４００の部分は、受信機導電ループ４１０に対応する。ボンドワイヤ４９０は、周知のボンディング技術を利用して、受信機導電ループ４１０に対応するリードフレーム４００の部分に装着される。ボンドワイヤ４９０は、パッド４８８を通して受信機４０６に結合することにより、受信機導電ループ４１０を完成する。加えて、図４においてクロスハッチングによってシェーディングされているリードフレーム４００の部分は、消去導電ループ４１２に対応する。ボンドワイヤ４８６は、周知のボンディング技術を利用して、消去導電ループ４１２に対応するリードフレーム４００の部分に装着される。さらに、ボンドワイヤ４８６は、パッド４８２を通して受信機４０６に結合することにより、消去導電ループ４１２を完成する。さらに、ボンドワイヤ４８５は、周知のボンディング技術を利用して、チップ装着パッド４７８に装着され、パッド４７９を通して受信機４０６に結合される。ある例において、ボンドワイヤ４８５およびパッド４７９は、受信機導電ループ４１０および消去導電ループ４１２双方に対し、グランドへの結合を与える。図４に示される例からわかるように、たとえばパッド４７９等の基準点を始点とすると、受信機導電ループ４１０は反時計回り方向に巻かれており、消去導電ループ４１２は、受信機導電ループ４１０と逆方向すなわち時計回り方向に巻かれている。示されている例において、送信機導電ループ４０８は、送信機４０２のパッド４８０等の基準点から時計回り方向に巻かれている。一般的に、送信信号は、パッド４８０から、送信機導電ループ４０８に沿って時計回り方向に送信される。ある例において、送信機導電ループ４０８は受信機導電ループ４１０を実質的に囲んでいる。ある例において、送信機導電ループ４０８、受信機導電ループ４１０、および消去導電ループ４１２は、すべて集積回路パッケージの封止された部分の中の絶縁材料内に封入されており、すべて実質的に同じ面に配置されている。
図５は、本発明の教示に従う、集積回路パッケージの封止された部分の実質的に内部に配置された、別の例としてのリードフレーム５００を示す。示されている例において、リードフレーム５００は、（受信機ループ１１０の一例である）受信機導電ループ５１０を含む第１の導体を含む。ある例において、リードフレーム５００はまた、（消去巻線１１２の一例である）消去導電ループ５１２を含む第３の導体を含む。しかしながら、以下でより詳しく説明するように、別の例において第１の導体が消去導電ループ５１２も含んでもよい。示されている例からわかるように、リードフレーム５００は、第１の導体からガルバニック絶縁された第２の導体も含む。示されている例において、第２の導体は（送信機巻線１０８の一例である）、送信機導電ループ５０８を含む。示されている例からわかるように、本発明の教示に従い、送信機導電ループ５０８を受信機導電ループ５１０の近傍に配置することによって、送信機導電ループ５０８と受信機導電ループ５１０との間に磁気結合された通信リンクを提供する。加えて、図５はまた、リード５７２および５７４と、チップ装着パッド５７６と、チップ装着パッド５７８とを示す。番号５７１で示される正方形は、集積回路パッケージの封止された部分の中に配置されたリードフレーム５００の輪郭を示す。言い換えると、輪郭５７１の中にある要素は、集積回路パッケージの、封止された部分の中に配置されている。さらに図５に示されているのは、送信機５０２、受信機５０６、パッド５７９、５８０、５８１、５８２、および５８８、ならびにボンドワイヤ５８３、５８４、５８５、５８６、５８９、および５９０である。図５は、図１Ｂとの関連で説明した、送信機巻線、受信機巻線、および消去巻線の、磁気結合構成のもう１つの例である。
図５に示されるリードフレーム５００が、図４に示されるリードフレーム４００と、多くの類似点を共有していることが、理解される。しかしながら、１つの相違点があり、それは、消去導電ループ５１２が、受信機５０６を通る接続部を介して、チップ装着パッド５７８および受信機導電ループ５１０に結合されている点である。たとえば、ある例において、消去導電ループ５１２は、パッド５７９ならびにボンドワイヤ５８５および５８９を通して、チップ装着パッド５７８に結合される。図５はまた、パッド５８８およびボンドワイヤ５９０が追加されていることを示す。このように、示されている例において、受信機導電ループ５１０および消去導電ループ５１２は、受信機５０６を通して互いに結合されているので、これらはいずれも互いに結合されて第１の導体の一部として含まれる。
図５においてドットでシェーディングされているリードフレーム５００の部分は、受信機導電ループ５１０に対応する。ボンドワイヤ５９０は、周知のボンディング技術を利用して、受信機ループ５１０に対応するリードフレームの部分に装着される。ボンドワイヤ５９０は、パッド５８８に装着され、これが、受信機５０６に結合されることにより、受信機導電ループ５１０が完成する。さらに、ボンドワイヤ５８５は、周知のボンディング技術を利用してチップ装着パッド５７８に装着され、パッド５７９を通して受信機５０６に結合される。ある例において、ボンドワイヤ５８５およびパッド５７９は、受信機導電ループ５１０および消去導電ループ５１２双方に対し、グランドへの結合を与える。
加えて、図５においてクロスハッチングによってシェーディングされているリードフレーム５００の部分は、消去導電ループ５１２に対応する。ボンドワイヤ５８６は、周知のボンディング技術を利用して、消去導電ループ５１２に対応するリードフレーム５００の部分に装着される。さらに、ボンドワイヤ５８６はパッド５８２に装着され、これが受信機５０６に結合されることによって、消去導電ループ５１２が完成する。ボンドワイヤ５８９は、周知のボンディング技術を利用して消去導電ループに装着され、パッド５７９を通して受信機５０６に結合される。図５に示される例からわかるように、たとえばパッド５７９等の基準点を始点とすると、受信機導電ループ５１０は反時計回り方向に巻かれており、消去導電ループ５１２は、受信機導電ループ５１０と逆方向すなわち時計回り方向に巻かれている。示されている例において、送信機導電ループ５０８は、送信機５０２のパッド５８０等の基準点から時計回り方向に巻かれている。一般的に、送信信号は、パッド５８０から、送信機導電ループ５０８に沿って時計回り方向に送信される。ある例において、送信機導電ループ５０８は受信機導電ループ５１０を実質的に囲んでいる。ある例において、送信機導電ループ５０８、受信機導電ループ５１０、および消去導電ループ５１２は、すべて集積回路パッケージの封止された部分の中の絶縁材料内に封入されており、すべて実質的に同じ面に配置されている。
図６は、本発明の教示に従う、一例としての集積回路パッケージ６００を示す。外形６７１は、集積回路パッケージ６００の封止された部分を表わしており、図３、図４、および図５に示される輪郭３７１、４７１、および５７１と類似している。外形６７１は、集積回路パッケージ６００の輪郭および封止された部分を示す。端子６９２および６９４は、上記図３、図４、および図５に示されるリード３７２および３７４、リード４７２および４７４、またはリード５７２および５７４等の、集積回路パッケージ６００の内部のリードに結合する。これにより、集積回路パッケージ６００の外部の回路を端子６９２および６９４に結合できる。
この開示の目的に沿い、集積回路パッケージの「封止部」は、中に１つ以上の集積回路チップが配置され集積回路チップパッドからリードフレームまでおよび集積回路パッケージのピンまでの接続を含み得るリードフレームの一部を、囲むまたは封じ込める、任意の外部本体、覆い、または成形体であるとみなし得る。封止部の一例は、成形プラスチック、セラミックキャップなどから作られてもよい。いくつかの例では、集積回路パッケージの封止部が、封入されたアイテムを外部要素から保護する気密封止を、提供してもしなくてもよい。
本発明の教示に従って構築された通信リンクによって与えられるガルバニック絶縁が、必ずしもシステムレベルで維持されて本発明の教示の利益を享受する必要はないということを、当業者は理解するであろう。たとえば、通信リンクを用いて、降圧コンバータ、ハーフブリッジコンバータ等の絶縁されていないパワーコンバータシステムの、異なる電圧を基準とするかまたはそれらの間で変化する電圧レベルを有する２つの構成要素間の、通信を行なってもよい。
要約の記載を含めて、示されている本発明の例のこれまでの記載は、網羅的であること、または開示された形態そのものに限定されることを、意図していない。本発明の特定の実施の形態および例は、本明細書において例示を目的として記載されているが、等価であるさまざまな変形が、本発明のより広い精神および範囲から逸脱することなく、実現できる。実際、特定の電圧、電流、周波数、電力範囲の値、時間等の例は、説明を目的として示されており、本発明の教示に従う他の実施の形態および例において他の値も採用し得ることが、理解される。

Claims (45)

  1. 集積回路パッケージであって、
    封止部と、
    リードフレームとを備え、前記リードフレームの一部は前記封止部の内部に配置され、前記リードフレームは、
    前記リードフレーム内に形成され、前記封止部の実質的に内部に配置された第１の導電ループと第３の導電ループとを形成する、第１の導体と、
    前記リードフレーム内に形成され、前記第１の導体からガルバニック絶縁された、第２の導体とを含み、前記第２の導体が、前記封止部の実質的に内部において前記第１の導電ループの近傍に配置された第２の導電ループを形成することにより、前記第１の導体と前記第２の導体との間に通信リンクを与え、
    前記第３の導電ループは、前記封止部内において前記第１の導電ループと逆方向に巻かれており、前記第１の導電ループは、前記第２の導電ループに囲まれている、集積回路パッケージ。
  2. 前記第２の導電ループが前記第１の導電ループに磁気結合されることにより、前記第１の導体と前記第２の導体との間に通信リンクを与える、請求項１に記載の集積回路パッケージ。
  3. 前記集積回路パッケージが外部磁界に晒されたとき、前記外部磁界に応じて前記第１の導電ループ内に誘起された第１の雑音信号成分は、前記外部磁界に応じて前記第３の導電ループ内に誘起された第２の雑音信号成分と逆である、請求項１に記載の集積回路パッケージ。
  4. 前記外部磁界に応じた前記第１の導体内の前記第１の雑音信号成分と前記第２の雑音信号成分との和は、実質的にゼロに等しい、請求項３に記載の集積回路パッケージ。
  5. 前記第１の導電ループは反時計回り方向に巻かれており、前記第３の導電ループは時計回り方向に巻かれている、請求項１に記載の集積回路パッケージ。
  6. 前記第１の導電ループは時計回り方向に巻かれており、前記第３の導電ループは反時計回り方向に巻かれている、請求項１に記載の集積回路パッケージ。
  7. 前記パッケージ内に配置され前記第１の導電ループに結合された第１のボンドワイヤをさらに備える、請求項１に記載の集積回路パッケージ。
  8. 前記パッケージ内に配置され前記第２の導電ループに結合された第２のボンドワイヤをさらに備える、請求項１に記載の集積回路パッケージ。
  9. 前記パッケージ内に配置され前記第３の導電ループに結合された第３のボンドワイヤをさらに備える、請求項１に記載の集積回路パッケージ。
  10. 前記第１の導電ループおよび前記第２の導電ループは実質的に同一の面内に配置されている、請求項１に記載の集積回路パッケージ。
  11. 前記第１の導電ループ、前記第２の導電ループ、および前記第３の導電ループは各々、ひと巻きで構成されている、請求項１に記載の集積回路パッケージ。
  12. 前記封止部は、成形された絶縁材料である、請求項１に記載の集積回路パッケージ。
  13. 前記封止部内に配置された受信回路をさらに備え、前記受信回路は前記第１の導体に結合される、請求項１に記載の集積回路パッケージ。
  14. 前記受信回路は、前記封止部内に配置された第１の集積回路チップに含まれ、前記第１の集積回路チップは前記第１の導体に結合される、請求項１３に記載の集積回路パッケージ。
  15. 前記受信回路は、前記封止部内の前記リードフレーム上に実装された第１の集積回路チップに含まれ、前記第１の集積回路チップは前記第１の導体に結合される、請求項１３に記載の集積回路パッケージ。
  16. 前記封止部内に配置された送信回路をさらに備え、前記送信回路は前記第２の導体に結合される、請求項１に記載の集積回路パッケージ。
  17. 前記送信回路は、前記封止部内に配置された第２の集積回路チップに含まれ、前記第２の集積回路チップは前記第２の導体に結合される、請求項１６に記載の集積回路パッケージ。
  18. 前記送信回路は、前記封止部内の前記リードフレーム上に実装された第２の集積回路チップに含まれ、前記第２の集積回路チップは前記第２の導体に結合される、請求項１６に記載の集積回路パッケージ。
  19. 前記第１の導電ループおよび前記第３の導電ループは、前記第２の導電ループに流れる電流によって生じた変化する磁界により、前記第１の導電ループおよび前記第３の導電ループ内に誘起された、磁気結合された信号が、付加的なものとなるように、配置される、請求項１に記載の集積回路パッケージ。
  20. 前記第１の導電ループおよび前記第３の導電ループは実質的に同じ大きさである、請求項１に記載の集積回路パッケージ。
  21. 集積回路パッケージであって、
    封止部と、
    リードフレームとを備え、前記リードフレームの一部は前記封止部の内部に配置され、前記リードフレームは、前記封止部の内部に配置された導電受信ループと導電消去ループとを形成する第１の導体を含み、前記導電消去ループは、前記導電受信ループが前記導電消去ループと異相で結合されるように、前記導電受信ループに対して相対的に決まる方向に巻かれており、前記リードフレームは前記第１の導体からガルバニック絶縁された第２の導体をさらに含み、前記第２の導体は、前記封止部の内部において前記導電受信ループの近傍に配置されることによって前記第１の導体と前記第２の導体との間に通信リンクを与える、導電送信ループを形成する、集積回路パッケージ。
  22. 前記第１の導体に結合された第１の受信回路を含む第１の絶縁制御チップと、
    前記第２の導体に結合された第１の送信回路を含む第２の絶縁制御チップとをさらに備え、１つ以上の制御信号が前記通信リンクを通して前記第１の絶縁制御チップと前記第２の絶縁制御チップとの間で伝達される、請求項２１に記載の集積回路パッケージ。
  23. 前記集積回路パッケージは外部磁界に晒され、前記外部磁界に応じて前記導電受信ループ内に誘起された第１の雑音信号成分の大きさは、前記外部磁界に応じて前記導電消去ループ内に誘起された第２の雑音信号成分の大きさに実質的に等しい、請求項２１に記載の集積回路パッケージ。
  24. 前記集積回路パッケージは外部磁界に晒され、前記外部磁界に応じて前記導電受信ループ内に第１の雑音信号成分が誘起され、前記外部磁界に応じて前記導電消去ループ内に第２の雑音信号成分が誘起され、前記第１の雑音信号成分と前記第２の雑音信号成分を合成したものは実質的にゼロに等しい、請求項２１に記載の集積回路パッケージ。
  25. 前記第１の絶縁制御チップは、前記リードフレームの前記第１の導体の上に実装されかつ前記第１の導体に結合される、請求項２２に記載の集積回路パッケージ。
  26. 前記第１の導体および前記第１の絶縁制御チップに結合された第１のボンドワイヤをさらに備える、請求項２５に記載の集積回路パッケージ。
  27. 前記第２の絶縁制御チップは、前記リードフレームの前記第２の導体の上に実装され、前記第２の絶縁制御チップは、前記導電送信ループに結合され前記導電送信ループを完成する、請求項２２に記載の集積回路パッケージ。
  28. 前記第２の導体および前記第２の絶縁制御チップに結合された第２のボンドワイヤをさらに備える、請求項２７に記載の集積回路パッケージ。
  29. 前記第１の絶縁制御チップおよび前記第２の絶縁制御チップは、前記集積回路パッケージの、それぞれの外部ピンパッドに、結合される、請求項２２に記載の集積回路パッケージ。
  30. 前記導電受信ループおよび前記導電消去ループは、前記導電送信ループに流れる電流によって生じた変化する磁界により、前記導電受信ループおよび前記導電消去ループ内に誘起された、磁気結合された信号が、付加的なものとなるように、配置される、請求項２１に記載の集積回路パッケージ。
  31. 前記導電受信ループおよび前記導電消去ループは実質的に同じ大きさである、請求項２１に記載の集積回路パッケージ。
  32. 集積回路パッケージであって、
    封止部と、
    リードフレームとを備え、前記リードフレームの一部は前記封止部の内部に配置され、
    前記リードフレームは、
    第１の端部と第２の端部とを有する導電受信ループを形成し、前記集積回路パッケージを通過する外部磁界に応じて前記導電受信ループの前記第１の端部と前記第２の端部との間に第１の電圧が誘起され、
    前記リードフレームは、さらに、
    第３の端部と第４の端部とを有する導電消去ループを形成し、前記集積回路パッケージを通過する外部磁界に応じて前記第３の端部と前記第４の端部との間に第２の電圧が誘起され、前記導電受信ループは、前記導電消去ループに、前記第１の端部と前記第２の端部との間の前記第１の電圧が前記第３の端部と前記第４の端部との間の前記第２の電圧と合成されて実質的に相殺されるように、結合される、集積回路パッケージ。
  33. 前記外部磁界が前記導電受信ループの面を通過する方向は、前記外部磁界が前記導電消去ループの面を通過する方向と実質的に同一である、請求項３２に記載の集積回路パッケージ。
  34. 前記導電受信ループの面は前記導電消去ループの面と実質的に同一である、請求項３３に記載の集積回路パッケージ。
  35. 前記導電受信ループの前記第２の端部は前記導電消去ループの前記第４の端部に結合され、前記第１の端部と前記第３の端部との間で前記外部磁界に応じて誘起された合成電圧は、実質的にゼロである、請求項３２に記載の集積回路パッケージ。
  36. 前記導電受信ループおよび前記導電消去ループは、受信機回路に結合される、請求項３２に記載の集積回路パッケージ。
  37. 信号磁界が前記導電受信ループの面を通過する方向は、信号磁界が前記導電消去ループの面を通過する方向と実質的に逆である、請求項３２に記載の集積回路パッケージ。
  38. 第３の電圧が、前記信号磁界に応じて前記導電受信ループの前記第１の端部と前記第２の端部との間に誘起され、第４の電圧が、前記信号磁界に応じて前記導電消去ループの前記第３の端部と前記第４の端部との間に誘起される、請求項３７に記載の集積回路パッケージ。
  39. 前記導電受信ループの前記第２の端部は前記導電消去ループの前記第４の端部に結合され、前記第１の端部と前記第３の端部との間で前記信号磁界に応じて誘起された合成電圧は、前記第３の電圧と前記第４の電圧の和に実質的に等しい、請求項３８に記載の集積回路パッケージ。
  40. 前記導電受信ループは前記導電消去ループと異相で結合される、請求項３２に記載の集積回路パッケージ。
  41. 前記導電受信ループの前記第１の端部と前記第２の端部とに結合されて前記第１の電圧を受け、かつ前記導電消去ループの前記第３の端部と前記第４の端部とに結合されて前記第２の電圧を受ける、算術オペレータ回路をさらに備え、前記算術オペレータ回路は、前記第１の電圧および前記第２の電圧に対して算術演算を実行するように、結合される、請求項３２に記載の集積回路パッケージ。
  42. 前記算術オペレータ回路は、前記第１の電圧および前記第２の電圧に対して減算を実行するように、結合される、請求項４１に記載の集積回路パッケージ。
  43. 導電送信ループをさらに備え、前記導電送信ループは前記封止部の内部において前記導電受信ループの近傍に配置されることにより前記導電受信ループと前記導電送信ループとの間に通信リンクを与える、請求項３２に記載の集積回路パッケージ。
  44. 前記導電送信ループに結合された送信機回路をさらに備える、請求項４３に記載の集積回路パッケージ。
  45. 前記導電受信ループおよび前記導電消去ループは実質的に同じ大きさである、請求項３２に記載の集積回路パッケージ。
JP2013234825A 2012-11-14 2013-11-13 集積回路パッケージ Active JP6391930B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/677,068 2012-11-14
US13/677,068 US8818296B2 (en) 2012-11-14 2012-11-14 Noise cancellation for a magnetically coupled communication link utilizing a lead frame

Publications (3)

Publication Number Publication Date
JP2014099611A JP2014099611A (ja) 2014-05-29
JP2014099611A5 JP2014099611A5 (ja) 2016-12-28
JP6391930B2 true JP6391930B2 (ja) 2018-09-19

Family

ID=49758988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013234825A Active JP6391930B2 (ja) 2012-11-14 2013-11-13 集積回路パッケージ

Country Status (4)

Country Link
US (4) US8818296B2 (ja)
EP (1) EP2733738B1 (ja)
JP (1) JP6391930B2 (ja)
CN (2) CN103811455B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8976561B2 (en) 2012-11-14 2015-03-10 Power Integrations, Inc. Switch mode power converters using magnetically coupled galvanically isolated lead frame communication
US8818296B2 (en) 2012-11-14 2014-08-26 Power Integrations, Inc. Noise cancellation for a magnetically coupled communication link utilizing a lead frame
US9035435B2 (en) 2012-11-14 2015-05-19 Power Integrations, Inc. Magnetically coupled galvanically isolated communication using lead frame
US9503155B2 (en) * 2015-04-09 2016-11-22 Nxp B.V. Tuning asymmetry of a differential digital interface to cancel magnetic coupling
US10326536B2 (en) * 2015-10-12 2019-06-18 Nxp B.V. Electromagnetic device for damping a first circuit with respect to a second circuit
US11116072B2 (en) * 2017-07-05 2021-09-07 Intel Corporation Discrete circuit having cross-talk noise cancellation circuitry and method thereof
US10763037B2 (en) * 2018-03-23 2020-09-01 Analog Devices, Inc. EMI rejection for near field links
US10854538B2 (en) * 2019-02-12 2020-12-01 Texas Instruments Incorporated Microelectronic device with floating pads

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6331472A (ja) 1986-07-24 1988-02-10 Shindengen Electric Mfg Co Ltd 高周波直流高電圧電源回路
KR0168424B1 (ko) 1989-01-17 1999-01-15 엔. 라이스 머레트 공동내에 감결합 캐패시터를 갖는 패키지 집적회로
US5469334A (en) 1991-09-09 1995-11-21 Power Integrations, Inc. Plastic quad-packaged switched-mode integrated circuit with integrated transformer windings and mouldings for transformer core pieces
US5162970A (en) 1992-01-27 1992-11-10 American Technical Ceramics Corporation Miniature monolithic ceramic coupler for electronic circuits
US5444600A (en) 1992-12-03 1995-08-22 Linear Technology Corporation Lead frame capacitor and capacitively-coupled isolator circuit using the same
US6208135B1 (en) * 1994-07-22 2001-03-27 Steve J. Shattil Inductive noise cancellation circuit for electromagnetic pickups
US5428245A (en) * 1994-05-06 1995-06-27 National Semiconductor Corporation Lead frame including an inductor or other such magnetic component
JPH09260569A (ja) 1996-03-25 1997-10-03 Toshiba Corp 樹脂封止型半導体装置
US6509807B1 (en) 1997-04-08 2003-01-21 X2Y Attenuators, Llc Energy conditioning circuit assembly
US20030042571A1 (en) * 1997-10-23 2003-03-06 Baoxing Chen Chip-scale coils and isolators based thereon
US6384478B1 (en) 1998-05-06 2002-05-07 Conexant Systems, Inc. Leadframe having a paddle with an isolated area
JP2000232235A (ja) 1999-02-09 2000-08-22 Rohm Co Ltd 半導体装置
US6518885B1 (en) * 1999-10-14 2003-02-11 Intermec Ip Corp. Ultra-thin outline package for integrated circuit
JP2002246231A (ja) 2001-02-14 2002-08-30 Murata Mfg Co Ltd 積層型インダクタ
US6621140B1 (en) 2002-02-25 2003-09-16 Rf Micro Devices, Inc. Leadframe inductors
US7319261B1 (en) 2002-11-21 2008-01-15 Analog Devices, Inc. Integrated MOS one-way isolation coupler and a semiconductor chip having an integrated MOS isolation one-way coupler located thereon
JP2004274004A (ja) 2003-01-16 2004-09-30 Fuji Electric Device Technology Co Ltd 超小型電力変換装置
US6982621B2 (en) 2003-04-01 2006-01-03 Power Integrations, Inc. Method and apparatus for substantially reducing electrical displacement current flow between input and output windings of an energy transfer element
US6970367B2 (en) 2003-08-20 2005-11-29 Matsushita Electric Industrial Co., Ltd. Switching power supply
US7166807B2 (en) 2003-08-26 2007-01-23 Allegro Microsystems, Inc. Current sensor
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US6998952B2 (en) 2003-12-05 2006-02-14 Freescale Semiconductor, Inc. Inductive device including bond wires
CN100445694C (zh) * 2004-04-09 2008-12-24 Ksr科技公司 感应位置传感器
US7276897B2 (en) * 2004-04-09 2007-10-02 Ksr International Co. Inductive position sensor
US7577223B2 (en) * 2004-06-03 2009-08-18 Silicon Laboratories Inc. Multiplexed RF isolator circuit
US7902627B2 (en) * 2004-06-03 2011-03-08 Silicon Laboratories Inc. Capacitive isolation circuitry with improved common mode detector
US7447492B2 (en) 2004-06-03 2008-11-04 Silicon Laboratories Inc. On chip transformer isolator
JP2008502215A (ja) 2004-06-03 2008-01-24 シリコン・ラボラトリーズ・インコーポレイテッド スペクトル拡散アイソレータ
US7376212B2 (en) 2004-06-03 2008-05-20 Silicon Laboratories Inc. RF isolator with differential input/output
US7091791B1 (en) 2004-07-23 2006-08-15 Atheros Communications, Inc. Transformer implementation using bonding wires
US7202790B2 (en) 2004-08-13 2007-04-10 Sensormatic Electronics Corporation Techniques for tuning an antenna to different operating frequencies
US7558080B2 (en) 2004-08-20 2009-07-07 Analog Devices, Inc. Power converter system
JP2006085363A (ja) * 2004-09-15 2006-03-30 Ricoh Co Ltd テストベンチシステム、プログラム、及び記憶媒体
US7280024B2 (en) 2005-02-02 2007-10-09 Intel Corporation Integrated transformer structure and method of fabrication
JP2006271172A (ja) 2005-03-25 2006-10-05 Sony Corp スイッチング電源回路
US7558622B2 (en) 2006-05-24 2009-07-07 Bao Tran Mesh network stroke monitoring appliance
US20080013298A1 (en) 2006-07-14 2008-01-17 Nirmal Sharma Methods and apparatus for passive attachment of components for integrated circuits
US20080278275A1 (en) * 2007-05-10 2008-11-13 Fouquet Julie E Miniature Transformers Adapted for use in Galvanic Isolators and the Like
US9105391B2 (en) * 2006-08-28 2015-08-11 Avago Technologies General Ip (Singapore) Pte. Ltd. High voltage hold-off coil transducer
US8427844B2 (en) * 2006-08-28 2013-04-23 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Widebody coil isolators
US8093983B2 (en) 2006-08-28 2012-01-10 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Narrowbody coil isolator
US7524731B2 (en) 2006-09-29 2009-04-28 Freescale Semiconductor, Inc. Process of forming an electronic device including an inductor
US7821799B2 (en) * 2006-10-30 2010-10-26 Jacobs Mark E Ripple reduction for switch-mode power conversion
US8362481B2 (en) 2007-05-08 2013-01-29 Scanimetrics Inc. Ultra high speed signal transmission/reception
US7468547B2 (en) * 2007-05-11 2008-12-23 Intersil Americas Inc. RF-coupled digital isolator
CN101414787A (zh) 2007-10-17 2009-04-22 鸿富锦精密工业（深圳）有限公司 负电压产生电路
US7884696B2 (en) 2007-11-23 2011-02-08 Alpha And Omega Semiconductor Incorporated Lead frame-based discrete power inductor
US7868431B2 (en) 2007-11-23 2011-01-11 Alpha And Omega Semiconductor Incorporated Compact power semiconductor package and method with stacked inductor and integrated circuit die
CN101552093B (zh) 2008-01-25 2012-01-04 万国半导体股份有限公司 基于引线框架的分立功率电感
CN101345479B (zh) 2008-04-29 2011-08-17 哈尔滨工业大学深圳研究生院 无光耦隔离的数字dc/dc反激变换器及控制方法
GB0817047D0 (en) * 2008-09-18 2008-10-22 Amway Europ Ltd Electromagnetic Interference Suppression
JP2010182978A (ja) * 2009-02-06 2010-08-19 Toyota Motor Corp 半導体装置
US8405346B2 (en) * 2009-02-17 2013-03-26 Diversified Power International, Llc Inductively coupled power transfer assembly
US8201748B2 (en) * 2009-04-27 2012-06-19 Impinj, Inc. Packaged RFID IC with integrated antenna
JP5444896B2 (ja) 2009-07-08 2014-03-19 株式会社村田製作所 絶縁型スイッチング電源
JP2011114176A (ja) 2009-11-27 2011-06-09 Mitsubishi Electric Corp パワー半導体装置
US8412006B2 (en) * 2010-03-23 2013-04-02 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Optocoupler
TWI407677B (zh) * 2010-06-29 2013-09-01 Univ Ishou Power conversion device
US8870080B2 (en) * 2010-08-12 2014-10-28 Féinics Amatech Teoranta RFID antenna modules and methods
JP5496038B2 (ja) 2010-09-22 2014-05-21 三菱電機株式会社 Ｄｃ−ｄｃコンバータ
EP2461335B1 (en) 2010-12-03 2015-09-23 Nxp B.V. Bond wire transformer
US20120146165A1 (en) 2010-12-09 2012-06-14 Udo Ausserlechner Magnetic field current sensors
US8811526B2 (en) 2011-05-31 2014-08-19 Keyssa, Inc. Delta modulated low power EHF communication link
US9260026B2 (en) 2011-07-21 2016-02-16 Ut-Battelle, Llc Vehicle to wireless power transfer coupling coil alignment sensor
US8772909B1 (en) 2012-10-04 2014-07-08 Vlt, Inc. Isolator with integral transformer
US8818296B2 (en) 2012-11-14 2014-08-26 Power Integrations, Inc. Noise cancellation for a magnetically coupled communication link utilizing a lead frame
US8976561B2 (en) 2012-11-14 2015-03-10 Power Integrations, Inc. Switch mode power converters using magnetically coupled galvanically isolated lead frame communication
US9035435B2 (en) 2012-11-14 2015-05-19 Power Integrations, Inc. Magnetically coupled galvanically isolated communication using lead frame
US9178411B2 (en) 2013-01-22 2015-11-03 Power Integrations, Inc. Charging circuit for a power converter controller

Also Published As

Publication number Publication date
JP2014099611A (ja) 2014-05-29
CN108493180A (zh) 2018-09-04
US20180040570A1 (en) 2018-02-08
CN103811455A (zh) 2014-05-21
US20140327108A1 (en) 2014-11-06
US20160240489A1 (en) 2016-08-18
CN108493180B (zh) 2021-08-31
EP2733738B1 (en) 2019-08-14
US20140134966A1 (en) 2014-05-15
US10224292B2 (en) 2019-03-05
US8818296B2 (en) 2014-08-26
CN103811455B (zh) 2018-03-23
US9831188B2 (en) 2017-11-28
US9349717B2 (en) 2016-05-24
EP2733738A2 (en) 2014-05-21
EP2733738A3 (en) 2016-12-28

Similar Documents

Publication Publication Date Title
JP6391930B2 (ja) 集積回路パッケージ
JP6817276B2 (ja) 集積回路パッケージ
US8564091B2 (en) Die-to-die electrical isolation in a semiconductor package
CN109074945A (zh) 自消磁结构
CN109891592B (zh) 引线框架电感器
JP2014099611A5 (ja)
JPWO2014097425A1 (ja) 半導体装置
CN104183374A (zh) 用于在隔离的dc到dc开关电源中使用的隔离变压器
JP2006173415A (ja) 電子回路
CN103247591B (zh) 半导体器件和包括半导体器件的通信系统
KR20110129331A (ko) 집적 회로 인덕터 구조체, 전자 시스템 및 집적 회로 인덕터 사이의 자기 커플링 감소 방법
WO2011140031A1 (en) Magnetically shielded inductor structure
JP5255929B2 (ja) 半導体装置
US11296606B2 (en) High power transformer and transmitter for geophysical measurements
JP6366872B1 (ja) スイッチング電源装置
CN217486699U (zh) 一种电子装置
KR20110072278A (ko) 유도결합 통신수단을 구비한 전자소자
KR101498723B1 (ko) 전류 변환 코일부가 형성된 전류 변환 회로 기판용 단자 구조물
KR20200122190A (ko) 독립 능동 emi 필터 모듈 및 그 제조방법
KR20200114444A (ko) 독립 능동 emi 필터 모듈 및 그 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180822

R150 Certificate of patent or registration of utility model

Ref document number: 6391930

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250