CN103811455A - 利用引线框架对磁耦合通信链路的噪声消除 - Google Patents

利用引线框架对磁耦合通信链路的噪声消除 Download PDF

Info

Publication number
CN103811455A
CN103811455A CN201310571823.5A CN201310571823A CN103811455A CN 103811455 A CN103811455 A CN 103811455A CN 201310571823 A CN201310571823 A CN 201310571823A CN 103811455 A CN103811455 A CN 103811455A
Authority
CN
China
Prior art keywords
conductive loop
conductor
loop
receiver
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310571823.5A
Other languages
English (en)
Other versions
CN103811455B (zh
Inventor
D·龚
D·M·H·马修斯
B·巴拉克里什南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Power Integrations Inc
Original Assignee
Power Integrations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Power Integrations Inc filed Critical Power Integrations Inc
Priority to CN201810349949.0A priority Critical patent/CN108493180B/zh
Publication of CN103811455A publication Critical patent/CN103811455A/zh
Application granted granted Critical
Publication of CN103811455B publication Critical patent/CN103811455B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H04B15/005—Reducing noise, e.g. humm, from the supply
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Near-Field Transmission Systems (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种集成电路封装件，包括包封部和引线框架，所述引线框架的一部分被布置在所述包封部内。所述引线框架包括形成在所述引线框架中的第一导体，所述第一导体具有基本被布置在所述包封部内的第一导电环路和第三导电环路。第二导体形成在所述引线框架中，与所述第一导体电流隔离。所述第二导体包括第二导电环路，所述第二导电环路基本被布置在所述包封部内靠近所述第一导电环路，以在所述第一导体与所述第二导体之间提供通信链路。所述第三导电环路以相对于所述第一导电环路的相反的方向卷绕在所述包封部中。

Description

利用引线框架对磁耦合通信链路的噪声消除
相关申请 
本申请涉及2012年11月14日提交的、Balakrishnan等人的、名称为“Magnetically Coupled Galvanically Isolated Communication Using Lead Frame”的美国专利申请，并且该美国专利申请被转让给本申请的受让人。 
本申请也涉及2012年11月14日提交的、Balakrishnan等人的、名称为“Switch Mode Power Converters Using Magnetically Coupled Galvanically Isolated Lead Frame Communication”的美国专利申请，并且该美国专利申请被转让给本申请的受让人。 
技术领域
本发明总体涉及发送器与接收器之间的通信，更具体而言涉及单个集成电路封装件（integrated circuit package）内的发送器与接收器之间的通信。 
背景技术
许多电气设备可以依赖通信系统在发送器与接收器之间递送信息以运行该电气设备。一种这样的通信系统利用了磁耦合电线在发送器与接收器之间递送信息。否则又称为感应耦合，流经一根线的电流在另一根电线端部两端感生电压。可以以多种方式加强这些电线之间的耦合。例如，所述电线可以被卷绕成可以被放置在所述电线之间的线圈或磁芯。感应耦合的两个实例可以是变压器和耦合电感器。 
发明内容
根据本发明的第一方面，提供一种集成电路封装件，该集成电路封装件包封部；以及 
引线框架，所述引线框架的一部分被布置在所述包封部内，所述引 线框架包括： 
第一导体，形成在所述引线框架中，包括基本被布置在所述包封部内的第一导电环路和第三导电环路；以及 
第二导体，形成在所述引线框架中，与所述第一导体电流隔离，其中所述第二导体包括第二导电环路，该第二导电环路基本被布置在所述包封部内靠近所述第一导电环路，以在所述第一导体与所述第二导体之间提供通信链路， 
其中所述第三导电环路以相对于所述第一导电环路的相反的方向卷绕在所述包封部中。 
根据本发明的第二方面，提供一种集成电路封装件，该集成电路封装件包封部；以及 
引线框架，所述引线框架的一部分被布置在所述包封部内，所述引线框架包括第一导体，所述第一导体具有被布置在所述包封部内的第一导电环路和第三导电环路，其中所述第三导电环路以相对于所述第一导电环路的如下方向卷绕，该方向使得所述第一导电环路与所述第三导电环路异相耦合，其中所述引线框架还包括与所述第一导体电流隔离的第二导体，其中所述第二导体包括第二导电环路，所述第二导电环路被布置在所述包封部内靠近所述第一导电环路，以在所述第一导体与所述第二导体之间提供通信链路。 
根据本发明的第三方面，提供一种集成电路封装件，包括： 
包封部；以及 
引线框架，所述引线框架的一部分被布置在所述包封部内，所述引线框架包括： 
第一导电环路，具有第一端部和第二端部，其中响应于穿过所述集成电路封装件的一个外部磁场在所述第一导电环路的所述第一端部与所述第二端部之间感生了第一电压；以及 
第二导电环路，具有第三端部和第四端部，其中响应于穿过所述集成电路封装件的所述外部磁场在所述第三端部与所述第四端部之间感生了第二电压，其中所述第一导电环路耦合至所述第二导电环路，使得所述第一端部与所述第二端部之间的所述第一电压和所述第三端部与所述第四端部之间的所述第二电压组合起来基本 抵消。 
附图说明
参照下列附图来描述本发明的非限制性和非穷举性的实施方案，其中除非另有规定，在各个视图中相同的参考数字指代相同的部分。 
图1A是例示了一个示例性的概念性发送器接收器系统的示意图，它可以用于描述本发明的教导。 
图1B是例示了另一个示例性的概念性发送器接收器系统的示意图，它可以用于描述本发明的教导。 
图2A是例示了带有噪声消除环路的概念性磁耦合配置的一个实施例的图，它可以用于描述本发明的教导。 
图2B是例示了带有噪声消除的概念性磁耦合配置的另一个实施例的图，它可以用于描述本发明的教导。 
图3是例示了根据本发明的教导的集成电路封装件的一个示例性引线框架的图。 
图4是例示了根据本发明的教导的集成电路封装件的另一个示例性引线框架的图。 
图5是例示了根据本发明的教导的集成电路封装件的又一个示例性引线框架的图。 
图6是例示了根据本发明的教导的一个示例性集成电路封装件的图。 
在附图的若干视图中，相应的参考标记指示相应的部件。本领域技术人员应理解，附图中的元件是为了简洁明了而例示的，且未必按比例绘制。例如，附图中一些元件的尺寸可以相对于其他元件被夸大，以帮助提高对本发明的多个不同实施例的理解。此外，为了更易于看清本发明的这多个不同实施方案的视图，常常不描绘在商业上可行的实施方案中有用或必要的普通而为人熟知的元件。 
具体实施方式
在下文的描述中，阐述了许多具体细节，以提供对本发明的透彻理解。然而，本领域普通技术人员应明了，实施本发明不是必须使用所述 具体细节。在另外的实例中，为了避免模糊本发明，没有详细描述众所周知的材料和方法。 
贯穿本说明书提到“一个实施方案”“一实施方案”“一个实施例”或“一实施例”意指关于该实施方案或实施例描述的具体特征、结构或特性被包括在本发明的至少一个实施方案中。因此，贯穿本说明书在各个地方出现的短语“在一个实施方案中”“在一实施方案中”“一个实施例”或“一实施例”未必全都指相同的实施方案或实施例。此外，所述具体特征、结构或特性可在一个或多个实施方案或实施例中以任何合适的组合和/或子组合结合。具体特征、结构或特性可以被包括在集成电路、电子电路、组合逻辑电路或其他提供所述功能的合适的部件中。此外，应意识到，这里提供的图出于向本领域普通技术人员进行解释的目的，并且这些图未必按比例绘制。 
如上文提到的，电气设备可以利用发送器与接收器之间的磁通信来运行。一个示例性设备可以是同步回扫转换器（synchronous flyback converter）。所述同步回扫转换器是一个示例性功率转换器拓扑，所述示例性功率转换器拓扑利用两个有源开关来控制从功率转换器的输入到输出的能量传递。由于功率转换器的高效率、小尺寸和低重量，它们被普遍用于为许多当今的电子器件供电。一个有源开关（被称作初级开关）耦合至能量传递元件的初级绕组（也被称作输入绕组），同时另一个有源开关（被称作次级开关）耦合至该能量传递元件的次级绕组（也被称作输出绕组）。通常，一个控制器控制各自的有源开关。例如，所述初级开关通常由初级控制器控制，且所述次级开关通常由次级控制器控制。所述次级控制器可以是发送器的一个实施例，而所述初级控制器可以是接收器的一个实施例。 
所述初级控制器和所述次级控制器被利用，以通过感测和控制闭合环路中功率转换器的输出来调节所述功率转换器的输出。更具体而言，所述初级控制器或所述次级控制器（或二者都）可以耦合至提供与所述功率转换器的输出有关的反馈信息的传感器，以调节提供至负载的输出量。通过响应于所述反馈信息来控制所述初级开关和所述次级开关的接通和关断，调节了所述功率转换器的输出。 
此外，在同步回扫转换器中，所述初级开关和所述次级开关不能同 时开启。通常，打开（open）的开关被认为是关闭（off）的，并且通常不传导电流。闭合（closed）的开关通常被认为是开启（on）的，并且可以传导电流。因此，同步回扫转换器的初级控制器和次级控制器是同步的，以确保所述初级开关和所述次级开关不同时传导电流。换言之，所述初级控制器和所述次级控制器通信，以调节所述功率转换器的输出，从而确保所述初级开关和所述次级开关不同时开启。 
一般，所述初级控制器和所述次级控制器被实施为集成电路（IC），所述初级控制器和所述次级控制器在它们自己的分立集成电路封装件内。经常使用外部电路来促进所述初级控制器与所述次级控制器之间的通信，而同时提供必要的电流隔离，以遵从安全要求。 
集成电路封装件通常包括引线框架（lead frame）。所述引线框架为可以在该集成电路封装件内的一个或多个芯片（die）提供机械支持。一般，所述引线框架通常包括芯片附接焊盘（die attach pad），半导体芯片可以附接至该芯片附接焊盘。此外，所述引线框架通常也包括引线，所述引线充当到所述集成电路封装件外部的电路的电气连接。所述引线框架通常由扁平金属板材（sheet）构成。所述扁平金属板材可以通过压印、刻蚀、冲压等带有图案，该图案限定了所述引线框架的芯片附接焊盘和多个不同引线。对于本公开内容的目的，术语“集成电路封装件”指代通常用于集成电路的封装件类型。本发明的一些实施方案在封装件内可以不具有集成电路。 
根据本发明的教导的实施例利用所述引线框架来提供发送器与接收器之间的磁耦合电流隔离（magnetically coupled galvanically isolated）通信链路以及提供噪声消除。在一些实施方案中，所述发送器和所述接收器可以在同一集成电路封装件内。本发明的实施方案利用所述引线框架，以使用在所述引线框架中形成的发送器环路和接收器环路来促进所述发送器与所述接收器之间的通信。此外，本发明的实施方案利用在所述引线框架中形成的如下消除环路（cancellation loop），该消除环路可以提高对集成电路封装件的外部磁场的磁化率（susceptibility）。这些外部磁场也可以被称作噪声。 
如将要讨论的，电流隔离的导体被限定在所述引线框架内，并且根据本发明的教导用所隔离的导体来限定磁耦合导电环路。在多个不同实 施例中，被包含在所述引线框架的导体中的导电环路可以充当发送环路、接收环路和/或消除环路。在一个实施例中，所述接收环路和所述消除环路具有基本相同的尺寸和形状，并且以相反（opposite）的方向卷绕。在一个实施例中，所述接收环路和所述发送环路彼此磁耦合。此外，所述接收环路可以由所述发送环路围绕。在另一个实施例中，所述接收环路可以围绕所述发送环路。在一个实施例中，所述引线框架内的接收环路、发送环路和消除环路每个都由一匝构成。一般，形成一个环路的一圈电线或一圈其他导电材料可以被认为是一匝。若干圈电线或若干圈其他导电材料可以被认为是多匝。电路中的电流应在闭合路径中行进。对于本申请的目的，用于电流的物理闭合路径可以被称为环路。一个环路可以包括不同元件，诸如导体（在本公开内容的实施例中，该导体可以由集成电路封装件内的引线框架和键合线（bond wire）形成）以及在循环电流的路径中的电气部件。所述环路的每个元件形成了所述环路的一部分，并且所述环路中的一个或多个元件的组合被称作一个部分环路（partial loop）。在磁场耦合的语境中，围住磁场的环路通常被称作具有一匝或多匝。每匝对应于磁场的一个围栏（enclosure）。 
所述引线框架通常已经是集成电路封装件的一部分。然而，根据本发明的教导，通过利用由被包含在引线框架自身中的电流隔离的导体限定的导电环路来在发送器与接收器之间提供磁耦合通信链路并且提供噪声消除，增加了非常少的成本。利用引线框架也可以减小电源的总尺寸。此外，利用所述引线框架也可以减少封装件的总成本。 
注意到，为了解释的目的，本公开内容中描述了一个示例性的隔离的同步开关式回扫功率转换器，其中次级控制器包括发送器电路并且初级控制器包括接收器电路。然而，应理解，根据本发明的教导，开关式功率转换器和/或其他电路的其他示例性拓扑通常也可以受益于如下集成电路封装件，该集成电路封装件包含了由所述引线框架中包含的电流隔离的导电环路限定的磁耦合通信链路，以在所述发送器与所述接收器之间通信并且提供噪声消除。此外，尽管为了解释的目的，根据本发明的教导的实施例是关于发送器与接收器之间的通信来讨论的，但应意识到，利用收发器的系统也可以受益于本发明的教导。 
首先参照图1A，示出了例示根据本发明教导的包含消除绕组112 的概念性系统100的示意图。应理解，图1中示出的概念性系统100被用于解释本发明的教导。如图1A中所示，系统100包括磁耦合元件104，磁耦合元件104具有发送器绕组108、接收器绕组110和消除绕组112。在所例示的实施例中，如所示出的，接收器绕组110的一个端部耦合至消除绕组112的一个端部。如所示出的，发送器102耦合至发送器绕组108，并且接收器106耦合至接收器绕组110和消除绕组112。图1A中还示出了，发送器绕组108传导发送器电流IT116，并且发送器绕组108的两端存在发送器电压VT114。如所示出的，接收器绕组110和消除绕组112传导接收器电流IR120，并且存在接收器绕组110和消除绕组112的两端存在接收器电压VR118。此外，图1A例示了噪声模块111和噪声绕组113。然而，应理解，噪声模块111和噪声绕组113是例示性的，并且为了解释的目的被包含在图1A中以模拟噪声对系统100的影响，而不是为了展现耦合至卷绕在磁耦合元件104上的绕组113的物理噪声生成电路模块111。 
也注意，图1中示出的点和三角形代表因绕组之间的磁耦合而由一个绕组在另一个绕组中感生的电流的方向和电压的极性。具体而言，所述点表示因来自发送器绕组108的磁耦合而在接收器绕组110和消除绕组112中感生的电流的方向和电压的极性。所述三角形表示因来自噪声绕组113的磁耦合而在接收器绕组110和消除绕组112中感生的电流的方向和电压的极性。换言之，所述点和所述三角形帮助例示所述绕组彼此的关系，这将在下文参照图2A和2B更详细地讨论。 
发送器102耦合至磁耦合元件T1104的发送器绕组108，使得发送器电流IT106流入发送器绕组108，如图1A中示出的点所指示的。此外，发送器绕组108两端的电压降由所述点指示，并且被表示为发送器电压VT114。磁耦合元件T1104也包括接收器绕组110和消除绕组112。如图1A中示出的，接收器绕组110的一个端部（由图1A中的点和三角形指示）耦合至接收器106，而由三角形指示的消除绕组112的端部进一步耦合至接收器106。如图1A中示出的，接收器绕组的不带点和三角形的端部耦合至消除绕组112的由点指示的端部。接收器106接收的电压被表示为接收器电压VR118，并且相应的电流被表示为接收器电流IR120。发送器102可以通过发送器绕组108、接收器绕组110 和消除绕组112之间的磁耦合向接收器106递送信息。发送器102可以将信息作为电压信号和/或电流信号传送，并且接收器106可以将信息作为电压信号和/或电流信号接收。在实施方案中，发送器102可以利用发送器电流IT116来传送信息。在一个实施例中，发送器102中的电路可以控制发送器电流IT116的各种特性，以将信息传送至接收器106。当发送器电流IT116在幅值上变化时，它在导体附近产生变化的磁场。在实施方案中，接收器绕组110和消除绕组112都是导体。由于电磁感应法则，在经受变化的磁场的导体的两端产生电压。因此，在实施方案中，由于由发送器电流IT116的变化产生的变化的磁场，感生了接收器电压VR118，并且可以引起接收器电流IR120。接收器206包含如下电路，该电路可以接收所述发送器感生的电压和/或电流并且将所述电压和/或电流解释为信息。可以被控制以传送信息的发送器电流IT116的特性可以包括发送器电流IT116的幅值和变化率。所传送的信号可以采用数字信息形式或模拟信息形式。在数字信息的情况下，如本领域技术人员知晓的，通信的形式可以是二进制信号或更复杂的编码的数字数据。应理解，可以使用其他通信技术。在其他实施例中，可以使用如下通信技术，该通信技术利用了发送器电流IT116与由所得到的所感生的接收器电压VR118和接收器106接收的接收器电流IR120之间的关系。 
图1A中还例示了噪声模块111和噪声绕组113。应理解，为了模拟噪声对系统100的影响，在图1A中用虚线示出了模块111和噪声绕组113。具体而言，系统100的外部噪声可以影响发送器102与接收器106之间的信息传输。例如，噪声模块111可以关联于产生不想要的电磁干扰（EMI）的其他电子器件或系统。因此，噪声绕组113关联于噪声模块111对系统100的影响。换言之，噪声模块111和噪声绕组113可以被用于模拟外部磁场对系统100的影响。 
如图1A中所示出的，如点所指示的，发送器绕组116中的电流IT116可以在接收器绕组110中感生电流和电压。所述感生电流从接收器绕组110的由点指示的端部流出。从接收器绕组110的由点指示的端部到接收器绕组110的另一端部存在电压降。如点指示的，发送器电流IT116还在消除绕组112中感生电流和电压。所感生的电流从消除绕组112的 由点指示的端部流出。从消除绕组112的由点指示的端部到消除绕组112的另一端部存在电压降。 
消除绕组112与发送器绕组108异相磁耦合。如图1A中示出的，对于相应的绕组，用于消除绕组112的点的位置与用于发送器绕组108的点的位置相反。然而，发送器绕组114与接收器绕组110同相磁耦合。对于相应的绕组，用于发送器绕组114和接收器绕组110二者的点在相同的对应位置。此外，消除绕组112和接收器绕组110彼此异相磁耦合。如所示出的，在所例示的实施例中，消除绕组112和接收器绕组110形成了“数字8”形状。换言之，消除绕组112和接收器绕组110相对于彼此以相反的方向卷绕。例如，消除绕组112可以顺时针方向卷绕，而接收器绕组则会以逆时针方向卷绕。 
在多个不同实施例中，接收器绕组110的一个端部到消除绕组112的一个端部的如所示出的耦合可以增强从发送器102接收的信号，如下文将参照图2B进一步讨论的。发送器电流IT116为接收器绕组110和消除绕组112二者感生电流和电压。接收器电流IR120是流经接收器绕组110和消除绕组112二者的电流。此外，发送器102感生的接收器电压VR118是接收器绕组110两端的电压和消除绕组112两端的电压的组合（combination）或和（sum）。 
噪声（例如外部磁场，被模拟为噪声模块111和噪声绕组113）也可以在接收器绕组110和消除绕组112中感生电压。接收器绕组110中的电压降从接收器绕组110的由三角形指示的端部到接收器绕组110的另一个端部。此外，因噪声而产生的消除绕组112中的电压降从消除绕组112的由三角形指示的端部到消除绕组112的另一个端部。 
接收器绕组110和消除绕组112二者都与噪声绕组113同相磁耦合。如图1A中例示的，对于噪声绕组113、接收器绕组110和消除绕组112，三角形的位置在相同的对应位置。然而，如上文所述，接收器绕组110和消除绕组112彼此异相磁耦合。噪声感生的接收器电压VR118是接收器绕组110两端的电压与消除绕组112两端的电压之间的差。如果接收器绕组110和消除绕组112在尺寸和匝数上基本相近，则基本不存在由噪声引起的接收器电流IR120，并且由噪声引起的接收器电压VR118基本为零。换言之，在所例示的实施例中，由于接收器绕组110和消除 绕组112在尺寸和匝数上基本相近，因此响应于噪声绕组113在接收器绕组110中感生的噪声信号分量与响应于噪声绕组113在消除绕组112中感生的噪声信号分量基本相等并且相反。这样，在每个相应接收器绕组110和消除绕组112中感生的噪声信号分量基本彼此抵消。 
对于集成电路封装件内的发送器与接收器之间的通信，发送器绕组108、接收器绕组110和消除绕组112可以使用被限定在根据本发明的教导的集成电路封装件的引线框架中的磁耦合电流隔离导电环路来实施，如下文将参照图3、4和5进一步讨论的。 
图1B例示了另一个概念性系统101的示意图，系统101包括发送器102、磁耦合元件104、接收器106、发送器绕组108、接收器绕组110、消除绕组112和算术运算器122。图1B中还示出了发送器电压VT114和发送器电流IT116。此外，图1B例示了噪声模块111和噪声绕组113。应理解，图1B中示出的概念性系统101被用于解释本发明的教导。 
应理解，图1B中示出的系统101与图1A中示出的系统100有许多相似点。然而，一个区别是，在图1B中，接收器绕组110和消除绕组112分立地耦合至算术运算器122，而不是如图1A中示出的那样耦合在一起。具体而言，如图1B中示出的，接收器绕组110的两个端部和消除绕组112的两个端部各分立地耦合至算术运算器122。如上文所述，发送器102在接收器绕组110和消除绕组112二者中感生电流和电压。来自噪声模块111的噪声也可以影响接收器绕组110和消除绕组112的感生电流和电压。在所例示的实施例中，算术运算器122可以接收接收器绕组110和消除绕组112的感生电压和电流作为输入信号。 
此外，在该实施例中，接收器绕组110的一个端部和消除绕组112的一个端部耦合至地121。如所例示的，接收器绕组110的不带点和三角形的端部耦合至地121。对于消除绕组112，所述绕组的由点表示的端部耦合至地121。 
在一个实施例中，算术运算器122包括可以对算术运算器122的多个不同的输入执行若干算术运算（例如加法、减法、乘法和除法）以提供结果输出的电路。在多个不同实施例中，算术运算器122的多个不同的输入和输出可以包括电流信号、电压信号或这二者。在一个实施方案 中，算术运算器122可以执行减法。对于图1B中示出的实施例，接收器绕组110和消除绕组112都与噪声绕组113同相磁耦合。如此，算术运算器122会从接收器绕组110的电压或电流的幅值中减去消除绕组112的电压或电流的幅值，从而产生基本为零的电压或电流。换言之，接收器122可以从由所述消除绕组提供的信号的幅值中减去由接收器绕组110提供的信号的幅值。 
在所例示的实施例中，接收器绕组110与发送器绕组108同相耦合，而消除绕组112与发送器绕组108异相耦合。在一个实施方案中，算术运算器122是减法器。然而，由于发送器绕组108和消除绕组112异相耦合，因绕组108中的发送信号而在消除绕组112中感生的信号将向算术运算器122提供具有相反极性的信号。所得到的算术运算实际是相加，从而起到补充来自绕组110的接收信号的作用。因此，因由在发送器绕组108中电流流动产生的变化的磁场而在接收器绕组110和消除绕组112中感生的磁耦合信号是相加的。如此，增强了由发送器102递送的信息。 
对于一个集成电路封装件内的发送器与接收器之间的通信，发送器绕组108、接收器绕组110和消除绕组112可以使用被限定在根据本发明的教导的集成电路封装件的引线框架中的磁耦合电流隔离导电环路来实施，如将在下文中参照图3和图4进一步讨论的。 
图2A例示了带有消除环路212的系统200的示例性的概念性磁耦合配置。应理解，图2A中示出的概念性系统200用于解释本发明的教导。系统200包括：接收器206，接收器环路210（它是接收器绕组100的一个实施例），消除环路212（它是消除绕组112的一个实施例），节点232、234、236、238、240和242，以及标记（marker）258。图2A中还示出了接收器电压VR218、接收器电流IR220、电压VRN266和电压VCN268。此外，图2A例示了噪声模块211和噪声环路213（它是噪声绕组113的一个实施例）。然而，应理解，噪声模块211和噪声绕组213被包含在图2A中，以模拟噪声对系统200的影响。图2A是图1A中例示的接收器绕组和消除绕组的磁耦合配置的一个实施例。图2A中未示出发送器和发送器绕组，但将在下文参照图2B讨论。 
如所例示的，接收器环路210包括位于靠近接收器环路210的端部 处的节点236和238，而消除环路212包括位于靠近消除环路212的端部处的节点240和242，并且接收器206包括节点232和234。接收器环路210和消除环路212耦合至接收器206，使得接收器206的节点232耦合至接收器环路210的节点236，接收器206的节点234耦合至消除环路212的节点240，并且接收器环路210的节点238耦合至消除环路212的节点242。在图2A中例示的实施例中，接收器环路210和消除环路212被示为基本相似的正方形，并且如所示出的以相反的方向卷绕。如在其他多个不同实施例中，接收器环路210和消除环路212可以具有基本相同的尺寸和形状。在一个实施方案中，基本由接收器环路210和消除环路212围绕的区域具有基本相同的尺寸。然而，应理解，接收器环路210和消除环路212可以具有不同的尺寸和/或形状。此外，在一些实施方案中，基本由接收器环路210和消除环路212围绕的区域可以不同。 
此外，节点232与234之间的电压降被表示为接收器电压VR218。节点236与238之间的电压降被表示为电压VRN266，并且节点240与242之间的电压降被表示为电压VCN268。接收器电流IR220被例示为从节点232流到接收器206的电流。 
此外，图2A例示了噪声模块211和噪声绕组213，噪声绕组213被用于模拟对系统200的噪声（诸如外部磁场）在接收器绕组210和消除绕组212二者上的影响。如所例示的，噪声绕组213基本围绕接收器绕组210和消除绕组212。图2A中示出的三角形表示接收器环路210和消除环路212相对于噪声环路213的极性。 
在图2A中，噪声被模拟为噪声模块211和在噪声环路213中流动的电流。对于所示出的实施例，噪声环路213中的电流以顺时针方向流动，并且生成穿过接收器环路210和消除环路212二者的平面的磁场。标记258例示了穿过接收器环路210和消除环路212二者的总磁场。一般，针对标记258例示的“X”符号表示进入页面的磁场或磁通量，而用于标记符号的点符号表示从页面出来的磁场或磁通量。由于接收器环路210和消除环路212相对于噪声环路213的定位，该磁场对接收器环路210和消除环路212的总影响基本相似，这是因为来自所述噪声环路的磁场或磁通量以基本相同的方向穿过接收器环路210和消除环路212 二者的平面进入页面，如在图2A的实施例中用标记258例示的。 
穿过接收器环路210和消除环路212的平面的磁场的变化为这两个环路感生了电场。对于图2A中示出的实施例，对于在标记258示出的方向上增大的磁场强度，针对接收器环路210和消除环路212的电场的方向是逆时针方向。换言之，由噪声绕组213引起的增大的磁场在节点236和238的两端感生电压降，被表示为电压VRN266，它是由噪声引起的接收器环路210的电压。由噪声引起的变化的磁场也在节点240和242的两端感生电压降，被表示为电压VCN268，它是由噪声引起的消除环路212的电压。图2A中示出的三角形表示接收器环路210和消除环路212相对于噪声环路213的极性。 
在多个不同实施例中，由于接收器环路210与消除环路212的耦合，接收器电压VR218是根据等式（1）确定的： 
VR＝VRN-VCN   （1） 
因此，由接收器206接收的接收器电压VR218是电压VRN266与电压VCN268之间的差。接收器环路210和消除环路212都与噪声环路213同相耦合。然而，接收器环路210和消除环路212彼此异相耦合。实际上，在所例示的实施例中，接收器环路210以与消除环路212相反的方向卷绕。因此，如果接收器环路210和消除环路212具有基本相同的尺寸和形状，并且穿过这两个环路的平面的磁场基本相同，则电压VRN266和VCN268的幅值基本相同。接收器206基本不会接收到由噪声引起的电压。此外，接收器206不会接收到由噪声引起的电流。这样，可以使噪声对接收器206的影响基本减小到最小。此外，应理解，如果由噪声引起的磁场的方向是从页面出来，仍会消除噪声的影响。对于那种情况，标记258将是点符号而不是“X”符号，并且接收器电压VR218仍是电压VRN266的幅值与电压VCN268的幅值之间的差。 
对于一个集成电路封装件内的发送器与接收器之间的通信，发送器绕组108、接收器绕组110和消除绕组112可以使用限定在根据本发明的教导的集成电路封装件的引线框架中的磁耦合电流隔离导电环路来实施，如将参照图3、4和5进一步讨论的。本发明的实施例包括同一集成电路封装件内的发送器和接收器，它们利用形成在所述引线框架中的导电环路来通信。在所述集成电路封装件之外产生的磁场可以被认为 是外部磁场，而由所述集成电路封装件内的部件产生的磁场可以被认为是内部磁场。由噪声环路213中的电流产生的磁场可以模拟一个可干扰所述发送器与所述接收器之间的通信的外部磁场。本发明的实施方案利用消除环路212来减小外部磁场可能对所述发送器与所述接收器之间的通信的影响。 
图2B例示了带有消除环路212的系统200的示例性的概念性磁耦合配置。应理解，图2B中示出的概念性系统200用于解释本发明的教导。系统200包括：发送器202，接收器206，发送器环路208（它是发送器绕组108的一个实施例），接收器环路210，消除环路212，节点224、226、228、230、232、234、236、238、240和242，以及标记244和248。图2B中还示出了发送器电压VT214、发送器电流IT216、接收器电压VR218、接收器电流IR220、电压VRT252、电压VCT254。图2B例示了图1A中例示的接收器绕组和消除绕组的磁耦合配置的一个实施例。 
如上文参照图2A描述的来耦合接收器206、接收环路210和消除环路212。还示出了发送器202和发送器环路208。发送器202包括节点224和226，而发送器环路208包括节点228和230。发送器202的节点224耦合至发送器环路208的节点228，发送器202的节点226耦合至发送器环路208的节点230。如所例示的，接收器环路210基本被发送器环路208围绕。此外，节点224和226两端（或换言之，节点228和230两端）的电压被表示为发送器电压VT214。图2B也示出了发送器电流IT216，它被示为从节点224通过发送器环路208流至节点226。 
对于图2B中示出的实施例，发送器环路208中的发送器电流IT216以顺时针方向流动，并且生成穿过接收器环路210和消除环路212二者的磁场。标记244和248例示了接收器环路210和消除环路212二者看到的由发送器环路208中的电流引起的总磁场。由于接收器环路210和消除环路212相对于发送器环路208的定位，接收器环路244经受到进入页面的总磁场，如用于标记244的“X”符号例示的，而消除环路212经受到从页面出来的总磁场，如用于标记248的点符号例示的。当发送器202和接收器206在同一集成电路封装件内时，由发送器电流IT216 产生的磁场可以被认为是内部磁场。 
接收器环路210和消除环路212经受到的磁场的变化对这两个环路感生了电场。对于所示出的实施例，对于在标记244和248示出的方向上增大的磁场的强度，针对接收器环路210的电场的方向是逆时针方向，而针对消除环路212的电场的方向是顺时针方向。换言之，由发送器环路208引起的变化的磁场在节点236和238处在接收器环路210的端部两端感生电压降，被表示为电压VRT252，它是由发送器202引起的接收器环路210的电压。所述变化的磁场还在节点242和240处在消除环路212的端部两端感生电压降，被表示为电压VCT254，它是由发送器202引起的消除环路212的电压。图2B中示出的点表示接收器环路210和消除环路212相对于发送器环路208的极性。 
如上文所讨论的，发送器202可以利用发送器电流IT216来传送信息。发送器202内的电路可以控制发送器电流IT216的多个不同的特性，以向接收器206传送信息。当发送器电流IT216的幅值变化时，它产生变化的磁场，该变化的磁场因电磁感应定律而在接收器绕组210和消除绕组212的两端感生电压。在实施方案中，接收器电压VR218是因由发送器电流IT216的变化所产生的变化的磁场而感生的，并且可以导致接收器电流IR220。接收器206中包含的电路可以接收所述发送器感生的电压和/或电流，并且将所述电压和/或电流解释为信息。可以被控制以传送信息的发送器电流IT216的特性可以包括发送器电流IT216的幅值和变化率。所传送的信号可以采取数字信息的形式或模拟信息的形式。在数字信息的情况下，通信的形式可以是二进制信号或更复杂的编码的数字数据，如本领域技术人员知晓的。应理解，可以使用其他通信技术。在其他实施例中，可以使用如下通信技术，该通信技术利用了发送器电流IT216与所得到的所感生的接收器电压VR218和由接收器206接收到的接收器电流IR220之间的关系。 
在一个实施例中，发送器202可以包括产生发送器电流IT216的受控电流源。所述受控电流源可以改变发送器电流IT216的电流特性，以向接收器206传送信息。此外，接收器206可以包括将接收器电压VR218与参考电压VTH进行比较的比较器。接收器206可以利用所述比较器的输出来解释由发送器202传送的信息。对于回扫转换器的实施例 在回扫转换器中，次级控制器可以是发送器，初级控制器可以是接收器，次级控制器可以向初级控制器传送信息，以接通或关断初级开关，从而调节功率转换器的输出。当所述初级开关被接通时，所述次级控制器（发送器）可以产生发送器电流IT（利用受控电流源）。当所述初级控制器（接收器）接收到所感生的接收器电压VR（它大于参考电压VTH）时，所述初级控制器处理信息，以确定是否接通所述初级开关。在一个实施例中，发送器电流IT（从而接收器电压VR）的不存在可以指示所述初级控制器（接收器）不接通所述初级开关。 
接收器环路210与发送器环路208同相磁耦合，而消除环路212与发送器环路208异相磁耦合。此外，消除环路212和接收器环路210彼此异相磁耦合。在多个不同实施例中，由于接收器环路210与消除环路212的磁耦合，接收器电压VR218是根据等式（2）确定的： 
VR＝VRT+VCT   （2） 
因此，接收器电压VR218是电压VRT252与电压VCT254的和。这样，根据本发明的教导，添加消除环路212可以增强由发送器202递送的信息。因此，应理解，因由发送器绕组208中的电流流动所产生的变化的磁场而在接收器绕组210和消除绕组212中感生的磁耦合信号是相加的（additive）。 
对于一个集成电路封装件内的发送器和接收器之间的通信，发送器绕组108、接收器绕组110和消除绕组112可以利用限定在根据本发明的教导的集成电路封装件的引线框架中的磁耦合电流隔离导电环路来实施，如将参照图3、4和5进一步讨论的。 
为了例示，图3示出了根据本发明的教导的基本被布置在一个集成电路封装件的被包封部分（encapsulated portion）内的示例性引线框架300。在所例示的实施例中，引线框架300包括第一导体，所述第一导体包括接收器导电环路310（它是接收器环路210的一个实施例）和消除导电环路312（它是消除环路212的一个实施例）。如在所例示的实施例中示出的，引线框架300也包括与所述第一导体电流隔离的第二导体。在所例示的实施例中，所述第二导体包括发送器导电环路308（它是发送器环路208的一个实施例）。如在所例示的实施例中示出的，根据本发明的教导，发送器导电环路308被布置为靠近（proximate）接 收器导电环路310，以在发送器导电环路308与接收器导电环路310之间提供磁耦合通信链路。此外，图3也示出了引线372和374、芯片附接焊盘376以及芯片附接焊盘378。编号为371的正方形例示了引线框架300的被包封部分。换言之，包封部371内的元件被布置在所述集成电路封装件的被包封部分内。图3中还示出了发送器302，接收器306，焊盘379、380、381和382以及键合线383、384、385和386。图3是参照图1A、2A和2B讨论的发送器绕组、接收器绕组和消除绕组的磁耦合配置的一个实施例。 
在一个实施例中，发送器302和接收器306被实施为被包含在所述集成电路封装件的被包封部分内的集成电路芯片中的电路。是引线框架300的第二导体的一部分的芯片附接焊盘376在图3中由斜交叉影线（diagonal cross-hatching）表示，并且表示引线框架300的发送器302安装在其上的一部分。相似地，是引线框架300的第一导体的一部分的芯片附接焊盘378在图3中用斜交叉影线遮盖，并且表示引线框架300的接收器306安装在其上的一部分。在一个实施例中，接收器306和发送器302利用粘合剂分别附接至引线框架300的隔离的第一导体和第二导体。所述粘合剂可以是非导电的。在另一个实施例中，所述粘合剂可以是导电的。在一个实施例中，在发送器302下方示出的芯片附接焊盘376中的槽可以使发送器导电环路308更长。这样，流经发送器导电环路308的电流可以更靠近并且平行于接收器导电环路310来流动，以增加磁耦合。 
引线372和374表示引线框架300的可以耦合至所述集成电路封装件外部（换言之，轮廓371之外）的电路的部分。尽管未示出，但多个不同的键合线可以将发送器302或接收器306耦合至引线372或374中的任何一个。 
图3中的引线框架300的由密集点（densely packed dots）遮盖的部分对应于发送器导电环路308。引线框架308的这部分以及键合线383和384形成了完整的发送器导电环路。在一个实施例中，键合线384利用已知的键和技术附接至引线框架300的与发送器导电环路308对应的部分。此外，键合线384通过焊盘380耦合至发送器302。键合线383利用已知的键合技术附接至芯片附接焊盘376的与发送器导电环路308 对应的部分。键合线383还通过焊盘381耦合至发送器302。在一个实施例中，键合线383和焊盘381为发送器导电环路308提供到地的耦合。 
图3中的引线框架300的由点（dots）遮盖的部分对应于接收器导电环路310。图3中的引线框架300的另一由交叉影线遮盖的部分对应于消除导电环路312。所述引线框架的与所述接收器导电环路和所述消除导电环路二者对应的部分可以被认为是第一导体，而该引线框架的与发送器导电环路308对应的部分可以被认为是第二导体。键合线386利用已知的键合技术附接至引线框架300的与消除导电环路312对应的部分。键合线386通过焊盘382将消除导电环路312耦合至接收器306，以形成完整的接收器导电环路310和消除导电环路312。此外，键合线385利用已知的键合技术附接至芯片附接焊盘378，并且通过焊盘379耦合至接收器306。在一个实施例中，键合线385和焊盘379为接收器导电环路310和消除导电环路312提供到地的耦合。如图3中描绘的实施例示出的，从参考点（例如焊盘379）开始，接收器导电环路310以逆时针方向卷绕，而消除导电环路312以相对于接收器导电环路310的反方向的或顺时针方向卷绕。如所例示的，发送器导电环路308基本围绕接收器导电环路310，并且接收器导电环路310与消除导电环路312异相磁耦合。在所例示的实施例中，发送器导电环路308以顺时针方向从参考点（例如发送器302的焊盘380）卷绕。一般，该发送信号从焊盘380以顺时针方向环绕发送器导电环路308递送。在一个实施例中，发送器导电环路308基本围绕接收器导电环路310。在一个实施例中，发送器导电环路308、接收器导电环路310和消除导电环路312都被包封在所述集成电路封装件的被包封部分内的绝缘材料中，并且都被布置在基本同一平面中。 
通过利用所述引线框架的电流隔离磁耦合导电环路来在发送器与接收器之间提供带有噪声消除的通信链路，增加的成本非常少。此外，根据本发明的教导，利用所述引线框架还可以减小所述功率转换器的总尺寸以及封装件的成本。 
图4例示了根据本发明的教导的基本被布置在一个集成电路封装件的被包封部分内的引线框架400的另一个实施例。在所例示的实施例中，引线框架400包括第一导体，该第一导体包括接收器导电环路410 （它是接收器环路110的一个实施例）和消除导电环路412（它是消除绕组112的一个实施例）。如所例示的实施例中示出的，引线框架400还包括与所述第一导体电流隔离的第二导体。在所例示的实施例中，所述第二导体包括发送器导电环路408（它是发送器绕组108的一个实施例）。如所例示的实施例中示出的，根据本发明的教导，发送器导电环路408被布置为靠近接收器导电环路410，以在发送器导电环路408与接收器导电环路410之间提供磁耦合通信链路。此外，图4也示出了引线472和474、芯片附接焊盘476以及芯片附接焊盘478。编号为471的正方形例示了被布置在所述集成电路封装件的被包封部分内的引线框架400的轮廓。换言之，轮廓471内的元件被布置在所述集成电路封装件的被包封部分内。图4中还示出了发送器402，接收器406，焊盘479、480、481、482和488以及键合线483、484、485、486和490。图4是参照图1B讨论的发送器绕组、接收器绕组和消除绕组的磁耦合配置的一个实施例。 
应理解，图4中例示的引线框架400与图3中例示的引线框架300有很多相似点，并添加了焊盘488和键合线490。此外，由接收器导电环路410和消除导电环路412产生的信号分立地被接收器406接收。 
图4中的引线框架400的由点遮盖的部分对应于接收器导电环路410。键合线490利用已知的键合技术附接至引线框架400的与接收器导电环路410对应的部分。键合线490通过焊盘488耦合至接收器406，以形成完整的接收器导电环路410。此外，图4中的引线框架400的由交叉影线遮盖的部分对应于消除导电环路412。键合线486利用已知的键合技术附接至引线框架400的与消除导电环路412对应的部分。此外，键合线486通过焊盘482耦合至接收器406，以形成完整的消除导电环路412。此外，键合线485使用已知的键合技术附接至芯片附接焊盘478，并且通过焊盘479耦合至接收器406。在一个实施例中，键合线485和焊盘479为接收器导电环路410和消除导电环路412二者提供到地的耦合。如图4中描绘的实施例中示出的，从参考点（例如焊盘479）开始，接收器导电环路410以逆时针方向卷绕，而消除导电环路412以相对于接收器导电环路410的反方向或顺时针方向卷绕。在所例示的实施例中，发送器导电环路408以顺时针方向从参考点（例如发送器402的焊盘 480）卷绕。一般，该发送信号从焊盘480以顺时针方向环绕发送器导电环路408递送。在一个实施例中，发送器导电环路408基本围绕接收器导电环路410。在一个实施例中，发送器导电环路408、接收器导电环路410和消除导电环路412都被包封在所述集成电路封装件的被包封部分内的绝缘材料中，并且都被布置在基本同一平面中。 
图5例示了根据本发明的教导的基本被布置在一个集成电路封装件的被包封部分内的引线框架500的另一个实施例。在所例示的实施例中，引线框架500包括第一导体，该第一导体包括接收器导电环路510（它是接收器环路110的一个实施例）。在一个实施例中，引线框架500还包括第三导体，该第三导体包括消除导电环路512（它是消除绕组112的一个实施例）。然而，如下文将进一步详细讨论的，在另一个实施例中，所述第一导体也可以包括消除导电环路512。如所例示的实施例中示出的，引线框架500还包括与所述第一导体电流隔离的第二导体。在所例示的实施例中，所述第二导体包括发送器导电环路508（它是发送器绕组108的一个实施例）。如所例示的实施例中示出的，根据本发明的教导，发送器导电环路508被布置为靠近接收器导电环路510，以在发送器导电环路508与接收器导电环路510之间提供磁耦合通信链路。此外，图5也示出了引线572和574、芯片附接焊盘576以及芯片附接焊盘578。编号为571的正方形例示了被布置在所述集成电路封装件的被包封部分内的引线框架500的轮廓。换言之，轮廓571内的元件被布置在所述集成电路封装件的被包封部分内。图5中还示出了发送器502、接收器506、焊盘579、580、581、582和588以及键合线583、584、585、586、589和590。图5是参照图1B所讨论的发送器绕组、接收器绕组和消除绕组的磁耦合配置的一个实施例。 
应理解，图5中例示的引线框架500与图4中例示的引线框架400有很多相似点。然而，一个区别是，消除导电环路512通过经由接收器506的连接来耦合至芯片附接焊盘578和接收器导电环路510。例如，在一个实施例中，消除导电环路512通过焊盘579以及键合线585和589耦合至芯片附接焊盘579。图5也示出了添加的焊盘588和键合线590。因此，接收器导电环路510和消除导电环路512二者耦合在一起，从而作为所述第一导体的一部分被包括，这是因为它们在所描绘的实施 例中通过接收器506耦合在一起。 
图5中的引线框架500的由点遮盖的部分对应于接收器导电环路510。键合线590利用已知的键合技术附接至引线框架500的与接收器导电环路510对应的部分。键合线590附接至焊盘588，焊盘588耦合至接收器506，以形成完整的接收器导电环路510。此外，键合线585使用已知的键合技术附接至芯片附接焊盘578，并且通过焊盘579耦合至接收器506。在一个实施例中，键合线585和焊盘579为接收器导电环路510和消除导电环路512二者提供到地的耦合。 
此外，图5中的引线框架500的由交叉影线遮盖的部分对应于消除导电环路512。键合线586利用已知的键合技术附接至引线框架500的与消除导电环路512对应的部分。此外，键合线586附接至焊盘582，焊盘582耦合至接收器506，以形成完整的消除导电环路512。键合线589利用已知的技术附接至所述消除导电环路，并且通过焊盘579耦合至接收器506。如图5中描绘的实施例中示出的，从参考点（例如焊盘579）开始，接收器导电环路510以逆时针方向卷绕，而消除导电环路512以相对于接收器导电环路510的反方向或顺时针方向卷绕。在所例示的实施例中，发送器导电环路508以顺时针方向从参考点（例如发送器502的焊盘580）卷绕。一般，该发送信号从焊盘580以顺时针方向环绕发送器导电环路508递送。在一个实施例中，发送器导电环路508基本围绕接收器导电环路510。在一个实施例中，发送器导电环路508、接收器导电环路510和消除导电环路512都被包封在所述集成电路封装件的被包封部分内的绝缘材料中，并且都被布置在基本同一平面中。 
图6例示了根据本发明的教导的一个示例性集成电路封装件600。轮廓线671代表集成电路封装件600的被包封部分，并且与图3、4和5中示出的轮廓371、471和571相似。轮廓线671表示集成电路封装件600的轮廓和被包封部分。端子692和694耦合至集成电路封装件600内部的引线，例如上文在图3、4和5中示出的引线372和374、引线472和474或引线572和574。在集成电路封装件600外部的电路则可以耦合至端子692和694。 
对于本公开内容的目的，集成电路封装件的“包封部(encapsulation)”可以被认为是围绕或包围引线框架的一部分的任何 外部形体（body）、罩（encasing）或模子（molding），它可以包含布置在其中的一个或多个集成电路芯片以及从集成电路芯片焊盘到所述引线框架和该集成电路封装件的引脚的连接。一种示例性包封部可以由模制塑料、陶瓷帽或类似物制成。在一些实施例中，所述集成电路封装件的包封部可以提供或不提供密闭密封（hermetic sealing）以保护其中罩着的元件免受外部因素影响。 
本领域技术人员应理解，由根据本发明的教导建立的通信链路提供的电流隔离在系统级不需要必须被保留以受益于本发明的教导。例如，所述通信链路可以用于一个非隔离的功率转换器系统（例如降压转换器、半桥转换器及类似物）的两个部件之间的通信，这两个部件参考不同的电压或它们之间具有变化的电压水平。 
上文对本发明的所例示实施例的描述，包括摘要中描述的内容，都不旨在是穷举性的或者限于所公开的确切形式。尽管出于示例目的在此处描述了本发明的具体实施方案和实施例，但在不脱离本发明的更宽泛的主旨和范围的情况下，多种等同修改是可能的。事实上，应理解，具体的示例性电压、电流、频率、功率范围值、时间等都是出于解释的目的提供的，并且在根据本发明的教导的其他实施方案和实施例中也可以使用其他值。 

Claims (45)

1.一种集成电路封装件，包括：
包封部；以及
引线框架，所述引线框架的一部分被布置在所述包封部内，所述引线框架包括：
第一导体，形成在所述引线框架中，包括基本被布置在所述包封部内的第一导电环路和第三导电环路；以及
第二导体，形成在所述引线框架中，与所述第一导体电流隔离，其中所述第二导体包括第二导电环路，该第二导电环路基本被布置在所述包封部内靠近所述第一导电环路，以在所述第一导体与所述第二导体之间提供通信链路，
其中所述第三导电环路以相对于所述第一导电环路的相反的方向卷绕在所述包封部中。
2.根据权利要求1所述的集成电路封装件，其中所述第二导电环路磁耦合至所述第一导电环路，以在所述第一导体与所述第二导体之间提供所述通信链路。
3.根据权利要求1所述的集成电路封装件，其中当所述集成电路封装件经受一个外部磁场时，响应于所述外部磁场在所述第一导电环路中感生的第一噪声信号分量与响应于所述外部磁场在所述第三导电环路中感生的第二噪声信号分量相反。
4.根据权利要求3所述的集成电路封装件，其中响应于所述外部磁场在所述第一导体中的所述第一噪声信号分量和所述第二噪声信号分量的和基本等于零。
5.根据权利要求1所述的集成电路封装件，其中所述第一导电环路以逆时针方向卷绕，并且所述第三导电环路以顺时针方向卷绕。
6.根据权利要求1所述的集成电路封装件，其中所述第一导电环路以顺时针方向卷绕，并且所述第三导电环路以逆时针方向卷绕。
7.根据权利要求1所述的集成电路封装件，还包括第一键合线，所述第一键合线被布置在所述封装件内并且耦合至所述第一导电环路。
8.根据权利要求1所述的集成电路封装件，还包括第二键合线，所述第二键合线被布置在所述封装件内并且耦合至所述第二导电环路。
9.根据权利要求1所述的集成电路封装件，还包括第三键合线，所述第三键合线被布置在所述封装件内并且耦合至所述第三导电环路。
10.根据权利要求1所述的集成电路封装件，其中所述第一导电环路和所述第二导电环路基本被布置在同一平面中。
11.根据权利要求1所述的集成电路封装件，其中所述第一导电环路、所述第二导电环路和所述第三导电环路每个都由一匝构成。
12.根据权利要求1所述的集成电路封装件，其中所述包封部是模制绝缘材料。
13.根据权利要求1所述的集成电路封装件，还包括被布置在所述包封部内的接收电路，其中所述接收电路耦合至所述第一导体。
14.根据权利要求13所述的集成电路封装件，其中所述接收电路被包含在第一集成电路芯片中，该第一集成电路芯片被布置在所述包封部内，其中所述第一集成电路芯片耦合至所述第一导体。
15.根据权利要求13所述的集成电路封装件，其中所述接收电路被包含在第一集成电路芯片中，该第一集成电路芯片被安装在所述包封部内的所述引线框架上，其中所述第一集成电路芯片耦合至所述第一导体。
16.根据权利要求1所述的集成电路封装件，还包括被布置在所述包封部内的发送电路，其中所述发送电路耦合至所述第二导体。
17.根据权利要求16所述的集成电路封装件，其中所述发送电路被包含在第二集成电路芯片中，该第二集成电路芯片被布置在所述包封部内，其中所述第二集成电路芯片耦合至所述第二导体。
18.根据权利要求16所述的集成电路封装件，其中所述发送电路被包含在第二集成电路芯片中，该第二集成电路芯片被安装在所述包封部内的所述引线框架上，其中所述第二集成电路芯片耦合至所述第二导体。
19.根据权利要求1所述的集成电路封装件，其中所述第一导电环路和所述第三导电环路被布置为使得因由所述第二导电环路中的电流流动产生的变化的磁场而在所述第一导电环路和所述第三导电环路中感生的磁耦合信号是相加的。
20.根据权利要求1所述的集成电路封装件，其中所述第一导电环路和所述第三导电环路具有基本相同的尺寸。
21.一种集成电路封装件，包括：
包封部；以及
引线框架，所述引线框架的一部分被布置在所述包封部内，所述引线框架包括第一导体，所述第一导体具有被布置在所述包封部内的第一导电环路和第三导电环路，其中所述第三导电环路以相对于所述第一导电环路的如下方向卷绕，该方向使得所述第一导电环路与所述第三导电环路异相耦合，其中所述引线框架还包括与所述第一导体电流隔离的第二导体，其中所述第二导体包括第二导电环路，所述第二导电环路被布置在所述包封部内靠近所述第一导电环路，以在所述第一导体与所述第二导体之间提供通信链路。
22.根据权利要求21所述的集成电路封装件，还包括：
第一隔离的控制芯片，包含耦合至所述第一导体的第一接收电路；
以及
第二隔离的控制芯片，包含耦合至所述第二导体的第一发送电路，其中一个或多个控制信号通过所述通信链路在所述第一隔离的控制芯片与所述第二隔离的控制芯片之间进行通信。
23.根据权利要求21所述的集成电路封装件，其中所述集成电路封装件经受一个外部磁场，其中响应于所述外部磁场在所述第一导电环路中感生的第一噪声信号分量的幅值基本等于响应于所述外部磁场在所述第三导电环路中感生的第二噪声信号分量的幅值。
24.根据权利要求21所述的集成电路封装件，其中所述集成电路封装件经受一个外部磁场，其中响应于所述外部磁场在所述第一导电环路中感生了第一噪声信号分量，并且响应于所述外部磁场在所述第三导电环路中感生了第二噪声信号分量，其中所述第一噪声信号分量和所述第二噪声信号分量的组合基本等于零。
25.根据权利要求22所述的集成电路封装件，其中所述第一隔离的控制芯片被安装在所述引线框架的所述第一导体上并且耦合至所述引线框架的所述第一导体。
26.根据权利要求25所述的集成电路封装件，还包括第一键合线，所述第一键合线耦合至所述第一导体和所述第一隔离的控制芯片。
27.根据权利要求22所述的集成电路封装件，其中所述第二隔离的控制芯片被安装在所述引线框架的所述第二导体上，其中所述第二隔离的控制芯片耦合至所述第二导电环路并且形成完整的所述第二导电环路。
28.根据权利要求27所述的集成电路封装件，还包括第二键合线，所述第二键合线耦合至所述第二导体和所述第二隔离的控制芯片。
29.根据权利要求22所述的集成电路封装件，其中所述第一隔离的控制芯片和所述第二隔离的控制芯片耦合至所述集成电路封装件的相应的外部引脚焊盘。
30.根据权利要求21所述的集成电路封装件，其中所述第一导电环路和所述第三导电环路被布置为使得因由所述第二导电环路中的电流流动产生的变化的磁场而在所述第一导电环路和所述第三导电环路中感生的磁耦合信号是相加的。
31.根据权利要求21所述的集成电路封装件，其中所述第一导电环路和所述第三导电环路具有基本相同的尺寸。
32.一种集成电路封装件，包括：
包封部；以及
引线框架，所述引线框架的一部分被布置在所述包封部内，所述引线框架包括：
第一导电环路，具有第一端部和第二端部，其中响应于穿过所述集成电路封装件的一个外部磁场在所述第一导电环路的所述第一端部与所述第二端部之间感生了第一电压；以及
第二导电环路，具有第三端部和第四端部，其中响应于穿过所述集成电路封装件的所述外部磁场在所述第三端部与所述第四端部之间感生了第二电压，其中所述第一导电环路耦合至所述第二导电环路，使得所述第一端部与所述第二端部之间的所述第一电压和所述第三端部与所述第四端部之间的所述第二电压组合起来基本抵消。
33.根据权利要求32所述的集成电路封装件，其中所述外部磁场穿过所述第一导电环路的平面所沿着的方向与所述外部磁场穿过所述第二导电环路的平面所沿着的方向基本相同。
34.根据权利要求33所述的集成电路封装件，其中所述第一导电环路的平面与所述第二导电环路的平面基本相同。
35.根据权利要求32所述的集成电路封装件，其中所述第一导电环路的所述第二端部耦合至所述第二导电环路的所述第四端部，其中响应于所述外部磁场在所述第一端部与所述第三端部之间感生的组合电压基本为零。
36.根据权利要求32所述的集成电路封装件，其中所述第一导电环路和所述第二导电环路耦合至一个接收器电路。
37.根据权利要求32所述的集成电路封装件，其中一个信号磁场穿过所述第一导电环路的平面所沿着的方向与所述信号磁场穿过所述第二导电环路的平面所沿着的方向基本相反。
38.根据权利要求37所述的集成电路封装件，其中响应于所述信号磁场在所述第一导电环路的所述第一端部与所述第二端部之间感生了第三电压，并且其中响应于所述信号磁场在所述第二导体的所述第三端部与所述第四端部之间感生了第四电压。
39.根据权利要求38所述的集成电路封装件，其中所述第一导电环路的所述第二端部耦合至所述第二导电环路的所述第四端部，其中响应于所述信号磁场在所述第一端部与所述第三端部之间感生的组合电压基本等于所述第三电压与所述第四电压的和。
40.根据权利要求32所述的集成电路封装件，其中所述第一导电环路与所述第二导电环路异相耦合。
41.根据权利要求32所述的集成电路封装件，还包括算术运算器电路，所述算数运算器电路耦合至所述第一导电环路的所述第一端部和所述第二端部以接收所述第一电压，并且耦合至所述第二导电环路的所述第三端部和所述第四端部以接收所述第二电压，其中所述算术运算器电路被耦合以对所述第一电压和所述第二电压执行算术运算。
42.根据权利要求41所述的集成电路封装件，其中所述算术运算器电路被耦合以对所述第一电压和所述第二电压执行减法运算。
43.根据权利要求32所述的集成电路封装件，还包括第三导电环路，所述第三导电环路被布置在所述包封部内靠近所述第一导电环路，以在所述第一导电环路与所述第三导电环路之间提供通信链路。
44.根据权利要求43所述的集成电路封装件，还包括耦合至所述第三导电环路的发送器电路。
45.根据权利要求32所述的集成电路封装件，其中所述第一导电环路和所述第二导电环路具有基本相同的尺寸。
CN201310571823.5A 2012-11-14 2013-11-13 利用引线框架对磁耦合通信链路的噪声消除 Active CN103811455B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810349949.0A CN108493180B (zh) 2012-11-14 2013-11-13 利用引线框架对磁耦合通信链路的噪声消除

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/677,068 2012-11-14
US13/677,068 US8818296B2 (en) 2012-11-14 2012-11-14 Noise cancellation for a magnetically coupled communication link utilizing a lead frame

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810349949.0A Division CN108493180B (zh) 2012-11-14 2013-11-13 利用引线框架对磁耦合通信链路的噪声消除

Publications (2)

Publication Number Publication Date
CN103811455A true CN103811455A (zh) 2014-05-21
CN103811455B CN103811455B (zh) 2018-03-23

Family

ID=49758988

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810349949.0A Active CN108493180B (zh) 2012-11-14 2013-11-13 利用引线框架对磁耦合通信链路的噪声消除
CN201310571823.5A Active CN103811455B (zh) 2012-11-14 2013-11-13 利用引线框架对磁耦合通信链路的噪声消除

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201810349949.0A Active CN108493180B (zh) 2012-11-14 2013-11-13 利用引线框架对磁耦合通信链路的噪声消除

Country Status (4)

Country Link
US (4) US8818296B2 (zh)
EP (1) EP2733738B1 (zh)
JP (1) JP6391930B2 (zh)
CN (2) CN108493180B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106059562A (zh) * 2015-04-09 2016-10-26 恩智浦有限公司 调谐数字接口的不对称性以抵消磁耦合

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9035435B2 (en) 2012-11-14 2015-05-19 Power Integrations, Inc. Magnetically coupled galvanically isolated communication using lead frame
US8818296B2 (en) 2012-11-14 2014-08-26 Power Integrations, Inc. Noise cancellation for a magnetically coupled communication link utilizing a lead frame
US8976561B2 (en) 2012-11-14 2015-03-10 Power Integrations, Inc. Switch mode power converters using magnetically coupled galvanically isolated lead frame communication
US10326536B2 (en) * 2015-10-12 2019-06-18 Nxp B.V. Electromagnetic device for damping a first circuit with respect to a second circuit
US11116072B2 (en) * 2017-07-05 2021-09-07 Intel Corporation Discrete circuit having cross-talk noise cancellation circuitry and method thereof
US10763037B2 (en) * 2018-03-23 2020-09-01 Analog Devices, Inc. EMI rejection for near field links
US10854538B2 (en) * 2019-02-12 2020-12-01 Texas Instruments Incorporated Microelectronic device with floating pads

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010019264A1 (en) * 1994-07-22 2001-09-06 Shattil Steven J. Method and apparatus for a full-duplex electromagnetic transceiver
CN1950676A (zh) * 2004-04-09 2007-04-18 Ksr国际公司 感应位置传感器
US20080025450A1 (en) * 2004-06-03 2008-01-31 Silicon Laboratories Inc. Multiplexed rf isolator circuit
US20080278255A1 (en) * 2007-05-11 2008-11-13 Intersil Americas Inc. Rf-coupled digital isolator

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6331472A (ja) 1986-07-24 1988-02-10 Shindengen Electric Mfg Co Ltd 高周波直流高電圧電源回路
KR0168424B1 (ko) 1989-01-17 1999-01-15 엔. 라이스 머레트 공동내에 감결합 캐패시터를 갖는 패키지 집적회로
US5469334A (en) 1991-09-09 1995-11-21 Power Integrations, Inc. Plastic quad-packaged switched-mode integrated circuit with integrated transformer windings and mouldings for transformer core pieces
US5162970A (en) 1992-01-27 1992-11-10 American Technical Ceramics Corporation Miniature monolithic ceramic coupler for electronic circuits
US5444600A (en) 1992-12-03 1995-08-22 Linear Technology Corporation Lead frame capacitor and capacitively-coupled isolator circuit using the same
US5428245A (en) * 1994-05-06 1995-06-27 National Semiconductor Corporation Lead frame including an inductor or other such magnetic component
JPH09260569A (ja) 1996-03-25 1997-10-03 Toshiba Corp 樹脂封止型半導体装置
US6509807B1 (en) 1997-04-08 2003-01-21 X2Y Attenuators, Llc Energy conditioning circuit assembly
US20030042571A1 (en) * 1997-10-23 2003-03-06 Baoxing Chen Chip-scale coils and isolators based thereon
US6384478B1 (en) 1998-05-06 2002-05-07 Conexant Systems, Inc. Leadframe having a paddle with an isolated area
JP2000232235A (ja) 1999-02-09 2000-08-22 Rohm Co Ltd 半導体装置
US6518885B1 (en) * 1999-10-14 2003-02-11 Intermec Ip Corp. Ultra-thin outline package for integrated circuit
JP2002246231A (ja) 2001-02-14 2002-08-30 Murata Mfg Co Ltd 積層型インダクタ
US6621140B1 (en) 2002-02-25 2003-09-16 Rf Micro Devices, Inc. Leadframe inductors
US7319261B1 (en) 2002-11-21 2008-01-15 Analog Devices, Inc. Integrated MOS one-way isolation coupler and a semiconductor chip having an integrated MOS isolation one-way coupler located thereon
JP2004274004A (ja) 2003-01-16 2004-09-30 Fuji Electric Device Technology Co Ltd 超小型電力変換装置
US6982621B2 (en) 2003-04-01 2006-01-03 Power Integrations, Inc. Method and apparatus for substantially reducing electrical displacement current flow between input and output windings of an energy transfer element
US6970367B2 (en) 2003-08-20 2005-11-29 Matsushita Electric Industrial Co., Ltd. Switching power supply
US7166807B2 (en) 2003-08-26 2007-01-23 Allegro Microsystems, Inc. Current sensor
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US6998952B2 (en) 2003-12-05 2006-02-14 Freescale Semiconductor, Inc. Inductive device including bond wires
US7276897B2 (en) * 2004-04-09 2007-10-02 Ksr International Co. Inductive position sensor
US7902627B2 (en) * 2004-06-03 2011-03-08 Silicon Laboratories Inc. Capacitive isolation circuitry with improved common mode detector
US7447492B2 (en) 2004-06-03 2008-11-04 Silicon Laboratories Inc. On chip transformer isolator
US7376212B2 (en) 2004-06-03 2008-05-20 Silicon Laboratories Inc. RF isolator with differential input/output
WO2005122423A2 (en) 2004-06-03 2005-12-22 Silicon Laboratories Inc. Spread spectrum isolator
US7091791B1 (en) 2004-07-23 2006-08-15 Atheros Communications, Inc. Transformer implementation using bonding wires
US7202790B2 (en) 2004-08-13 2007-04-10 Sensormatic Electronics Corporation Techniques for tuning an antenna to different operating frequencies
US7558080B2 (en) 2004-08-20 2009-07-07 Analog Devices, Inc. Power converter system
JP2006085363A (ja) * 2004-09-15 2006-03-30 Ricoh Co Ltd テストベンチシステム、プログラム、及び記憶媒体
US7280024B2 (en) 2005-02-02 2007-10-09 Intel Corporation Integrated transformer structure and method of fabrication
JP2006271172A (ja) 2005-03-25 2006-10-05 Sony Corp スイッチング電源回路
US7558622B2 (en) 2006-05-24 2009-07-07 Bao Tran Mesh network stroke monitoring appliance
US20080013298A1 (en) 2006-07-14 2008-01-17 Nirmal Sharma Methods and apparatus for passive attachment of components for integrated circuits
US20080278275A1 (en) * 2007-05-10 2008-11-13 Fouquet Julie E Miniature Transformers Adapted for use in Galvanic Isolators and the Like
US8427844B2 (en) * 2006-08-28 2013-04-23 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Widebody coil isolators
US8093983B2 (en) 2006-08-28 2012-01-10 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Narrowbody coil isolator
US9105391B2 (en) * 2006-08-28 2015-08-11 Avago Technologies General Ip (Singapore) Pte. Ltd. High voltage hold-off coil transducer
US7524731B2 (en) 2006-09-29 2009-04-28 Freescale Semiconductor, Inc. Process of forming an electronic device including an inductor
US7821799B2 (en) * 2006-10-30 2010-10-26 Jacobs Mark E Ripple reduction for switch-mode power conversion
US8362481B2 (en) 2007-05-08 2013-01-29 Scanimetrics Inc. Ultra high speed signal transmission/reception
CN101414787A (zh) 2007-10-17 2009-04-22 鸿富锦精密工业（深圳）有限公司 负电压产生电路
US7868431B2 (en) 2007-11-23 2011-01-11 Alpha And Omega Semiconductor Incorporated Compact power semiconductor package and method with stacked inductor and integrated circuit die
US7884696B2 (en) 2007-11-23 2011-02-08 Alpha And Omega Semiconductor Incorporated Lead frame-based discrete power inductor
CN102360729B (zh) 2008-01-25 2014-03-26 万国半导体股份有限公司 基于引线框架的分立功率电感
CN101345479B (zh) 2008-04-29 2011-08-17 哈尔滨工业大学深圳研究生院 无光耦隔离的数字dc/dc反激变换器及控制方法
GB0817047D0 (en) * 2008-09-18 2008-10-22 Amway Europ Ltd Electromagnetic Interference Suppression
JP2010182978A (ja) * 2009-02-06 2010-08-19 Toyota Motor Corp 半導体装置
US8405346B2 (en) * 2009-02-17 2013-03-26 Diversified Power International, Llc Inductively coupled power transfer assembly
US8201748B2 (en) * 2009-04-27 2012-06-19 Impinj, Inc. Packaged RFID IC with integrated antenna
JP5444896B2 (ja) 2009-07-08 2014-03-19 株式会社村田製作所 絶縁型スイッチング電源
JP2011114176A (ja) 2009-11-27 2011-06-09 Mitsubishi Electric Corp パワー半導体装置
US8412006B2 (en) * 2010-03-23 2013-04-02 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Optocoupler
TWI407677B (zh) * 2010-06-29 2013-09-01 Univ Ishou Power conversion device
US8870080B2 (en) * 2010-08-12 2014-10-28 Féinics Amatech Teoranta RFID antenna modules and methods
JP5496038B2 (ja) 2010-09-22 2014-05-21 三菱電機株式会社 Ｄｃ−ｄｃコンバータ
EP2461335B1 (en) 2010-12-03 2015-09-23 Nxp B.V. Bond wire transformer
US9476915B2 (en) 2010-12-09 2016-10-25 Infineon Technologies Ag Magnetic field current sensors
US8811526B2 (en) 2011-05-31 2014-08-19 Keyssa, Inc. Delta modulated low power EHF communication link
EP2735083A4 (en) 2011-07-21 2015-10-07 Ut Battelle Llc INSTALLATION AND TOOL FOR VALIDATING ELECTRIC VEHICLE POWER SUPPLY EQUIPMENT WITH WIRELESS POWER TRANSFER
US8772909B1 (en) 2012-10-04 2014-07-08 Vlt, Inc. Isolator with integral transformer
US8818296B2 (en) 2012-11-14 2014-08-26 Power Integrations, Inc. Noise cancellation for a magnetically coupled communication link utilizing a lead frame
US8976561B2 (en) 2012-11-14 2015-03-10 Power Integrations, Inc. Switch mode power converters using magnetically coupled galvanically isolated lead frame communication
US9035435B2 (en) 2012-11-14 2015-05-19 Power Integrations, Inc. Magnetically coupled galvanically isolated communication using lead frame
US9178411B2 (en) 2013-01-22 2015-11-03 Power Integrations, Inc. Charging circuit for a power converter controller

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010019264A1 (en) * 1994-07-22 2001-09-06 Shattil Steven J. Method and apparatus for a full-duplex electromagnetic transceiver
CN1950676A (zh) * 2004-04-09 2007-04-18 Ksr国际公司 感应位置传感器
US20080025450A1 (en) * 2004-06-03 2008-01-31 Silicon Laboratories Inc. Multiplexed rf isolator circuit
US20080278255A1 (en) * 2007-05-11 2008-11-13 Intersil Americas Inc. Rf-coupled digital isolator

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106059562A (zh) * 2015-04-09 2016-10-26 恩智浦有限公司 调谐数字接口的不对称性以抵消磁耦合
CN106059562B (zh) * 2015-04-09 2020-12-22 恩智浦有限公司 调谐数字接口的不对称性以抵消磁耦合

Also Published As

Publication number Publication date
CN108493180B (zh) 2021-08-31
US9831188B2 (en) 2017-11-28
US20160240489A1 (en) 2016-08-18
US20180040570A1 (en) 2018-02-08
EP2733738A2 (en) 2014-05-21
CN103811455B (zh) 2018-03-23
EP2733738A3 (en) 2016-12-28
EP2733738B1 (en) 2019-08-14
US8818296B2 (en) 2014-08-26
JP2014099611A (ja) 2014-05-29
US9349717B2 (en) 2016-05-24
CN108493180A (zh) 2018-09-04
US10224292B2 (en) 2019-03-05
JP6391930B2 (ja) 2018-09-19
US20140327108A1 (en) 2014-11-06
US20140134966A1 (en) 2014-05-15

Similar Documents

Publication Publication Date Title
CN103811455A (zh) 利用引线框架对磁耦合通信链路的噪声消除
Zhang et al. Design methodology of free-positioning nonoverlapping wireless charging for consumer electronics based on antiparallel windings
US20210006167A1 (en) Magnetically coupled galvanically isolated communication using lead frame
CN103944360B (zh) 使用磁耦合电流隔离引线框架通信的开关模式功率转换器
CN109961942B (zh) 线圈模组、无线充电发射装置、接收装置、系统和终端
WO2017151933A1 (en) Receiver coil arrangements for inductive wireless power transfer for portable devices
Zhang et al. High‐efficiency wireless power transfer system for 3D, unstationary free‐positioning and multi‐object charging
Cha et al. Design of magnetic structure for omnidirectional wireless power transfer
Hui et al. Wireless power transfer: a paradigm shift for the next generation
CN104078195A (zh) 三相耦合电抗器及变流器
KR20210129618A (ko) 무선 전력 송수신 장치
Huh et al. Optimal transmitter selection method for maximum power efficiency for wireless power transfer system using multi-transmitter
CN203596466U (zh) 一种无线插排
Jo et al. A wireless power transfer system with uniformly high transfer efficiency for free arrangement of the receiver in a wide area
Zhang et al. A design methodology of a free positioning none-overlapping wireless charging system for consumer electronics with a limited parameter variation
Pravin et al. Wireless power transmission using indcutive coupling
Dzung et al. Wireless sensor communication and powering system for real-time industrial applications
Mathew et al. An Extensive study of “Wireless Power Transmission”-A Next Generation Power Transmission System
Hasanzadeh et al. Linear motion contactless power supply-a comparative study on topologies
Shimura et al. Reduction of Alternating‐Current Resistance and Heat Generation of Spiral Inductors with Magnetic Sealing Technique
CN111130326A (zh) 纹波抑制电感和直流供电电路
CN109713765A (zh) 一种基于电力载波的无线充电系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant