CN106059562A - 调谐数字接口的不对称性以抵消磁耦合 - Google Patents

调谐数字接口的不对称性以抵消磁耦合 Download PDF

Info

Publication number
CN106059562A
CN106059562A CN201610214947.1A CN201610214947A CN106059562A CN 106059562 A CN106059562 A CN 106059562A CN 201610214947 A CN201610214947 A CN 201610214947A CN 106059562 A CN106059562 A CN 106059562A
Authority
CN
China
Prior art keywords
pin
output
input
current
electric current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610214947.1A
Other languages
English (en)
Other versions
CN106059562B (zh
Inventor
加布里埃尔·尼尔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN106059562A publication Critical patent/CN106059562A/zh
Application granted granted Critical
Publication of CN106059562B publication Critical patent/CN106059562B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/32—Reducing cross-talk, e.g. by compensating
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2611—Measuring inductance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Nonlinear Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Noise Elimination (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种调谐数字接口的不对称性以抵消磁耦合。一种集成电路包括：RF输入/输出；芯片上数字接口，包括多个IC引脚连接，其中，来自芯片上数字接口的输出电流在所述多个IC引脚连接之间被划分到第一并行路径和第二并行路径；第一电流源和第二电流源；以及控制器，其中，控制器被配置为确定所述多个IC引脚连接与所述RF输入/输出之间的多个互感；基于所述多个互感计算在第一并行路径上驱动的第一电流和在第二并行路径上驱动的第二电流之间的电流比率n；驱动第一电流源产生第一电流，并驱动第二电流源产生第二电流，其中，第一电流和第二电流具有确定的比率n；以及测量所述RF输入/输出处的电压。

Description

调谐数字接口的不对称性以抵消磁耦合
技术领域
本文中公开的各种实施例总体上涉及抵消数字接口的磁耦合。
背景技术
调谐器集成电路(IC)上的数字接口既可以连续运行也可以处于高速。天线输入处的接收灵敏度可能由于来自数字接口的串扰而变劣化。用于串扰的主导耦合机制可以是磁耦合。
发明内容
各种实施例简要总结如下。在以下概述中做出一些简化和省略，这旨在突出和介绍各实施例的一些方面，而非限制本发明的范围。在稍后部分中对实施例的详细描述允许本领域普通技术人员制造和使用本发明构思。
各实施例涉及一种非暂时性介质，包括被配置为执行抵消芯片的IC引脚连接上的串扰的方法的指令，所述非暂时性介质包括：用于驱动第一电流源在芯片的第一对IC引脚连接处产生第一电流并驱动第二电流源在芯片的第二对IC引脚连接处产生第二电流的指令，其中，n是第一电流和第二电流的比率；用于当驱动第一电流源和第二电流源时测量芯片的输入处的电压的指令；用于针对n的各值重复以下指令的指令：驱动第一电流源产生第一电流并驱动第二电流源产生第二电流的指令、以及当驱动第一电流源和第二电流源时测量芯片的输入处的电压的指令；用于确定在芯片的输入/输出处产生最小电压幅值的n值的指令。
此外，各实施例涉及一种非暂时性介质，包括被配置为执行抵消芯片的IC引脚连接上的串扰的方法的指令，所述非暂时性介质包括：用于确定第一IC引脚连接与第五IC引脚连接之间的第一互感的指令；用于确定第二IC引脚连接与第五IC引脚连接之间的第二互感的指令；用于确定第三IC引脚连接与第五IC引脚连接之间的第三互感的指令；用于确定第四IC引脚连接与第五IC引脚连接之间的第四互感的指令；用于基于第一互感、第二互感、第三互感和第四互感计算电流比率n的指令，其中，电流比率n是在第一IC引脚连接和第二IC引脚连接上驱动的第一电流与在第三IC引脚连接和第四IC引脚连接上驱动的第二电流之间的比率；用于驱动第一电流源产生第一电流并驱动第二电流源产生第二电流的指令，其中，第一电流和第二电流具有确定的比率n；以及用于测量第五IC引脚连接处的电压的指令。
此外，各实施例涉及一种集成电路，包括：芯片上数字接口，包括多个IC引脚连接，其中，来自芯片上数字接口的输出电流在所述多个IC引脚连接之间被划分到第一并行路径和第二并行路径；RF输入/输出；第一电流源和第二电流源；以及控制器，其中，控制器被配置为通过以下操作来校准集成电路；驱动第一电流源在第一并行路径上产生第一电流并驱动第二电流源在第二并行路径上产生第二电流，其中，n是第一电流和第二电流的比率；当驱动第一电流源和第二电流源时，测量芯片的RF输入/输出处的电压；当针对n的各值驱动第一电流源和第二电流源时，重复驱动第一电流源在第一并行路径上产生第一电流并驱动第二电流源在第二并行路径上产生第二电流，并重复测量芯片的RF输入/输出处的电压；以及确定在芯片的输入/输出处产生最小电压幅值的n值。
此外，各实施例涉及一种集成电路包括：芯片上数字接口，包括多个IC引脚连接，其中，来自芯片上数字接口的输出电流在所述多个IC引脚连接之间被划分到第一并行路径和第二并行路径；RF输入/输出；第一电流源和第二电流源；以及控制器，其中，控制器被配置为通过以下操作来校准集成电路：确定所述多个IC引脚连接与所述RF输入/输出之间的多个互感；基于所述多个互感计算电流比率n，其中，所述电流比率是在第一并行路径上驱动的第一电流和在第二并行路径上驱动的第二电流之间的比率；驱动第一电流源产生第一电流，并驱动第二电流源产生第二电流，其中，第一电流和第二电流具有确定的比率n；以及测量所述RF输入/输出处的电压。
附图说明
参照附图以便更好地理解各实施例，附图中：
图1示出了包括高速串行接口(HSSI)的系统；
图2示出了图1中的调谐器IC封装的实施例；
图3示出了图1中的调谐器IC封装的第二实施例；
图4示出了图1中的调谐器IC封装的第三实施例；
图5示出了串扰抵消的方法；以及
图6示出了串扰抵消的另一方法。
为帮助理解，相同的附图标记用于表示具有实质相同或相似结构和/或具有实质相同或相似功能的元件。
具体实施方式
说明书和附图示出了本发明的原理。因此将理解的是，本领域的技术人员将能够设计出虽然本文没有明确地描述或示出但体现了本发明的原理并包括在其范围之内的各种布置。此外，本文所述的全部示例主要旨在明确地用于示范目的，以帮助读者来理解发明人为推进技术所贡献的本发明的原理和构思，并且应被理解为不对具体陈述的示例和条件进行限制。此外，除非另有说明(例如“或其它的”或“或备选地”)，本文中使用的术语“或者”指代非排他性的或(即，和/或)。此外，本文说明的各实施例不必是相互排他的，一些实施例可以与一个或多个其他实施例组合，以形成新的实施例。如本文所使用的，除非另有说明，否则术语“上下文”和“上下文对象”将被理解为同义的。
图1示出了包括高速串行接口(HSSI)的系统100。系统100可以包括单端输入引脚110、调谐器集成电路(IC)封装130、调谐器IC 120、输出140和主机集成电路(IC)150。输出140可以是包括正输出引脚和负输出引脚二者的差分输出。
输入110可以接收模拟输入信号。在实施例中，天线可以提供模拟输入信号。输入110可以将模拟输入信号发送到调谐器IC封装130。在一个实施例中，输入110可以是单端引脚。在另一实施例中，输入110可以是双端输入引脚或差分输入引脚。在第三实施例中，调谐器IC封装130可以被定义为从输入110朝向调谐器IC 120的物理连接。
调谐器IC封装130可以包括调谐器IC 120。调谐器IC 120可以接收模拟输入信号，并可以产生数字输出信号。在实施例中，输出140可以从调谐器IC 120接收数字输出信号。
主机IC 150可以耦接到输出140，并可以从调谐器IC 120接收数字数据。在实施例中，主机IC 150可以具有100Ω的电阻。
互感是针对磁串扰的度量。在实施例中，互感M1、M2可以发生在调谐器IC 120的各侧之间。如果输出140是差分输出，则互感M1可以在正输出处的数字输出信号与输入110的模拟输入信号之间产生干扰，互感M2可以在负输出处的数字输出信号与输入110的模拟输入信号之间产生干扰。
当调谐器IC 130从天线接收到信号时，输入信号的功率可以相对较低。在该实施例中，从天线接收到的信号会易受来自输出140上的数字信号的干扰的影响。该干扰在输入110可以反映电压Vdig测量的互感M1、M2的不平衡。
对于频率f和电流I，Vdig＝2πf*M1*I-2πf*M2*I。电流I是数字输出信号的表示。如果输出140是差分的，则电流I的幅度将在正输出引脚和负输出引脚处相同，但是电流I的方向将在各差分输出处相反。
假定M1与M2之间存在不平衡，其中，M1是100pH，M2是90pH。在该实施例中，Vdig＝2πf*10pH*I。该电压可以足够高以破坏低功率信号。以下将在图2的上下文中描述关于互感的进一步细节。
图2示出了图1中的调谐器IC封装130的实施例。调谐器IC封装130可以包括输入IC引脚连接210、调谐器220、第一电流源230、第二电流源235、输出IC引脚连接240、245、250和255以及控制器260。输入IC引脚连接210以及输出IC引脚连接240、245、250和255可以具有如图2所示的固有电感。如果140是输入而非输出，则可以使用电流宿(current sink)来代替电流源。
输入IC引脚连接210可以将模拟输入信号从输入110耦合至调谐器220。输入IC引脚连接210可以位于调谐器IC封装130内，但是在调谐器IC 120外部。相反，调谐器220可以是调谐器IC 120的部分。
调谐器IC 120的数字输出侧可以包括第一电流源230和第二电流源235。第一电流源230可以耦接到第一输出IC引脚连接240和第四输出IC引脚连接255。第二电流源235可以耦接到第二输出IC引脚连接245和第三输出IC引脚连接250。输出IC引脚连接240、245、250和255可以位于调谐器IC封装130内，但是在调谐器IC 120外部。
虽然该实施例描述了四个输出IC引脚连接240、245、250和255，但是可以使用多于两个的其他数目的IC引脚连接。
控制器260可以协调调谐器IC 120中的操作。具体地，控制器260可以控制调谐器220、第一电流源230和第二电流源235的操作。控制器260可以计算电流源230和电流源235的电流值。控制器260还可以计算互感值。
在各实施例中，控制器260可以是专用集成电路(ASIC)。在其他实施例中，控制器260可以是微处理器、微控制器、数字信号处理器等。控制器260可以是调谐器IC 120的部分，可以包括微处理器、微控制器、数字信号处理器和其他设备。
如图1的上下文中所述，互感的不对称性可以在输入110中产生电压。然而，各IC引脚连接240、245、250和255之间的互感的不对称性还可以用于调谐第一电流源230和第二电流源235，以基本上抵消与输入IC引脚连接210的磁耦合。这种调谐涉及调整电流分布，这是因为IC引脚连接240、245、250和255之间的互感的不对称性因IC封装的物理尺寸而被固定。输入110和输入IC引脚连接210之间的接合处的针对电压Vdig的等式可以包含与所有IC引脚连接210、240、245、250和255相关的互感因子。
在实施例中，输入IC引脚连接210与第一输出IC引脚连接240之间的互感Mp1可以是100pH。输入IC引脚连接210与第二输出IC引脚连接245之间的互感Mp2可以是95pH。输入IC引脚连接210与第三输出IC引脚连接250之间的互感Mn2可以是90pH。输入IC引脚连接210与第四输出IC引脚连接255之间的互感Mn1可以是85pH。
施加到输出IC引脚连接240、245、250和255电流可以如下所述被划分。首先，输出IC引脚连接240和第四输出IC引脚连接255可以具有电流n*I，而第二输出IC引脚连接245和第三输出IC引脚连接250可以具有电流I。可以如下所述调谐值n。基于这些不同电流，可以计算电压Vdig：
Vdig＝2πf*Mp1*I*n+2πf*Mp2*I-2πf*Mn2*I-2πf*Mn1*I*n
可以通过设置n等于(Mn2-Mp2)/(Mp1-Mn1)来将与输入IC引脚连接210的磁耦合调谐至零。对于这些互感值，n将是-1/3。
这样的调谐可以具有许多优点。可以选择可能产生模拟干扰的数字接口类型或协议(例如以太网)，然后，对选择的数字接口类型或协议进行调谐以与模拟调谐器并存。因此，可以放宽对IC引脚连接(pining)、布局和封装对称性的要求。
作为备选，可以添加虚负载电阻以简化调谐处理。在实施例中，第一输出驱动器可以用于将数据从调谐器IC发送到主机IC，而第二输出驱动器可以由控制器260控制。通过分离这些功能，标准数字接口块可以重新用于数据发送，同时并行地，第二电路可以抵消IC引脚连接210处的磁场。
如上所述，可以使用电流宿来替代电流源。在电流宿实施例中，可变电流宿可以实现为可变电阻器。并联的两个可变电阻器的阻抗可以导致数字接口的端电阻(termination resistance)，例如100Ω。
图3示出了图1中的调谐器IC封装130的第二实施例。调谐器IC封装130可以包括输入IC引脚连接310、调谐器320、第一电流源330、第二电流源335、输出IC引脚连接340、345和350以及控制器360。与图2不同，图3的第二实施例具有三个输出IC引脚连接340、345和350。
在图3中，第一电流源330和第二电流源335可以在内部连接。可以在输出IC引脚连接340、345和350上划分用于数字输出的电流，以使对调谐器IC封装130的干扰最小化。虽然第二实施例并非与具有四个输出IC引脚连接的第一实施例一样是对称的，但是第二实施例可以具有更少的引脚计数。
图4示出了图1中的调谐器IC封装130的第三实施例。调谐器IC封装130可以包括输入IC引脚连接410、调谐器420、第一电流源430、第二电流源435、第三电流源440、输出IC引脚连接445、450、455、460、465和470以及控制器475。与图2不同，图4的第二实施例具有六个输出IC引脚连接445、450、455、460、465和470。
在图4中，由于与图2相比具有一对额外输出IC引脚连接，可以获得附加自由度。因此，能够补偿对第二天线输入的串扰。在又一实施例中，能够缩放电流源的数目以补偿多于两个的射频(RF)输入。总体上，电流源的总数可以比RF输入的总数多一个。
图5示出了串扰抵消的方法500。所述方法500可以开始于校准步骤510。校准步骤可以包括所示的多个步骤。首先，校准具有初始化步骤520，在初始化步骤520，选择n的初始值。驱动电流Id＝I+I*n＝I*(n+1)是驱动输出所需的总电流，在两个输出IC引脚连接240和245上被划分。接着，可以命令第一电流源230产生电流I，同时可以命令第二电流源235产生电流n*I(530)。接着，可以测量输入110处的感应电压(540)。可以存储n和感应电压的值。接着，所述方法可以增加n的值(550)并返回到步骤530。如果增加后的n的值达到指定最大值，则所述方法前进至步骤560。在步骤560，所述方法500确定在输入110处产生最小电压幅值的n值。可选地，由于在输入110处进行了每个电压测量，因此所述方法500可以确定当前电压幅值测量是否小于之前确定的最小值。如果是，则可以存储新的电压幅值及其关联的n值。
在这点上，可以通过选择在提供最小幅值电压的n值附近的n值的范围，来进一步精炼n值。接着，可以使用n值的较小增亮来重复步骤530-550，以产生更加精炼的n值。
接着，所述方法使调谐器IC 130进入操作模式(570)，其中，基于以上确定的n值驱动第一电流源230和第二电流源235。然后在580处，所述方法结束。
还注意的是，在调谐器IC 130的操作期间，可以发生再校准。这可以包括：完全重复校准方法，或者仅重复对在当前使用的n值附近的n值的范围的校准。此外，在操作期间，可以基于n和在输入110处感应电压的测量间歇地驱动第一电流源230和第二电流源235。如果测量的电压超出阈值，则可以使用例如方法500对调谐器IC 130进行再校准。
图6示出了串扰抵消的方法600。所述方法600可以开始于校准步骤610。校准步骤610可以包括所示的多个步骤。首先，校准步骤610可以确定各输出IC引脚连接(例如，240、245、250和255)与输入110之间的互感(620)。可以使用各种已知方法来完成互感的该测量。接着，如上所述，可以在步骤630使用测量的互感值来计算n值。接着，所述方法使调谐器IC 130进入操作模式(640)，其中，基于计算的n值驱动第一电流源230和第二电流源235。然后，所述方法可以在650结束。
备选地，所述方法600还可以验证n值。这可以通过选择在计算的n值附近的n值的范围以与上述步骤320相似的方式来完成。然后，可以使用n值的增量来重复诸如330-350的步骤，以产生更加精炼或有效的n值。
同样，如以上针对方法500所述，在调谐器IC 130的操作期间，可以发生再校准。可以使用相同的步骤。
本文中所描述的实施例可以扩展并应用于调谐器IC 130的多个输入和输出。此外，虽然本文中所描述的实施例描述了调谐器IC，但是所述方法和系统还可以应用于其他类型的IC和系统，其中，所述其他类型的IC和系统具有敏感输入/输出(例如，模拟输入和输出)以及可以由于互感而产生干扰的输入/输出(例如，数字输入/输出)。
应该注意的是，上述实施例的各个方面可以结合，从而产生其它实施例。此外，可以按不同顺序或同时地执行方法中的各步骤。此外，上述实施例的各个方面可以使用处理器和计算机指令来实现以导致实现实施例的特定机器。另外，上述实施例的部分可以使用ASIC或其它特定硬件元件来实现。
如这里所使用的，术语″处理器″将被理解为包括各种设备，例如微处理器、现场可编程门阵列(FPGA)、专用集成电路(ASIC)以及其它相似的处理和计算设备。
本领域技术人员应该理解的是，本文中的任意框图表示实现本发明的原理的说明性电路的概念视图。
虽然具体参考了各个实施例的某些方面对各个实施例进行了详细描述，应该理解的是，本发明能够具有其它实施例，并且能够在各个明显方面对其细节进行修改。本领域技术人员非常清楚，可在本发明的精神和范围内实现改变和修改。相应地，前述公开、描述和图仅仅是用于说明性的目的，而不以任何形式限制本发明，本发明仅由权利要求限定。

Claims (21)

1.一种非暂时性介质，包括被配置为执行抵消芯片的IC引脚连接上的串扰的方法的指令，所述非暂时性介质包括：
用于驱动第一电流源在芯片的第一对IC引脚连接处产生第一电流的指令；
用于驱动第二电流源在芯片的第二对IC引脚连接处产生第二电流的指令，其中，n是第一电流和第二电流的比率；
用于当驱动第一电流源和第二电流源时测量芯片的输入/输出处的电压的指令；
用于针对n的各值重复以下指令的指令：驱动第一电流源产生第一电流的指令、驱动第二电流源产生第二电流的指令以及当驱动第一电流源和第二电流源时测量芯片的输入/输出处的电压的指令；
用于确定在芯片的输入/输出处产生最小电压幅值的n值的指令。
2.根据权利要求1所述的非暂时性介质，其中，在产品测试期间执行抵消串扰的方法。
3.根据权利要求1所述的非暂时性介质，其中，对于参考采样仅执行一次抵消串扰的方法，抵消串扰的方法的结果能够用于大量相同或相似的采样。
4.根据权利要求1所述的非暂时性介质，其中，在集成电路(IC)启动校准期间执行抵消串扰的方法。
5.根据权利要求1所述的非暂时性介质，其中，第一对IC引脚连接和第二对IC引脚连接是差分高速串行接口(HSSI)。
6.根据权利要求1所述的非暂时性介质，其中，芯片的输入/输出是RF输入/输出。
7.一种非暂时性介质，包括被配置为执行抵消芯片的第一IC引脚连接、第二IC引脚连接、第三IC引脚连接、第四IC引脚连接和第五IC引脚连接上的串扰的方法的指令，所述非暂时性介质包括：
用于确定第一IC引脚连接与第五IC引脚连接之间的第一互感的指令；
用于确定第二IC引脚连接与第五IC引脚连接之间的第二互感的指令；
用于确定第三IC引脚连接与第五IC引脚连接之间的第三互感的指令；
用于确定第四IC引脚连接与第五IC引脚连接之间的第四互感的指令；
用于基于第一互感、第二互感、第三互感和第四互感计算电流比率n的指令，其中，电流比率n是在第一IC引脚连接和第二IC引脚连接上驱动的第一电流与在第三IC引脚连接和第四IC引脚连接上驱动的第二电流之间的比例；
用于驱动第一电流源产生第一电流并驱动第二电流源产生第二电流的指令，其中，第一电流和第二电流具有确定的比率n；
用于测量第五IC引脚连接处的电压的指令。
8.根据权利要求7所述的非暂时性介质，还包括：
用于基于第五IC引脚连接处的测量电压来调节电流比率n值以使得测量电压的幅值最小化的指令。
9.根据权利要求7所述的非暂时性介质，其中，在产品测试期间执行抵消串扰的方法。
10.根据权利要求7所述的非暂时性介质，其中，对于参考采样仅执行一次抵消串扰的方法，抵消串扰的方法的结果能够用于大量相同或相似的采样。
11.根据权利要求7所述的非暂时性介质，其中，在集成电路(IC)启动校准期间执行抵消串扰的方法。
12.根据权利要求7所述的非暂时性介质，其中，第一IC引脚连接、第二IC引脚连接、第三IC引脚连接和第四IC引脚连接是差分高速串行接口(HSSI)。
13.一种集成电路，包括：
多个射频(RF)输入/输出；
芯片上数字接口，包括多个IC引脚连接，其中，所述多个IC引脚连接的数目大于两个并大于所述多个RF输入/输出的数目，其中，来自芯片上数字接口的输出电流在所述多个IC引脚连接之间被划分到多个并行路径；
多个电流源；以及
控制器，其中，控制器被配置为通过以下操作来校准集成电路；
驱动所述多个电流源在多个并行路径上产生多个电流，其中，n是所述输出电流相对于多个电流的多个比率；
当驱动所述多个电流源时，测量集成电路的所述多个RF输入/输出处的电压；
重复地驱动所述多个电流源在所述多个并行路径上产生所述多个电流，并重复地测量芯片的所述多个RF输入/输出处的电压，其中，针对n的各值驱动所述多个电流源；以及
确定在集成电路的输入/输出处产生低于预定阈值的电压幅值的n值。
14.根据权利要求13所述的集成电路，其中，在产品测试期间校准集成电路。
15.根据权利要求13所述的集成电路，其中，对于参考采样仅校准一次集成电路，集成电路的校准结果能够用于大量相同或相似的采样。
16.根据权利要求13所述的集成电路，其中，在集成电路启动校准期间校准集成电路。
17.一种集成电路，包括：
多个射频(RF)输入/输出；
芯片上数字接口，包括多个IC引脚连接，其中，所述多个IC引脚连接的数目大于两个并大于所述多个RF输入/输出的数目，其中，来自芯片上数字接口的输出电流在所述多个IC引脚连接之间被划分到多个并行路径；
多个电流源；以及
控制器，其中，控制器被配置为通过以下操作来校准集成电路；
确定所述多个IC引脚连接与所述多个RF输入/输出之间的多个互感；
基于所述多个互感计算多个电流比率n，其中，所述多个电流比率与在第一并行路径上驱动的第一电流和在所述多个并行路径上驱动的多个电流之间的比率相对应；
驱动第一电流源产生第一电流；
驱动多个电流源产生所述多个电流，其中，第一电流和所述多个电流具有多个确定的比率n；以及
测量所述多个RF输入/输出处的电压。
18.根据权利要求17所述的集成电路，还包括：
基于所述多个RF输入/输出处的测量电压来调节n值，使得测量电压的幅值最小化。
19.根据权利要求17所述的集成电路，其中，在产品测试期间校准集成电路。
20.根据权利要求17所述的集成电路，其中，对于参考采样仅校准一次集成电路，集成电路的校准结果能够用于大量相同或相似的采样。
21.根据权利要求17所述的集成电路，其中，在集成电路启动校准期间校准集成电路。
CN201610214947.1A 2015-04-09 2016-04-08 调谐数字接口的不对称性以抵消磁耦合 Active CN106059562B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/682,904 US9503155B2 (en) 2015-04-09 2015-04-09 Tuning asymmetry of a differential digital interface to cancel magnetic coupling
US14/682904 2015-04-09

Publications (2)

Publication Number Publication Date
CN106059562A true CN106059562A (zh) 2016-10-26
CN106059562B CN106059562B (zh) 2020-12-22

Family

ID=56101266

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610214947.1A Active CN106059562B (zh) 2015-04-09 2016-04-08 调谐数字接口的不对称性以抵消磁耦合

Country Status (3)

Country Link
US (1) US9503155B2 (zh)
EP (1) EP3078976B1 (zh)
CN (1) CN106059562B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108471027A (zh) * 2017-02-23 2018-08-31 英特尔公司 单线通信布置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102089974A (zh) * 2008-07-13 2011-06-08 阿尔特拉公司 用于优化电路中的频率性能的输入/输出模块的装置和方法
CA2842057A1 (en) * 2011-07-11 2013-01-17 Kili Technology Corporation Streamlined apparatus and methods for rfid communication
CN103811455A (zh) * 2012-11-14 2014-05-21 电力集成公司 利用引线框架对磁耦合通信链路的噪声消除
US9201108B2 (en) * 2011-12-28 2015-12-01 Samsung Electronics Co., Ltd. Method of analyzing coupling effect between signal lines in an integrated circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040121732A1 (en) * 2000-10-11 2004-06-24 Kerth Donald A. Apparatus and methods for reducing interference in radio-frequency apparatus
JP4881627B2 (ja) * 2006-02-13 2012-02-22 ルネサスエレクトロニクス株式会社 半導体集積回路および無線通信用半導体集積回路
US9230731B2 (en) * 2009-08-31 2016-01-05 BAR ILAN Research & Development Company Fault current limiter with saturated core
KR101922531B1 (ko) * 2011-12-01 2018-11-27 삼성전자주식회사 데이터 송수신 장치 및 그것의 송수신 방법
EP2870701B1 (en) * 2012-07-09 2017-09-06 Telefonaktiebolaget LM Ericsson (publ) Transceiver front-end
US8867738B2 (en) * 2013-03-14 2014-10-21 Telebyte, Inc. Method and device for reducing vectoring-enhanced noise in copper telephone loops
GB2517152A (en) * 2013-08-12 2015-02-18 Gde Technology Ltd Position sensor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102089974A (zh) * 2008-07-13 2011-06-08 阿尔特拉公司 用于优化电路中的频率性能的输入/输出模块的装置和方法
CA2842057A1 (en) * 2011-07-11 2013-01-17 Kili Technology Corporation Streamlined apparatus and methods for rfid communication
US9201108B2 (en) * 2011-12-28 2015-12-01 Samsung Electronics Co., Ltd. Method of analyzing coupling effect between signal lines in an integrated circuit
CN103811455A (zh) * 2012-11-14 2014-05-21 电力集成公司 利用引线框架对磁耦合通信链路的噪声消除

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108471027A (zh) * 2017-02-23 2018-08-31 英特尔公司 单线通信布置

Also Published As

Publication number Publication date
EP3078976B1 (en) 2020-07-15
EP3078976A3 (en) 2016-11-02
CN106059562B (zh) 2020-12-22
US20160301446A1 (en) 2016-10-13
EP3078976A2 (en) 2016-10-12
US9503155B2 (en) 2016-11-22

Similar Documents

Publication Publication Date Title
US7098670B2 (en) Method and system of characterizing a device under test
CN107957542B (zh) 用于原位差分阻抗平衡误差测量和校正的电路
US20060036980A1 (en) Method and apparatus for jitter analysis and program therefor
KR101267417B1 (ko) 구성 가능한 링 발진기를 이용한 회로 시뮬레이터 파라미터 추출
US7269521B2 (en) Method for analyzing power distribution system and related techniques
US20130268909A1 (en) Impedance optimized chip system
CN107636476B (zh) 支持执行并行测量的多引脚探针
CN107850642A (zh) 用于校准自动化测试设备的mem继电器组件
US6150865A (en) Method for the positioning/routing of a global clock circuit on an integrated circuit, and associated devices
JP2009217622A (ja) 電子回路基板の電源雑音解析装置と方法並びにプログラム
CN104753528B (zh) 分段的自动频率控制afc校准方法及系统
CN106059562A (zh) 调谐数字接口的不对称性以抵消磁耦合
US20050246671A1 (en) Method and apparatus for determining worst case coupling within a differential pair group
EP3722819B1 (en) Voltage measurement compensation in high voltage systems
CN108038322A (zh) 一种spice集中模型的建模方法及系统
US8302055B2 (en) Semiconductor device design support apparatus and semiconductor device design support method
CN106959411A (zh) 一种集成电路和集成电路的测试方法
CN104636526B (zh) 硅通孔的失配模型方法
CN106940406B (zh) 电路传输线的特性阻抗获取方法
CN107144369A (zh) 一种用于dcs产品调试中的温度信号仿真方法和装置
Overney et al. Impedance simulator for automatic calibration of LCR meters: proof-of-principle experiment
Cichy et al. Double quasi-balanced meter for measurement of inductor quality factor
Serpaud et al. ICEM-CE extraction methodology
Chou et al. Transmission line signal radiation pattern by near-field measurement
CN103984811B (zh) 一种埋入式电感版图的优化设计方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant