JP6371638B2 - Ｄ／ａ変換回路及びｄ／ａ変換方法 - Google Patents

Description

この発明はＤ／Ａ（デジタル／アナログ）変換回路及びＤ／Ａ変換方法に関し、特にｎビットのデータを２つのＤ／Ａ変換器を用いてＤ／Ａ変換する技術に関する。

Ｄ／Ａ変換器には基本的な回路構成として、荷重抵抗を用いるものと、はしご（ラダー）形抵抗回路網を用いるものがある。このようなＤ／Ａ変換器では、変換精度は抵抗のばらつきに大きく左右され、上記のような基本回路を用いるＤ／Ａ変換ＬＳＩでは、拡散層を用いた抵抗の相対精度が悪いため、９〜１０ビット程度の精度が限界となっている。

Ｄ／Ａ変換器の変換精度を向上させる手法（高精度化手法）は各種提案されており、また実用化されている。例えば、特許文献１にはラダー抵抗を変換に必要となる個数以上の抵抗で構成し、ラダー抵抗を時間的に変化させることにより、抵抗値のばらつき誤差を平均化して変換精度を向上することが記載されている。

また、特許文献２にはＤ／Ａ変換器内で電流値を測定し、Ｄ／Ａ電圧変換回路や電圧電流変換回路内の素子のパラメータなどを直接補正する補正回路を付加したＤ／Ａ変換器が提案されている。

さらに、特許文献３にはＤ／Ａ変換器内のトランジスタの閾値電圧のばらつきに基因する変換精度の劣化問題に対処すべく、閾値電圧を調整可能なＳＯＮＯＳ（Silicon/silicon Oxide/silicon Nitride/silicon Oxide/poly Silicon）構造のトランジスタを用いて電圧電流変換を行うことが記載されている。

一方、特許文献４には複数のＤ／Ａ変換器の出力特性のばらつきを低減すべく、複数のＤ／Ａ変換器の出力特性の差異を所定の範囲内に収めるための抵抗体を形成し、トリミングにより抵抗体の抵抗値の調整を行うことが記載されている。

特開２００２−９６２１号公報 特表２００６−５２７９５６号公報 特開２０１３−１９８０４２号公報 特開２００９−６９３７２号公報

上述したように、Ｄ／Ａ変換器の高精度化については各種提案されているものの、例えばワンチップマイコン（マイコン：マイクロコントローラ）に内蔵されているような安価、低精度なＤ／Ａ変換器を用いて高精度なＤ／Ａ変換を行うことについては、従来、検討されていなかった。

この発明の目的はこの問題に鑑み、ワンチップマイコンに内蔵されているような２系統の（２つの）Ｄ／Ａ変換器を用いて１系統の高精度なＤ／Ａ変換を行うことを可能としたＤ／Ａ変換回路及びＤ／Ａ変換方法を提供することにある。

請求項１の発明によれば、ｎビットのデータを２つのＤ／Ａ変換器を用いてＤ／Ａ変換するＤ／Ａ変換回路は、ｎビットのデータの上位ｉビットをＤ／Ａ変換するｉビットの第１のＤ／Ａ変換器と、ｈビットのレジスタを備え、前記ｎビットのデータの下位ｊ（ｊ＝ｎ−ｉ，ｊ＜ｈ）ビットを最上位ビット側につめて収容し、その収容したデータをＣ／Ｐ倍したｈビットのデータを出力するデータ処理部と、データ処理部の出力をＤ／Ａ変換するｈビットの第２のＤ／Ａ変換器と、第１のＤ／Ａ変換器の出力に第２のＤ／Ａ変換器の出力を１／Ｑ倍して加算する加算回路とよりなり、Ｃはデータ処理部に入力される補正値とされ、Ｐ，ＱはＰ≧２，Ｐ×Ｑ＝２^ｉを満たす値とされ、Ｃを１としてｎビットのデータを１０進数で２^ｊ−１のデータ及び２^ｊのデータとそれぞれした時の加算回路の出力の振幅（０と２^ｊ−１及び０と２^ｊの出力値の差）をＡ及びＢとする時、Ｃは、Ｃ＝（（２^ｊ−１）／２^ｊ）×（Ｂ／Ａ）とされる。

請求項２の発明では請求項１の発明において、Ｃを得る手段として、加算回路の出力をＡ／Ｄ変換するＡ／Ｄ変換器と、Ａ／Ｄ変換器の出力の振幅を測定する振幅測定部と、振幅測定部で測定された振幅を用いてＣを算出する補正値算出部とを具備するものとされる。

請求項３の発明では請求項１又は２の発明において、ｎ，ｉ，ｈ，Ｐが、ｎ＝１６，ｉ＝１０，ｈ＝１０，Ｐ＝４とされる。

請求項４の発明によれば、ｎビットのデータを２つのＤ／Ａ変換器を用いてＤ／Ａ変換するＤ／Ａ変換方法は、ｎビットのデータの上位ｉビットをｉビットの第１のＤ／Ａ変換器でＤ／Ａ変換するステップと、前記ｎビットのデータの下位ｊ（ｊ＝ｎ−ｉ）ビットをｈ（ｈ＞ｊ）ビットのレジスタに最上位ビット側につめて収容するステップと、レジスタに収容したデータをＣ／Ｐ倍したｈビットのデータをｈビットの第２のＤ／Ａ変換器でＤ／Ａ変換するステップと、第１のＤ／Ａ変換器の出力に第２のＤ／Ａ変換器の出力を１／Ｑ倍して加算する加算ステップとよりなり、Ｃは補正値とされ、Ｐ，ＱはＰ≧２，Ｐ×Ｑ＝２^ｉを満たす値とされ、Ｃを１としてｎビットのデータを１０進数で２^ｊ−１のデータ及び２^ｊのデータとそれぞれした時の加算ステップで得られる出力の振幅（０と２^ｊ−１及び０と２^ｊの出力値の差）をＡ及びＢとする時、Ｃは、Ｃ＝（（２^ｊ−１）／２^ｊ）×（Ｂ／Ａ）とされる。

請求項５の発明では請求項４の発明において、ｎ，ｉ，ｈ，Ｐが、ｎ＝１６，ｉ＝１０，ｈ＝１０，Ｐ＝４とされる。

この発明によれば、ｎビットのデータを２つのＤ／Ａ変換器を用いてＤ／Ａ変換する場合において、それら２つのＤ／Ａ変換器が低精度のものであっても、高精度なＤ／Ａ変換を行うことができる。

この発明によるＤ／Ａ変換回路の一実施例の機能構成を示すブロック図。 この発明によるＤ／Ａ変換回路の他の実施例の機能構成を示すブロック図。 図１に示したＤ／Ａ変換回路を備えるエフェクタの機能構成を示すブロック図。 図１に示したＤ／Ａ変換回路を備えるリズム発生装置の機能構成を示すブロック図。 図２に示したＤ／Ａ変換回路を備えるエフェクタの機能構成を示すブロック図。 図２に示したＤ／Ａ変換回路を備えるリズム発生装置の機能構成を示すブロック図。

この発明の実施形態を図面を参照して実施例により説明する。

図１はこの発明によるＤ／Ａ変換回路の一実施例の構成を示したものであり、この例ではＤ／Ａ変換回路１０は第１及び第２の２つのＤ／Ａ変換器１１，１２とデータ処理部１３と加算回路１４とを備え、さらに補正値を得るための手段としてスイッチ１５とＡ／Ｄ変換器１６と振幅測定部１７と補正値算出部１８とを備えている。このＤ／Ａ変換回路１０はｎビットのデータを２つのＤ／Ａ変換器１１，１２を用いてＤ／Ａ変換するものとなっている。Ｄ／Ａ変換器１１はｉビットの精度を有するものとされ、Ｄ／Ａ変換器１２はｈビットの精度を有するものとされる。

ｎビットのデータの上位ｉビットは第１のＤ／Ａ変換器１１に入力され、下位ｊ（ｊ＝ｎ−ｉ）ビットはデータ処理部１３に入力される。データ処理部１３はｈ（ｈ＞ｊ）ビットのレジスタを備えており、入力された下位ｊビットのデータを最上位ビット（ＭＳＢ）側につめてレジスタに収容し、収容したデータをＣ／Ｐ倍したｈビットのデータを第２のＤ／Ａ変換器１２に出力する。

第１のＤ／Ａ変換器１１は上位ｉビットのデータをＤ／Ａ変換し、第２のＤ／Ａ変換器１２はデータ処理部１３から入力されたデータをＤ／Ａ変換する。Ｄ／Ａ変換器１１，１２の出力はそれぞれ加算回路１４に入力される。加算回路１４は第２のＤ／Ａ変換器１２の出力を１／Ｑ倍し、その１／Ｑ倍した出力と第１のＤ／Ａ変換器１１の出力とを加算して出力する。加算回路１４の出力はｎビットのデータがＤ／Ａ変換されたアナログ出力となる。

上記において、Ｐ，ＱはＰ≧２，Ｐ×Ｑ＝２^ｉを満たす値とされる。Ｃは第１のＤ／Ａ変換器１１と第２のＤ／Ａ変換器１２を用いてｎビットのデータの高精度なＤ／Ａ変換を行うための補正値である。なお、Ｃ／Ｐは出力倍率を表し、１／Ｑは加算比率を表す。

補正値Ｃの初期値は１とされ、Ｄ／Ａ変換回路１０の初期状態においてはＣ＝１がデータ処理部１３に設定されている。補正値Ｃは下記の手順により算出され、設定すべき所定の値に設定変更される。
（１）スイッチ１５をＯＮとする。これにより、加算回路１４の出力はＡ／Ｄ変換器１６に入力されてＡ／Ｄ変換されることになる。
（２）ｎビットのデータを１０進数で２^ｊ−１のデータとしてＤ／Ａ変換回路１０に入力する。この場合、第１のＤ／Ａ変換器１１に対する入力は０であり、入力データは第２のＤ／Ａ変換器１２でＤ／Ａ変換される。Ｄ／Ａ変換出力は加算回路１４及びスイッチ１５を介してＡ／Ｄ変換器１６に入力されてＡ／Ｄ変換される。Ａ／Ｄ変換器１６の出力は振幅測定部１７に入力され、振幅測定部１７はＡ／Ｄ変換器１６の出力の振幅（直流信号の場合「０」との差）を測定する。振幅測定部１７は測定した振幅Ａを補正値算出部１８に出力する。
（３）次に、ｎビットのデータを１０進数で２^ｊのデータとしてＤ／Ａ変換回路１０に入力する。この場合、第２のＤ／Ａ変換器１２に対する入力は０であり、入力データは第１のＤ／Ａ変換器１１でＤ／Ａ変換される。Ｄ／Ａ変換出力は上記（２）と同様、Ａ／Ｄ変換されて振幅が測定され、振幅測定部１７は測定した振幅Ｂを補正値算出部１８に出力する。
（４）補正値算出部１８には予め２^ｊ−１と２^ｊの値が格納されており、補正値算出部１８はこれら２^ｊ−１，２^ｊの値と振幅測定部１７から入力された振幅Ａ，Ｂの値を用いて下式により補正値Ｃを算出する。
Ｃ＝（（２^ｊ−１）／２^ｊ）×（Ｂ／Ａ）
算出された補正値Ｃはデータ処理部１３に入力され、データ処理部１３は補正値Ｃの値を入力された値に置き換える。

以上により、補正値Ｃの設定が完了し、新たな出力倍率Ｃ／Ｐが設定される。
（５）スイッチ１５をＯＦＦとし、加算回路１４の出力のＡ／Ｄ変換器１６への入力を断つ。

ｎビットのデータの下位ｊビットはデータ処理部１３で１／Ｐ倍され、さらにＤ／Ａ変換後の出力が加算回路１４で１／Ｑ倍され、即ち（１／Ｐ）×（１／Ｑ）＝１／２^ｉ倍されて上位ｉビットのデータのＤ／Ａ変換出力に加算されるが、上記のようにして補正値Ｃを決定してデータ処理部１３における出力倍率を（１／Ｐ）×Ｃ＝Ｃ／Ｐとすることにより、ｎビットのデータの高精度なＤ／Ａ変換を行うことができる。具体的に言えば、補正値Ｃを乗算することにより、
・例えば、ｎビットの入力データが１０進数で２^ｊ−１から２^ｊになり、下位ｊビットの最上位ビットが桁上がりする際、桁上がり直後の加算回路１４の出力（第１のＤ／Ａ変換器１１の出力）が桁上がり直前の加算回路１４の出力（第２のＤ／Ａ変換器１２の出力を１／２^ｉ倍した出力）に対して小さくなるといったような第１のＤ／Ａ変換器１１と第２のＤ／Ａ変換器１２の変換精度の差に基因する不具合発生
・加算回路１４における実際の加算比率１／Ｑの設計値に対するズレ
といった問題を解消することができる。

なお、上記（１）〜（５）の手順による補正値Ｃの設定は、Ｄ／Ａ変換回路１０の実際の使用に先立ち、事前に行われる。また、これに限らず、例えば電源電圧の降下等による影響が危惧される場合には、使用時においても随時行い、補正値Ｃを再設定してもよい。

ここで、上記におけるｎ，ｉ，ｊ，ｈ，Ｐ，Ｑの具体的数値例を示せば、
ｎ＝１６
ｉ＝１０
ｊ＝ｎ−ｉ＝６
ｈ＝１０
Ｐ＝４
Ｑ＝２^ｉ／Ｐ＝２^８＝２５６
であり、この場合、１６ビットのデータが１０ビットの２つのＤ／Ａ変換器１１，１２によってＤ／Ａ変換されることになる。また、１０ビットのレジスタを有するデータ処理部１３では最上位ビット側につめて収容された６ビットのデータがＰ＝４により下位側に２ビットシフトされるため、１０ビットの上位側、下位側各２ビットを補正値Ｃの設定に使用することができるものとなる。

Ｄ/Ａ変換回路１０は上述した例では直流を出力する構成のものとしている。しかしながら、例えば電池を用いた回路で片側電源を用いた場合などでは、Ｄ／Ａ変換回路の出力電圧の直流成分を取り除くため、出力部に例えばコンデンサを挿入し、交流結合とすることがある。このようにＤ／Ａ変換回路が直流を出力しない構成をとる場合には、前述の補正値Ｃの算出における入力データは下記のようにすればよい。

即ち、前述の（２）の処理で、ｎビットのデータとして１０進数で０と２^ｊ−１の繰り返しデータをＤ／Ａ変換回路１０に入力し、これにより得られるパルス出力の振幅を振幅測定部１７で測定して振幅Ａとし、前述の（３）の処理で、ｎビットのデータとして１０進数で０と２^ｊの繰り返しデータをＤ／Ａ変換回路１０に入力し、これにより得られるパルス出力の振幅を振幅測定部１７で測定して振幅Ｂとすればよい。

図１に示したＤ／Ａ変換回路１０では補正値Ｃを得る手段として、Ａ／Ｄ変換器１６、振幅測定部１７、補正値算出部１８及びスイッチ１５を具備するものとなっているが、これら補正値Ｃを得る手段はＤ／Ａ変換回路内ではなく、Ｄ／Ａ変換回路の外部にあるものとしてもよい。

図２はこの場合のＤ／Ａ変換回路の構成を示したものであり、この例ではＤ／Ａ変換回路２０は図１に示したＤ／Ａ変換回路１０における第１及び第２のＤ／Ａ変換器１１，１２、データ処理部１３及び加算回路１４のみによって構成されている。この例では補正値ＣはＤ／Ａ変換回路２０の外部にある手段によって算出され、算出された補正値Ｃがデータ処理部１３に入力される。

次に、この発明によるＤ／Ａ変換回路の好適な用途について説明する。

図３は図１に示したＤ／Ａ変換回路１０を備えるエフェクタの構成を示したものである。Ｄ／Ａ変換回路１０のＤ／Ａ変換器１１，１２及びＡ／Ｄ変換器１６はマイクロコントローラ３０が備える２系統のＤ／Ａ変換器及びＡ／Ｄ変換器を用いるものとされ、データ処理部１３、振幅測定部１７及び補正値算出部１８はマイクロコントローラ３０に構築されている。Ｄ／Ａ変換器１１，１２はそれぞれ１０ビットの精度を有するものとされる。

エフェクタはマイクロコントローラ３０が備えるもう１つのＡ／Ｄ変換器３１と、マイクロコントローラ３０に構築された信号処理部３３及び制御部３２と、Ｄ／Ａ変換回路１０と、操作手段４０とによって構成されている。信号処理部３３は楽音信号に、例えばコーラス、ディレイ、リバーブといった各種エフェクトを付加する機能を有し、さらにＤ／Ａ変換回路１０における補正値Ｃの設定のための前述した２種類のデータを出力する機能を有する。信号処理部３３はこの例では１６ビットのデータを出力するものとなっている。

楽音信号に付加するエフェクトの種類の選択、各エフェクトのパラメータの調整及び補正値Ｃの設定のためのデータ出力は操作手段４０を操作することによって行われる。操作手段４０の操作は制御部３２によって把握され、制御部３２は操作手段４０の操作に応じて信号処理部３３を制御する。

電気ギター等の楽器が演奏されてその楽器から出力される楽音信号はＡ／Ｄ変換器３１に入力されてＡ／Ｄ変換される。Ａ／Ｄ変換された楽音信号は信号処理部３３に入力され、操作手段４０の操作に応じて所望のエフェクトが付加される。そして、信号処理部３３から出力される１６ビットのデータがＤ／Ａ変換回路１０によってＤ／Ａ変換され、エフェクタ外部（例えばパワーアンプ等）に出力される。

この図３に示したエフェクタによれば、マイクロコントローラ３０に内蔵されているＤ／Ａ変換器１１，１２が低精度のものであっても高品位な音を出すことができる。

図４は図１に示したＤ／Ａ変換回路１０を備えるリズム発生装置の構成を示したものである。リズム発生装置はマイクロコントローラ５０に構築された音源５１及び制御部５２と、操作手段６０と、Ｄ／Ａ変換回路１０とによって構成されており、音源５１をマイクロコントローラ５０内に有する点が図３に示したエフェクタと異なっている。

音源５１はデータが記憶されたＲＯＭと読み出し手段とよりなり、操作手段６０の操作に応じて所望のデータが読み出され、音源５１から出力される。音源５１は１６ビットのデータを出力し、このデータがＤ／Ａ変換回路１０によってＤ／Ａ変換されて出力される。

この図４に示したリズム発生装置も図３に示したエフェクタと同様、高品位な音を出すことができる。

図５及び６は、図２に示したＤ／Ａ変換回路２０を備えるエフェクタ及びリズム発生装置の構成をそれぞれ示したものであり、図３及び４に示したエフェクタ及びリズム発生装置におけるＤ／Ａ変換回路１０をＤ／Ａ変換回路２０に置き換えた構成となっている。これら図５及び６に示した構成では補正値Ｃは外部にある手段によって算出されてマイクロコントローラ３０’，５０’内のデータ処理部１３にそれぞれ入力される。

１０，２０ Ｄ／Ａ変換回路 １１，１２ Ｄ／Ａ変換器
１３ データ処理部 １４ 加算回路
１５ スイッチ １６ Ａ／Ｄ変換器
１７ 振幅測定部 １８ 補正値算出部
３０，３０’，５０，５０’ マイクロコントローラ
３１ Ａ／Ｄ変換器 ３２ 制御部
３３ 信号処理部 ４０，６０ 操作手段
５１ 音源 ５２ 制御部

Claims (5)

1. ｎビットのデータを２つのＤ／Ａ変換器を用いてＤ／Ａ変換するＤ／Ａ変換回路であって、
   前記ｎビットのデータの上位ｉビットをＤ／Ａ変換するｉビットの第１のＤ／Ａ変換器と、
   ｈビットのレジスタを備え、前記ｎビットのデータの下位ｊ（ｊ＝ｎ−ｉ，ｊ＜ｈ）ビットを最上位ビット側につめて収容し、その収容したデータをＣ／Ｐ倍したｈビットのデータを出力するデータ処理部と、
   前記データ処理部の出力をＤ／Ａ変換するｈビットの第２のＤ／Ａ変換器と、
   前記第１のＤ／Ａ変換器の出力に前記第２のＤ／Ａ変換器の出力を１／Ｑ倍して加算する加算回路とよりなり、
   前記Ｃは前記データ処理部に入力される補正値とされ、
   前記Ｐ，ＱはＰ≧２，Ｐ×Ｑ＝２^ｉを満たす値とされ、
   前記Ｃを１として前記ｎビットのデータを１０進数で２^ｊ−１のデータ及び２^ｊのデータとそれぞれした時の前記加算回路の出力の振幅（０と２^ｊ−１及び０と２^ｊの出力値の差）をＡ及びＢとする時、前記Ｃは、
   Ｃ＝（（２^ｊ−１）／２^ｊ）×（Ｂ／Ａ）
   とされていることを特徴とするＤ／Ａ変換回路。
2. 請求項１記載のＤ／Ａ変換回路において、
   前記Ｃを得る手段として、前記加算回路の出力をＡ／Ｄ変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器の出力の振幅を測定する振幅測定部と、前記振幅測定部で測定された振幅を用いて前記Ｃを算出する補正値算出部とを具備することを特徴とするＤ／Ａ変換回路。
3. 請求項１又は２記載のＤ／Ａ変換回路において、
   前記ｎ，ｉ，ｈ，Ｐが、
   ｎ＝１６，ｉ＝１０，ｈ＝１０，Ｐ＝４
   であることを特徴とするＤ／Ａ変換回路。
4. ｎビットのデータを２つのＤ／Ａ変換器を用いてＤ／Ａ変換するＤ／Ａ変換方法であって、
   前記ｎビットのデータの上位ｉビットをｉビットの第１のＤ／Ａ変換器でＤ／Ａ変換するステップと、
   前記ｎビットのデータの下位ｊ（ｊ＝ｎ−ｉ）ビットをｈ（ｈ＞ｊ）ビットのレジスタに最上位ビット側につめて収容するステップと、
   前記レジスタに収容したデータをＣ／Ｐ倍したｈビットのデータをｈビットの第２のＤ／Ａ変換器でＤ／Ａ変換するステップと、
   前記第１のＤ／Ａ変換器の出力に前記第２のＤ／Ａ変換器の出力を１／Ｑ倍して加算する加算ステップとよりなり、
   前記Ｃは補正値とされ、
   前記Ｐ，ＱはＰ≧２，Ｐ×Ｑ＝２^ｉを満たす値とされ、
   前記Ｃを１として前記ｎビットのデータを１０進数で２^ｊ−１のデータ及び２^ｊのデータとそれぞれした時の前記加算ステップで得られる出力の振幅（０と２^ｊ−１及び０と２^ｊの出力値の差）をＡ及びＢとする時、前記Ｃは、
   Ｃ＝（（２^ｊ−１）／２^ｊ）×（Ｂ／Ａ）
   とされていることを特徴とするＤ／Ａ変換方法。
5. 請求項４記載のＤ／Ａ変換方法において、
   前記ｎ，ｉ，ｈ，Ｐが、
   ｎ＝１６，ｉ＝１０，ｈ＝１０，Ｐ＝４
   であることを特徴とするＤ／Ａ変換方法。

Images