JP6365102B2 - データ処理装置およびプログラム - Google Patents
データ処理装置およびプログラム Download PDFInfo
- Publication number
- JP6365102B2 JP6365102B2 JP2014165063A JP2014165063A JP6365102B2 JP 6365102 B2 JP6365102 B2 JP 6365102B2 JP 2014165063 A JP2014165063 A JP 2014165063A JP 2014165063 A JP2014165063 A JP 2014165063A JP 6365102 B2 JP6365102 B2 JP 6365102B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- processing
- block size
- block
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/004—Predictors, e.g. intraframe, interframe coding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Image Processing (AREA)
- Stored Programmes (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
Pfn(clk)=ヒットブロック処理時間+ミスブロック処理時間+再構成時間+ロード時間+その他
ヒットブロック処理時間=ヒット数×1clk
ミスブロック処理時間=ミス数×nclk
再構成時間=回路構成時間+パイプラインデータ追い出し時間
ロード時間(再構成メモリ110に再構成データをロードするのに必要な時間)
Claims (5)
- 対象データ内の複数領域において各領域ごとにデータを解析することにより、複数のブロックサイズの各々を処理単位としたデータの処理について予測される指標を導出し、複数のブロックサイズの中からそれらの指標を比較して当該領域におけるデータの処理単位として適用されるブロックサイズを選択する解析部と、
対象データ内の複数領域においてデータを処理するにあたり、各領域ごとにその領域に適用されるブロックサイズの回路を再構成可能回路内に構成する制御部と、
を有する、
ことを特徴とするデータ処理装置。 - 請求項1に記載のデータ処理装置において、
前記解析部は、各領域ごとに複数のブロックサイズの各々を処理単位としたデータの処理について予測される処理時間を反映した前記指標を導出し、複数のブロックサイズの中から処理時間に係る選択条件を満たすブロックサイズを選択する、
ことを特徴とするデータ処理装置。 - 請求項1または2に記載のデータ処理装置において、
前記解析部は、複数のブロックサイズについて、各ブロックサイズごとに、当該ブロックサイズの回路を再構成可能回路内に構成するのに必要な再構成時間と、当該ブロックサイズの回路を利用したデータの処理に必要なデータ処理時間と、を含む前記指標を導出する、
ことを特徴とするデータ処理装置。 - 請求項1から3のいずれか1項に記載のデータ処理装置において、
前記解析部は、画像データ内の複数領域において画素データを解析することにより、各領域ごとに、互いに異なる画素数に対応した複数のブロックサイズの中から当該領域に適用されるブロックサイズを選択し、
前記制御部は、画像データ内の複数領域において画素データを処理するにあたり、各領域ごとにその領域に適用されるブロックサイズの回路を再構成可能回路内に構成する、
ことを特徴とするデータ処理装置。 - コンピュータに、
対象データ内の複数領域において各領域ごとにデータを解析することにより、複数のブロックサイズの各々を処理単位としたデータの処理について予測される指標を導出し、複数のブロックサイズの中からそれらの指標を比較して当該領域におけるデータの処理単位として適用されるブロックサイズを選択する解析機能と、
対象データ内の複数領域においてデータを処理するにあたり、各領域ごとにその領域に適用されるブロックサイズの回路を再構成可能回路内に構成する制御機能と、
を実現させる、
ことを特徴とするプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014165063A JP6365102B2 (ja) | 2014-08-14 | 2014-08-14 | データ処理装置およびプログラム |
US14/598,359 US9519948B2 (en) | 2014-08-14 | 2015-01-16 | Data processing apparatus, data processing method, and non-transitory computer readable medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014165063A JP6365102B2 (ja) | 2014-08-14 | 2014-08-14 | データ処理装置およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016042223A JP2016042223A (ja) | 2016-03-31 |
JP6365102B2 true JP6365102B2 (ja) | 2018-08-01 |
Family
ID=55302543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014165063A Active JP6365102B2 (ja) | 2014-08-14 | 2014-08-14 | データ処理装置およびプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US9519948B2 (ja) |
JP (1) | JP6365102B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106874219B (zh) * | 2016-12-23 | 2018-11-02 | 深圳云天励飞技术有限公司 | 一种卷积神经网络的数据调度方法、系统及计算机设备 |
US10887589B2 (en) * | 2019-04-12 | 2021-01-05 | Realnetworks, Inc. | Block size determination for video coding systems and methods |
US20220046200A1 (en) * | 2020-08-10 | 2022-02-10 | Micron Technology, Inc. | Methods and apparatus for integrated image signal processing |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2702488B2 (ja) * | 1988-01-18 | 1998-01-21 | 富士通株式会社 | 動画像の予測符号化方式 |
JP2757634B2 (ja) | 1991-11-18 | 1998-05-25 | 株式会社富士通ゼネラル | カラー画像処理装置 |
JP2006127460A (ja) * | 2004-06-09 | 2006-05-18 | Renesas Technology Corp | 半導体装置、半導体信号処理装置、およびクロスバースイッチ |
JP2006033161A (ja) * | 2004-07-13 | 2006-02-02 | Canon Inc | 符号化処理装置 |
JP2008040614A (ja) | 2006-08-02 | 2008-02-21 | Fuji Syst Kiki Kk | 画像処理装置、画像処理システム及び画像処理方法 |
JP2008242850A (ja) * | 2007-03-27 | 2008-10-09 | Ricoh Co Ltd | 画像処理装置、画像処理システム及び画像処理方法 |
JP5703781B2 (ja) * | 2010-09-03 | 2015-04-22 | ソニー株式会社 | 画像処理装置および方法 |
JP5742427B2 (ja) | 2011-04-25 | 2015-07-01 | 富士ゼロックス株式会社 | 画像処理装置 |
US9076267B2 (en) * | 2011-07-19 | 2015-07-07 | Panasonic Intellectual Property Corporation Of America | Image coding device, integrated circuit thereof, and image coding method |
JP5935366B2 (ja) * | 2012-02-09 | 2016-06-15 | 富士ゼロックス株式会社 | 画像処理装置 |
KR102072832B1 (ko) * | 2012-09-26 | 2020-02-03 | 벨로스 미디어 인터내셔널 리미티드 | 화상 부호화 방법, 화상 복호 방법, 화상 부호화 장치, 화상 복호 장치, 및, 화상 부호화 복호 장치 |
-
2014
- 2014-08-14 JP JP2014165063A patent/JP6365102B2/ja active Active
-
2015
- 2015-01-16 US US14/598,359 patent/US9519948B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9519948B2 (en) | 2016-12-13 |
US20160048971A1 (en) | 2016-02-18 |
JP2016042223A (ja) | 2016-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108133270B (zh) | 卷积神经网络加速方法及装置 | |
US8782591B1 (en) | Physically aware logic synthesis of integrated circuit designs | |
US10048739B2 (en) | Managing power consumption of a gated clock mesh | |
US9384316B2 (en) | Path-based congestion reduction in integrated circuit routing | |
JP6365102B2 (ja) | データ処理装置およびプログラム | |
US10303648B1 (en) | Logical and physical optimizations for partial reconfiguration design flow | |
WO2019214489A1 (zh) | 曲线擦除 | |
CN110737401B (zh) | 用于管理独立冗余磁盘阵列的方法、设备和计算机程序产品 | |
JP2017151604A (ja) | 演算処理装置 | |
CN104571956A (zh) | 一种数据写入方法及拆分装置 | |
US11106968B1 (en) | Circuit arrangements and methods for traversing input feature maps | |
US8473881B1 (en) | Multi-resource aware partitioning for integrated circuits | |
US10719906B2 (en) | Processing system for graphs and operating method thereof | |
US9230047B1 (en) | Method and apparatus for partitioning a synthesis netlist for compile time and quality of results improvement | |
US10360338B2 (en) | Method for improving capacitance extraction performance by approximating the effect of distant shapes | |
US9684751B2 (en) | Slack redistribution for additional power recovery | |
JP4310500B2 (ja) | 重要成分優先計算方式ならびに装置 | |
KR102574449B1 (ko) | 데이터 처리 방법 및 장치 | |
WO2019156060A1 (ja) | 並列ユニオン制御装置、並列ユニオン制御方法、および記憶媒体 | |
CN117057290A (zh) | 时序优化方法、装置、电子设备及存储介质 | |
US10296699B1 (en) | Implementing circuit designs adapted for partial reconfiguration | |
US9507794B2 (en) | Method and apparatus for distributed processing of file | |
US10824905B2 (en) | Information processing device, information processing method, and program | |
KR20190039159A (ko) | 분기 예측을 위한 분기 이력을 결정하기 위한 방법 및 디바이스 | |
US8495275B2 (en) | List structure control circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170720 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180605 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180618 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6365102 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |