JP6363025B2 - 放電回路及びこれを備えたled照明装置 - Google Patents

放電回路及びこれを備えたled照明装置 Download PDF

Info

Publication number
JP6363025B2
JP6363025B2 JP2015003486A JP2015003486A JP6363025B2 JP 6363025 B2 JP6363025 B2 JP 6363025B2 JP 2015003486 A JP2015003486 A JP 2015003486A JP 2015003486 A JP2015003486 A JP 2015003486A JP 6363025 B2 JP6363025 B2 JP 6363025B2
Authority
JP
Japan
Prior art keywords
power supply
switch element
terminal
supply voltage
control terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015003486A
Other languages
English (en)
Other versions
JP2016129464A (ja
Inventor
木村 俊介
俊介 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2015003486A priority Critical patent/JP6363025B2/ja
Publication of JP2016129464A publication Critical patent/JP2016129464A/ja
Application granted granted Critical
Publication of JP6363025B2 publication Critical patent/JP6363025B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/40Control techniques providing energy savings, e.g. smart controller or presence detection

Landscapes

  • Circuit Arrangement For Electric Light Sources In General (AREA)
  • Led Devices (AREA)
  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、電源回路のコンデンサを放電させる放電回路、及び、この放電回路を備えたLED照明装置に関する。
従来、図5に示すように、電源端子Vinと抵抗端子RSとの間を導通させるか否か切り替えるN型MOSトランジスタQ1Xと、N型MOSトランジスタQ1Xのゲート・ドレイン間に接続された起動抵抗R1Xと、N型MOSトランジスタQ1Xのゲートと接地端子GNDとの間に接続されたN型MOSトランジスタQ2Xと、を備える回路30Xが知られている(例えば、特許文献1参照)。
このような回路30Xは、電源電圧VDDのノイズを除去するための入力コンデンサCinを有する電源回路に接続することにより、放電回路として用いることができる。電源端子Vinには、電源回路から電源電圧VDDが供給される。抵抗端子RSには、放電抵抗Rxが接続される。N型MOSトランジスタQ2Xのゲートには、制御回路から制御信号S1が供給される。
電源電圧VDDが供給されている時、N型MOSトランジスタQ1Xは制御信号S1に応じてオン/オフする。そして、電源電圧VDDの供給が停止された時、オン状態のN型MOSトランジスタQ1X及び放電抵抗Rxを介して電源回路の入力コンデンサCinを放電させ、電源電圧VDDの低下を早めることが期待できる。
特開2014−17962号公報
ところで、電源電圧VDDが例えば100Vを超える場合、N型MOSトランジスタQ1Xとして、例えばリサーフ構造の高耐圧素子が用いられる。このようなN型MOSトランジスタQ1Xは、大電流を流すことができるように大きなサイズを有するため、ゲート・ドレイン間容量が比較的大きい。また、起動抵抗R1Xは、高耐圧且つ高抵抗である。
従って、このような大きなゲート・ドレイン間容量及び高抵抗な起動抵抗R1Xのために、電源電圧VDDの供給が停止された後、電源電圧VDDの低下に伴ってN型MOSトランジスタQ1Xのゲート電圧も低下してしまう。そのため、N型MOSトランジスタQ1Xの電流駆動能力、即ち放電能力が低下してしまう。従って、入力コンデンサCinの放電が遅くなり、電源電圧VDDの低下が遅くなる。
そこで、本発明は、より短時間で電源電圧を低下させることができる放電回路及びこれを備えたLED照明装置を提供することを目的とする。
本発明の一態様に係る放電回路は、
電源電圧が供給される電源端子と、放電抵抗を介して接地される抵抗端子との間を導通させるか否か切り替える第1のスイッチ素子と、
前記電源端子と前記第1のスイッチ素子の制御端子との間を導通させるか否か切り替える第2のスイッチ素子と、
前記電源端子と前記第2のスイッチ素子の制御端子との間に接続された第1の抵抗と、を備え、
前記第2のスイッチ素子の制御端子と前記電源端子との間の寄生容量は、前記第1のスイッチ素子の制御端子と前記電源端子との間の寄生容量より小さい、ことを特徴とする。
また、前記放電回路において、
前記電源端子と前記第1のスイッチ素子の制御端子との間に接続された第2の抵抗を備えてもよい。
また、前記放電回路において、
供給された制御信号に応じて、前記第1のスイッチ素子の制御端子と接地との間を導通させるか否か切り替える第3のスイッチ素子と、
前記制御信号に応じて、前記第2のスイッチ素子の制御端子と接地との間を導通させるか否か切り替える第4のスイッチ素子と、を備えてもよい。
また、前記放電回路において、
前記第1のスイッチ素子及び前記第2のスイッチ素子は、リサーフ構造を有するN型MOSトランジスタであってもよい。
また、前記放電回路において、
前記電源電圧は、入力コンデンサを有する電源回路から供給されてもよい。
本発明の一態様に係るLED照明装置は、
交流電源から供給された交流電圧の導通角を制御する調光器と、
前記調光器の出力電圧が供給される入力コンデンサと、
前記調光器の出力電圧を整流して直流の電源電圧を出力する整流回路と、
前記電源電圧が供給される放電回路と、
前記電源電圧を駆動電圧に変換するDC/DCコンバータと、
前記駆動電圧が供給されて点灯するLEDランプと、を備え、
前記放電回路は、
前記電源電圧が供給される電源端子と、放電抵抗を介して接地される抵抗端子との間を導通させるか否か切り替える第1のスイッチ素子と、
前記電源端子と前記第1のスイッチ素子の制御端子との間を導通させるか否か切り替える第2のスイッチ素子と、
前記電源端子と前記第2のスイッチ素子の制御端子との間に接続された第1の抵抗と、を有し、
前記第2のスイッチ素子の制御端子と前記電源端子との間の寄生容量は、前記第1のスイッチ素子の制御端子と前記電源端子との間の寄生容量より小さい、ことを特徴とする。
また、前記LED照明装置において、
前記電源電圧の大きさに応じて制御信号を出力する制御回路を備え、
前記放電回路は、
前記制御信号に応じて、前記第1のスイッチ素子の制御端子と接地との間を導通させるか否か切り替える第3のスイッチ素子と、
前記制御信号に応じて、前記第2のスイッチ素子の制御端子と接地との間を導通させるか否か切り替える第4のスイッチ素子と、を有してもよい。
本発明の放電回路によれば、電源端子と第1のスイッチ素子の制御端子との間を導通させるか否か切り替える第2のスイッチ素子を備え、第2のスイッチ素子の制御端子と電源端子との間の寄生容量は、第1のスイッチ素子の制御端子と電源端子との間の寄生容量より小さい。そのため、電源電圧の供給が停止された後、電源電圧が低下しても第2のスイッチ素子の制御端子の電圧の低下を遅くできる。よって、第2のスイッチ素子が導通している間、第1のスイッチ素子の制御端子と電源端子との間のインピーダンスが低くなっているため、電源電圧が低下しても第1のスイッチ素子の制御端子の電圧の低下を遅くできる。
従って、電源電圧を供給する電源回路が入力コンデンサを有している場合に、この入力コンデンサを第1のスイッチ素子を介して放電させて、より短時間で電源電圧を低下させることができる。
また、本発明のLED照明装置によれば、調光器が非導通状態になった後、より短時間で電源電圧を低下させることができるため、より短時間でDC/DCコンバータ及びLEDランプに電流が流れないようにできる。従って、所望のタイミングでLEDランプが消灯するので、精度良く調光することができる。
一実施形態に係るLED照明装置の概略的な構成を示す回路図である。 比較例のLED照明装置の概略的な構成を示すブロック図である。 図1及び図2のLED照明装置の各部の信号を示す波形図である。 図3の波形図の時刻t1付近を拡大した波形図である。 従来の放電回路の回路図である。
以下に、図面を参照して本発明の一実施形態について説明する。この実施形態は、本発明を限定するものではない。
図1は、一実施形態に係るLED照明装置100の概略的な構成を示す回路図である。図1に示すように、LED照明装置100は、調光器10と、入力コンデンサCinと、整流回路20と、放電回路30と、DC/DCコンバータ40と、LEDランプ50と、制御回路60と、放電抵抗Rxと、を備える。
調光器10は、トライアックTRを有し、使用者等による操作に応じて、交流電源ACから供給された交流電圧VACの導通角を制御する。
入力コンデンサCinは、調光器10の出力電圧が供給され、調光器10の出力電圧のノイズを除去する。
整流回路20は、例えば、4つのダイオードで構成されたブリッジダイオードであり、調光器10の出力電圧を全波整流して直流の電源電圧VDDを出力する。電源電圧VDDの最大値は、例えば100Vを超える。
このように、調光器10と整流回路20は、交流電源ACに直列接続されている。入力コンデンサCinと整流回路20は、並列接続されている。これらの調光器10と、入力コンデンサCinと、整流回路20は、電源回路として機能する。
放電回路30は、整流回路20から電源電圧VDDが供給され、入力コンデンサCinを放電する。
DC/DCコンバータ40は、電源電圧VDDを駆動電圧VDRに変換する。
LEDランプ50は、駆動電圧VDRが供給されて点灯する。
制御回路60は、例えばマイコンであり、DC/DCコンバータ40による電源電圧VDDの検出結果に従い、電源電圧VDDの大きさに応じて制御信号S1を出力する。制御回路60は、電源電圧VDDの大きさによらずローレベルの制御信号S1を出力してもよい。
放電回路30は、第1のスイッチ素子Q1と、第2のスイッチ素子Q2と、第3のスイッチ素子Q3と、第4のスイッチ素子Q4と、第1の抵抗R1と、第2の抵抗R2と、を有する。
第1のスイッチ素子Q1は、例えばリサーフ構造を有するN型MOSトランジスタであり、電源電圧VDDが供給される電源端子Vinと、放電抵抗Rxを介して接地される抵抗端子RSとの間を導通させるか否か切り替える。つまり、第1のスイッチ素子Q1は、ドレイン(一端)が電源端子Vinに接続され、ソース(他端)が抵抗端子RSに接続されている。
第2のスイッチ素子Q2は、例えばリサーフ構造を有するN型MOSトランジスタであり、電源端子Vinと第1のスイッチ素子Q1のゲート(制御端子)との間を導通させるか否か切り替える。つまり、第2のスイッチ素子Q2は、ドレイン(一端)が電源端子Vinに接続され、ソース(他端)が第1のスイッチ素子Q1のゲートに接続されている。
第2のスイッチ素子Q2のゲート(制御端子)と電源端子Vinとの間の寄生容量は、第1のスイッチ素子Q1のゲートと電源端子Vinとの間の寄生容量より小さい。具体的には、第2のスイッチ素子Q2のゲート・ドレイン間の寄生容量は、第1のスイッチ素子Q1のゲート・ドレイン間の寄生容量より小さい。即ち、第2のスイッチ素子Q2は、第1のスイッチ素子Q1よりサイズが小さく、導通し易い。
第1の抵抗R1は、電源端子Vinと第2のスイッチ素子Q2のゲートとの間に接続されている。
第2の抵抗R2は、電源端子Vinと第1のスイッチ素子Q1のゲートとの間に接続されている。電源電圧VDDが立ち上がる時に、第2の抵抗R2に電流が流れることにより、第1のスイッチ素子Q1のゲート・ドレイン間容量を高速に充電することができる。よって、第2の抵抗R2により、電源電圧VDDが立ち上がる時に、第1のスイッチ素子Q1をより高速に導通させることができる。
第3のスイッチ素子Q3は、例えばN型MOSトランジスタであり、端子INを介して制御回路60から供給された制御信号S1に応じて、第1のスイッチ素子Q1のゲートと接地(接地端子GND)との間を導通させるか否か切り替える。つまり、第3のスイッチ素子Q3は、ドレイン(一端)が第1のスイッチ素子Q1のゲートに接続され、ソース(他端)が接地端子GNDに接続されている。
第4のスイッチ素子Q4は、例えばN型MOSトランジスタであり、制御信号S1に応じて、第2のスイッチ素子Q2のゲートと接地(接地端子GND)との間を導通させるか否か切り替える。つまり、第4のスイッチ素子Q4は、ドレイン(一端)が第2のスイッチ素子Q2のゲートに接続され、ソース(他端)が接地端子GNDに接続されている。
次に、図1のLED照明装置100の動作を、図2に示す比較例のLED照明装置100Xの動作と比較して説明する。
図2は、比較例のLED照明装置100Xの概略的な構成を示すブロック図である。図2では、放電回路30に代えて図5に示す放電回路30Xを備える点以外は、図1と共通する。
図3は、図1及び図2のLED照明装置100,100Xの各部の信号を示す波形図である。図4は、図3の波形図の時刻t1付近を拡大した波形図である。本実施形態の図1の第1のスイッチ素子Q1と、比較例の図2のN型MOSトランジスタQ1Xは、同じサイズである。
図3(a),4(a)は、放電抵抗Rxを流れる放電電流Ixを示し、図3(b),4(b)は、第1のスイッチ素子Q1及びN型MOSトランジスタQ1Xのゲート・ソース間電圧VGS1を示す。図3(c),4(c)は、第1のスイッチ素子Q1及びN型MOSトランジスタQ1Xのゲート電圧VG1を示し、図3(d),4(d)は、電源電圧VDDを示す。図3,4では、本実施形態の波形を実線で示し、比較例の波形を破線で示す。図3では、交流電圧VACの半周期分の波形を示している。
図3,4では、制御信号S1は常にローレベルであり、第3及び第4のスイッチ素子Q3,Q4及びN型MOSトランジスタQ2Xはオフになっている一例を示している。
図示するように、時刻t1において調光器10が非導通状態になり、この後、電源電圧VDDが0Vに向けて低下している。
図4から分かるように、比較例では、時刻t1の後、電源電圧VDDの低下に伴い、N型MOSトランジスタQ1Xのゲート・ドレイン間の寄生容量に起因してゲート電圧VG1が急速に低下するため、ゲート・ソース間電圧VGS1も急速に低下している。そのため、N型MOSトランジスタQ1Xが放電電流Ixを流すことができなくなり、放電電流Ixも急速に減少している。従って、入力コンデンサCinの放電が遅くなり、電源電圧VDDの低下が遅くなっている。
これに対して本実施形態では、時刻t1の後、ゲート・ドレイン間の寄生容量が小さい第2のスイッチ素子Q2のゲート電圧の低下は、ゲート・ドレイン間の寄生容量が大きい比較例のN型MOSトランジスタQ1Xのゲート電圧VG1の低下よりも遅くなる(図示せず)。そのため、比較例よりもゲート電圧VG1の低下が遅れ、ゲート・ソース間電圧VGS1の低下も遅れている。よって、第1のスイッチ素子Q1を流れる放電電流Ixの低下も比較例より遅れている。従って、入力コンデンサCinの放電が早くなり、電源電圧VDDは、比較例よりも早く低下している。
以上で説明したように、本実施形態によれば、第2のスイッチ素子Q2のゲートと電源端子Vinとの間の寄生容量は、第1のスイッチ素子Q1のゲートと電源端子Vinとの間の寄生容量より小さい。そのため、電源電圧VDDの供給が停止された後、電源電圧VDDが低下しても第2のスイッチ素子Q2のゲート電圧の低下を遅くできる。よって、第2のスイッチ素子Q2が導通している間、第1のスイッチ素子Q1のゲートと電源端子Vinとの間のインピーダンスが低くなっているため、電源電圧VDDが低下しても第1のスイッチ素子Q1のゲート電圧VG1の低下を遅くできる。
従って、入力コンデンサCinを、第1のスイッチ素子Q1を介して放電させて、より短時間で電源電圧VDDを低下させることができる。
これにより、調光器10が非導通状態になった時刻t1の後、より短時間でDC/DCコンバータ40及びLEDランプ50に電流が流れなくなる。従って、所望のタイミングでLEDランプ50が消灯するので、精度良く調光することができる。
これに対して、比較例のLED照明装置100Xでは、本実施形態と比較して、時刻t1の後の電源電圧VDDの低下が遅くなるため、より長い時間DC/DCコンバータ40及びLEDランプ50に電流が流れる。このような時刻t1以降の本来不要な期間の電流は、損失となる。また、LEDランプ50が消灯するタイミングも本実施形態より遅れるので、調光の精度が低下する。
なお、DC/DCコンバータ40は、電源電圧VDDが予め定められた判定電圧より高くなった時に、制御回路60にハイレベルの制御信号S1を出力させ、その後電源電圧VDDが判定電圧以下になった時に、制御回路60にローレベルの制御信号S1を出力させてもよい。これにより、電源電圧VDDが判定電圧より高くなってから、例えば時刻t1の直後まで、第3及び第4のスイッチ素子Q3,Q4が導通する。従って、この期間において、第1及び第2のスイッチ素子Q1,Q2が非導通になるので、放電電流Ixを流さないようにできる。第1及び第2の抵抗R1,R2を流れる電流は、放電電流Ixより小さいため、消費電流を低減できる。時刻t1の後で第3及び第4のスイッチ素子Q3,Q4が非導通になると、以上の説明と同様に動作する。
また、電源電圧VDDが立ち上がる時に、第1のスイッチ素子Q1を所望の速さで導通させることができれば、第2の抵抗R2は設けなくてもよい。
また、入力コンデンサCinを有する電源回路から電源電圧VDDが供給される装置であれば、放電回路30をLED照明装置100以外の装置に適用しても、同様の効果が得られる。
本発明の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本発明の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
10 調光器
Cin 入力コンデンサ
20 整流回路
30 放電回路
40 DC/DCコンバータ
50 LEDランプ
60 制御回路
Rx 放電抵抗
Q1 第1のスイッチ素子
Q2 第2のスイッチ素子
Q3 第3のスイッチ素子
Q4 第4のスイッチ素子
R1 第1の抵抗
R2 第2の抵抗
100 LED照明装置

Claims (7)

  1. 電源電圧が供給される電源端子と、放電抵抗を介して接地される抵抗端子との間を導通させるか否か切り替える第1のスイッチ素子と、
    前記電源端子と前記第1のスイッチ素子の制御端子との間を導通させるか否か切り替える第2のスイッチ素子と、
    前記電源端子と前記第2のスイッチ素子の制御端子との間に接続された第1の抵抗と、を備え、
    前記第2のスイッチ素子の制御端子と前記電源端子との間の寄生容量は、前記第1のスイッチ素子の制御端子と前記電源端子との間の寄生容量より小さそれにより、前記電源電圧の供給が停止された後、前記電源電圧が低下しても、前記第1のスイッチ素子の制御端子の電圧の低下を遅くする、ことを特徴とする放電回路。
  2. 前記電源端子と前記第1のスイッチ素子の制御端子との間に接続された第2の抵抗を備える、ことを特徴とする請求項1に記載の放電回路。
  3. 供給された制御信号に応じて、前記第1のスイッチ素子の制御端子と接地との間を導通させるか否か切り替える第3のスイッチ素子と、
    前記制御信号に応じて、前記第2のスイッチ素子の制御端子と接地との間を導通させるか否か切り替える第4のスイッチ素子と、を備える、
    ことを特徴とする請求項1又は請求項2に記載の放電回路。
  4. 前記第1のスイッチ素子及び前記第2のスイッチ素子は、リサーフ構造を有するN型MOSトランジスタである、ことを特徴とする請求項1から請求項3の何れかに記載の放電回路。
  5. 前記電源電圧は、入力コンデンサを有する電源回路から供給される、ことを特徴とする請求項1から請求項4の何れかに記載の放電回路。
  6. 交流電源から供給された交流電圧の導通角を制御する調光器と、
    前記調光器の出力電圧が供給される入力コンデンサと、
    前記調光器の出力電圧を整流して直流の電源電圧を出力する整流回路と、
    前記電源電圧が供給される放電回路と、
    前記電源電圧を駆動電圧に変換するDC/DCコンバータと、
    前記駆動電圧が供給されて点灯するLEDランプと、を備え、
    前記放電回路は、
    前記電源電圧が供給される電源端子と、放電抵抗を介して接地される抵抗端子との間を導通させるか否か切り替える第1のスイッチ素子と、
    前記電源端子と前記第1のスイッチ素子の制御端子との間を導通させるか否か切り替える第2のスイッチ素子と、
    前記電源端子と前記第2のスイッチ素子の制御端子との間に接続された第1の抵抗と、を有し、
    前記第2のスイッチ素子の制御端子と前記電源端子との間の寄生容量は、前記第1のスイッチ素子の制御端子と前記電源端子との間の寄生容量より小さそれにより、前記電源電圧の供給が停止された後、前記電源電圧が低下しても、前記第1のスイッチ素子の制御端子の電圧の低下を遅くする、ことを特徴とするLED照明装置。
  7. 前記電源電圧の大きさに応じて制御信号を出力する制御回路を備え、
    前記放電回路は、
    前記制御信号に応じて、前記第1のスイッチ素子の制御端子と接地との間を導通させるか否か切り替える第3のスイッチ素子と、
    前記制御信号に応じて、前記第2のスイッチ素子の制御端子と接地との間を導通させるか否か切り替える第4のスイッチ素子と、を有する、
    ことを特徴とする請求項6に記載のLED照明装置。
JP2015003486A 2015-01-09 2015-01-09 放電回路及びこれを備えたled照明装置 Active JP6363025B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015003486A JP6363025B2 (ja) 2015-01-09 2015-01-09 放電回路及びこれを備えたled照明装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015003486A JP6363025B2 (ja) 2015-01-09 2015-01-09 放電回路及びこれを備えたled照明装置

Publications (2)

Publication Number Publication Date
JP2016129464A JP2016129464A (ja) 2016-07-14
JP6363025B2 true JP6363025B2 (ja) 2018-07-25

Family

ID=56384588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015003486A Active JP6363025B2 (ja) 2015-01-09 2015-01-09 放電回路及びこれを備えたled照明装置

Country Status (1)

Country Link
JP (1) JP6363025B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52139923A (en) * 1976-05-18 1977-11-22 Pioneer Electronic Corp Series controlled constanttvoltage unit
JP3614832B2 (ja) * 2002-05-24 2005-01-26 東光株式会社 自励式降圧型スイッチング電源装置
JP2013186944A (ja) * 2012-03-05 2013-09-19 Toshiba Lighting & Technology Corp 照明用電源及び照明器具
US9210744B2 (en) * 2012-04-18 2015-12-08 Power Integrations, Inc. Bleeder circuit for use in a power supply
JP6028402B2 (ja) * 2012-06-07 2016-11-16 富士電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2016129464A (ja) 2016-07-14

Similar Documents

Publication Publication Date Title
KR102467987B1 (ko) 최소 전력 손실의 바디 다이오드를 가지는 스위칭 컨버터를 위한 게이트 드라이버
US9210744B2 (en) Bleeder circuit for use in a power supply
JP6086101B2 (ja) 半導体装置
JP5736243B2 (ja) 電源回路
US9000683B2 (en) Bleeder circuit having current sense with edge detection
JP7408934B2 (ja) 半導体素子の電流検出回路及び電流検出方法、並びに半導体モジュール
US20170142795A1 (en) A phase control dimmer circuit with short-circuit protection
EP3319400B1 (en) Dimming device
JP6271723B2 (ja) ドライバ回路
US10111285B2 (en) Adaptive turn-off delay time compensation for LED controller
US9484801B2 (en) Start-up regulator for high-input-voltage power converters
TWI631875B (zh) 調光裝置之保護電路及調光裝置
JP7346944B2 (ja) 半導体素子の電流検出回路及び電流検出方法、並びに半導体モジュール
JP6363025B2 (ja) 放電回路及びこれを備えたled照明装置
KR20160117659A (ko) 트리거 회로 및 이를 포함하는 조명 장치
CN110739951A (zh) 用于驱动晶体管器件的方法和电子电路
US10536145B2 (en) High-speed MOSFET and IGBT gate driver
TWM508182U (zh) Led驅動電路
JP6907662B2 (ja) ゲート駆動回路およびこれを備えた負荷駆動装置
JP7501760B1 (ja) 電源システム
KR101847520B1 (ko) 액티브 댐퍼 및 액티브 댐퍼 구동 방법
TW201806273A (zh) 主動式緩衝電路
US20160276937A1 (en) Power apparatus
JP6841623B2 (ja) Led駆動方法及びled駆動回路
JP6364758B2 (ja) 全波整流回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180627

R150 Certificate of patent or registration of utility model

Ref document number: 6363025

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150