JP6841623B2 - Led駆動方法及びled駆動回路 - Google Patents
Led駆動方法及びled駆動回路 Download PDFInfo
- Publication number
- JP6841623B2 JP6841623B2 JP2016177536A JP2016177536A JP6841623B2 JP 6841623 B2 JP6841623 B2 JP 6841623B2 JP 2016177536 A JP2016177536 A JP 2016177536A JP 2016177536 A JP2016177536 A JP 2016177536A JP 6841623 B2 JP6841623 B2 JP 6841623B2
- Authority
- JP
- Japan
- Prior art keywords
- led
- control unit
- current
- value
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 23
- 230000010349 pulsation Effects 0.000 claims description 9
- 238000000605 extraction Methods 0.000 claims description 8
- 238000005259 measurement Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000004397 blinking Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/40—Control techniques providing energy savings, e.g. smart controller or presence detection
Landscapes
- Circuit Arrangement For Electric Light Sources In General (AREA)
Description
なお、電圧が減少するときは上記の逆の動作となる。
上述のように、本発明の実施形態としては、デジタル制御回路によるもの(第1実施形態)、アナログ制御回路によるもの(第2実施形態)、デジタル・アナログ混合制御回路によるもの(第3実施形態)といった様々な実施形態が想定されるが、本発明の基本概念は、上述の課題として挙げた「各脈流周期内で不点灯となるLEDの発生」を防止するために、電圧値によってLEDストリング中の点灯ストリングの長さを変え、かつ、点灯させる位置(LED)をずらすよう制御するという点にある。そのために、電圧の尖頭値を含む基準点から所定の経過時間後の波高値(以下、これを尖頭値等という)を適切に予測することは重要な処理となりうる。この点、本発明の一実施形態においては、第1実施形態及び第3実施形態において、電圧尖頭値等の予測処理が実装されている。
以下、第1実施形態〜第3実施形態に沿って説明する。
図1は、本発明の第1実施形態に係るLED駆動回路110の概略回路図である。いわゆるフルデジタルの回路構成である。このようなデジタル回路においては、通常は系の安定性の問題(システムの暴走ないし発振を防止する観点)として、マイクロプロセッサのレスポンスよりも、回路出力のほうが十分にゆっくりであること(逆に言えば、プロセッサのレスポンスが十分速いこと。但し、コスト要請もある)が条件とされるが、具体的なスペックについては本発明の本質ではないため詳細な説明は割愛する。以下、LED駆動回路110はこの問題をクリアしているものとする。
言い換えると、導通切替部140は、駆動制御部120による制御に応じて、LED列150の給電端150Aと、この給電端150Aから数えてj段目のLEDとの間のLEDを導通状態又は非導通状態に切り替える。
なお、これらのMPU性能は、本願の出願時において低価格低速のMPUであり上述したようにシステムが暴走ないし発振しない程度の処理速度のものの使用を想定している。
まず、制御MPU122は、制御の基準点(例えばADC121を介して取得した脈流Voの値が所定の値、例えば0Vとなる時)を認識ないし検知すると、スイッチ制御部124を制御してスイッチSw01、Sw12〜Sw14を閉じ(ON)且つ他のスイッチSw02〜S04、Sw11、Sw21を開く(OFF)。なお、スイッチSw11〜Sw14を閉じるとこれらのスイッチにゲートが接続されたトランジスタ(MOSFET)Q1〜Q4のゲート電位が0Vになるため電流は流れないものとする。
同様に、すでに決定された標準入力AC電圧、変動率、LED段数、切換タップ数、各タップに流す電流値と各切替電圧、基準電圧により、トランジスタQ1〜Q4で必要とされる特性や、導通切替部140の抵抗Ri1、Rc1、Rc2の値及びトランジスタQ42の特性も自ずと定まる。
脈流Voの電圧値が上昇していくと、制御MPU122は、ADC121を介して取得したVo及びVsの値並びに蓄積した波形情報(例えば現時点から直近4〜8個の波形情報の平均値を用いる。以下同様。)を基に、第1〜第4段目のLED(D1〜D4)を経てトランジスタQ1に電流I1が流れ始める事を認識ないし検知する。制御MPU122は、電流I1が流れる時のトランジスタQ1のゲート・ソース間電圧VGSの標準値に(Rs1+Rs2+Rs3+Rs4)×I1の値を加えた電圧をDAC123の初期値として出力し、電流I1が所定の値である事を示すVsの値が、Vs=(Rs1+Rs2+Rs3+Rs4)×I1となるようにDAC123の出力を調整する。これと前後し、制御MPU122は、スイッチ制御部124を制御してスイッチSw12を開き(OFF)且つスイッチSw02を閉じて(ON)、トランジスタQ2にも電流が流れる様にする。
脈流Voの電圧値がさらに上昇していくと、制御MPU122は、ADC121を介して取得したVo及びVsの値並びに蓄積した波形情報を基に、第1〜第7段目のLED(D1〜D7)を経てトランジスタQ2に電流I2が流れ始める事を認識ないし検知する。制御MPU122は、電流I2が流れる時のトランジスタQ2のゲート・ソース間電圧VGSの標準値に(Rs2+Rs3+Rs4)×I2を加えた電圧をDAC123の初期値として出力し、電流I2が所定の値である事を示すVsの値が、Vs=(Rs2+Rs3+Rs4)×I2となるようにDAC123の出力を調整する。これと前後して、制御MPU122は、スイッチ制御部124を制御してスイッチSw01、Sw13を開き(OFF)且つスイッチSw03、Sw11を閉じて(ON)、トランジスタQ3にも電流が流れるように制御する。
脈流Voの電圧値がさらに上昇していくと、制御MPU122は、ADC121を介して取得したVo及びVsの値並びに蓄積した波形情報を基に、第1〜第9段目のLED(D1〜D9)を経てトランジスタQ3に電流I3が流れ始める事を認識ないし検知する。制御MPU122は、電流I3が流れる時のトランジスタQ3のゲート・ソース間電圧VGSの標準値に(Rs3+Rs4)×I3を加えた電圧をDAC123の初期値として出力し、電流I3が所定の値である事を示すVsの値が、Vs=(Rs3+Rs4)×I3となるようにDAC123の出力を調整する。これと前後して、制御MPU122は、スイッチSw14、Sw02を開き(OFF)且つスイッチSw04、Sw12を閉じ、トランジスタQ4にも電流が流れるようにする。
脈流Voの電圧値がさらに上昇すると、制御MPU122は、ADC121を介して取得した脈流Voの値及び蓄積した波形情報を基に、当該脈流Voの尖頭値等を予測する。
制御MPU122は、予測した尖頭値等が低いため第1〜第10段目のLED(D1〜D10)を経てトランジスタQ4に電流I4を流す事ができないと判断した場合は次のように制御する。すなわち、制御MPU122は、当該脈流Voの値及び蓄積した波形情報を基に、トランジスタQ4に電流I4を流す時点を設定し、スイッチ制御部124を制御して導通切替部140のスイッチSw21を閉じる。ここで、「予測した尖頭値等が低い」とは、予測した波形ではD1〜D10の全てのLEDを点灯できないことであり、「予測した尖頭値等が高い」とは、予測した波形でD1〜D10の全てのLEDを点灯できることを意味している。
図3は、本発明の第2実施形態に係るLED駆動回路210の概略回路図である。いわゆるフルアナログ回路であり、相対的には上述の第1実施形態よりも実装の難易度が高い(なお、フルデジタル回路での発振抑制やフルアナログ回路の実装難易度を勘案した、デジタル・アナログ混在回路が、さらに後述する第3実施形態となる)。
Vref×(Rf21/2+Rf1)/Rf1
=(Rs1+Rs2+Rs3)×I1
=(Rs2+Rs3)×I2
=Rs3×I3
=Rs3×I4
=Rs4×I5
但し、Rf21=Rf22
を満たす様に動作する。
図4は、本発明の第3実施形態に係るLED駆動回路310の概略回路図である。いわゆるハイブリッド回路である。このようなハイブリッド構成にする意義は、フルデジタル構成における系の安定性確保を別の観点から達成しようとするものである。つまり、フルデジタルで行われていた系の安定性は、ハイブリッド構成ではアナログ回路部分が担うことになる。これにより、系の安定性確保に必要であったCPU(MPU)のパワーは解放され、余剰分を正確なピーク予測、状態予測、及びスイッチングに振り分けることができる。
120:駆動制御部
130、230、330:定電流駆動回路
140、240:導通切替部
150:LED列
150A:供給端
151〜153:引き出し端
Claims (10)
- 全波整流された脈流が入力される給電端を一端とするLED列であって、互いに直列接続されたN個(Nは3以上の整数)のLEDを有する前記LED列と、
前記給電端と前記給電端から数えてj段目(jは2以上N未満の整数)のLEDとの間のLEDの導通が切り替わる導通切替部と、
前記導通切替部を制御する駆動制御部と、
を含むLED駆動回路における前記LED列のLEDを駆動する方法であって、
前記駆動制御部は、脈流の尖頭値予測をしており、
前記駆動制御部の前記尖頭値予測により、脈流の瞬時電圧値が最高値となっても前記給電端から数えて[N−j+2]段目からN段目までのLEDを点灯させるには不十分であると予測された場合、前記導通切替部により前記給電端と前記j段目のLEDとの間が導通されることにより、前記給電端から数えて1段目から[j−1]段目までのLEDが消灯されるとともに、前記j段目からN段目までのLEDが点灯されるステップ
を含む方法。 - 前記LED駆動回路は、
前記LED列に設けられた複数の引き出し端と、前記複数の引き出し端に接続された複数のトランジスタと、前記複数のトランジスタの各々に接続された複数のスイッチとを含む定電流駆動回路部と、
前記導通切替部及び前記スイッチを制御する駆動制御部と
をさらに含み、
前記駆動制御部により、前記脈流の前記瞬時電圧値に応じて前記複数のスイッチを制御し前記複数のトランジスタの各々に流れる電流を制御するステップをさらに含む請求項1に記載の方法。 - 前記駆動制御部により、前記脈流の直近複数個の波形情報を蓄積するステップと、
前記蓄積した前記波形情報を基に、前記脈流の前記瞬時電圧値から前記脈流の尖頭値を含む波形を予測するステップをさらに含み、
前記脈流の前記瞬時電圧値は前記予測した尖頭値を含む波形である、請求項2に記載の方法。 - 前記駆動制御部は、入力電圧測定用ADCと、スイッチ制御部と、電流値設定用DACと、前記入力電圧測定用ADC、前記スイッチ制御部、及び前記電流値設定用DACを制御する制御MPUとを含み、
前記スイッチ制御部は、前記複数のトランジスタの各々に接続された複数のスイッチと、前記導通切替部とを制御するものであり、
前記複数のトランジスタの各々に接続された複数のスイッチの端部は前記電流値設定用DACに接続され、
前記複数のトランジスタのうちの少なくとも1のトランジスタのソースは前記入力電圧測定用ADCへ帰還接続される請求項2又は3に記載の方法。 - 前記駆動制御部は、入力電圧測定用ADCと、スイッチ制御部と、電流値設定用DACと、前記入力電圧測定用ADC、前記スイッチ制御部、及び前記電流値設定用DACを制御する制御MPUとを含み、
前記スイッチ制御部は、少なくとも前記導通切替部を制御するものであり、
前記定電流駆動回路部に対する定電圧制御を行う定電圧制御部を更に備え、
前記定電圧制御部は、
入力端(+側)が前記電流値設定用DACへ接続され、
入力端(−側)の一方が抵抗を経て接地され他端が抵抗を経て前記複数のトランジスタのうちの1つのソースに接続され、
出力端の一方が抵抗を経て接地され他端が前記複数のスイッチに接続された
オペアンプを備える
請求項2又は3に記載の方法。 - 全波整流された脈流が入力される給電端を一端とするLED列であって、互いに直列接続されたN個(Nは3以上の整数)のLEDを有する前記LED列と、
前記給電端と前記給電端から数えてj段目(jは2以上N未満の整数)のLEDとの間のLEDの導通が切り替わる導通切替部と、
前記導通切替部を制御する駆動制御部と、
を含み、
前記駆動制御部は、脈流の尖頭値予測をしており、
前記駆動制御部の前記尖頭値予測により、脈流の瞬時電圧値が最高値となっても前記給電端から数えて[N−j+2]段目からN段目までのLEDを点灯させるには不十分であると予測された場合、前記導通切替部により前記給電端と前記j段目のLEDとの間が導通されることにより、前記給電端から数えて1段目から[j−1]段目までのLEDが消灯されるとともに、前記j段目からN段目までのLEDが点灯されるよう制御される、
ことを特徴とするLED駆動回路。 - 前記LED駆動回路は、
前記LED列に設けられた複数の引き出し端と、前記複数の引き出し端に接続された複数のトランジスタと、前記複数のトランジスタの各々に接続された複数のスイッチとを含む定電流駆動回路部と、
前記導通切替部及び前記スイッチを制御する駆動制御部と
をさらに含み、
前記駆動制御部が、前記脈流の前記瞬時電圧値に応じて前記複数のスイッチを制御し前記複数のトランジスタの各々に流れる電流を制御する、請求項6に記載のLED駆動回路。 - 前記駆動制御部が、前記脈流の直近複数個の波形情報を蓄積し、前記蓄積した前記波形情報を基に、前記脈流の前記瞬時電圧値から前記脈流の尖頭値を含む波形を予測し、
前記脈流の前記瞬時電圧値は前記予測した尖頭値を含む波形である、請求項7に記載のLED駆動回路。 - 前記駆動制御部は、入力電圧測定用ADCと、スイッチ制御部と、電流値設定用DACと、前記入力電圧測定用ADC、前記スイッチ制御部、及び前記電流値設定用DACを制御する制御MPUとを含み、
前記スイッチ制御部は、前記複数のトランジスタの各々に接続された複数のスイッチと、前記導通切替部とを制御するものであり、
前記複数のトランジスタの各々に接続された複数のスイッチの端部は前記電流値設定用DACに接続され、
前記複数のトランジスタのうちの少なくとも1のトランジスタのソースは前記入力電圧測定用ADCへ帰還接続される請求項7又は8に記載のLED駆動回路。 - 前記駆動制御部は、入力電圧測定用ADCと、スイッチ制御部と、電流値設定用DACと、前記入力電圧測定用ADC、前記スイッチ制御部、及び前記電流値設定用DACを制御する制御MPUとを含み、
前記スイッチ制御部は、少なくとも前記導通切替部を制御するものであり、
前記定電流駆動回路部に対する定電圧制御を行う定電圧制御部を更に備え、
前記定電圧制御部は、
入力端(+側)が前記電流値設定用DACへ接続され、
入力端(−側)の一方が抵抗を経て接地され他端が抵抗を経て前記複数のトランジスタのうちの1つのソースに接続され、
出力端の一方が抵抗を経て接地され他端が前記複数のスイッチに接続された
オペアンプを備える
請求項7又は8に記載のLED駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016177536A JP6841623B2 (ja) | 2016-09-12 | 2016-09-12 | Led駆動方法及びled駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016177536A JP6841623B2 (ja) | 2016-09-12 | 2016-09-12 | Led駆動方法及びled駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018045767A JP2018045767A (ja) | 2018-03-22 |
JP6841623B2 true JP6841623B2 (ja) | 2021-03-10 |
Family
ID=61695064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016177536A Active JP6841623B2 (ja) | 2016-09-12 | 2016-09-12 | Led駆動方法及びled駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6841623B2 (ja) |
-
2016
- 2016-09-12 JP JP2016177536A patent/JP6841623B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018045767A (ja) | 2018-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101658052B1 (ko) | 캐스코드 구조의 발광 다이오드 구동부 | |
US8179059B2 (en) | Circuit and method for controlling light emitting device, and integrated circuit therefor | |
US9801247B2 (en) | Light-dimming device | |
US9974134B2 (en) | Light-dimming device | |
EP2410820A2 (en) | Semiconductor light source lighting circuit and control method | |
CN108243545B (zh) | 负载控制装置 | |
EP3319401A1 (en) | Dimming device | |
JP2016100325A (ja) | Led照明装置及びled照明装置の制御方法 | |
US9504122B2 (en) | Fluorescent replacement LED lamps | |
US8847501B1 (en) | Apparatus for driving LEDs using high voltage | |
US9538605B2 (en) | Control circuit of LED lighting apparatus | |
JP6077204B2 (ja) | Led駆動回路 | |
JP6841623B2 (ja) | Led駆動方法及びled駆動回路 | |
US20160100463A1 (en) | Light emitting device driver chip | |
CN102026438A (zh) | 发光元件控制电路与控制方法、及用于其中的集成电路 | |
CN213547887U (zh) | Led分段线性驱动电源电路及led分段线性照明电路 | |
JP7092323B2 (ja) | Led駆動方法及び該led駆動方法を用いた照明機器 | |
Seo et al. | Multi-string AC-powered LED driver with current regulation reduction based on simple circuitry | |
JP6363025B2 (ja) | 放電回路及びこれを備えたled照明装置 | |
JP7370013B2 (ja) | 負荷制御システム | |
CN109819545B (zh) | 自适应led电流纹波消除电路 | |
JP6547326B2 (ja) | 光源駆動回路、光源駆動モジュールおよび光源駆動装置 | |
JP2020017497A (ja) | 負荷制御システム、及びプログラム | |
US11839003B2 (en) | Apparatus for supplying power to drive alternating current (AC) direct-coupled light-emitting diodes (LED) | |
US20150115828A1 (en) | Light emitting diode driving apparatus and light emitting diode lighting appratus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190905 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200714 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6841623 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |