JP6341709B2 - Wafer processing method - Google Patents
Wafer processing method Download PDFInfo
- Publication number
- JP6341709B2 JP6341709B2 JP2014054955A JP2014054955A JP6341709B2 JP 6341709 B2 JP6341709 B2 JP 6341709B2 JP 2014054955 A JP2014054955 A JP 2014054955A JP 2014054955 A JP2014054955 A JP 2014054955A JP 6341709 B2 JP6341709 B2 JP 6341709B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- back surface
- dividing
- annular convex
- convex portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003672 processing method Methods 0.000 title claims description 21
- 230000001681 protective effect Effects 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 20
- 238000012546 transfer Methods 0.000 claims description 19
- 230000002093 peripheral effect Effects 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 13
- 238000013518 transcription Methods 0.000 claims description 3
- 230000035897 transcription Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 description 22
- 230000000052 comparative effect Effects 0.000 description 8
- 238000012545 processing Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000002679 ablation Methods 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000011218 segmentation Effects 0.000 description 3
- 239000002699 waste material Substances 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
Description
本発明は、ウェーハの裏面外周に環状凸部が形成されたウェーハを、個々のデバイスに分割するウェーハの加工方法に関する。 The present invention relates to a wafer processing method in which a wafer having an annular protrusion formed on the outer periphery of the back surface of a wafer is divided into individual devices.
近年、電機機器の軽量化や小型化を達成するためにウェーハの厚さをより薄く、例えば、50μm以下にすることが要求されている。このように薄く形成されたウェーハは剛性が低下する上、反りが発生するため取り扱いが困難となり、搬送等において破損する恐れがある。そこで、ウェーハのデバイスが形成されるデバイス形成領域に対応する裏面のみを研削することで、デバイス形成領域を囲繞する外周余剰領域に対応する裏面に補強用の環状凸部を形成する研削方法が提案されている(例えば、特許文献1参照)。 In recent years, it has been required to reduce the thickness of a wafer, for example, 50 μm or less, in order to achieve a reduction in weight and size of electrical equipment. Such a thinly formed wafer has a reduced rigidity and is difficult to handle due to warpage, and may be damaged during transportation. Therefore, a grinding method has been proposed in which only the back surface corresponding to the device forming region where the device of the wafer is formed is ground, thereby forming a reinforcing annular convex portion on the back surface corresponding to the outer peripheral surplus region surrounding the device forming region. (For example, refer to Patent Document 1).
このようなウェーハを分割予定ラインに沿って分割する方法として、ウェーハの分割前に環状凸部を除去する方法が提案されている(例えば、特許文献2参照)。この方法では、環状凸部が突出したウェーハの裏面に沿ってダイシングテープが貼着され、ダイシングテープを介してウェーハの裏面側がチャックテーブルに支持される。チャックテーブルでは、テーブル上面から突出したポーラス部がウェーハの凹部に入り込んで係合され、切削ブレードによってウェーハの表面側から環状凸部が切り離される。その後、切削ブレードでウェーハが表面側から切削されて個々のデバイスに分割される。 As a method of dividing such a wafer along the planned division line, a method of removing the annular convex portion before dividing the wafer has been proposed (see, for example, Patent Document 2). In this method, a dicing tape is attached along the back surface of the wafer from which the annular convex portion protrudes, and the back surface side of the wafer is supported by the chuck table via the dicing tape. In the chuck table, the porous portion protruding from the upper surface of the table enters and engages with the concave portion of the wafer, and the annular convex portion is separated from the front surface side of the wafer by the cutting blade. Thereafter, the wafer is cut from the surface side by a cutting blade and divided into individual devices.
特許文献2に記載の方法では、ウェーハの裏面には環状凸部と凹部が形成されているため、ウェーハの裏面に沿わせるようにダイシングテープが貼着されると、ウェーハの凹部の角に気泡が残存してしまう。ウェーハから環状凸部を切り離す際に、切削ブレードによってウェーハの表面側から凹部が形成された裏面に向かって切り込むと、気泡によって切削ブレードにバタツキが生じたり、気泡内に切削屑が入り込んだりしてウェーハに悪影響が生じていた。このため、環状凸部を除去した後のウェーハにおいて、ウェーハの外周側のデバイスの品質が悪化するという問題があった。 In the method described in Patent Document 2, since an annular convex portion and a concave portion are formed on the back surface of the wafer, when a dicing tape is stuck along the back surface of the wafer, bubbles are formed at the corners of the concave portion of the wafer. Will remain. When cutting the annular convex part from the wafer, if the cutting blade cuts from the front side of the wafer toward the back side where the concave part is formed, the cutting blade may flutter due to air bubbles, or cutting dust may enter the air bubbles. The wafer had an adverse effect. For this reason, there was a problem that the quality of the device on the outer peripheral side of the wafer deteriorated in the wafer after the annular convex portion was removed.
本発明はこのような点に鑑みてなされたものであり、裏面外周に環状凸部が形成されたウェーハを、品質を悪化させることなく個々のデバイスに分割することができるウェーハの加工方法を提供することを目的とする。 The present invention has been made in view of the above points, and provides a wafer processing method capable of dividing a wafer having an annular convex portion formed on the outer periphery of the back surface into individual devices without deteriorating quality. The purpose is to do.
本発明のウェーハの加工方法は、表面に複数のデバイスが分割予定ラインによって形成された略円形状のデバイス形成領域と、該デバイス形成領域を囲繞する外周余剰領域とを有するウェーハの加工方法であって、ウェーハ表面側に保護テープを貼着し、ウェーハの該デバイス形成領域に対応する裏面側の領域のみを所定厚さ研削して該デバイス形成領域を所望厚さに薄化し、該裏面に凹部を形成するとともに、該外周余剰領域に裏面側に突出する環状凸部を形成する凹部形成工程と、該凹部形成工程を実施した後に、該環状凸部と該凹部の境界に円形の分割溝を形成し該環状凸部と該凹部を分割する環状凸部分割工程と、該環状凸部分割工程を実施した後に、ウェーハの裏面の該分割溝の内側全面にダイシングテープを貼着すると共に該保護テープを剥離し該環状凸部を除去する転写工程と、該転写工程を実施した後に、該デバイス形成領域の分割予定ラインに沿って分割を行うデバイス形成領域分割工程と、からなり、該転写工程では、ウェーハの裏面に沿って該ダイシングテープがウェーハの裏面の中央から径方向外側に向かって貼着される。 The wafer processing method of the present invention is a wafer processing method having a substantially circular device forming region in which a plurality of devices are formed on the surface by a predetermined dividing line and an outer peripheral surplus region surrounding the device forming region. Then, a protective tape is attached to the front side of the wafer, only the area on the back side corresponding to the device forming area of the wafer is ground to a predetermined thickness, and the device forming area is thinned to a desired thickness. And forming a concave projection that protrudes on the back surface side in the outer peripheral surplus region, and after performing the concave formation step, a circular dividing groove is formed at the boundary between the annular convex and the concave. After forming the annular convex portion and the concave portion and dividing the annular convex portion and the annular convex portion dividing step, a dicing tape is attached to the entire inner surface of the dividing groove on the back surface of the wafer and the holding portion is retained. A transfer step of removing the annular convex portion is peeled off the tape, after performing the transcription process, and the device forming region dividing step for dividing along the dividing lines of the device forming region, consists, transcription step Then, the dicing tape is attached along the back surface of the wafer from the center of the back surface of the wafer toward the outside in the radial direction.
この構成によれば、ウェーハの表面側に保護テープが貼着された状態で、ウェーハの裏面側の環状凸部と凹部の境界に円形の分割溝が形成される。このため、ウェーハの裏面に対するダイシングテープの貼着時に、ウェーハの裏面とダイシングテープとの間の空気を分割溝に逃がすことができる。よって、ウェーハの裏面全体に気泡を残すことなくダイシングテープが貼着されると共に、ウェーハの表面から保護テープが剥離され、ウェーハから環状凸部が除去されることで、保護テープからダイシングテープにウェーハを良好に転写することができる。また、ウェーハの裏面に気泡が残されていない状態でウェーハが分割されるため、気泡の影響によってデバイスの品質が低下することがない。 According to this configuration, a circular division groove is formed at the boundary between the annular convex portion and the concave portion on the back surface side of the wafer in a state where the protective tape is adhered to the front surface side of the wafer. For this reason, at the time of sticking of the dicing tape with respect to the back surface of a wafer, the air between the back surface of a wafer and a dicing tape can be escaped to a division | segmentation groove | channel. Therefore, the dicing tape is stuck without leaving bubbles on the entire back surface of the wafer, the protective tape is peeled off from the front surface of the wafer, and the annular protrusion is removed from the wafer, so that the wafer is transferred from the protective tape to the dicing tape. Can be transferred satisfactorily. In addition, since the wafer is divided in a state where no bubbles are left on the back surface of the wafer, the quality of the device does not deteriorate due to the influence of the bubbles.
本発明によれば、ウェーハの裏面にダイシングテープを貼着する前に、環状凸部と凹部との境界に分割溝を形成しておくことで、裏面外周に環状凸部が形成されたウェーハを、品質を悪化させることなく個々のデバイスに分割することができる。 According to the present invention, before attaching the dicing tape to the back surface of the wafer, by forming a dividing groove at the boundary between the annular convex portion and the concave portion, the wafer having the annular convex portion formed on the outer periphery of the rear surface. Can be divided into individual devices without degrading quality.
本実施の形態に係るウェーハの加工方法は、ウェーハの裏面の外周部分だけを残し、その内側だけを研削した、いわゆるTAIKOウェーハに対して実施される。このようなウェーハを個々のデバイスに分割する場合、ウェーハの裏面中央だけが凹状に薄化されていると、ウェーハの裏面側から突出した外周部分によってウェーハの裏面側をチャックテーブルに保持させることができない。このため通常は、ウェーハの外周部分を除去してウェーハの裏面を平坦化した後に、ウェーハを個々のチップに分割している。 The wafer processing method according to the present embodiment is performed on a so-called TAIKO wafer in which only the outer peripheral portion of the back surface of the wafer is left and only the inside thereof is ground. When dividing such a wafer into individual devices, if only the center of the back surface of the wafer is thinned in a concave shape, the back surface side of the wafer can be held on the chuck table by the outer peripheral portion protruding from the back surface side of the wafer. Can not. For this reason, the wafer is usually divided into individual chips after removing the outer peripheral portion of the wafer and flattening the back surface of the wafer.
この場合、ウェーハの裏面にダイシングテープを貼着する必要があるが、ウェーハの裏面から外周部分が突出しているため、ウェーハの裏面とダイシングテープの間に気泡が残ってしまう。そこで、本実施の形態に係るウェーハの加工方法では、ウェーハの裏面にダイシングテープを貼着する前に、ウェーハの凹状部分と外周部分との境界に気泡の逃げ道になる分割溝を形成している。これにより、ウェーハの外周部分が突出していても、ウェーハの裏面全体にダイシングテープを隙間なく貼着させることが可能になっている。 In this case, although it is necessary to stick a dicing tape on the back surface of the wafer, since the outer peripheral portion protrudes from the back surface of the wafer, air bubbles remain between the back surface of the wafer and the dicing tape. Therefore, in the wafer processing method according to the present embodiment, before adhering the dicing tape to the back surface of the wafer, a dividing groove serving as a bubble escape path is formed at the boundary between the concave portion and the outer peripheral portion of the wafer. . Thereby, even if the outer peripheral part of a wafer protrudes, it becomes possible to stick a dicing tape on the whole back surface of a wafer without gap.
以下、添付図面を参照して、本実施の形態に係るウェーハの加工方法について詳細に説明する。図1は、本実施の形態に係るウェーハの斜視図である。図2は、本実施の形態に係る凹部形成工程の一例を示す図である。図3は、本実施の形態に係る環状凸部分割工程の一例を示す図である。図4は、本実施の形態に係る転写工程の一例を示す図である。図5は、本実施の形態に係るデバイス形成領域分割工程の一例を示す図である。 Hereinafter, a wafer processing method according to the present embodiment will be described in detail with reference to the accompanying drawings. FIG. 1 is a perspective view of a wafer according to the present embodiment. FIG. 2 is a diagram illustrating an example of a recess forming process according to the present embodiment. FIG. 3 is a diagram illustrating an example of the annular convex portion dividing step according to the present embodiment. FIG. 4 is a diagram illustrating an example of a transfer process according to the present embodiment. FIG. 5 is a diagram showing an example of a device formation region dividing step according to the present embodiment.
図1に示すように、ウェーハWは、略円板状に形成されており、表面11に配列された格子状の分割予定ライン18によって複数の領域に区画されている。ウェーハWの中央には、分割予定ライン18に区画された各領域にデバイスDが形成されている。ウェーハWの表面11は、複数のデバイスDが形成されたデバイス形成領域A1と、デバイス形成領域A1を囲繞する外周余剰領域A2とに分けられている。また、ウェーハWの外縁13には、結晶方位を示すノッチ14が形成されている。ウェーハWは、表面11に保護テープT1が貼着された状態で研削装置21(図2参照)に搬入される。
As shown in FIG. 1, the wafer W is formed in a substantially disc shape, and is partitioned into a plurality of regions by lattice-shaped division scheduled
図2に示すように、まず凹部形成工程が実施される。凹部形成工程では、保護テープT1を介してウェーハWの表面11側が研削装置21のチャックテーブル22に保持される。そして、研削装置21の研削ホイール23がZ軸回りに回転しながらチャックテーブル22に近付けられ、研削ホイール23とウェーハWの裏面12とが回転接触することでウェーハWが研削される。このとき、ウェーハWの裏面12のうち、表面11のデバイス形成領域A1の裏側だけが研削される。これにより、ウェーハWの裏面12には、デバイス形成領域A1に対応する領域が所望の厚さに薄化されて円形の凹部15が形成され、外周余剰領域A2に対応する領域がウェーハWの裏面12側から突出して環状凸部16が形成される。
As shown in FIG. 2, a recess forming step is first performed. In the recess forming step, the
このように、凹部15によってウェーハWの中央部分だけが薄化されて、凹部15を囲む環状凸部16によってウェーハWの剛性が高められている。よって、ウェーハWのデバイス形成領域A1が薄化されると共に、環状凸部16によってウェーハWの反りが抑えられて搬送時の破損等が防止される。なお、ウェーハWは、シリコン、ガリウム砒素等の半導体ウェーハでもよいし、セラミック、ガラス、サファイア系の光デバイスウェーハでもよい。凹部15及び環状凸部16が形成されたウェーハWは、保護テープT1が貼着された状態で切削装置31(図3参照)に搬入される。
In this way, only the central portion of the wafer W is thinned by the
図3に示すように、凹部形成工程の後には環状凸部分割工程が実施される。環状凸部分割工程では、保護テープT1を介してウェーハWの表面11側が切削装置31のチャックテーブル32に保持される。このとき、チャックテーブル32の回転軸(Z軸)にウェーハWの中心を一致させるように、チャックテーブル32に対してウェーハWが位置合わせされている。また、ウェーハWの環状凸部16と凹部15の境界に切削ブレード33が位置付けられ、高速回転された切削ブレード33によってウェーハWの裏面12側から環状凸部16と凹部15の境界が切り込まれる。
As shown in FIG. 3, an annular convex portion dividing step is performed after the concave portion forming step. In the annular protrusion dividing step, the
そして、切削ブレード33によって保護テープT1の途中まで切り込まれると、チャックテーブル32が回転されて切削ブレード33によってウェーハWが円形に切削される。これにより、ウェーハWの外周に沿って凹部15と環状凸部16との間に円形の分割溝17が形成され、ウェーハWから環状凸部16が切り離される。分割溝17が形成されたウェーハWは、転写装置(不図示)に搬入される。この場合、ウェーハWのデバイス形成領域A1が保護テープT1を介して環状凸部16に支持された状態で搬送される。すなわち、環状凸部16が環状フレームとして機能して、ウェーハWの薄化されたデバイス形成領域A1の撓みが抑えられている。
When the
なお、環状凸部分割工程は、切削ブレード33による切削加工(サークルカット)に限定されるものではない。環状凸部分割工程は、ウェーハWの円形の凹部15と環状凸部16との間に分割溝17を形成する構成であればよく、例えば、ウェーハWに対して吸収性を有する波長のレーザービームを用いたアブレーション加工によって実施されてもよい。アブレーションとは、レーザービームの照射強度が所定の加工閾値以上になると、固体表面で電子、熱的、光科学的及び力学的エネルギーに変換され、その結果、中性原子、分子、正負のイオン、ラジカル、クラスタ、電子、光が爆発的に放出され、固体表面がエッチングされる現象をいう。
The annular convex part dividing step is not limited to cutting (circle cutting) by the
図4に示すように、環状凸部分割工程の後には転写工程が実施される。転写工程では、図4Aに示すように、ウェーハWの裏面12に沿ってダイシングテープT2が貼着される。この場合、例えば転写装置の減圧空間内のテーブル上において環状フレームFの内側にウェーハWが配置され、ウェーハWの凹部15に対応した円形プレートによってウェーハWの裏面12にダイシングテープT2が押し付けられる。そして、ダイシングテープT2が径方向外側に引き伸ばされながら、ウェーハWの裏面12の中央から径方向外側に向かってダイシングテープT2が貼着される。
As shown in FIG. 4, a transfer process is performed after the annular protrusion dividing process. In the transfer process, as shown in FIG. 4A, the dicing tape T2 is attached along the
このダイシングテープT2の貼着時には、図4Bに示すように、ウェーハWの裏面12とダイシングテープT2の間の空気が径方向外側に押し出されて、環状凸部16と凹部15の境界の分割溝17に逃がされる。このため、ウェーハWの裏面12側に気泡25(図6参照)が残ることがなく、ウェーハWの裏面12の分割溝17よりも内側全体にダイシングテープT2が良好に貼着される。次に、図4Cに示すように、ウェーハWの表面11から保護テープT1が剥離され、さらにダイシングテープT2から環状凸部16が除去される。これにより、ウェーハWのデバイス形成領域A1がダイシングテープT2に残される。ダイシングテープT2に転写されたウェーハWは、再び切削装置31(図5参照)に搬入される。なお、保護テープT1の剥離及び環状凸部16の除去は転写装置で実施されてもよいし、オペレータの手作業で実施されてもよい。
When the dicing tape T2 is attached, as shown in FIG. 4B, the air between the
なお、本実施の形態においては、環状凸部16の除去を環状凸部分割工程の直後に切削装置31内で行わずに、転写装置で転写された後に実施されている。環状凸部16の除去を自動で実施する場合には、例えば特開2013−098246号公報に示す装置において、テープにテンションをかけた状態でスクレーパによって実施される。環状凸部分割工程の直後のウェーハWには同サイズの保護テープT1だけしか貼着されていないため、転写工程においてダイシングテープT2が貼着される前においては、スクレーパによって環状凸部16を除去することができない。このため、転写工程を実施しなければ、環状凸部16を自動的に除去することが困難になっている。
In the present embodiment, the removal of the annular
また、凹部形成工程よりも前段階でウェーハWを環状フレームFに保持させることで、環状凸部16の除去を切削装置31内で実施する構成も考えられる。しかしながら、研削装置21において環状フレームFに支持されたウェーハWに凹部形成工程を実施するためには、研削装置21自体の改良が必要になりコストが増大するという問題がある。このように、本実施の形態では、ウェーハWを転写装置に搬送して、転写装置においてウェーハWが保護テープT1からダイシングテープT2に転写されることで、環状凸部16の除去が簡易な構成で実施される。なお、上記したように、転写装置へのウェーハWの搬送時には環状凸部16が環状フレームとして機能するため、ウェーハWの薄化されたデバイス形成領域A1の撓みによる破損等の不具合が防止されている。
In addition, a configuration in which the annular
図5に示すように、転写工程の後にはデバイス形成領域分割工程が実施される。デバイス形成領域分割工程では、ダイシングテープT2を介してウェーハWの裏面12側がチャックテーブル32に保持され、クランプ部34によってウェーハWの周囲の環状フレームFが挟持固定される。切削ブレード33は、ウェーハWの径方向外側で分割予定ライン18に対して位置合わせされ、この位置においてダイシングテープT2の途中まで切り込み可能な高さに下降される。そして、高速回転する切削ブレード33に対してチャックテーブル32上のウェーハWがX軸方向に切削送りされることで、分割予定ライン18に沿ってウェーハWが切削される。
As shown in FIG. 5, a device formation region dividing step is performed after the transfer step. In the device formation region dividing step, the
一本の分割予定ライン18に沿ってウェーハWが切削されると、隣接する分割予定ライン18に切削ブレード33が位置合わせされて切削される。この動作が繰り返されてウェーハWが一方向の全ての分割予定ライン18に沿って切削される。ウェーハWの一方向の全ての分割予定ライン18に沿って切削されると、チャックテーブル32が90度回転されて、同様にして一方向の分割予定ライン18に直交する他方向の分割予定ライン18に沿ってウェーハWが切削される。この結果、薄化されたデバイス形成領域A1だけが分割予定ライン18に沿ってフルカットされて、ウェーハWが複数のデバイスDに分割される。
When the wafer W is cut along one
このように、本実施の形態に係るウェーハWの加工方法では、ウェーハWのデバイス形成領域A1の裏面12全体にダイシングテープT2が良好に貼着されているため、デバイス形成領域A1の分割時にデバイスDの品質が悪化することがない。すなわち、デバイス形成領域A1の外縁19とダイシングテープT2の間に隙間(図6C参照)が生じないため、この隙間に切削屑が入り込むことがない。よって、環状凸部16が形成されたウェーハWを、品質を悪化させることなく個々のデバイスDに分割することが可能になっている。
Thus, in the wafer W processing method according to the present embodiment, since the dicing tape T2 is satisfactorily adhered to the
なお、デバイス形成領域分割工程は、切削ブレード33によるメカニカルダイシングに限定されるものではない。デバイス形成領域分割工程は、デバイス形成領域A1を分割予定ライン18に沿って分割可能であればよく、例えば、ウェーハWに対して吸収性を有する波長のレーザービームを用いたアブレーション加工によって実施されてもよいし、ウェーハWに対して透過性を有する波長のレーザービームを用いたステルスダイシング(登録商標)によって実施されてもよい。
The device formation region dividing step is not limited to mechanical dicing by the
ステルスダイシングでは、分割予定ライン18に沿って改質層が形成され、ウェーハWに外力が加えられることで改質層を起点に個々のデバイスDに分割される。なお、改質層は、レーザービームの照射によってウェーハWの内部の密度、屈折率、機械的強度やその他の物理的特性が周囲と異なる状態となり、周囲よりも強度が低下する領域のことをいう。改質層は、例えば、溶融処理領域、クラック領域、絶縁破壊領域、屈折率変化領域であり、これらが混在した領域でもよい。
In stealth dicing, a modified layer is formed along the
ここで、本発明との比較のため、図6を参照して比較例に係るウェーハの加工方法について簡単に説明する。図6は、比較例に係るウェーハの加工方法の説明図である。比較例に係るウェーハの加工方法においては、ウェーハの裏面にダイシングテープが貼着された後に、ウェーハから環状凸部が切り離される点で、本実施の形態に係るウェーハの加工方法と相違している。なお、ウェーハの裏面に環状凸部及び凹部を形成する構成については、本実施の形態と同様であるため説明を省略する。また、比較例においては、説明の便宜上、同一の名称には同一の符号を付して説明する。 Here, for comparison with the present invention, a wafer processing method according to a comparative example will be briefly described with reference to FIG. FIG. 6 is an explanatory diagram of a wafer processing method according to a comparative example. The wafer processing method according to the comparative example is different from the wafer processing method according to the present embodiment in that the annular protrusion is separated from the wafer after the dicing tape is attached to the back surface of the wafer. . In addition, since the structure which forms an annular convex part and a recessed part in the back surface of a wafer is the same as this Embodiment, description is abbreviate | omitted. Further, in the comparative example, for convenience of explanation, the same name is given the same name for explanation.
図6Aに示すように、比較例に係るウェーハWの加工方法では、分割溝17(図6B参照)を形成する前にウェーハWの裏面12に沿ってダイシングテープT2が貼着される。このため、ウェーハWの裏面12とダイシングテープT2の間の空気の逃げ道がなく、ウェーハWの裏面12の環状凸部16と凹部15の角に気泡25が残ってしまう。よって、ウェーハWのデバイス形成領域A1の外縁側ではダイシングテープT2が貼着されない。ウェーハWがダイシングテープT2を介して環状フレームF(図4参照)に支持されると、ウェーハWの表面11から保護テープT1が剥離される。
As shown in FIG. 6A, in the processing method of the wafer W according to the comparative example, the dicing tape T2 is attached along the
次に、図6Bに示すように、切削ブレード33によってウェーハWの環状凸部16と凹部15の境界に円形の分割溝17が形成される。このとき、切削ブレード33の刃先が気泡25に入り込むため、切削ブレード33にバタツキが生じて加工品質が低下すると共に、切削屑26が気泡25内に入り込み汚染されてしまう。ウェーハWに分割溝17が形成されると、ウェーハWの環状凸部16がダイシングテープT2から除去される。次に、図6Cに示すように、切削ブレード33によって分割予定ライン18(図5参照)に沿ってウェーハWが切削され、ウェーハWが個々のデバイスDに分割される。このとき、ウェーハWの外縁19にダイシングテープT2が貼着されていないため、ウェーハWの外縁19とダイシングテープT2の隙間に切削屑26が入り込んでデバイスDの品質が悪化する。
Next, as shown in FIG. 6B, a
このように、比較例に係るウェーハWの加工方法では、特にウェーハWの外周側のデバイスDの品質が悪化する。一方で、本実施の形態に係るウェーハWの加工方法では、比較例に係るウェーハWの加工方法のように、ウェーハWの裏面12とダイシングテープT2の間に気泡25が残存することもなく、気泡25に起因してウェーハWの外周側のデバイスDの品質が悪化することもない。
Thus, in the wafer W processing method according to the comparative example, the quality of the device D on the outer peripheral side of the wafer W is particularly deteriorated. On the other hand, in the processing method of the wafer W according to the present embodiment, bubbles 25 do not remain between the
以上のように、本実施の形態に係るウェーハWの加工方法によれば、ウェーハWの表面11側に保護テープT1が貼着された状態で、ウェーハWの裏面12側の環状凸部16と凹部15の境界に円形の分割溝17が形成される。このため、ウェーハWの裏面12に対するダイシングテープT2の貼着時に、ウェーハWの裏面12とダイシングテープT2との間の空気を分割溝17に逃がすことができる。よって、ウェーハWの裏面12全体に気泡25を残すことなくダイシングテープT2が貼着されると共に、ウェーハWの表面11から保護テープT1が剥離され、環状凸部16が除去されることで、保護テープT1からダイシングテープT2にウェーハWを良好に転写することができる。また、ウェーハWの裏面12に気泡25が残されていない状態でウェーハWが分割されるため、気泡25の影響によってデバイスWの品質が低下することがない。
As described above, according to the method for processing the wafer W according to the present embodiment, the annular
なお、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。上記実施の形態において、添付図面に図示されている大きさや形状などについては、これに限定されず、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。 In addition, this invention is not limited to the said embodiment, It can change and implement variously. In the above-described embodiment, the size, shape, and the like illustrated in the accompanying drawings are not limited to this, and can be appropriately changed within a range in which the effect of the present invention is exhibited. In addition, various modifications can be made without departing from the scope of the object of the present invention.
また、上記したウェーハWの加工方法では、転写工程において環状フレームFに貼着されたダイシングテープT2にウェーハWが転写される構成としたが、この構成に限定されない。転写工程では、ウェーハWの裏面12にダイシングテープT2が貼着され、ウェーハWの表面11から保護テープT1が剥離されればよく、ウェーハWがダイシングテープT2を介して環状フレームFに支持されていなくてもよい。
In the processing method of the wafer W described above, the wafer W is transferred to the dicing tape T2 attached to the annular frame F in the transfer step. However, the present invention is not limited to this configuration. In the transfer process, the dicing tape T2 is adhered to the
以上説明したように、本発明は、品質を悪化させることなく個々のデバイスに分割することができるという効果を有し、ウェーハの裏面外周に環状凸部が形成されたウェーハを、個々のデバイスに分割するウェーハの加工方法に有用である。 As described above, the present invention has an effect that it can be divided into individual devices without deteriorating the quality, and a wafer in which an annular convex portion is formed on the outer periphery of the back surface of the wafer can be divided into individual devices. This is useful for a method of processing a wafer to be divided.
11 ウェーハの表面
12 ウェーハの裏面
15 凹部
16 環状凸部
17 分割溝
18 分割予定ライン
A1 デバイス形成領域
A2 外周余剰領域
T1 保護テープ
T2 ダイシングテープ
D デバイス
W ウェーハ
DESCRIPTION OF
Claims (1)
ウェーハ表面側に保護テープを貼着し、ウェーハの該デバイス形成領域に対応する裏面側の領域のみを所定厚さ研削して該デバイス形成領域を所望厚さに薄化し、該裏面に凹部を形成するとともに、該外周余剰領域に裏面側に突出する環状凸部を形成する凹部形成工程と、
該凹部形成工程を実施した後に、該環状凸部と該凹部の境界に円形の分割溝を形成し該環状凸部と該凹部を分割する環状凸部分割工程と、
該環状凸部分割工程を実施した後に、ウェーハの裏面の該分割溝の内側全面にダイシングテープを貼着すると共に該保護テープを剥離し該環状凸部を除去する転写工程と、
該転写工程を実施した後に、該デバイス形成領域の分割予定ラインに沿って分割を行うデバイス形成領域分割工程と、からなり、
該転写工程では、ウェーハの裏面に沿って該ダイシングテープがウェーハの裏面の中央から径方向外側に向かって貼着されるウェーハの加工方法。 A wafer processing method having a substantially circular device forming region in which a plurality of devices are formed by dividing lines on a surface and an outer peripheral surplus region surrounding the device forming region,
A protective tape is attached to the front side of the wafer, and only the area on the back side corresponding to the device forming area of the wafer is ground to a predetermined thickness to reduce the device forming area to a desired thickness and form a recess on the back side. And a recess forming step of forming an annular protrusion protruding on the back surface side in the outer peripheral surplus region,
After carrying out the concave portion forming step, an annular convex portion dividing step of forming a circular dividing groove at the boundary between the annular convex portion and the concave portion and dividing the annular convex portion and the concave portion,
After carrying out the annular protrusion dividing step, a transfer step of attaching a dicing tape to the entire inner surface of the dividing groove on the back surface of the wafer and peeling the protective tape to remove the annular protruding portion;
The transcription process after carrying, the device forming region dividing step for dividing along the dividing lines of the device forming region, consists,
In the transfer step, the wafer processing method in which the dicing tape is attached from the center of the back surface of the wafer toward the radially outer side along the back surface of the wafer.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014054955A JP6341709B2 (en) | 2014-03-18 | 2014-03-18 | Wafer processing method |
TW104104558A TWI640036B (en) | 2014-03-18 | 2015-02-11 | Processing method of wafer |
CN201510113149.5A CN104934309B (en) | 2014-03-18 | 2015-03-16 | The processing method of chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014054955A JP6341709B2 (en) | 2014-03-18 | 2014-03-18 | Wafer processing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015177170A JP2015177170A (en) | 2015-10-05 |
JP6341709B2 true JP6341709B2 (en) | 2018-06-13 |
Family
ID=54121422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014054955A Active JP6341709B2 (en) | 2014-03-18 | 2014-03-18 | Wafer processing method |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6341709B2 (en) |
CN (1) | CN104934309B (en) |
TW (1) | TWI640036B (en) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105428220B (en) * | 2015-12-22 | 2017-12-05 | 上海华虹宏力半导体制造有限公司 | The ring cutting process of too bulging reduction process |
JP6770443B2 (en) | 2017-01-10 | 2020-10-14 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor devices and semiconductor wafers |
JP6854707B2 (en) * | 2017-06-02 | 2021-04-07 | 株式会社ディスコ | Wafer processing method |
JP7049801B2 (en) * | 2017-10-12 | 2022-04-07 | 株式会社ディスコ | Grinding method for workpieces |
JP7084718B2 (en) * | 2017-12-28 | 2022-06-15 | 株式会社ディスコ | Processing method of work piece |
DE102018202254A1 (en) * | 2018-02-14 | 2019-08-14 | Disco Corporation | Method for processing a wafer |
JP7218055B2 (en) * | 2019-01-25 | 2023-02-06 | 株式会社ディスコ | chuck table |
CN111987146A (en) * | 2020-09-21 | 2020-11-24 | 上海擎茂微电子科技有限公司 | Wafer for preparing semiconductor device and back thinning method of wafer |
CN112475627A (en) * | 2020-11-17 | 2021-03-12 | 华虹半导体(无锡)有限公司 | Ring removing method for Taiko thinned wafer |
CN114536215A (en) * | 2022-04-27 | 2022-05-27 | 绍兴中芯集成电路制造股份有限公司 | Ring taking device and method |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008283025A (en) * | 2007-05-11 | 2008-11-20 | Disco Abrasive Syst Ltd | Method of dividing wafer |
JP5356890B2 (en) * | 2009-04-02 | 2013-12-04 | 株式会社ディスコ | Wafer processing method |
JP5357669B2 (en) * | 2009-08-28 | 2013-12-04 | 株式会社ディスコ | Wafer processing method |
JP5500942B2 (en) * | 2009-10-28 | 2014-05-21 | 株式会社ディスコ | Wafer processing method |
-
2014
- 2014-03-18 JP JP2014054955A patent/JP6341709B2/en active Active
-
2015
- 2015-02-11 TW TW104104558A patent/TWI640036B/en active
- 2015-03-16 CN CN201510113149.5A patent/CN104934309B/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN104934309B (en) | 2019-05-31 |
TWI640036B (en) | 2018-11-01 |
JP2015177170A (en) | 2015-10-05 |
CN104934309A (en) | 2015-09-23 |
TW201539562A (en) | 2015-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6341709B2 (en) | Wafer processing method | |
JP6230422B2 (en) | Wafer processing method | |
KR102177678B1 (en) | Wafer processing method | |
CN109309047B (en) | Method of processing a substrate | |
JP6366351B2 (en) | Wafer processing method | |
JP6317935B2 (en) | Holding table | |
JP6180223B2 (en) | Wafer manufacturing method | |
US9905453B2 (en) | Protective sheeting for use in processing a semiconductor-sized wafer and semiconductor-sized wafer processing method | |
JP2018056502A (en) | Method of machining device wafer | |
JP6308632B2 (en) | Method for dividing a wafer | |
JP2007096115A (en) | Manufacturing method of semiconductor device | |
US20190122928A1 (en) | Wafer processing method | |
JP2009283802A (en) | Method of manufacturing semiconductor device | |
JP6598702B2 (en) | Wafer processing method | |
JP2016127098A (en) | Processing method of wafer | |
JP2019009198A (en) | Wafer processing method | |
US11056346B2 (en) | Wafer processing method | |
CN115440580A (en) | Method for processing wafer | |
JP2014138177A (en) | Method for removing annular projection | |
JP6942034B2 (en) | Wafer processing method | |
JP2018056486A (en) | Mask forming method and wafer processing method | |
JP2023040747A (en) | Wafer processing method | |
KR20220076308A (en) | Method for processing wafer | |
JP2014220444A (en) | Sheet and method for processing wafer using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171003 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180424 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180515 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6341709 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |