JP6598702B2 - Wafer processing method - Google Patents
Wafer processing method Download PDFInfo
- Publication number
- JP6598702B2 JP6598702B2 JP2016026699A JP2016026699A JP6598702B2 JP 6598702 B2 JP6598702 B2 JP 6598702B2 JP 2016026699 A JP2016026699 A JP 2016026699A JP 2016026699 A JP2016026699 A JP 2016026699A JP 6598702 B2 JP6598702 B2 JP 6598702B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- modified layer
- laser beam
- forming step
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、ウェーハを複数のデバイスチップに分割するウェーハの加工方法に関する。 The present invention relates to a wafer processing method for dividing a wafer into a plurality of device chips.
例えば、300[μm]以上の比較的厚みがあるウェーハを切削ブレードでダイシングすると、裏面チッピングが大きくなるという問題がある。このため、レーザー加工と研削加工とを組み合わせたSDBG(Stealth Dicing Before Grinding)を用いる方法が提案されている(例えば、特許文献1参照)。SDBGでは、ウェーハに対して透過性を有する波長のレーザービームをウェーハの分割予定ラインに沿って照射し、ウェーハの所定深さの位置に強度が低下した改質層を形成する。その後、ウェーハの裏面を研削することで、ウェーハが仕上げ厚みまで薄化されると共に、研削圧力によってウェーハが改質層を分割起点として個々のデバイスチップに分割される。 For example, when a wafer having a relatively large thickness of 300 [μm] or more is diced with a cutting blade, there is a problem that the back surface chipping becomes large. For this reason, a method using SDBG (Stealth Dicing Before Grinding) in which laser processing and grinding processing are combined has been proposed (see, for example, Patent Document 1). In SDBG, a laser beam having a wavelength that is transmissive to the wafer is irradiated along the planned dividing line of the wafer to form a modified layer having reduced strength at a predetermined depth of the wafer. Thereafter, by grinding the back surface of the wafer, the wafer is thinned to the finished thickness, and the wafer is divided into individual device chips by the grinding pressure using the modified layer as a division starting point.
しかしながら、SDBGでウェーハの内部に改質層を形成して、改質層からウェーハの表裏面にクラックを到達させるためには高出力のレーザービームをウェーハに照射する必要がある。上記したようにウェーハに対して透過性を有するレーザービームが照射されるため、一部のビームがウェーハのデバイス側に漏れて、個片化後のデバイスチップの電気特性が悪化してしまう可能性がある。一方で、デバイスチップの電気特性の悪化を懸念して低出力のレーザービームをウェーハに照射すると、ウェーハを適切に個片化することができないという問題があった。 However, it is necessary to irradiate the wafer with a high-power laser beam in order to form a modified layer inside the wafer by SDBG and cause cracks to reach the front and back surfaces of the wafer from the modified layer. As described above, a laser beam having transparency to the wafer is irradiated, so that some of the beam leaks to the device side of the wafer, and the electrical characteristics of the device chip after singulation may deteriorate. There is. On the other hand, if the wafer is irradiated with a low-power laser beam in fear of deterioration of the electrical characteristics of the device chip, there is a problem that the wafer cannot be separated into pieces.
本発明はかかる点に鑑みてなされたものであり、個片化後のデバイスチップの電気特性を悪化させることなく、ウェーハを分割することができるウェーハの加工方法を提供することを目的とする。 This invention is made | formed in view of this point, and it aims at providing the processing method of the wafer which can divide | segment a wafer, without deteriorating the electrical property of the device chip after singulation.
本発明のウェーハの加工方法は、表面に複数のデバイス及び複数の分割予定ラインが形成されたデバイス領域及び該デバイス領域を囲繞する外周余剰領域を有するウェーハを加工するウェーハの加工方法であって、ウェーハに対して透過性を有する波長のレーザービームをウェーハの内部に位置付けて第1の出力でウェーハの裏面から該分割予定ラインに沿って照射して、ウェーハの内部に改質層を形成する第1改質層形成ステップと、該第1改質層形成ステップ実施後、ウェーハに対して透過性を有する波長のレーザービームをウェーハの内部に位置付けて第1の出力よりも高出力の第2の出力でウェーハの裏面からウェーハの外周余剰領域の該分割予定ラインに沿って照射して、ウェーハの該外周余剰領域内部に改質層をさらに形成する第2改質層形成ステップと、該第2改質層形成ステップを実施後、該分割予定ラインに沿って外力を付与し該改質層を起点としてウェーハを該分割予定ラインに沿って分割する分割ステップと、を備えた。 The wafer processing method of the present invention is a wafer processing method for processing a wafer having a device region having a plurality of devices and a plurality of scheduled division lines formed on a surface thereof and an outer peripheral surplus region surrounding the device region, A laser beam having a wavelength that is transparent to the wafer is positioned inside the wafer and irradiated with a first output from the back surface of the wafer along the division line to form a modified layer inside the wafer. After performing the first modified layer forming step and the first modified layer forming step, a laser beam having a wavelength that is transmissive to the wafer is positioned inside the wafer, and a second output that is higher in output than the first output. Irradiation is performed from the back surface of the wafer along the planned division line of the outer peripheral surplus area of the wafer, and a modified layer is further formed inside the outer peripheral surplus area of the wafer. After performing the two modified layer forming step and the second modified layer forming step, a division is performed in which an external force is applied along the planned division line and the wafer is divided along the planned division line starting from the modified layer. And steps.
この構成によれば、ウェーハの分割予定ラインに沿って第1の出力でレーザービームがウェーハの内部に照射され、ウェーハの外周余剰領域の分割予定ラインに沿って第2の出力でレーザービームがウェーハの内部に照射される。これにより、ウェーハのデバイス領域には比較的低出力の第1の出力のレーザービームで改質層が形成され、ウェーハの外周余剰領域には比較的高出力の第2の出力のレーザービームで改質層が形成される。そして、分割予定ラインに沿って外力が付与されると、破断強度が大幅に低下した外周余剰領域の改質層からのクラックが伸長して、分割予定ラインに沿ってウェーハが分割される。このように、ウェーハのデバイス領域に高出力のレーザービームを照射することなく分割できるため、個片化後のデバイスチップの電気的特性が悪化することがない。 According to this configuration, the laser beam is irradiated to the inside of the wafer with the first output along the planned division line of the wafer, and the laser beam is irradiated with the second output along the planned division line of the outer peripheral area of the wafer. It is irradiated inside. As a result, a modified layer is formed in the device region of the wafer with a first output laser beam having a relatively low output, and a modified layer is formed in the outer peripheral region of the wafer with a second output laser beam having a relatively high output. A quality layer is formed. When an external force is applied along the planned dividing line, the cracks from the modified layer in the outer peripheral surplus area where the breaking strength is greatly reduced are extended, and the wafer is divided along the planned dividing line. As described above, since the device region of the wafer can be divided without irradiating a high-power laser beam, the electrical characteristics of the device chip after singulation are not deteriorated.
本発明によれば、ウェーハのデバイス領域に比較的低出力のレーザービーム、ウェーハの外周余剰領域に比較的高出力のレーザービームでそれぞれ改質層が形成され、外力の付与によって低強度の外周余剰領域の改質層からのクラックが伸長される。よって、ウェーハのデバイス領域に高出力のレーザービームを照射することなく分割できるため、個片化後のデバイスチップの電気的特性が悪化することがない。 According to the present invention, the modified layer is formed with a relatively low-power laser beam in the device region of the wafer and a relatively high-power laser beam in the outer peripheral region of the wafer, and the outer peripheral surplus with low strength is applied by applying external force. Cracks from the modified layer in the region are elongated. Therefore, since the device region of the wafer can be divided without irradiating a high-power laser beam, the electrical characteristics of the device chip after singulation are not deteriorated.
以下、添付図面を参照して、本実施の形態のウェーハの加工方法について説明する。図1は、本実施の形態のウェーハの斜視図及び断面図である。図2は、比較例のウェーハの加工方法の説明図である。また、本実施の形態では、ウェーハの加工方法をSDBGに適用した一例について説明するが、ウェーハの内部に改質層を起点に分割する他の工法に適用することが可能である。 Hereinafter, the wafer processing method of the present embodiment will be described with reference to the accompanying drawings. FIG. 1 is a perspective view and a cross-sectional view of a wafer according to the present embodiment. FIG. 2 is an explanatory view of a wafer processing method of a comparative example. In this embodiment, an example in which the wafer processing method is applied to SDBG will be described. However, the present invention can be applied to other methods in which a modified layer is divided from the inside of the wafer.
図1A及び図1Bに示すように、ウェーハWは、略円板状に形成されており、表面中央に格子状に配列された分割予定ラインL(図3B参照)によって複数の領域に区画されている。分割予定ラインに区画された各領域にはデバイスDが形成されている。ウェーハWの表面は、複数のデバイスD及び分割予定ラインLが形成されたデバイス領域A1と、デバイス領域A1を囲繞する外周余剰領域A2とに分かれている。ウェーハWの外縁には、結晶方位を示すノッチNが形成されている。また、ウェーハWの表面には、デバイスDを保護するための保護テープTが貼着されている。 As shown in FIGS. 1A and 1B, the wafer W is formed in a substantially disk shape, and is partitioned into a plurality of regions by division lines L (see FIG. 3B) arranged in a lattice at the center of the surface. Yes. A device D is formed in each region partitioned by the planned division lines. The surface of the wafer W is divided into a device area A1 where a plurality of devices D and division lines L are formed, and an outer peripheral surplus area A2 surrounding the device area A1. On the outer edge of the wafer W, a notch N indicating a crystal orientation is formed. A protective tape T for protecting the device D is attached to the surface of the wafer W.
ウェーハWは、例えば300[μm]以上の厚みを有しており、レーザー加工と研削加工とを組み合わせたSDBGによって個々のデバイスチップに分割される。この場合、レーザー加工でウェーハW内に改質層が形成された後に、研削加工でウェーハWが仕上げ厚みまで研削されつつ、改質層を分割起点としてウェーハWが分割される。なお、ウェーハWは、シリコン、ガリウム砒素等の半導体基板にIC、LSI等の半導体デバイスが形成された半導体ウェーハでもよいし、サファイア、炭化ケイ素等の無機材料基板にLED等の光デバイスが形成された光デバイスウェーハでもよい。 The wafer W has a thickness of, for example, 300 [μm] or more, and is divided into individual device chips by SDBG that combines laser processing and grinding processing. In this case, after the modified layer is formed in the wafer W by laser processing, the wafer W is divided by the modified layer as a starting point while being ground to the finished thickness by grinding. The wafer W may be a semiconductor wafer in which a semiconductor device such as IC or LSI is formed on a semiconductor substrate such as silicon or gallium arsenide, or an optical device such as an LED is formed on an inorganic material substrate such as sapphire or silicon carbide. An optical device wafer may be used.
ところで、図2Aに示すように、厚いウェーハWをレーザー加工する場合には、通常は高出力のレーザービームでウェーハWの内部が照射され、分割予定ラインL(図3B参照)に沿って破断強度が十分に低下した改質層16が形成される。このため、ウェーハWを研削加工すると、研削圧力によって改質層16からウェーハWの表裏面にクラックが伸長してウェーハWが適切に分割される。しかしながら、レーザービームがウェーハWに対して透過性を有する波長であるため、高出力のレーザービームの一部がウェーハWのデバイスD(図1参照)側まで到達して、デバイスDの電気特性を劣化させてしまう。
By the way, as shown in FIG. 2A, when a thick wafer W is laser processed, the inside of the wafer W is usually irradiated with a high-power laser beam, and the breaking strength along the division line L (see FIG. 3B). As a result, the modified
一方で、図2Bに示すように、薄いウェーハに使用されるような低出力のレーザービームでウェーハWをレーザー加工することで、ウェーハWのデバイスD(図1参照)の電気特性の劣化を最小限に抑えることができる。しかしながら、低出力のレーザービームで形成した改質層18は、破断強度が十分に低下しておらず、研削圧力が加わっても改質層18からウェーハWの表裏面にクラックを伸長させることができない。このように、ウェーハWの分割性とデバイスDの電気特性とはトレードオフの関係にあるため、個片化後のデバイスチップの電気特性を悪化させることなく、ウェーハWを分割することが困難になっていた。
On the other hand, as shown in FIG. 2B, the wafer W is laser-processed with a low-power laser beam used for a thin wafer, thereby minimizing the deterioration of the electrical characteristics of the device D of the wafer W (see FIG. 1). To the limit. However, the modified
ここで、本件発明者らが、分割予定ラインの全長に亘って低出力のレーザービームを照射し、分割予定ラインの両端の外周余剰領域A2だけに高出力のレーザービームを照射したところ(図4参照)、ウェーハWの研削時に改質層を起点に良好に分割できることを発見した。これは、高出力のレーザービームの照射によって破断強度が十分に低下した改質層から、低出力のレーザービームの照射では破断強度が十分に低下していない改質層にクラックが伸長し易いからであると考えられる。このように、デバイスDが存在しない外周余剰領域A2にのみ高出力レーザービームを照射することで、デバイスDの電気特性を悪化させることなくウェーハWを良好に分割することが可能になっている。 Here, the inventors of the present invention irradiated a low-power laser beam over the entire length of the planned division line, and irradiated a high-power laser beam only to the outer peripheral surplus area A2 at both ends of the planned division line (FIG. 4). It was discovered that when the wafer W was ground, the modified layer could be divided satisfactorily. This is because cracks tend to extend from a modified layer whose fracture strength is sufficiently reduced by irradiation with a high-power laser beam to a modified layer whose fracture strength is not sufficiently lowered by irradiation with a low-power laser beam. It is thought that. In this way, by irradiating the high-power laser beam only on the outer peripheral surplus area A2 where the device D does not exist, it is possible to divide the wafer W well without deteriorating the electrical characteristics of the device D.
以下、図3から図5を参照して、ウェーハの加工方法について説明する。図3は本実施の形態の第1改質層形成ステップ、図4は本実施の形態の第2改質層形成ステップ、図5は分割ステップのそれぞれ一例を示している。なお、図3Aは第1改質層形成ステップを側方から見た図であり、図3Bは第1改質層形成ステップを上方から見た図である。図4Aは第2改質層形成ステップを側方から見た図であり、図4Bは第2改質層形成ステップを上方から見た図である。図5Aは分割ステップを側方から見た図であり、図5Bは分割ステップを上方から見た図である。 Hereinafter, a wafer processing method will be described with reference to FIGS. FIG. 3 shows an example of the first modified layer forming step of the present embodiment, FIG. 4 shows an example of the second modified layer forming step of the present embodiment, and FIG. 5 shows an example of the dividing step. 3A is a view of the first modified layer forming step as viewed from the side, and FIG. 3B is a view of the first modified layer forming step as viewed from above. 4A is a view of the second modified layer forming step as viewed from the side, and FIG. 4B is a view of the second modified layer forming step as viewed from above. FIG. 5A is a view of the dividing step as viewed from the side, and FIG. 5B is a view of the dividing step as viewed from above.
図3A及び図3Bに示すように、先ず第1改質層形成ステップが実施される。第1改質層形成ステップでは、レーザー加工装置のチャックテーブル21上に保護テープTを介してウェーハWが保持される。また、レーザー照射ノズル22の照射口がウェーハWの分割予定ラインLに位置付けられ、レーザー照射ノズル22によってウェーハWの裏面11側からレーザービームが照射される。レーザービームは、ウェーハWに対して透過性を有する波長であり、ウェーハWの表面12側のデバイスD(図1参照)の電気特性が悪化しない程度の第1の出力に調整されている。
As shown in FIGS. 3A and 3B, a first modified layer forming step is first performed. In the first modified layer forming step, the wafer W is held via the protective tape T on the chuck table 21 of the laser processing apparatus. Further, the irradiation port of the
また、レーザービームはウェーハWの内部に位置付けられており、ウェーハWの内部に所定厚さの第1改質層13が形成される。この場合、第1改質層13がウェーハWの仕上げ厚みHよりも裏面11側に形成されており、レーザービームの集光点の深さがウェーハWの薄化後に第1改質層13が残らないように調整されている。そして、ウェーハWに対してレーザー照射ノズル22が相対移動されることで、ウェーハWの裏面11から分割予定ラインLに沿ってレーザービームが照射され、ウェーハWの内部に分割予定ラインLに沿った第1改質層13が形成される。
The laser beam is positioned inside the wafer W, and the first modified
このようにして、ウェーハWの一端側から他端側まで分割予定ラインLの全長に亘って、第1の出力のレーザービームで第1改質層13が形成される。デバイス領域A1には低出力の第1の出力でレーザービームが照射されるため、デバイスDの電気特性が悪化することがない。なお、改質層はレーザー光線の照射によってウェーハWの内部の密度、屈折率、機械的強度やその他の物理的特性が周囲と異なる状態となり、周囲よりも強度が低下する領域のことをいう。改質層は、例えば、溶融処理領域、クラック領域、絶縁破壊領域、屈折率変化領域であり、これらが混在した領域でもよい。
In this way, the first modified
図4A及び図4Bに示すように、第1改質層形成ステップが実施された後には第2改質層形成ステップが実施される。第2改質層形成ステップでは、第1改質層形成ステップで改質層13が形成された分割ラインに対して、レーザー照射ノズル22によってウェーハWの裏面11側からレーザービームが照射される。レーザービームは、ウェーハWに対して透過性を有する波長であり、上記の第1の出力よりも高出力の第2の出力に調整されている。第2の出力のレーザービームは、第1の出力のレーザービームで形成された第1改質層13と同じ深さに集光点が位置付けられている。
As shown in FIGS. 4A and 4B, after the first modified layer forming step is performed, the second modified layer forming step is performed. In the second modified layer forming step, the laser beam is irradiated from the
また、ウェーハWの外周余剰領域A2にだけレーザービームを照射するように、レーザービームのON区間とOFF区間が設定されている。すなわち、ウェーハW上の分割予定ラインLの両端の外周余剰領域A2がレーザービームのON区間に設定され、分割予定ラインLの両端以外のデバイス領域A1がレーザービームのOFF区間に設定されている。そして、ウェーハWに対してレーザー照射ノズル22が相対移動されることで、ウェーハWの裏面11から分割予定ラインLに沿ってレーザービームが照射され、ウェーハWの外周余剰領域A2の内部にのみ第2改質層14がさらに形成される。
Further, an ON section and an OFF section of the laser beam are set so that the laser beam is irradiated only on the outer peripheral surplus area A2 of the wafer W. In other words, the outer peripheral surplus area A2 at both ends of the planned division line L on the wafer W is set as an ON section of the laser beam, and the device area A1 other than both ends of the planned split line L is set as an OFF section of the laser beam. Then, by moving the
このようにして、ウェーハWの分割予定ラインLの両端側に第2の出力のレーザービームで第2改質層14が形成される。デバイス領域A1以外の外周余剰領域A2に高出力の第2の出力でレーザービームが照射されるため、デバイス領域A1の各デバイスDの電気特性に影響を与えることなく、外周余剰領域A2の内部に破断強度が十分に低下した第2改質層14が形成される。また、第2の出力のレーザービームで形成された第2改質層14は、第1の出力のレーザービームで形成された第1改質層13に連なっているため、第2改質層14から第1改質層13に向けてクラックが伸長し易くなっている。この第1、第2改質層形成ステップが繰り返されて、全ての分割予定ラインLに沿って第1、第2改質層13、14が形成される。
In this way, the second modified
図5A及び図5Bに示すように、第2改質層形成ステップが実施された後には分割ステップが実施される。分割ステップでは、研削装置のチャックテーブル31上に保護テープTを介してウェーハWが保持される。研削ホイール32が回転しながらチャックテーブル31に近づけられ、研削ホイール32とウェーハWの裏面11とが回転接触することでウェーハWが研削される。このとき、研削ホイール32から研削圧力が外周余剰領域A2内の第2改質層14に作用して、第2改質層14からデバイス領域A1内の第1改質層13にクラックが伸長し、第1、第2改質層13、14を起点としてウェーハWの裏面11から表面12にクラックが伸長する。
As shown in FIGS. 5A and 5B, the dividing step is performed after the second modified layer forming step is performed. In the dividing step, the wafer W is held via the protective tape T on the chuck table 31 of the grinding apparatus. The grinding
すなわち、外周余剰領域A2内の第2改質層14の破断強度が十分に低下しているため、デバイス領域A1内の第1改質層13の破断強度が十分に低下していなくても、第2改質層14を起点にクラックが分割予定ラインLに沿って伸長する。よって、デバイス領域A1に対してレーザービームの出力を低く抑えてレーザー加工しても、ウェーハWを個々のデバイスチップに分割することができる。このようにして、研削ホイール32によってウェーハWが所望の仕上げ厚みHまで薄化されながら、分割予定ラインLに沿って個々のデバイスチップに良好に分割される。
That is, since the breaking strength of the second modified
以下、図6を参照して、実験例について説明する。実験例では、ウェーハサイズ20[mm]、厚み100[μm]のサファイアウェーハに対して上記の第1、第2改質層形成ステップを実施し、第2改質層形成ステップにおける第2改質層の形成量を変えたときのサファイアウェーハの破断強度を比較した。この場合、サファイアウェーハの両端からの第2改質層の形成量(形成長さ)を0[mm]、2.5[mm]×2、1.0[mm]×2、0.5[mm]×2にし、それぞれウェーハサイズに対する第2改質層の形成量の割合を0%、25%、10%、5%にした4種類のサファイアウェーハA−Dを用意した。 Hereinafter, an experimental example will be described with reference to FIG. In the experimental example, the first and second modified layer forming steps are performed on a sapphire wafer having a wafer size of 20 [mm] and a thickness of 100 [μm], and the second modified layer is formed in the second modified layer forming step. The breaking strength of sapphire wafers when the amount of layer formation was changed was compared. In this case, the formation amount (formation length) of the second modified layer from both ends of the sapphire wafer is 0 [mm], 2.5 [mm] × 2, 1.0 [mm] × 2, 0.5 [ mm] × 2, and four types of sapphire wafers AD were prepared in which the ratio of the formation amount of the second modified layer to the wafer size was 0%, 25%, 10%, and 5%, respectively.
また、第1改質層形成ステップの加工条件を、焦点深さ15[μm]、出力0.1[W]、送り速度400[mm/s]に設定し、第2改質層形成ステップの加工条件を、焦点深さ15[μm]、出力0.2[W]、送り速度400[mm/s]に設定した。破断強度は、レーザー加工後のサファイアウェーハA−Dに対してブレーキング装置(ダイトエレクトロン株式会社製のDBM−801NR)を用いてブレーキングして測定した。 Further, the processing conditions of the first modified layer forming step are set to a focal depth of 15 [μm], an output of 0.1 [W], and a feed rate of 400 [mm / s]. The processing conditions were set to a focal depth of 15 [μm], an output of 0.2 [W], and a feed rate of 400 [mm / s]. The breaking strength was measured by braking the laser-processed sapphire wafer AD using a braking device (DBM-801NR manufactured by Daito Electron Co., Ltd.).
この結果、図6に示すように、サファイアウェーハAの破断強度が約44.0[N]、サファイアウェーハBの破断強度が約14.0[N]、サファイアウェーハCの破断強度が約18.0[N]、サファイアウェーハDの破断強度が約20.0[N]になった。そして、第2改質層が形成されたサファイアウェーハB−Dの破断強度は、第2改質層が形成されていないサファイアウェーハAの破断強度の半分以下になることが確認された。また、サファイアウェーハB−Dの破断強度から、第2改質層の形成量に応じて破断強度が低下する傾向も確認された。 As a result, as shown in FIG. 6, the breaking strength of the sapphire wafer A is about 44.0 [N], the breaking strength of the sapphire wafer B is about 14.0 [N], and the breaking strength of the sapphire wafer C is about 18. 0 [N], the breaking strength of the sapphire wafer D was about 20.0 [N]. And it was confirmed that the breaking strength of the sapphire wafer BD on which the second modified layer is formed is not more than half the breaking strength of the sapphire wafer A on which the second modified layer is not formed. In addition, from the breaking strength of the sapphire wafer BD, it was confirmed that the breaking strength tends to decrease according to the amount of the second modified layer formed.
以上のように、本実施の形態のウェーハの加工方法によれば、ウェーハWの分割予定ラインに沿って第1の出力でレーザービームがウェーハWの内部に照射され、ウェーハWの外周余剰領域A2の分割予定ラインに沿って第2の出力でレーザービームがウェーハWの内部に照射される。これにより、ウェーハWのデバイス領域A1には比較的低出力の第1の出力のレーザービームで第1改質層13が形成され、ウェーハWの外周余剰領域A2には比較的高出力の第2の出力のレーザービームで第2改質層14が形成される。そして、分割予定ラインに沿って外力が付与されると、強度が大幅に低下した外周余剰領域A2の第2改質層14からのクラックが伸長して、分割予定ラインに沿ってウェーハWが分割される。このように、ウェーハWのデバイス領域A1に高出力のレーザービームを照射することなく分割できるため、個片化後のデバイスチップの電気的特性が悪化することがない。
As described above, according to the wafer processing method of the present embodiment, the laser beam is irradiated to the inside of the wafer W with the first output along the scheduled division line of the wafer W, and the outer peripheral surplus area A2 of the wafer W is obtained. The laser beam is irradiated to the inside of the wafer W with the second output along the scheduled dividing line. As a result, the first modified
なお、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。上記実施の形態において、添付図面に図示されている大きさや形状などについては、これに限定されず、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。 In addition, this invention is not limited to the said embodiment, It can change and implement variously. In the above-described embodiment, the size, shape, and the like illustrated in the accompanying drawings are not limited to this, and can be appropriately changed within a range in which the effect of the present invention is exhibited. In addition, various modifications can be made without departing from the scope of the object of the present invention.
例えば、上記した実施の形態において、第1改質層形成ステップでウェーハの内部に1段の第1改質層が形成される構成にしたが、この構成に限定されない。例えば、図7に示すように、第1改質層形成ステップではウェーハWの内部に2段の第1改質層13が形成されてもよい。この場合、第2改質層形成ステップでは上段の第1改質層13の両端側にのみ第2改質層14が形成される。なお、第2改質層形成ステップで最上段の第1改質層13の両端側に第2改質層14が形成されれば、第1改質層形成ステップでウェーハWの内部に2段以上の第1改質層13が形成されてもよい。
For example, in the above-described embodiment, the first modified layer forming step is configured to form the first modified layer in the wafer, but the present invention is not limited to this configuration. For example, as shown in FIG. 7, in the first modified layer forming step, two stages of the first modified
また、上記した実施の形態において、ウェーハの加工方法をSDBGに適用した例について説明したが、この構成に限定されない。ウェーハの加工方法をSD(Stealth Dicing:登録商標)に適用することも可能である。SDでは、SDBGで用いた厚いウェーハの代わりに、薄いウェーハに対して第1、第2改質層形成ステップが実施される。上記したように、第1改質層形成ステップによってデバイス領域に照射されるレーザービームをさらに低出力に抑えても、第2改質層形成ステップによってウェーハの破断強度を十分に低下させることができる(図6参照)。よって、薄いウェーハのSD加工時にデバイスの電気的特性の悪化を抑えることができる。 In the above-described embodiment, the example in which the wafer processing method is applied to SDBG has been described. However, the present invention is not limited to this configuration. It is also possible to apply the wafer processing method to SD (Stealth Dicing: registered trademark). In SD, the first and second modified layer forming steps are performed on a thin wafer instead of the thick wafer used in SDBG. As described above, even if the laser beam applied to the device region in the first modified layer forming step is further suppressed to a low output, the breaking strength of the wafer can be sufficiently reduced by the second modified layer forming step. (See FIG. 6). Therefore, deterioration of the electrical characteristics of the device can be suppressed during SD processing of a thin wafer.
また、上記した実施の形態において、分割ステップでは研削圧力によって改質層を起点としてウェーハを分割する構成にしたが、この構成に限定されない。分割ステップは、分割予定ラインに沿って外力を付与し、改質層を起点としてウェーハを分割予定ラインに沿って分割する構成であればよい。例えば、SDのように薄いウェーハに改質層を形成する構成の場合には、エキスパンドやブレーキングによってウェーハを分割予定ラインに沿って分割してもよい。 In the above-described embodiment, the dividing step is configured to divide the wafer with the modified layer as a starting point by the grinding pressure, but is not limited to this configuration. The dividing step may be configured to apply an external force along the planned dividing line and divide the wafer along the planned dividing line from the modified layer. For example, in the case of a configuration in which a modified layer is formed on a thin wafer such as SD, the wafer may be divided along the planned division line by expanding or breaking.
また、上記した実施の形態において、第1、第2改質層形成ステップでそれぞれ改質層が形成される構成にしたが、改質層に加えてクラック層が形成されてもよい。すなわち、第1、第2改質層形成ステップ後にウェーハの内部に分割予定ラインに沿ったクラックが形成されていてもよい。 In the above-described embodiment, the modified layer is formed in the first and second modified layer forming steps, but a crack layer may be formed in addition to the modified layer. That is, cracks along the planned dividing line may be formed inside the wafer after the first and second modified layer forming steps.
また、上記した実施の形態において、第1改質層形成ステップで分割予定ラインの全長を低出力のレーザービームを照射し、第2改質層形成ステップで外周余剰領域の分割予定ラインにのみ高出力のレーザービームを照射する構成にしたが、この構成に限定されない。第1改質層形成ステップではデバイス領域の分割予定ラインにのみ低出力のレーザービームを照射し、第2改質層形成ステップでは外周余剰領域の分割予定ラインにのみ高出力のレーザービームを照射してもよい。 Further, in the above-described embodiment, the entire length of the planned division line is irradiated with a low-power laser beam in the first modified layer formation step, and only the division planned line in the outer peripheral surplus area is increased in the second modified layer formation step. Although the configuration is such that the output laser beam is irradiated, the present invention is not limited to this configuration. In the first modified layer forming step, a low-power laser beam is irradiated only on the planned division line in the device region, and in the second modified layer forming step, a high-power laser beam is irradiated only on the planned division line in the outer peripheral region. May be.
また、上記した実施の形態において、第1改質層形成ステップで第1改質層13がウェーハWの仕上げ厚みHよりも裏面11側に形成される構成にしたが、この構成に限定されない。第1改質層形成ステップで第1改質層13がウェーハWの仕上げ厚みHよりも表面12側に形成されてもよい。すなわち、ウェーハWの薄化後(SDBG後)に第1改質層13が残る位置に、第1改質層13が形成されてもよい。
In the above-described embodiment, the first modified
以上説明したように、本発明は、個片化後のデバイスチップの電気特性を悪化させることなく、ウェーハを分割することができるという効果を有し、特に、半導体ウェーハや光デバイスウェーハを分割するウェーハの加工方法に有用である。 As described above, the present invention has an effect that a wafer can be divided without deteriorating electrical characteristics of a device chip after singulation, and in particular, a semiconductor wafer or an optical device wafer is divided. This is useful for wafer processing methods.
11 ウェーハの裏面
12 ウェーハの表面
13 第1改質層(改質層)
14 第2改質層(改質層)
A1 デバイス領域
A2 外周余剰領域
D デバイス
L 分割予定ライン
W ウェーハ
11 Wafer back
14 Second modified layer (modified layer)
A1 Device area A2 Peripheral surplus area D Device L Divided line W Wafer
Claims (1)
ウェーハに対して透過性を有する波長のレーザービームをウェーハの内部に位置付けて第1の出力でウェーハの裏面から該分割予定ラインに沿って照射して、ウェーハの内部に改質層を形成する第1改質層形成ステップと、
該第1改質層形成ステップ実施後、ウェーハに対して透過性を有する波長のレーザービームをウェーハの内部に位置付けて第1の出力よりも高出力の第2の出力でウェーハの裏面からウェーハの外周余剰領域の該分割予定ラインに沿って照射して、ウェーハの該外周余剰領域内部に改質層をさらに形成する第2改質層形成ステップと、
該第2改質層形成ステップを実施後、該分割予定ラインに沿って外力を付与し該改質層を起点としてウェーハを該分割予定ラインに沿って分割する分割ステップと、
を備えたウェーハの加工方法。 A wafer processing method for processing a wafer having a device region having a plurality of devices and a plurality of division lines formed on a surface and an outer peripheral surplus region surrounding the device region,
A laser beam having a wavelength that is transparent to the wafer is positioned inside the wafer and irradiated with a first output from the back surface of the wafer along the planned dividing line to form a modified layer inside the wafer. 1 modified layer forming step;
After performing the first modified layer forming step, a laser beam having a wavelength that is transmissive to the wafer is positioned inside the wafer, and a second output higher than the first output is applied to the wafer from the back surface of the wafer. A second modified layer forming step of irradiating along the planned division line of the outer peripheral surplus region to further form a modified layer inside the outer peripheral surplus region of the wafer;
A division step of applying an external force along the planned dividing line and dividing the wafer along the planned dividing line starting from the modified layer after the second modified layer forming step;
For processing a wafer comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016026699A JP6598702B2 (en) | 2016-02-16 | 2016-02-16 | Wafer processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016026699A JP6598702B2 (en) | 2016-02-16 | 2016-02-16 | Wafer processing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017147289A JP2017147289A (en) | 2017-08-24 |
JP6598702B2 true JP6598702B2 (en) | 2019-10-30 |
Family
ID=59681585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016026699A Active JP6598702B2 (en) | 2016-02-16 | 2016-02-16 | Wafer processing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6598702B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019197756A (en) * | 2018-05-07 | 2019-11-14 | 株式会社ディスコ | Manufacturing method for chip |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6925745B2 (en) * | 2017-11-30 | 2021-08-25 | 株式会社ディスコ | Wafer laser machining method |
JP7081993B2 (en) * | 2018-06-19 | 2022-06-07 | 株式会社ディスコ | Processing method of work piece |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005268752A (en) * | 2004-02-19 | 2005-09-29 | Canon Inc | Method of laser cutting, workpiece and semiconductor-element chip |
JP5443104B2 (en) * | 2009-09-14 | 2014-03-19 | 株式会社ディスコ | Wafer processing method |
JP5721377B2 (en) * | 2010-09-09 | 2015-05-20 | 株式会社ディスコ | Split method |
-
2016
- 2016-02-16 JP JP2016026699A patent/JP6598702B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019197756A (en) * | 2018-05-07 | 2019-11-14 | 株式会社ディスコ | Manufacturing method for chip |
JP7051222B2 (en) | 2018-05-07 | 2022-04-11 | 株式会社ディスコ | How to make chips |
Also Published As
Publication number | Publication date |
---|---|
JP2017147289A (en) | 2017-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6101468B2 (en) | Wafer processing method | |
JP6013858B2 (en) | Wafer processing method | |
CN105047612B (en) | Method for processing wafer | |
TWI756437B (en) | Manufacturing method of glass interposer | |
JP6341709B2 (en) | Wafer processing method | |
CN109309047B (en) | Method of processing a substrate | |
US10290545B2 (en) | Laser processing method | |
JP6325279B2 (en) | Wafer processing method | |
CN105810576B (en) | The method and semiconductor chip of cutting crystal wafer | |
JP2008147412A (en) | Semiconductor wafer, semiconductor device and manufacturing method of the semiconductor wafer, and manufacturing method of semiconductor device | |
US11114342B2 (en) | Wafer processing method | |
JP6598702B2 (en) | Wafer processing method | |
JP6298699B2 (en) | Wafer processing method | |
JP6158551B2 (en) | Wafer dividing method | |
JP6257979B2 (en) | Wafer dividing method | |
US7179720B2 (en) | Pre-fabrication scribing | |
JP6391294B2 (en) | Wafer, wafer manufacturing method, and device chip manufacturing method | |
JP7085426B2 (en) | Grinding method for workpieces | |
US11158601B2 (en) | Laminated element manufacturing method | |
JP2009208136A (en) | Method for manufacturing semiconductor chip | |
JP5559623B2 (en) | Split method | |
Westerman et al. | Plasma dicing: current state & future trends | |
KR20150077212A (en) | Method for dividing optical device wafer | |
US20220172952A1 (en) | Processing method of wafer | |
KR101207459B1 (en) | Method for Wafer Dicing and Drilling through electric field Etching after Local crack formation using Laser Beam |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191001 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6598702 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |