JP6298699B2 - Wafer processing method - Google Patents
Wafer processing method Download PDFInfo
- Publication number
- JP6298699B2 JP6298699B2 JP2014088833A JP2014088833A JP6298699B2 JP 6298699 B2 JP6298699 B2 JP 6298699B2 JP 2014088833 A JP2014088833 A JP 2014088833A JP 2014088833 A JP2014088833 A JP 2014088833A JP 6298699 B2 JP6298699 B2 JP 6298699B2
- Authority
- JP
- Japan
- Prior art keywords
- adhesive film
- semiconductor wafer
- protective member
- divided
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003672 processing method Methods 0.000 title claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 118
- 239000002313 adhesive film Substances 0.000 claims description 73
- 230000001681 protective effect Effects 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 35
- 238000005520 cutting process Methods 0.000 description 7
- 238000003384 imaging method Methods 0.000 description 3
- 230000011218 segmentation Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Description
本発明は、半導体ウェーハを分割し、裏面側にダイボンディング用の接着フィルムが貼着される半導体チップを製造するためのウェーハの加工方法に関する。 The present invention relates to a wafer processing method for manufacturing a semiconductor chip in which a semiconductor wafer is divided and a die bonding adhesive film is attached to the back surface side.
半導体デバイス製造工程では、略円板形状である半導体ウェーハの表面に配列されたストリートと呼ばれる分割予定ラインで区画された複数の領域に、ICやLSI等のデバイスの形成が行われている。そして、半導体ウェーハをストリートに沿って切断することで、デバイスが形成された領域毎に半導体ウェーハを分割加工し、個々の半導体チップの製造が行われている。半導体チップにおいては、後工程におけるダイボンディングのため、裏面に対して接着フィルムの貼着が行われている。 In the semiconductor device manufacturing process, devices such as ICs and LSIs are formed in a plurality of regions partitioned by dividing lines called streets arranged on the surface of a semiconductor wafer having a substantially disk shape. Then, by cutting the semiconductor wafer along the streets, the semiconductor wafer is divided into regions where devices are formed, and individual semiconductor chips are manufactured. In a semiconductor chip, an adhesive film is attached to the back surface for die bonding in a later process.
このような半導体ウェーハをストリートに沿って分割する分割方法としては、特許文献1に開示されている。特許文献1では、最初に、先ダイシング法等によって個々に分割された半導体チップの裏面にダイボンディング用の接着フィルムを貼着し、この接着フィルムを介して個々の半導体チップをダイシングテープに貼着する。続いて、各半導体チップ間の間隙に露出された接着フィルムの部分にレーザー光線を照射し、その後、接着フィルムを拡張して半導体チップ毎に接着フィルムを破断している。 Patent Document 1 discloses a dividing method for dividing such a semiconductor wafer along the street. In Patent Document 1, first, an adhesive film for die bonding is attached to the back surface of each semiconductor chip divided by a prior dicing method or the like, and the individual semiconductor chips are attached to the dicing tape via the adhesive film. To do. Subsequently, the portion of the adhesive film exposed in the gap between each semiconductor chip is irradiated with a laser beam, and then the adhesive film is expanded to break the adhesive film for each semiconductor chip.
ここで、先ダイシング法により半導体ウェーハを分割する場合、いわゆるハーフカットにて半導体ウェーハの表面に分割溝を形成し、その後、半導体ウェーハの表面に保護テープを貼着する。保護テープの貼着後、半導体ウェーハの裏面を研削して薄厚化することで、個々の半導体チップに分割される。研削完了後、半導体ウェーハの裏面にダイボンディング用の接着フィルムを貼着し、更に、接着フィルムにエキスパンドテープ等の支持テープを貼着して半導体ウェーハを支持する。 Here, when the semiconductor wafer is divided by the tip dicing method, a division groove is formed on the surface of the semiconductor wafer by so-called half cut, and then a protective tape is attached to the surface of the semiconductor wafer. After the protective tape is attached, the back surface of the semiconductor wafer is ground and thinned to be divided into individual semiconductor chips. After the grinding is completed, an adhesive film for die bonding is attached to the back surface of the semiconductor wafer, and a support tape such as an expanded tape is attached to the adhesive film to support the semiconductor wafer.
接着フィルム及び支持テープを貼着した後、保護部材は半導体ウェーハから剥離されるが、この剥離後に、半導体ウェーハを搬送すると、分割後の半導体チップが動いてずれてしまう。このズレが生じる原因は、接着フィルムを半導体ウェーハに貼着する際のテンション方向に接着フィルムが縮むからである。半導体チップにズレが生じるため、半導体チップ間の間隙に露出された接着フィルムにレーザー光線を照射する際に、半導体チップに誤ってレーザー光線を照射して加工してしまったり、半導体チップがずれた分、アライメントに時間を要する、という問題がある。 After adhering the adhesive film and the support tape, the protective member is peeled off from the semiconductor wafer. However, if the semiconductor wafer is transported after the peeling, the divided semiconductor chip moves and shifts. The cause of this deviation is that the adhesive film shrinks in the tension direction when the adhesive film is attached to the semiconductor wafer. Because the semiconductor chip is misaligned, when irradiating the adhesive film exposed in the gap between the semiconductor chips with a laser beam, the semiconductor chip is accidentally irradiated with the laser beam, or the semiconductor chip is displaced, There is a problem that alignment takes time.
本発明はこのような点に鑑みてなされたものであり、アライメント時間が長くなることを抑制でき、半導体チップの誤加工を防止することができるウェーハの加工方法を提供することを目的とする。 The present invention has been made in view of these points, and an object of the present invention is to provide a wafer processing method that can suppress an increase in alignment time and prevent erroneous processing of semiconductor chips.
本発明のウェーハの加工方法は、表面に複数のストリートが格子状に形成されているとともに、複数のストリートによって区画された複数の領域にデバイスが形成された半導体ウェーハを個々の半導体チップに分割し、個々の半導体チップの裏面にダイボンディング用の接着フィルムを装着するウェーハの加工方法であって、半導体ウェーハの表面からストリートに沿って所定の深さの分割溝を形成する分割溝形成工程と、分割溝が形成された半導体ウェーハの表面に保護部材を貼着する保護部材貼着工程と、保護部材貼着工程を実施した後に、半導体ウェーハの裏面を研削して裏面に分割溝を表出させ、個々の半導体チップに分離する分割溝表出工程と、分割溝表出工程を実施した後に、個々の半導体チップに分離された半導体ウェーハの裏面に接着フィルムを装着し、接着フィルムの裏面を支持テープで支持する接着フィルム装着工程と、接着フィルム装着工程を実施した後に、支持テープ側をレーザー加工装置のチャックテーブルに載置し、支持テープ及び接着フィルムを介して半導体ウェーハをチャックテーブルに吸引保持する保持工程と、保持工程を実施した後に、該チャックテーブルに保持された半導体ウェーハの表面側に貼着された保護部材を剥離する保護部材剥離工程と、保護部材剥離工程を実施した後に、該チャックテーブルに保持された半導体ウェーハの表面側から各半導体チップ間の間隙に露出された接着フィルムに分割溝に沿ってレーザー光線を照射し、接着フィルムを分割溝に沿って破断する接着フィルム破断工程と、を備えることを特徴とする。 The wafer processing method of the present invention divides a semiconductor wafer in which a plurality of streets are formed in a lattice shape on the surface and devices are formed in a plurality of regions partitioned by the plurality of streets into individual semiconductor chips. A method of processing a wafer in which an adhesive film for die bonding is attached to the back surface of each semiconductor chip, and a split groove forming step of forming a split groove having a predetermined depth along the street from the surface of the semiconductor wafer; After carrying out the protective member attaching process and the protective member attaching process to attach the protective member to the surface of the semiconductor wafer on which the divided grooves are formed, the back surface of the semiconductor wafer is ground and the divided grooves are exposed on the back surface. The divided groove exposing process for separating into individual semiconductor chips and the semiconductor wafer separated into individual semiconductor chips after performing the divided groove exposing process After the adhesive film is mounted on the surface and the adhesive film mounting process in which the back surface of the adhesive film is supported by the support tape and the adhesive film mounting process are performed, the support tape side is placed on the chuck table of the laser processing apparatus, and the support tape And a holding step for sucking and holding the semiconductor wafer on the chuck table via the adhesive film, and a protective member for peeling off the protective member attached to the surface side of the semiconductor wafer held on the chuck table after performing the holding step After performing the peeling step and the protective member peeling step, the adhesive film exposed in the gap between each semiconductor chip is irradiated with a laser beam along the dividing groove from the surface side of the semiconductor wafer held on the chuck table, and bonded. And an adhesive film breaking step of breaking the film along the dividing groove.
この構成によれば、レーザー加工装置のチャックテーブル上に接着フィルム側を吸引保持した後、半導体ウェーハ表面に貼着された保護部材を剥離し、剥離後も同じチャックテーブルで吸着保持しながら、半導体チップの間隔を維持した状態でレーザー加工を行うことができる。これにより、保護部材を剥離してからレーザー光線を照射するために半導体ウェーハを搬送する工程をなくし、特に搬送中に接着フィルムが縮むことによる半導体チップのズレもなくすことができる。この結果、半導体チップのアライメントが長時間になることを回避でき、効率良く半導体チップの間隙から接着フィルムにレーザー光線を照射することができる。また、半導体チップのズレによって、チップにレーザー光線を照射する誤加工を防ぐこともできる。 According to this configuration, after the adhesive film side is sucked and held on the chuck table of the laser processing apparatus, the protective member attached to the surface of the semiconductor wafer is peeled off, and the semiconductor is sucked and held on the same chuck table after peeling. Laser processing can be performed while maintaining the distance between the chips. This eliminates the step of transporting the semiconductor wafer in order to irradiate the laser beam after the protective member is peeled off, and in particular eliminates the displacement of the semiconductor chip due to the shrinkage of the adhesive film during the transport. As a result, the alignment of the semiconductor chips can be avoided for a long time, and the adhesive film can be efficiently irradiated with the laser beam from the gap between the semiconductor chips. Further, misalignment of the laser beam to the chip can be prevented by the deviation of the semiconductor chip.
本発明によれば、アライメント時間が長くなることを抑制でき、半導体チップの誤加工を防止することができる。 According to the present invention, it is possible to suppress an increase in alignment time, and to prevent erroneous processing of a semiconductor chip.
以下、添付図面を参照して、本実施の形態に係るウェーハの加工方法ついて説明する。先ず、図1を参照して、半導体ウェーハについて説明する。図1は、半導体ウェーハの一例を示す斜視図である。 Hereinafter, a wafer processing method according to the present embodiment will be described with reference to the accompanying drawings. First, a semiconductor wafer will be described with reference to FIG. FIG. 1 is a perspective view showing an example of a semiconductor wafer.
図1に示すように、半導体ウェーハ1は、略円板状に形成されている。半導体ウェーハ1の表面(上面)1aは、複数の交差する分割予定ラインとなるストリート2によって複数の領域に区画され、この区画された各領域にそれぞれデバイス3が形成されている。なお、半導体ウェーハ1は、シリコン、ガリウム砒素等の半導体基板にIC、LSI等のデバイスが形成されたものが例示できる。
As shown in FIG. 1, the semiconductor wafer 1 is formed in a substantially disc shape. A surface (upper surface) 1a of the semiconductor wafer 1 is divided into a plurality of regions by
続いて、本発明の実施の形態に係るウェーハの加工方法について説明する。本実施の形態に係るウェーハの加工方法は、分割溝形成工程、保護部材貼着工程、分割溝表出工程、接着フィルム装着工程、保持工程、保護部材剥離工程、接着フィルム破断工程の順に実施される。本実施の形態に係る分割溝形成工程、保護部材貼着工程及び分割溝表出工程は、DBG(Dicing Before Grinding)プロセスと呼ばれる加工方法であり、半導体ウェーハをデバイス毎に個々の半導体チップに分割する。そして、接着フィルム装着工程、保持工程、保護部材剥離工程、接着フィルム破断工程を行うことで、個々の半導体チップそれぞれに接着フィルムが貼着した状態とする。 Subsequently, a wafer processing method according to an embodiment of the present invention will be described. The wafer processing method according to the present embodiment is performed in the order of a divided groove forming step, a protective member attaching step, a divided groove exposing step, an adhesive film attaching step, a holding step, a protective member peeling step, and an adhesive film breaking step. The The divided groove forming step, the protective member attaching step, and the divided groove exposing step according to the present embodiment are a processing method called a DBG (Dicing Before Grinding) process, and a semiconductor wafer is divided into individual semiconductor chips for each device. To do. And it is set as the state which the adhesive film adhered to each semiconductor chip by performing an adhesive film mounting process, a holding process, a protection member peeling process, and an adhesive film breaking process.
図2から図9を参照して、本実施の形態に係るウェーハの加工方法の流れについて説明する。図2から図9は、ウェーハの加工方法における各工程の説明図である。なお、図2から図9に示す各工程は、あくまでも一例に過ぎず、この構成に限定されるものではない。 The flow of the wafer processing method according to the present embodiment will be described with reference to FIGS. 2 to 9 are explanatory views of each step in the wafer processing method. Note that the steps shown in FIGS. 2 to 9 are merely examples, and the present invention is not limited to this configuration.
まず、図2に示す分割溝形成工程が実施される。この分割溝形成工程では、切削装置(不図示)のチャックテーブル11上に、半導体ウェーハ1が表面1aを上向きとして露出した状態で保持される。次いで、撮像手段(不図示)によってストリート2を検出し、この検出したストリート2に沿って切削ブレード12を位置付ける。そして、切削ブレード12の下端が半導体ウェーハ1の厚み方向中間に達するように位置付ける。この状態から、高速回転する切削ブレード12と、半導体ウェーハ1とをストリート2の延在方向に相対移動する。これにより、半導体ウェーハ1において、切削ブレード12によるハーフカットにより、ストリート2に沿って所定の深さの分割溝4が形成される。なお、分割溝4の溝深さは、後述する半導体チップ6の仕上げ厚みよりも深く設定される。
First, the dividing groove forming step shown in FIG. 2 is performed. In this divided groove forming step, the semiconductor wafer 1 is held on the chuck table 11 of a cutting device (not shown) with the
分割溝形成工程が実施された後、図3に示すように、保護部材貼着工程が実施される。保護部材貼着工程では、半導体ウェーハ1の表面1aに対し、半導体ウェーハ1を保護する保護部材としての保護テープ15(BG(Back Grinding)テープ)が貼着される。この貼着は、保護テープ15上にローラ(不図示)等を転動し、保護テープ15を半導体ウェーハ1の表面1aに押し付ける方法を例示できる。
After the dividing groove forming step is carried out, as shown in FIG. 3, a protective member attaching step is carried out. In the protective member attaching step, a protective tape 15 (BG (Back Grinding) tape) as a protective member for protecting the semiconductor wafer 1 is attached to the
保護部材貼着工程が実施された後、図4に示すように、分割溝表出工程が実施される。分割溝表出工程では、研削装置(不図示)のチャックテーブル20上に保護テープ15を介してウェーハ1が保持される。また、チャックテーブル20に保持された半導体ウェーハ1の上方に研削手段21が位置付けられる。そして、回転するチャックテーブル20に対し、研削手段21の研削砥石22が回転しながら近付けられ、研削砥石22と半導体ウェーハ1の裏面1bとが平行状態で回転接触することで半導体ウェーハ1が所定の仕上げ厚みまで研削される。この研削によって、半導体ウェーハ1の裏面1bに分割溝4が表出し、デバイス3に応じて半導体ウェーハ1が個々の半導体チップ6に分割される。
After the protective member sticking step is performed, as shown in FIG. 4, the dividing groove exposing step is performed. In the divided groove exposing step, the wafer 1 is held on the chuck table 20 of a grinding device (not shown) via the
保護部材貼着工程が実施された後、図5に示すように、接着フィルム装着工程が実施される。接着フィルム装着工程では、まず、ダイボンディング用の接着フィルム(DAF:Die Attach Film)からなる接着フィルム25が支持テープ26の面内に貼着され、支持テープ26の外周側が環状のフレーム27に貼着される。この貼着によって、フレーム27の内側に接着フィルム25が配置され、接着フィルム25が支持テープ26を介してフレーム27と一体となる。その後、フレーム27と一体となった接着フィルム25が、半導体ウェーハ1の裏面1bにローラ等を介して押さえ付けられる。これにより、個々の半導体チップ6に分割された半導体ウェーハ1の裏面1bに接着フィルム25の表面(図中下面)が装着され、接着フィルム25の裏面(図中上面)が支持テープ26で支持された状態となる。この状態において、接着フィルム25及び支持テープ26を介してフレーム27に半導体ウェーハ1が装着され、これらが一体となるので、フレーム27を把持して半導体ウェーハ1を搬送することが可能となる。また、半導体ウェーハ1は、表面1aに保護テープ15が貼着されるので、接着フィルム25及び支持テープ26と、保護テープ15とで両面側から挟まれて固定された状態となる(図6参照)。
After the protective member attaching step is carried out, an adhesive film attaching step is carried out as shown in FIG. In the adhesive film mounting process, first, an
なお、図5では、半導体ウェーハ1が載置されるテーブルの図示を省略したが、上記のように接着フィルム25を貼着する際、図4のチャックテーブル20上に半導体ウェーハ1を載置してもよいし、不図示の貼着装置のテーブル上に載置してもよい。また、接着フィルム25と支持テープ26とは、予め一体に積層されたものを用いてもよい。
In FIG. 5, the illustration of the table on which the semiconductor wafer 1 is placed is omitted. However, when the
接着フィルム装着工程が実施された後、図6に示すように、保持工程が実施される。保持工程と、後述する保護部材剥離工程及び接着フィルム破断工程とでは、レーザー加工装置(不図示)を構成するチャックテーブル30が使用される。チャックテーブル30は、ポーラスセラミック材31により保持面32が形成され、この保持面32は、半導体ウェーハ1より若干小さい平面形状に形成されている。また、保持面32は、チャックテーブル30内の流路33を通じて吸引源(不図示)に接続されている。チャックテーブル30の周囲における複数箇所には、クランプ部(不図示)が設けられ、かかるクランプ部を介して半導体ウェーハ1の周囲のフレーム27が挟持固定される。
After the adhesive film mounting step is performed, a holding step is performed as shown in FIG. In the holding step, the protective member peeling step and the adhesive film breaking step, which will be described later, a chuck table 30 constituting a laser processing apparatus (not shown) is used. The chuck table 30 has a holding
保持工程では、フレーム27と一体となる半導体ウェーハ1をチャックテーブル30に搬送し、支持テープ26側を保持面32上に載置する。そして、保持面32を吸引源に連通し、支持テープ26及び接着フィルム25を介して半導体ウェーハ1がチャックテーブル30に吸引保持される。
In the holding step, the semiconductor wafer 1 integrated with the
保持工程が実施された後、図7に示すように、保護部材剥離工程が実施される。保護部材剥離工程は、保持工程による吸引保持を維持した状態で、半導体ウェーハ1の表面1a側に貼着された保護テープ15が剥離される。この剥離は、作業者による手作業で行ってもよいし、不図示の剥離装置によって保護テープ15の一端を把持し、保護テープ15の他端に向かって折り返しながら剥離面積を徐々に広げる作業を行ってもよい。
After the holding step is performed, a protective member peeling step is performed as shown in FIG. In the protective member peeling step, the
保護部材剥離工程が実施された後、接着フィルム破断工程が実施される。接着フィルム破断工程では、まず、図8に示すように、レーザー光線照射処理が実施される。レーザー光線照射処理は、まず、撮像手段(不図示)によってストリート2又は分割溝4が検出される。その後、撮像手段の検出結果に基づき、レーザー加工装置(不図示)を構成する加工ヘッド35の出射口を分割溝4に位置付けるアライメントが行われる。アライメント後、各半導体チップ6間における分割溝4内の間隙に露出された接着フィルム25に対し、加工ヘッド35によって半導体ウェーハ1の表面1a側からレーザー光線が照射される。レーザー光線は、接着フィルム25に対して吸収性を有する波長であり、接着フィルム25の表面(図中上面)に集光点が位置付けられるように調整される。
After the protective member peeling step is performed, the adhesive film breaking step is performed. In the adhesive film breaking step, first, a laser beam irradiation process is performed as shown in FIG. In the laser beam irradiation process, first, the
そして、半導体ウェーハ1と加工ヘッド35とを相対移動することで、全ての分割溝4に沿ってレーザー光線が照射され、各分割溝4の内側における接着フィルム25の表面に改質領域が形成される。この改質領域は、レーザー光線の照射によって接着フィルム25表面の密度、屈折率、機械的強度やその他の物理的特性が周囲と異なる状態となり、周囲よりも強度が低下する領域のことをいう。改質領域は、例えば、溶融処理領域、クラック領域、絶縁破壊領域、屈折率変化領域であり、これらが混在した領域でもよい。
Then, by moving the semiconductor wafer 1 and the
接着フィルム破断工程では、レーザー光線照射処理が実施された後、図9に示すように、エキスパンド処理が実施される。エキスパンド処理では、テープ拡張装置(不図示)の環状テーブル41上にフレーム27が載置され、クランプ部42によって環状テーブル41にフレーム27が保持される。また、拡張ドラム43の外径はフレーム27の内径より小さくなっており、拡張ドラム43の内径は半導体ウェーハ1の外径より大きくなっている。このため、拡張ドラム43の上端部が半導体ウェーハ1とフレーム27との間で支持テープ26に当接される。
In the adhesive film breaking step, after the laser beam irradiation process is performed, an expanding process is performed as shown in FIG. In the expanding process, the
この状態から、環状テーブル41と共にフレーム27が下降することで、拡張ドラム43が環状テーブル41に対して相対的に上昇され、支持テープ26が放射方向に拡張される。この支持テープ26の拡張によって、接着フィルム25に張力を作用させ、接着フィルム25が改質領域を起点として分割溝4に沿って破断分割される。これにより、個々の半導体チップ6の間隔が広げられ、この状態において、複数の半導体チップ6それぞれに分割溝4の位置で破断された小片状の接着フィルム25が貼着した状態となる。
From this state, when the
上記のように支持テープ26上で間隔をあけて配設された半導体チップ6は、ピックアップコレット(不図示)で吸着して支持テープ26から剥離される。このとき、拡張ドラム43の上部内側に形成された保持テーブル45に対して開閉バルブ46の切り替えによって吸引源47を接続し、支持テープ26を吸引保持して半導体チップ6の位置規制を行ってもよい。接着フィルム25が貼着された半導体チップ6は、接着フィルム25側をダイボンディングフレーム(不図示)に加圧接着することによりボンディングされる。
As described above, the
以上のように、本実施の形態に係る加工方法によれば、チャックテーブル30において吸着保持を行いながら、保護テープ15の剥離と、加工ヘッド35からのレーザー光線照射による加工との両方を行うことができる。これにより、保護テープ15を剥離後、分割溝4の内部にレーザー光線を照射するために、半導体ウェーハ1を搬送しなくてよくなり、搬送中に接着フィルム25が縮むことによる半導体チップ6のズレを防止することができる。この半導体チップ6のズレ防止を通じて、レーザー光線照射前のアライメントに要する時間を短縮でき、半導体チップ6にレーザー光線を照射する誤加工を回避することができる。
As described above, according to the processing method according to the present embodiment, both the peeling of the
なお、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。上記実施の形態において、添付図面に図示されている大きさや形状などについては、これに限定されず、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。 In addition, this invention is not limited to the said embodiment, It can change and implement variously. In the above-described embodiment, the size, shape, and the like illustrated in the accompanying drawings are not limited to this, and can be appropriately changed within a range in which the effect of the present invention is exhibited. In addition, various modifications can be made without departing from the scope of the object of the present invention.
例えば、上記のレーザー光線照射処理では、接着フィルム25に対し、分割溝4に沿って改質領域を連続的に形成してもよいし、断続的に形成してもよい。
For example, in the laser beam irradiation treatment described above, the modified region may be formed continuously along the dividing
また、上記の実施の形態においては、上記各工程は別々の装置で実施されてもよいし、同一の装置で実施されてもよい。 Moreover, in said embodiment, said each process may be implemented with a separate apparatus, and may be implemented with the same apparatus.
以上説明したように、本発明は、アライメント時間が長くなることを抑制しつつ半導体チップの誤加工を防止できるという効果を有し、特に、個々の半導体チップに接着フィルムを装着するウェーハの加工方法に有用である。 As described above, the present invention has an effect of preventing erroneous processing of a semiconductor chip while suppressing an increase in alignment time, and in particular, a wafer processing method in which an adhesive film is attached to each semiconductor chip. Useful for.
1 半導体ウェーハ
1a 表面
1b 裏面
2 ストリート
3 デバイス
4 分割溝
6 半導体チップ
15 保護テープ(保護部材)
25 接着フィルム
26 支持テープ
30 チャックテーブル
DESCRIPTION OF SYMBOLS 1
25
Claims (1)
該半導体ウェーハの表面から該ストリートに沿って所定の深さの分割溝を形成する分割溝形成工程と、
該分割溝が形成された半導体ウェーハの表面に保護部材を貼着する保護部材貼着工程と、
該保護部材貼着工程を実施した後に、該半導体ウェーハの裏面を研削して該裏面に該分割溝を表出させ、個々の半導体チップに分離する分割溝表出工程と、
該分割溝表出工程を実施した後に、個々の半導体チップに分離された該半導体ウェーハの裏面に該接着フィルムを装着し、該接着フィルムの裏面を支持テープで支持する接着フィルム装着工程と、
該接着フィルム装着工程を実施した後に、該支持テープ側をレーザー加工装置のチャックテーブルに載置し、該支持テープ及び該接着フィルムを介して該半導体ウェーハを該チャックテーブルに吸引保持する保持工程と、
該保持工程を実施した後に、該チャックテーブルに保持された該半導体ウェーハの表面側に貼着された該保護部材を剥離する保護部材剥離工程と、
該保護部材剥離工程を実施した後に、該チャックテーブルに保持された該半導体ウェーハの表面側から各半導体チップ間の間隙に露出された該接着フィルムに該分割溝に沿ってレーザー光線を照射し、該接着フィルムを該分割溝に沿って破断する接着フィルム破断工程と、
を備えることを特徴とするウェーハの加工方法。 A semiconductor wafer in which a plurality of streets are formed in a lattice pattern on the front surface and devices are formed in a plurality of regions partitioned by the plurality of streets is divided into individual semiconductor chips, and the back surface of each individual semiconductor chip A wafer processing method for mounting an adhesive film for die bonding on
A split groove forming step of forming a split groove of a predetermined depth along the street from the surface of the semiconductor wafer;
A protective member adhering step for adhering a protective member to the surface of the semiconductor wafer on which the divided grooves are formed;
After carrying out the protective member attaching step, the rear surface of the semiconductor wafer is ground to expose the divided grooves on the rear surface, and divided groove exposing step for separating into individual semiconductor chips;
After performing the dividing groove exposing step, the adhesive film is attached to the back surface of the semiconductor wafer separated into individual semiconductor chips, and the adhesive film attaching step of supporting the back surface of the adhesive film with a support tape;
A holding step of placing the support tape side on a chuck table of a laser processing apparatus after performing the adhesive film mounting step, and sucking and holding the semiconductor wafer to the chuck table via the support tape and the adhesive film; ,
After carrying out the holding step, a protective member peeling step for peeling off the protective member attached to the surface side of the semiconductor wafer held on the chuck table ;
After carrying out the protective member peeling step, the adhesive film exposed to the gap between the semiconductor chips from the surface side of the semiconductor wafer held on the chuck table is irradiated with a laser beam along the dividing groove, An adhesive film breaking step for breaking the adhesive film along the divided grooves;
A method for processing a wafer, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014088833A JP6298699B2 (en) | 2014-04-23 | 2014-04-23 | Wafer processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014088833A JP6298699B2 (en) | 2014-04-23 | 2014-04-23 | Wafer processing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015207724A JP2015207724A (en) | 2015-11-19 |
JP6298699B2 true JP6298699B2 (en) | 2018-03-20 |
Family
ID=54604298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014088833A Active JP6298699B2 (en) | 2014-04-23 | 2014-04-23 | Wafer processing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6298699B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6724566B2 (en) * | 2016-05-31 | 2020-07-15 | 株式会社デンソー | Method of manufacturing semiconductor device |
JP7071782B2 (en) * | 2017-12-28 | 2022-05-19 | 株式会社ディスコ | Wafer processing method |
JP2019197802A (en) | 2018-05-09 | 2019-11-14 | 株式会社ディスコ | Daf |
JP2019201046A (en) | 2018-05-14 | 2019-11-21 | 株式会社ディスコ | Daf |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004311576A (en) * | 2003-04-03 | 2004-11-04 | Toshiba Corp | Method of manufacturing semiconductor device |
JP5976326B2 (en) * | 2012-01-25 | 2016-08-23 | 日東電工株式会社 | Manufacturing method of semiconductor device and adhesive film used for manufacturing method of semiconductor device |
JP6029307B2 (en) * | 2012-04-05 | 2016-11-24 | 株式会社ディスコ | Processing method |
JP2014007351A (en) * | 2012-06-27 | 2014-01-16 | Renesas Electronics Corp | Semiconductor device manufacturing method |
-
2014
- 2014-04-23 JP JP2014088833A patent/JP6298699B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015207724A (en) | 2015-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102210284B1 (en) | Method for processing wafer | |
KR102177678B1 (en) | Wafer processing method | |
JP5133660B2 (en) | Breaking method of adhesive film mounted on backside of wafer | |
JP2005019525A (en) | Method of manufacturing semiconductor chip | |
JP2008235650A (en) | Method of manufacturing device | |
JP6034219B2 (en) | Wafer processing method | |
JP6013806B2 (en) | Wafer processing method | |
KR20130111994A (en) | Forming method of chip with die attach film | |
JP6298699B2 (en) | Wafer processing method | |
JP2006245209A (en) | Manufacturing method of semiconductor chip | |
KR20180050225A (en) | Method for processing wafer | |
JP5975763B2 (en) | Wafer processing method | |
JP2019208047A (en) | Method for processing wafer and wafer processing system | |
JP2008263070A (en) | Method of manufacturing device | |
KR101966997B1 (en) | Machining method | |
KR20180048376A (en) | Method for processing wafer | |
JP2005116739A (en) | Manufacturing method of semiconductor chip | |
JP4927582B2 (en) | Breaking method of adhesive film mounted on backside of wafer | |
JP2006156456A (en) | Method and device for peeling film | |
JP6301658B2 (en) | Wafer processing method | |
JP6209097B2 (en) | Wafer processing method | |
JP7304775B2 (en) | Wafer processing method | |
JP2006351790A (en) | Method of manufacturing semiconductor chip | |
JP2010177566A (en) | Annular frame for supporting work and work transfer method | |
JP7386745B2 (en) | Device chip manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171010 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171012 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6298699 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |