KR101207459B1 - Method for Wafer Dicing and Drilling through electric field Etching after Local crack formation using Laser Beam - Google Patents
Method for Wafer Dicing and Drilling through electric field Etching after Local crack formation using Laser Beam Download PDFInfo
- Publication number
- KR101207459B1 KR101207459B1 KR1020110020781A KR20110020781A KR101207459B1 KR 101207459 B1 KR101207459 B1 KR 101207459B1 KR 1020110020781 A KR1020110020781 A KR 1020110020781A KR 20110020781 A KR20110020781 A KR 20110020781A KR 101207459 B1 KR101207459 B1 KR 101207459B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- etching
- laser
- electric field
- generating
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 238000005530 etching Methods 0.000 title claims abstract description 57
- 230000005684 electric field Effects 0.000 title claims abstract description 22
- 238000005553 drilling Methods 0.000 title claims abstract description 10
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000011247 coating layer Substances 0.000 claims abstract description 22
- 238000005336 cracking Methods 0.000 claims abstract description 6
- 230000001678 irradiating effect Effects 0.000 claims abstract description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 15
- 229920000642 polymer Polymers 0.000 claims description 15
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 12
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 229910052594 sapphire Inorganic materials 0.000 claims description 11
- 239000010980 sapphire Substances 0.000 claims description 11
- 238000010521 absorption reaction Methods 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 239000000243 solution Substances 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 7
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 claims description 3
- 239000011259 mixed solution Substances 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 59
- 239000002245 particle Substances 0.000 description 8
- 238000005520 cutting process Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000002265 prevention Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 150000001450 anions Chemical class 0.000 description 1
- 125000002091 cationic group Chemical group 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Laser Beam Processing (AREA)
- Dicing (AREA)
Abstract
본 발명은 레이저로 웨이퍼의 국부적 크랙을 발생시켜 에칭하는 전기장 에칭방법 및 이를 이용한 다이싱 방법 및 드릴링 방법에 관한 것으로, 특히 웨이퍼의 일면에 코팅층을 형성하는 단계와; 상기 웨이퍼에 레이저를 조사하여, 상기 코팅층은 제거하면서 웨이퍼는 크랙을 발생시키거나, 상기 코팅층은 제거하면서 웨이퍼의 두께 중 설정 부분은 크랙을 발생시키고 나머지 부분은 제거하는 단계와; 상기 웨이퍼의 레이저가공 부위에 이온 상태의 에칭액이 유도되어 에칭되도록 전기장을 인가하는 에칭단계;를 포함하는 것을 특징으로 하는 레이저로 웨이퍼의 국부적 크랙을 발생시켜 에칭하는 전기장 에칭방법을 개시한다.The present invention relates to an electric field etching method of etching by generating local cracks of a wafer with a laser, a dicing method and a drilling method using the same, and particularly, forming a coating layer on one surface of the wafer; Irradiating the wafer with a laser to remove the coating layer while generating a crack, or removing the coating layer while generating a crack of a predetermined portion of the thickness of the wafer; Disclosed is an electric field etching method of generating and cracking a local crack of a wafer with a laser, comprising: an etching step of applying an electric field so that the etching solution in an ion state is induced and etched in the laser processing portion of the wafer.
Description
본 발명은 다이싱 또는 드릴링 작업시에 웨이퍼의 치핑(chipping) 방지, 파티클 생성 방지 등을 목적으로 웨이퍼 다이싱 전에 칩 간의 절단 영역인 다이싱 라인, 혹은 스트리트(street)에 레이저로 웨이퍼의 국부적 크랙을 발생시켜 에칭하는 전기장 에칭방법 및 이를 이용한 다이싱 방법과 드릴링 방법에 관한 것이다.The present invention relates to a local crack of a wafer with a laser on a dicing line, or a street, which is a cutting area between chips before dicing wafers for the purpose of preventing chipping of wafers and preventing particle generation during dicing or drilling operations. It relates to an electric field etching method for generating and etching, and a dicing method and a drilling method using the same.
기존의 다이싱(Wafer Dicing) 공정은 쏘잉(sawing)이라고도 하며 반도체 생산 공정 가운데 웨이퍼 제조 공정과 패키징 공정 사이에 위치하여 웨이퍼를 개별 칩 단위로 분리하는 공정이며, 가장 일반적인 다이싱의 개념은 웨이퍼를 다이아몬드 블레이드를 사용하여 절단하는 것이다.Conventional dicing (wafer dicing) process, also called sawing, is a process that separates wafers into individual chip units in the semiconductor manufacturing process between wafer manufacturing and packaging processes. It is to cut using a diamond blade.
반도체 칩이 고집적화 되어감에 따라 칩 간의 절단 영역인 다이싱 라인, 혹은 스트리트(street)가 점점 미세해지고, 이에 따라 보다 정밀한 다이싱 기술과 이를 행할 수 있는 장치의 개발이 요구되고 있다. 반도체 웨이퍼의 직경은 70년대 말 4inch(100mm)에서 5inch, 6inch, 8inch로 점점 증가하였고 현재는 8inch에서 12inch로 대체되어 가고 있는 시점이다. As semiconductor chips have been highly integrated, dicing lines or streets, which are cutting regions between chips, have become increasingly finer. Accordingly, there is a demand for development of more precise dicing techniques and devices capable of performing the same. The diameter of semiconductor wafers gradually increased from 4 inches (100 mm) to 5 inches, 6 inches, and 8 inches in the late 70s, and is now being replaced by 8 inches to 12 inches.
따라서 스마트 카드 등에 사용되는 초박형 칩이나 12inch(300mm) 대구경 웨이퍼에 대응하는 웨이퍼 다이싱 장비의 필요성이 높아지고, CSP(Chip Scale Package), BGA(Ball Grid Array) 등 웨이퍼 레벨 패키지의 개발과 함께 실리콘의 절단 뿐만 아니라 몰딩 수지와 에폭시 수지 등을 동시에 절단할 수 있는 기술도 요구되고 있다.Therefore, the need for wafer dicing equipment for ultra-thin chips or 12-inch (300 mm) large-diameter wafers used in smart cards, etc. increases, and wafer-level packages such as chip scale package (CSP) and ball grid array (BGA) are being developed. In addition to cutting, a technique capable of simultaneously cutting a molding resin and an epoxy resin is required.
한편, 초박형 웨이퍼의 경우, 치핑(chipping) 억제가 최대의 과제인데 그것은 칩이 얇아지면 치핑(chipping)의 허용범위도 작아지기 때문이다.On the other hand, in the case of ultra-thin wafers, chipping suppression is the biggest problem, because the chip becomes thinner, the chipping tolerance becomes smaller.
이를 위한 종래의 방법을 도 1에 도시하였다. 도 1을 참조하면 세 가지 다이싱 방법이 있는데, 쏘우 다이싱(Saw dicing)법은 블레이드로 웨이퍼를 절단하는 것인데, 블레이드의 모양과 관련하여서는 주로 블레이드의 에지 부분의 형태의 변화가 주목할 만하다. 즉, 주로 절삭시의 저항을 줄이고 치핑을 억제할 수 있도록 다양한 모양의 변화가 시도되어 왔으나, 여전히 치핑은 발생하고 파티클이 발생되며 브레이킹 공정을 요구한다.The conventional method for this is shown in FIG. Referring to FIG. 1, there are three dicing methods. A saw dicing method is a cutting of a wafer with a blade. The shape change of the edge portion of the blade is notable with respect to the shape of the blade. In other words, various shapes have been tried to reduce cutting resistance and suppress chipping. However, chipping is generated, particles are generated, and a breaking process is required.
레이저 다이싱(Laser dicing)법은 쏘우 다이싱법에 비해 양방향 가공이 가능하므로 가공속도가 뛰어난 장점이 있고, 다이싱 라인의 선폭을 줄일 수 있어 칩의 생산량을 늘릴 수 있으나, 여전히 파티클이 발생하고 열적영향부가 발생하여 응력이 존재하며 브레이킹 후 에지가 발생되는 문제점이 있다.The laser dicing method has the advantage of excellent processing speed because it can be bidirectionally compared to the saw dicing method, and the line width of the dicing line can be reduced to increase the yield of the chip, but there are still particles generated and thermal There is a problem that the influence is generated and there is a stress and the edge is generated after the braking.
스텔스 다이싱(Stealth dicing)법은 상기 쏘우 다이싱법과 레이저 다이싱법에 비해 가장 우수한 다이싱이라 할 수 있지만, 확장방식의 브레이킹 장치가 필요하고, 브레이킹시 파티클이 발생하며, 레이저에 의한 열응력이 존재할 수 있고, 에지가 날카로워 기계적 응력 발생을 야기하는 문제점이 있다.The stealth dicing method is the best dicing method compared to the saw dicing method and the laser dicing method, but requires an expansion braking device, generates particles during the braking, and thermal stress caused by the laser. There is a problem that can be present and the edges are sharp resulting in mechanical stress generation.
본 발명의 목적은 다이싱 또는 드릴링 작업시에 웨이퍼의 치핑(chipping) 방지, 파티클 생성 방지, 에지 방지 등을 위해 웨이퍼 다이싱 전에 칩 간의 절단 영역인 다이싱 라인, 혹은 스트리트(street)에 레이저로 웨이퍼의 국부적 크랙을 발생시켜 에칭하는 전기장 에칭방법 및 이를 이용한 다이싱 방법과 드릴링 방법을 제공하는 데 있다.An object of the present invention is to laser into a dicing line, or a street, which is a cutting area between chips before wafer dicing for chipping prevention, particle generation prevention, edge prevention, etc. of the wafer during dicing or drilling operations. It is to provide an electric field etching method for generating and cracking a local crack of a wafer, a dicing method and a drilling method using the same.
상기와 같은 목적을 달성하기 위하여 본 발명은 웨이퍼의 일면에 코팅층을 형성하는 단계와; 상기 웨이퍼에 레이저를 조사하여, 상기 코팅층은 제거하면서 웨이퍼는 크랙을 발생시키거나, 상기 코팅층은 제거하면서 웨이퍼의 두께 중 설정 부분은 크랙을 발생시키고 나머지 부분은 제거하는 단계와; 상기 웨이퍼의 레이저가공 부위에 이온 상태의 에칭액이 유도되어 에칭되도록 전기장을 인가하는 에칭단계;를 포함하는 것을 특징으로 하는 레이저로 웨이퍼의 국부적 크랙을 발생시켜 에칭하는 전기장 에칭방법을 개시한다.In order to achieve the above object, the present invention comprises the steps of forming a coating layer on one surface of the wafer; Irradiating the wafer with a laser to remove the coating layer while generating a crack, or removing the coating layer while generating a crack of a predetermined portion of the thickness of the wafer; Disclosed is an electric field etching method of generating and cracking a local crack of a wafer with a laser, comprising: an etching step of applying an electric field so that the etching solution in an ion state is induced and etched in the laser processing portion of the wafer.
본 발명에 의하면, 종래의 기계가공에 비하여 웨이퍼의 치핑(chipping)이 방지되고, 파티클들이 발생하지 않으며, 브레이킹 공정이 필요 없거나 간단해진다.According to the present invention, chipping of the wafer is prevented, particles are not generated, and a braking process is not required or simplified as compared with conventional machining.
또한, 종래의 레이저 가공공정에 비하여 열적영향부를 배제할 수 있고, 이로 인한 응력이 존재하지 않으며, 파티클들이 발생하지 않고, 브레이킹 후 날카롭게 형성되던 에지를 발생시키지 않는다.In addition, compared with the conventional laser processing process, it is possible to exclude the heat affected zone, and there is no stress, no particles are generated, and no sharp edges are formed after braking.
또한, 웨이퍼에 크랙이 발생된 부분은 기존의 결정부분에 비해 에칭성능이 10배 이상 우수하여 이방성 에칭(anisotropic etching)이 가능해지는 장점을 갖는다.In addition, the cracked portion of the wafer has an advantage that the anisotropic etching is possible because the etching performance is more than 10 times better than the conventional crystal portion.
도 1은 종래의 여러 형태의 다이싱 법을 도시한 도면,
도 2는 본 발명의 일실시예에 따른 에칭 방법을 나타낸 도면,
도 3은 본 발명의 다른 실시예에 따른 에칭 방법을 나타낸 도면,
도 4는 종래의 스텔스 다이싱 법의 레이저 출력과 본 발명의 레이저 출력에 따른 웨이퍼에 미치는 열적영향부를 비교한 도면.1 is a view showing a conventional dicing method of various forms,
2 is a view showing an etching method according to an embodiment of the present invention,
3 is a view showing an etching method according to another embodiment of the present invention;
Figure 4 is a view comparing the thermal effect on the wafer according to the laser output of the conventional stealth dicing method and the laser output of the present invention.
본 발명은 레이저로 웨이퍼의 국부적 크랙을 발생시켜 에칭하는 전기장 에칭방법 및 이를 이용한 다이싱 방법 및 드릴링 방법에 관한 것이다.The present invention relates to an electric field etching method of etching by generating a local crack of a wafer with a laser, a dicing method and a drilling method using the same.
레이저로 웨이퍼의 국부적 크랙을 발생시켜 에칭하는 전기장 에칭방법(이하, '에칭방법'이라 함)은 웨이퍼(10)의 일면에 코팅층(20)을 형성하는 단계(S100)와; 상기 웨이퍼(10)에 레이저를 조사하여, 상기 코팅층(20)은 제거하면서 웨이퍼(10)는 크랙을 발생시키거나, 상기 코팅층(20)은 제거하면서 웨이퍼(10)의 두께 중 설정 부분은 크랙을 발생시키고 나머지 부분은 제거하는 단계(S200)와; 상기 웨이퍼(10)의 레이저가공 부위에 이온 상태의 에칭액이 유도되어 에칭되도록 전기장을 인가하는 에칭단계(S300);;를 포함한다.The electric field etching method (hereinafter, referred to as an 'etching method') of generating and cracking a local crack of the wafer with a laser may include forming a
여기서, 상기 코팅층(20)은 감광성 고분자(PR), 질화규소(SiN), 산화규소(SiO2) 중 어느 하나인 것을 특징으로 한다.Here, the
또한, 상기 웨이퍼(10)는 실리콘, 또는 사파이어인 것을 특징으로 한다.In addition, the
또한, 상기 웨이퍼(10)가 사파이어이면, 상기 S200단계의 레이저는 웨이퍼(10)를 투과하며 집속이 된 영역에서 비선형 흡수가 이루어지는 자외선(UV), 또는 가시광선영역의 파장이며, 출력밀도는 비선형 흡수가 가능한 1012W/cm2 이상을 만족하는 15ps급 이하의 극초단 펄스급인 것을 특징으로 한다.In addition, when the
또한, 상기 웨이퍼(10)가 실리콘이면, 상기 S200단계의 레이저는 웨이퍼(10)를 투과하며 집속이 된 영역에서 비선형 흡수가 이루어지는 근적외선(NIR)영역의 파장이고, 출력밀도는 비선형 흡수가 가능한 1012W/cm2 이상을 만족하는 15ps급 이하의 극초단 펄스급인 것을 특징으로 한다.In addition, if the
또한, 상기 웨이퍼(10)가 실리콘이고, 상기 S300단계가 습식 에칭일 경우, 상기 S300단계의 에칭의 주재료는 수산화 칼륨(KOH), 또는 수산화테트라메틸암모늄(TMAH)인 것을 특징으로 한다.In addition, when the
또한, 상기 웨이퍼(10)가 사파이어이고, 상기 S300단계가 습식 에칭일 경우, 상기 S300단계의 에칭의 주재료는 인산(H3PO4), 불산(HF), 인산과 불산을 혼합한 용액 중 어느 하나인 것을 특징으로 한다.
In addition, when the
구체적으로, 본 발명의 일실시예에 따른 에칭방법은 도 2에 도시한 바와 같이 S100 내지 S300의 단계를 포함하는데, Specifically, the etching method according to an embodiment of the present invention includes the steps of S100 to S300 as shown in FIG.
S100단계는 웨이퍼(10)의 일면에 코팅층(20)을 형성하는 단계로서, 웨이퍼(10)는 전자제품용 칩(예컨대, 메모리)의 재료로서는 실리콘 웨이퍼가 적합하고, LED용 칩의 재료로서는 사파이어 웨이퍼가 주요 적용 대상이다. 그리고 LED용 칩의 재료로서 사파이어 외에도 갈륨나이트라이드(GaN) 및 실리콘 카바이드(SiC) 웨이퍼가 향후에 적용이 될 가능성이 있다.Step S100 is a step of forming a coating layer (20) on one side of the
한편, 코팅층(20)은 감광성 고분자(PR: Photoresist), 또는 산화규소(SiO2), 질화규소(SiN) 디포지션 중 어느 하나일 수 있는데, 상기 S300단계가 습식 또는 건식 에칭일 경우에는 PR이고, 상기 S300단계가 습식 에칭이면서 때로는 250℃까지 가열하는 경우도 발생하므로 이때는 웨이퍼에 일반 감광성 고분자(PR) 대신 질화규소(SiN) 또는 산화규소(SiO2)를 코팅하는 것이 바람직하다(감광성 고분자(PR)는 약 100℃ 이상에서 분해됨).
On the other hand, the
S200단계는 상기 웨이퍼(10)에 레이저(L)를 조사하여 상기 코팅층(20)을 제거하면서 웨이퍼(10)는 크랙을 발생시키는 단계로서, 코팅층(20)이 하측을 향하도록 웨이퍼(10)를 뒤집고, 웨이퍼(10)의 상방향에서 레이저(L)를 조사하되, 코팅층(20)은 제거하면서 동시에 웨이퍼(10)는 크랙을 발생시킨다.In step S200, the
여기서, 레이저의 파장은 기본적으로는 웨이퍼(10)를 투과하며 집속이 된 영역에서 비선형 흡수가 이루어지는 파장이 적합(예컨대, 웨이퍼(10)가 실리콘인 경우는 근적외선(NIR) 파장, 사파이어인 경우는 자외선(UV) 또는 녹색(Green) 파장의 레이저가 바람직함)하다. 한편, 웨이퍼(10)의 코팅층(20)이 감광성 고분자(PR)일 경우는 흡수가 될 수 있는 파장을 사용하여야 하며, 감광성 고분자(PR) 또한 레이저 파장에 흡수가 될 수 있는 재료를 선택해서 형성하여야 한다.Here, the wavelength of the laser is basically a wavelength that transmits the nonlinear absorption in the focused region where the laser beam passes through the wafer 10 (for example, when the
바람직한 적용예로서 레이저의 자외선 파장에 적합한 감광성 고분자로서 AZ Electronic Materials사의 AZ5214E가 있으며 이외에도 AZ1500, AZ3300, AZP4000계열 등이 있다.A preferred photosensitive polymer suitable for the ultraviolet wavelength of the laser is AZ5214E manufactured by AZ Electronic Materials, in addition to the AZ1500, AZ3300, AZP4000 series.
레이저의 출력밀도는 비선형 흡수가 가능한 1012W/cm2 이상이 바람직하다.The power density of the laser is preferably 10 12 W / cm 2 or more capable of nonlinear absorption.
레이저의 펄스폭은 상기 출력밀도를 만족하기 위한 100ns급이면 되나 바람직하게는 극초단 펄스급(15ps급 이하) 레이저가 유리한데, 이는 도 4 및 아래의 표1에 나타낸 바와 같이 재료의 열적반응을 최소화할 수 있기 때문이다. 즉, 피코초 레이저는 5W이하의 낮은 평균출력으로도 가공이 가능하므로 기존의 공정에서 20W급의 가공에 의해 발생하던 열적영향부가 줄어든다.The pulse width of the laser may be 100 ns class to satisfy the above power density, but preferably, an ultra short pulse class (less than 15 ps) laser is advantageous, which is used for thermal reaction of materials as shown in FIG. 4 and Table 1 below. This can be minimized. In other words, the picosecond laser can be processed with a low average power of 5W or less, thereby reducing the thermal effect generated by the 20W class of the conventional process.
S300단계는 상기 웨이퍼(10)의 레이저가공 부위에 이온 상태의 에칭액이 유도되어 에칭되도록 전기장을 인가하는 단계로서, 도 2에 도시한 바와 같이 레이저에 의해 크랙이 발생된 부분(11)에 양이온 상태의 에칭액이 유도되어 에칭되도록 음전하의 전기장을 가하는 것이다. 다른예로 이온 상태의 에칭액이 음이온일 경우 양전하의 전기장을 가한다.Step S300 is a step of applying an electric field so that the etching solution of the ion state is induced to the laser processing portion of the
여기서, S300단계가 습식 에칭이고, S100단계에서의 웨이퍼(10)가 실리콘이면 레이저가공 부위를 에칭하는 주재료는 수산화 칼륨(KOH), 또는 수산화테트라메틸암모늄(TMAH)이 적합하고, S300단계가 습식 에칭이고, 웨이퍼(10)가 사파이어이면 레이저가공 부위를 에칭하는 주재료는 인산(H3PO4), 불산(HF), 인산과 불산을 혼합한 혼합용액 중 어느 하나인 것이 적합하다.
Here, if step S300 is wet etching, and the
본 발명의 다른 실시예에 따른 에칭방법은 도 3에 도시한 바와 같이 S100 내지 S200의 단계를 포함하는데, 상기 일실시예에서와 같은 S100 및 S300단계를 포함하고, 다만 S200단계에서 레이저가공되는 웨이퍼(10) 부위가 다른 것이 특징이다. 즉, 웨이퍼(10)의 두께 중 T1만큼의 두께는 크랙을 발생시키고, T2만큼의 두께 및 코팅층(20)은 제거, 즉 가공한다. 도 3의 경우는 웨이퍼 전체에 크랙을 발생시키는 경우에 비하여 높은 에너지가 필요하지만 미리 사파이어에 크랙이 나 있는 경우 에칭율이 더욱 상승하는 효과가 발생한다. 에칭율이 상승하는 이유로서는 크랙이 형성이 되면서 거친표면 특성으로 인하여 에칭액의 내부침투가 더욱 용이하게 되기 때문이다.
The etching method according to another embodiment of the present invention includes the steps of S100 to S200 as shown in FIG. 3, including the steps S100 and S300 as in the above embodiment, except that the wafer is laser processed in step S200. (10) It is characterized by different sites. That is, the thickness of T1 of the thickness of the
상기와 같은 일실시예 및 다른 실시예에서의 웨이퍼(10)에 대한 레이저가공으로 크랙이 발생된 부분(11,12)은 결정부분에 비해 에칭성능이 10배 이상 우수하며, 에칭시 크랙이 발생된 부분(11,12)을 따라 에칭이 이루어지는데 이에 따라 기존의 공정에서와 같이 동방성에칭이 이루어지는 것을 방지할 수 있고, 이방성 에칭이 가능하다.
The
한편, 본 발명에서의 다이싱 방법과 드릴링 방법은 상기 일실시예 및 다른 실시예의 에칭방법을 포함하며, 이로 인해 다이싱 및 드릴링 시 치핑 및 파티클 발생이 방지된다.On the other hand, the dicing method and the drilling method in the present invention includes the etching method of the above embodiment and another embodiment, thereby preventing chipping and particle generation during dicing and drilling.
10: 웨이퍼 20: 코팅층
L: 레이저10: wafer 20: coating layer
L: laser
Claims (9)
상기 웨이퍼(10)에 레이저를 조사하여,
상기 코팅층(20)은 제거하고 웨이퍼(10)는 크랙을 발생시키거나,
또는, 상기 코팅층(20)은 제거하고 웨이퍼(10)의 두께 중 설정 부분은 크랙을 발생시키며 나머지 부분은 제거하는 단계(S200)와;
상기 웨이퍼(10)의 레이저가공 부위에 이온 상태의 에칭액이 유도되어 에칭되도록 전기장을 인가하는 에칭단계(S300);
를 포함하는 것을 특징으로 하는 레이저로 웨이퍼의 국부적 크랙을 발생시켜 에칭하는 전기장 에칭방법.Forming a coating layer 20 on one surface of the wafer 10 (S100);
By irradiating a laser on the wafer 10,
The coating layer 20 is removed and the wafer 10 generates cracks,
Alternatively, the coating layer 20 is removed, and a predetermined portion of the thickness of the wafer 10 generates cracks and the remaining portions are removed (S200);
An etching step (S300) of applying an electric field so that the etching solution in an ion state is induced and etched in the laser processing portion of the wafer 10;
The electric field etching method for etching by generating a local crack of the wafer with a laser comprising a.
상기 코팅층(20)은 감광성 고분자(PR), 질화규소(SiN), 산화규소(SiO2) 중 어느 하나인 것을 특징으로 하는 레이저로 웨이퍼의 국부적 크랙을 발생시켜 에칭하는 전기장 에칭방법.The method of claim 1,
Wherein the coating layer 20 is a photosensitive polymer (PR), silicon nitride (SiN), silicon oxide (SiO 2 ) characterized in that by generating a local crack of the wafer with a laser, the electric field etching method for etching.
상기 웨이퍼(10)는 실리콘, 또는 사파이어인 것을 특징으로 하는 레이저로 웨이퍼의 국부적 크랙을 발생시켜 에칭하는 전기장 에칭방법.The method of claim 2,
The wafer (10) is an electric field etching method for etching by generating a local crack of the wafer with a laser, characterized in that the silicon or sapphire.
상기 웨이퍼(10)가 사파이어이면, 상기 S200단계의 레이저는 웨이퍼를 투과하며 집속이 된 영역에서 비선형 흡수가 이루어지는 자외선(UV), 또는 녹색(Green) 파장이며,
출력밀도는 비선형 흡수가 가능한 1012W/cm2 이상을 만족하는 15ps급 이하의 극초단 펄스급인 것을 특징으로 하는 레이저로 웨이퍼의 국부적 크랙을 발생시켜 에칭하는 전기장 에칭방법.The method of claim 3,
If the wafer 10 is sapphire, the laser of the step S200 is ultraviolet (UV) or green wavelength, in which nonlinear absorption is performed in the focused region through the wafer,
An electric field etching method for generating and cracking a local crack of a wafer with a laser, characterized in that the output density is an ultra short pulse class of 15 ps or less satisfying 10 12 W / cm 2 or more capable of nonlinear absorption.
상기 웨이퍼(10)가 실리콘이면, 상기 S200단계의 레이저는 웨이퍼를 투과하며 집속이 된 영역에서 비선형 흡수가 이루어지는 근적외선(NIR) 파장이고,
출력밀도는 비선형 흡수가 가능한 1012W/cm2 이상을 만족하는 15ps급 이하의 극초단 펄스급인 것을 특징으로 하는 레이저로 웨이퍼의 국부적 크랙을 발생시켜 에칭하는 전기장 에칭방법.The method of claim 3,
If the wafer 10 is silicon, the laser of step S200 is a near infrared (NIR) wavelength through which the non-linear absorption is performed in the focused and transmitted region of the wafer,
An electric field etching method for generating and cracking a local crack of a wafer with a laser, characterized in that the output density is an ultra short pulse class of 15 ps or less satisfying 10 12 W / cm 2 or more capable of nonlinear absorption.
상기 웨이퍼(10)가 실리콘이고, 상기 S300단계가 습식 에칭일 경우,
상기 S300단계의 에칭의 주재료는 수산화 칼륨(KOH), 또는 수산화테트라메틸암모늄(TMAH)인 것을 특징으로 하는 레이저로 웨이퍼의 국부적 크랙을 발생시켜 에칭하는 전기장 에칭방법.The method of claim 3,
When the wafer 10 is silicon and the step S300 is wet etching,
The main material of the etching of the step S300 is potassium hydroxide (KOH), or tetramethylammonium hydroxide (TMAH), characterized in that the electric field etching method of generating a local crack of the wafer with a laser.
상기 웨이퍼(10)가 사파이어이고, 상기 S300단계가 습식 에칭일 경우,
상기 S300단계의 에칭의 주재료는 인산(H3PO4), 불산(HF), 인산과 불산을 혼합한 혼합용액 중 어느 하나인 것을 특징으로 하는 레이저로 웨이퍼의 국부적 크랙을 발생시켜 에칭하는 전기장 에칭방법.The method of claim 3,
When the wafer 10 is sapphire and the step S300 is wet etching,
The main material of the etching of the step S300 is any one of phosphoric acid (H 3 PO 4 ), hydrofluoric acid (HF), a mixed solution of phosphoric acid and hydrofluoric acid, the electric field etching to generate and crack the local crack of the wafer with a laser Way.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110020781A KR101207459B1 (en) | 2011-03-09 | 2011-03-09 | Method for Wafer Dicing and Drilling through electric field Etching after Local crack formation using Laser Beam |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110020781A KR101207459B1 (en) | 2011-03-09 | 2011-03-09 | Method for Wafer Dicing and Drilling through electric field Etching after Local crack formation using Laser Beam |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120102896A KR20120102896A (en) | 2012-09-19 |
| KR101207459B1 true KR101207459B1 (en) | 2012-12-03 |
Family
ID=47111106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110020781A KR101207459B1 (en) | 2011-03-09 | 2011-03-09 | Method for Wafer Dicing and Drilling through electric field Etching after Local crack formation using Laser Beam |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101207459B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102017212858B4 (en) * | 2017-07-26 | 2024-08-29 | Disco Corporation | Method for processing a substrate |
| KR102706135B1 (en) * | 2022-08-22 | 2024-09-12 | (주)유티아이 | Manufacturing Method Sapphire Cover Window and Sapphire Cover Window thereby |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001015478A (en) | 1999-06-29 | 2001-01-19 | Sharp Corp | Etching method and device for semiconductor substrate |
| JP2001217497A (en) | 2000-02-02 | 2001-08-10 | Pioneer Electronic Corp | Semiconductor laser device and method of manufacturing the same |
| JP2003338468A (en) | 2002-03-12 | 2003-11-28 | Hamamatsu Photonics Kk | Manufacturing method of light-emitting element, light- emitting diode, and semiconductor laser element |
| JP2005316495A (en) | 2004-04-30 | 2005-11-10 | Lg Electron Inc | Flexible wire grid polarizer and fabricating method thereof |
-
2011
- 2011-03-09 KR KR1020110020781A patent/KR101207459B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001015478A (en) | 1999-06-29 | 2001-01-19 | Sharp Corp | Etching method and device for semiconductor substrate |
| JP2001217497A (en) | 2000-02-02 | 2001-08-10 | Pioneer Electronic Corp | Semiconductor laser device and method of manufacturing the same |
| JP2003338468A (en) | 2002-03-12 | 2003-11-28 | Hamamatsu Photonics Kk | Manufacturing method of light-emitting element, light- emitting diode, and semiconductor laser element |
| JP2005316495A (en) | 2004-04-30 | 2005-11-10 | Lg Electron Inc | Flexible wire grid polarizer and fabricating method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120102896A (en) | 2012-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3047517B1 (en) | Wafer dicing from wafer backside and front side | |
| JP6513082B2 (en) | Laser scribing and plasma etching to increase die fracture strength and smooth sidewalls | |
| TWI660413B (en) | Residue removal from singulated die sidewall | |
| TWI698954B (en) | Dicing wafers having solder bumps on wafer backside | |
| Lei et al. | Die singulation technologies for advanced packaging: A critical review | |
| JP5862733B1 (en) | Manufacturing method of semiconductor piece | |
| TWI459458B (en) | Wafer dicing using hybrid multi-step laser scribing process with plasma etch | |
| TWI610357B (en) | Wafer processing method | |
| KR20150032583A (en) | Laser scribing and plasma etch for high die break strength and clean sidewall | |
| CN105810576B (en) | The method and semiconductor chip of cutting crystal wafer | |
| JP2009544145A (en) | Wafer scribing with an infrared laser using short pulses | |
| TWI735406B (en) | Alternating masking and laser scribing approach for wafer dicing using laser scribing and plasma etch | |
| TWI734780B (en) | Etch mask for hybrid laser scribing and plasma etch wafer singulation process | |
| KR20090010996A (en) | Ultrashort laser pulse wafer scribing | |
| KR20150109459A (en) | Laser and plasma etch wafer dicing with etch chamber shield ring for film frame wafer applications | |
| TWI607526B (en) | Method of dicing substrate comprising a plurality of integrated circuits | |
| JP2015531994A (en) | Uniform masking for wafer dicing using laser and plasma etching | |
| Hooper et al. | Review of wafer dicing techniques for via-middle process 3DI/TSV ultrathin silicon device wafers | |
| TWI667709B (en) | Baking tool for improved wafer coating process | |
| TWI848971B (en) | Wafer dicing using hybrid laser and plasma etch approach with intermediate breakthrough treatment | |
| JP2001284292A (en) | Chip division method for semiconductor wafer | |
| KR101222489B1 (en) | Method for Wafer Dicing and Drilling through Anisotropic Etching after Local Amorphization using Laser Beam | |
| TW201538261A (en) | Hybrid wafer dicing approach using temporally-controlled laser scribing process and plasma etch | |
| KR101207459B1 (en) | Method for Wafer Dicing and Drilling through electric field Etching after Local crack formation using Laser Beam | |
| JP6598702B2 (en) | Wafer processing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150909 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160907 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170907 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190909 Year of fee payment: 8 |