JP6327563B2 - Power converter and power conditioner using the same - Google Patents
Power converter and power conditioner using the same Download PDFInfo
- Publication number
- JP6327563B2 JP6327563B2 JP2014220477A JP2014220477A JP6327563B2 JP 6327563 B2 JP6327563 B2 JP 6327563B2 JP 2014220477 A JP2014220477 A JP 2014220477A JP 2014220477 A JP2014220477 A JP 2014220477A JP 6327563 B2 JP6327563 B2 JP 6327563B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- output
- point
- switching element
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
本発明は、一般に電力変換装置、およびそれを用いたパワーコンディショナに関し、より詳細には直流電源からの電力を変換する電力変換装置、およびそれを用いたパワーコンディショナに関する。 The present invention generally relates to a power converter and a power conditioner using the same, and more particularly to a power converter that converts power from a DC power source and a power conditioner using the same.
近年、住宅用の太陽光発電装置や燃料電池、蓄電装置などの普及に伴い、これらの直流電源の出力を交流に変換する電力変換装置として、多様な回路が提案され、提供されている。たとえば特許文献1,2には、直流電圧源から複数の電圧レベルに変換した交流出力を生成する電力変換装置(特許文献1では「マルチレベル電力変換装置」、特許文献2では「コンバータ回路」)が開示されている。
In recent years, with the spread of residential solar power generation devices, fuel cells, power storage devices, and the like, various circuits have been proposed and provided as power conversion devices that convert the output of these DC power sources into AC. For example,
特許文献1の記載によれば、電力変換装置は、5レベルの電圧を出力する5レベルインバータであって、2個の直流キャパシタと、2個のフライングキャパシタと、10個のスイッチング素子とを備えている。この電力変換装置は、2個の直流キャパシタの直列回路に直流電圧Eが印加された状態で、各直流キャパシタの電圧がE/2となり、各フライングキャパシタの電圧がE/4となるように各スイッチング素子を制御することで、5レベルの電圧を出力する。
According to the description of
ところで、上述したような従来の電力変換装置では、キャパシタ(フライングキャパシタ)の電圧を規定電圧に維持するために、キャパシタの充電と放電とを切り替える制御が必要である。しかし、従来の電力変換装置においては、出力電圧と出力電流との間に位相差が生じると、出力電圧と出力電流とが異符号となる期間に、キャパシタを含む回路に流れる電流の向きが逆向きになる。そのため、出力電圧と出力電流とが異符号の期間においては、キャパシタを充電すべき場合にキャパシタを放電する向きの電流が流れたり、キャパシタを放電すべき場合にキャパシタを充電する向きの電流が流れたりする可能性がある。したがって、従来の電力変換装置は、出力電圧と出力電流との間に位相差が生じるような状況において、キャパシタの電圧を維持するための制御が難しいという問題がある。 By the way, in the conventional power conversion device as described above, in order to maintain the voltage of the capacitor (flying capacitor) at a specified voltage, it is necessary to perform control for switching between charging and discharging of the capacitor. However, in the conventional power conversion device, when a phase difference occurs between the output voltage and the output current, the direction of the current flowing in the circuit including the capacitor is reversed during a period in which the output voltage and the output current have different signs. Become the direction. For this reason, during a period in which the output voltage and the output current have different signs, a current that flows in the direction of discharging the capacitor flows when the capacitor should be charged, or a current that flows in the direction of charging the capacitor when the capacitor should be discharged. There is a possibility. Therefore, the conventional power conversion device has a problem that it is difficult to control the capacitor voltage in a situation where a phase difference occurs between the output voltage and the output current.
本発明は上記事由に鑑みて為されており、出力電圧と出力電流との間に位相差が生じるような状況において、キャパシタの電圧を維持するための制御が容易な電力変換装置、およびそれを用いたパワーコンディショナを提供することを目的とする。 The present invention has been made in view of the above reasons, and in a situation where a phase difference occurs between the output voltage and the output current, a power converter that can be easily controlled to maintain the voltage of the capacitor, and An object is to provide a power conditioner used.
本発明の電力変換装置は、複数のスイッチおよびキャパシタを含み、直流電源の高電位側となる第1入力点と前記直流電源の低電位側となる第2入力点との間に電気的に接続された変換回路と、前記複数のスイッチを制御することにより、第1出力点および第2出力点に対する前記直流電源および前記キャパシタの接続状態を切り替えて、前記第1出力点と前記第2出力点との間に生じる出力電圧の大きさを複数段階に変化させる制御部と、前
記第1出力点または前記第2出力点を流れる出力電流と前記出力電圧とが同符号になる第1状態と、前記出力電流と前記出力電圧とが異符号になる第2状態とのいずれの状態に、前記変換回路があるかを判定する判定部とを備え、前記出力電流と前記出力電圧との間に位相差が設定可能であって、前記制御部は、前記出力電圧の大きさが同じであって且つ前記キャパシタを流れる電流の向きが逆になる一対のモードを切り替えることにより、前記キャパシタの充電と放電とを切り替えており、前記制御部は、前記判定部の判定結果に応じて、前記一対のモードのうち、前記キャパシタを充電するときに選択するモードと前記キャパシタを放電するときに選択するモードとを入れ替えるように構成されていることを特徴とする。
The power conversion device of the present invention includes a plurality of switches and capacitors, and is electrically connected between a first input point on the high potential side of the DC power supply and a second input point on the low potential side of the DC power supply. And controlling the plurality of switches to switch the connection state of the DC power source and the capacitor with respect to the first output point and the second output point, so that the first output point and the second output point are switched. And a first state in which the output current flowing through the first output point or the second output point and the output voltage have the same sign, A determination unit that determines whether the conversion circuit is in any of the second states in which the output current and the output voltage have different signs, and is arranged between the output current and the output voltage. the phase difference is a possible setting, before The control unit switches between charging and discharging of the capacitor by switching a pair of modes in which the magnitude of the output voltage is the same and the direction of the current flowing through the capacitor is reversed. Is configured to switch between a mode selected when charging the capacitor and a mode selected when discharging the capacitor, out of the pair of modes, according to the determination result of the determination unit. It is characterized by.
本発明のパワーコンディショナは、上記の電力変換装置と、前記第1出力点および前記第2出力点と系統電源との間に電気的に接続される解列器とを備えることを特徴とする。 A power conditioner according to the present invention includes the power conversion device described above and a disconnector electrically connected between the first output point, the second output point, and a system power supply. .
本発明は、出力電圧と出力電流との間に位相差が生じるような状況において、キャパシタの電圧を維持するための制御が容易である、という利点がある。 The present invention has an advantage that control for maintaining the voltage of the capacitor is easy in a situation where a phase difference occurs between the output voltage and the output current.
(実施形態1)
本実施形態に係る電力変換装置1は、図1に示すように、変換回路10と、制御部6と、判定部2とを備えている。
(Embodiment 1)
As shown in FIG. 1, the
変換回路10は、複数のスイッチおよびキャパシタを含んでいる。変換回路10は、直流電源100の高電位側となる第1入力点101と直流電源100の低電位側となる第2入力点102との間に電気的に接続されている。図1の例では、上記複数のスイッチは、第1〜8のスイッチング素子Q1〜Q8と第1の双方向スイッチ13と第2の双方向スイッチ14とで構成されている。また、図1の例では、上記キャパシタは、第1キャパシタC1と第2キャパシタC2とで構成されている。
The
制御部6は、上記複数のスイッチを制御することにより、第1出力点103および第2出力点104に対する直流電源100および上記キャパシタの接続状態を切り替える。これにより、制御部6は、第1出力点103と第2出力点104との間に生じる出力電圧の大きさを複数段階に変化させる。
The
判定部2は、第1出力点103または第2出力点104を流れる出力電流と上記出力電圧とが同符号になる第1状態と、上記出力電流と上記出力電圧とが異符号になる第2状態とのいずれの状態に、変換回路10があるかを判定する。なお、判定部2は、第1出力点103または第2出力点104を流れる出力電流、および第1出力点103と第2出力点104との間に生じる出力電圧を直接的に、第1状態か第2状態かの判定に用いる構成に限らない。たとえば、図1の例では、判定部2は、第3出力点105または第4出力点106を流れる出力電流、および第3出力点105と第4出力点106との間に生じる出力電圧に基づいて、第1状態か第2状態かを判定するように構成されている。
The
ここにおいて、制御部6は、上記出力電圧の大きさが同じであって且つ上記キャパシタを流れる電流の向きが逆になる一対のモードを切り替えることにより、上記キャパシタの充電と放電とを切り替えている。制御部6は、判定部2の判定結果に応じて、上記一対のモードのうち、上記キャパシタを充電するときに選択するモードと上記キャパシタを放電するときに選択するモードとを入れ替えるように構成されている。
Here, the
この構成によれば、電力変換装置1は、判定部2での第1状態と第2状態との判定結果に応じて、上記キャパシタを充電するときに選択するモードと上記キャパシタを放電するときに選択するモードとを入れ替えている。ここで、第1状態では電力変換装置1の出力電圧と出力電流とは同符号となる。一方、第2状態では電力変換装置1の出力電圧と出力電流とは異符号となる。したがって、電力変換装置1は、出力電圧と出力電流とが異符号の期間においても、キャパシタを充電すべき場合にはキャパシタを充電する向きの電流を流し、キャパシタを放電すべき場合にはキャパシタを放電する向きの電流を流すことが可能になる。その結果、電力変換装置1は、出力電圧と出力電流との間に位相差が生じるような状況において、キャパシタの電圧を維持するための制御が容易である、という利点がある。
According to this configuration, the
具体的には、本実施形態においては、図1に示すように、変換回路10は、第1変換回路11および第2変換回路12と、第1の双方向スイッチ13および第2の双方向スイッチ14とを備えている。第1変換回路11と第2変換回路12とは、第1入力点101と第2入力点102との間に、電気的に並列に接続されている。第1の双方向スイッチ13と第2の双方向スイッチ14とは、第1変換回路11と第2変換回路12との間に電気的に接続されている。
Specifically, in the present embodiment, as shown in FIG. 1, the
第1変換回路11は、第1〜4のスイッチング素子Q1〜Q4と、第1キャパシタC1とを有している。ここで、第1変換回路11は、第2のスイッチング素子Q2と第3のスイッチング素子Q3との接続点を第1出力点103とする。
The
第1〜4のスイッチング素子Q1〜Q4は、第1入力点101と第2入力点102との間において、電気的に直列に接続されている。第1〜4のスイッチング素子Q1〜Q4は、第1入力点101側から第1のスイッチング素子Q1、第2のスイッチング素子Q2、第3のスイッチング素子Q3、第4のスイッチング素子Q4の順で、直列に接続されている。第1キャパシタC1は、第2のスイッチング素子Q2および第3のスイッチング素子Q3の直列回路と、電気的に並列に接続されている。
The first to fourth switching elements Q1 to Q4 are electrically connected in series between the
第2変換回路12は、第5〜8のスイッチング素子Q5〜Q8と、第2キャパシタC2とを有している。ここで、第2変換回路12は、第6のスイッチング素子Q6と第7のスイッチング素子Q7との接続点を第2出力点104とする。
The
第5〜8のスイッチング素子Q5〜Q8は、第1入力点101と第2入力点102との間において、電気的に直列に接続されている。第5〜8のスイッチング素子Q5〜Q8は、第1入力点101側から第5のスイッチング素子Q5、第6のスイッチング素子Q6、第7のスイッチング素子Q7、第8のスイッチング素子Q8の順で、直列に接続されている。第2キャパシタC2は、第6のスイッチング素子Q6および第7のスイッチング素子Q7の直列回路と、電気的に並列に接続されている。
The fifth to eighth switching elements Q5 to Q8 are electrically connected in series between the
第1の双方向スイッチ13は、第1のスイッチング素子Q1および第2のスイッチング素子Q2の接続点である第1接続点201と第7のスイッチング素子Q7および第8のスイッチング素子Q8の接続点である第2接続点202との間に電気的に接続されている。
The first
第2の双方向スイッチ14は、第3のスイッチング素子Q3および第4のスイッチング素子Q4の接続点である第3接続点203と第5のスイッチング素子Q5および第6のスイッチング素子Q6の接続点である第4接続点204との間に電気的に接続されている。
The second
そして、上述したように、第1〜8のスイッチング素子Q1〜Q8と第1の双方向スイッチ13と第2の双方向スイッチ14とは上記複数のスイッチを構成し、第1キャパシタC1と第2キャパシタC2とは上記キャパシタを構成している。
As described above, the first to eighth switching elements Q1 to Q8, the first
以下、本実施形態に係る電力変換装置1、およびそれを用いたパワーコンディショナ20(図7参照)について詳しく説明する。ただし、以下に説明する構成は、本発明の一例に過ぎず、本発明は、下記実施形態に限定されることはなく、この実施形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能である。
Hereinafter, the
本実施形態では、パワーコンディショナ20が、直流電源100としての太陽光発電装置に電気的に接続して使用される住宅用のパワーコンディショナである場合を例示するが、パワーコンディショナ20の用途を限定する趣旨ではない。パワーコンディショナ20は、たとえば家庭用燃料電池、蓄電装置など、太陽光発電装置以外の直流電源100に電気的に接続して使用されてもよく、また、たとえば店舗、工場、事務所など非住宅に用いられてもよい。さらに、電力変換装置1についても、その用途をパワーコンディショナ20に限定する趣旨ではなく、電力変換装置1は、パワーコンディショナ20以外に用いられてもよい。
In the present embodiment, the case where the
<電力変換装置の構成>
本実施形態の電力変換装置1は、図1に示すように、直流電源100に電気的に接続される。ここでは直流電源100は太陽光発電装置からなるので、電力変換装置1は接続箱を介して直流電源100に接続されることになる。
<Configuration of power converter>
The
本実施形態の電力変換装置1は、変換回路(第1変換回路11、第2変換回路12、第1の双方向スイッチ13、および第2の双方向スイッチ14)10と制御部6と判定部2とに加えて、フィルタ回路5と電圧検出部31と電流検出部32とをさらに備えている。
The
第1入力点101および第2入力点102は電力変換装置1における一対の入力端子となり、一対の入力端子(第1入力点101および第2入力点102)間には直流電源100が電気的に接続される。
The
また、第1変換回路11の第1出力点103および第2変換回路12の第2出力点104は、それぞれフィルタ回路5を介して第3出力点105および第4出力点106に電気的に接続されている。本実施形態では、これら第3出力点105および第4出力点106が電力変換装置1における一対の出力端子となる。
The
本実施形態において、電力変換装置1の出力電圧は交流電圧であり、第3出力点105および第4出力点106は、系統電源(商用電力系統)7に電気的に接続される。さらに、第3出力点105および第4出力点106には、交流電力の供給を受けて動作する負荷8が電気的に接続される。
In the present embodiment, the output voltage of the
具体的には、電力変換装置1の一対の出力端子は、分電盤に設けられた連系ブレーカに電気的に接続されることにより、負荷8および系統電源7に接続される。すなわち、電力変換装置1は、直流電源100から入力される直流電力を交流電力に変換し、該交流電力を一対の出力端子(第3出力点105および第4出力点106)から負荷8および系統電源7へ出力する。なお、図1において、系統電源7はU相、W相を持つ単相3線式であるが、この例に限らず系統電源7は単相2線式であってもよい。
Specifically, the pair of output terminals of the
次に、電力変換装置1の各部の構成について詳しく説明する。
Next, the structure of each part of the
電力変換装置1は、直流電源100に接続された一対の入力端子のうち、直流電源100の高電位(正極)側の入力端子を第1入力点101とし、直流電源100の低電位(負極)側の入力端子を第2入力点102とする。そのため、第1入力点101と第2入力点102との間には、直流電源100から出力される直流電圧が、入力電圧として印加されることになる。
The
ここで、直流電源100の低電位側の入力端子(第2入力点102)は、電力変換装置1の回路グランドであって、その電位は0〔V〕であると仮定する。そうすると、直流電源100の出力する直流電圧E〔V〕を用いて、第1入力点101の電位はE〔V〕で表されることになる。
Here, it is assumed that the input terminal (second input point 102) on the low potential side of the
第1変換回路11は、上述したように第1入力点101と第2入力点102との間に直列に接続された第1〜4のスイッチング素子Q1〜Q4と、第1キャパシタC1とを有している。第1〜4の各スイッチング素子Q1〜Q4は、ここでは一例としてデプレッション型のnチャネルMOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)が用いられている。
As described above, the
第1のスイッチング素子Q1のドレインは第1入力点101に電気的に接続されている。第2のスイッチング素子Q2のドレインは第1のスイッチング素子Q1のソースに電気的に接続されている。第3のスイッチング素子Q3のドレインは第2のスイッチング素子Q2のソースに電気的に接続されている。第4のスイッチング素子Q4のドレインは第3のスイッチング素子Q3のソースに電気的に接続されている。さらに第4のスイッチング素子Q4のソースは、第2入力点102に電気的に接続されている。
The drain of the first switching element Q1 is electrically connected to the
ここで、第2のスイッチング素子Q2のソース(第3のスイッチング素子Q3のドレイン)は第1出力点103となる。さらに、第1のスイッチング素子Q1のソース(第2のスイッチング素子Q2のドレイン)は第1接続点201となり、第3のスイッチング素子Q3のソース(第4のスイッチング素子Q4のドレイン)は第3接続点203となる。
Here, the source of the second switching element Q 2 (the drain of the third switching element Q 3) is the
第1キャパシタC1は、一端が第2のスイッチング素子Q2のドレイン(第1接続点201)に電気的に接続され、他端が第3のスイッチング素子Q3のソース(第3接続点203)に電気的に接続されている。言い換えれば、第1キャパシタC1は、一端が第1のスイッチング素子Q1を介して第1入力点101に電気的に接続され、他端が第4のスイッチング素子Q4を介して第2入力点102に電気的に接続されている。
One end of the first capacitor C1 is electrically connected to the drain (first connection point 201) of the second switching element Q2, and the other end is electrically connected to the source (third connection point 203) of the third switching element Q3. Connected. In other words, the first capacitor C1 has one end electrically connected to the
第2変換回路12は、上述したように第1入力点101と第2入力点102との間に直列に接続された第5〜8のスイッチング素子Q5〜Q8と、第2キャパシタC2とを有している。ここで、第2変換回路12は、基本的には第1変換回路11と同様の構成であって、第5〜8のスイッチング素子Q5〜Q8が第1〜4のスイッチング素子Q1〜Q4に相当し、第2キャパシタC2が第1キャパシタC1に相当する。ここで、第5〜8の各スイッチング素子Q5〜Q8は、第1〜4の各スイッチング素子Q1〜Q4と同様にデプレッション型のnチャネルMOSFETが用いられている。
As described above, the
すなわち、第5のスイッチング素子Q5のドレインは第1入力点101に電気的に接続されている。第6のスイッチング素子Q6のドレインは第5のスイッチング素子Q5のソースに電気的に接続されている。第7のスイッチング素子Q7のドレインは第6のスイッチング素子Q6のソースに電気的に接続されている。第8のスイッチング素子Q8のドレインは第7のスイッチング素子Q7のソースに電気的に接続されている。さらに第8のスイッチング素子Q8のソースは、第2入力点102に電気的に接続されている。
That is, the drain of the fifth switching element Q5 is electrically connected to the
ここで、第6のスイッチング素子Q6のソース(第7のスイッチング素子Q7のドレイン)は第2出力点104となる。さらに、第5のスイッチング素子Q5のソース(第6のスイッチング素子Q6のドレイン)は第4接続点204となり、第7のスイッチング素子Q7のソース(第8のスイッチング素子Q8のドレイン)は第2接続点202となる。
Here, the source of the sixth switching element Q 6 (the drain of the seventh switching element Q 7) is the
第2キャパシタC2は、一端が第6のスイッチング素子Q6のドレイン(第4接続点204)に電気的に接続され、他端が第7のスイッチング素子Q7のソース(第2接続点202)に電気的に接続されている。言い換えれば、第2キャパシタC2は、一端が第5のスイッチング素子Q5を介して第1入力点101に電気的に接続され、他端が第8のスイッチング素子Q8を介して第2入力点102に電気的に接続されている。
The second capacitor C2 has one end electrically connected to the drain (fourth connection point 204) of the sixth switching element Q6 and the other end electrically connected to the source (second connection point 202) of the seventh switching element Q7. Connected. In other words, the second capacitor C2 has one end electrically connected to the
第2キャパシタC2の回路定数(キャパシタンス)と第1キャパシタC1の回路定数(キャパシタンス)とは同値である。 The circuit constant (capacitance) of the second capacitor C2 is equal to the circuit constant (capacitance) of the first capacitor C1.
また、図1において、第1〜8のスイッチング素子Q1〜Q8の各々には第1〜8のダイオードD1〜D8がそれぞれ逆並列に接続されている。これら第1〜8のダイオードD1〜D8は、それぞれ第1〜8の各スイッチング素子Q1〜Q8の寄生ダイオードである。つまり、第1のスイッチング素子Q1の寄生ダイオードは第1のダイオードD1を構成し、同様に、第2,3…の各スイッチング素子Q2,Q3…の寄生ダイオードはそれぞれ第2,3…のダイオードD2,D3…を構成する。たとえば第1のダイオードD1は、第1のスイッチング素子Q1のドレイン側をカソード、ソース側をアノードとする向きに接続されている。 In FIG. 1, first to eighth diodes D1 to D8 are connected in antiparallel to the first to eighth switching elements Q1 to Q8, respectively. The first to eighth diodes D1 to D8 are parasitic diodes of the first to eighth switching elements Q1 to Q8, respectively. That is, the parasitic diode of the first switching element Q1 constitutes the first diode D1, and similarly, the parasitic diodes of the second, third,... Switching elements Q2, Q3,. , D3. For example, the first diode D1 is connected in a direction in which the drain side of the first switching element Q1 is a cathode and the source side is an anode.
このように構成される第1変換回路11と第2変換回路12とは、第1入力点101と第2入力点102との間において、電気的に並列に接続されている。つまり、第1変換回路11と第2変換回路12とは、直流電源100の両端間に並列に接続されている。
The
第1の双方向スイッチ13は、第1接続点201と第2接続点202との間に電気的に接続されている。つまり、第1変換回路11の第1接続点201は、第1の双方向スイッチ13を介して第2変換回路12の第2接続点202に電気的に接続されている。ここでは、第1の双方向スイッチ13は、第1接続点201と第2接続点202との間において、電気的に直列に接続された第9のスイッチング素子Q9と第10のスイッチング素子Q10とを有している。第1の双方向スイッチ13は、第1接続点201側から第9のスイッチング素子Q9、第10のスイッチング素子Q10の順に接続されている。
The first
具体的に説明すると、第9,10の各スイッチング素子Q9,Q10は、第1〜8の各スイッチング素子Q1〜Q8と同様にデプレッション型のnチャネルMOSFETが用いられている。第9のスイッチング素子Q9のソースは第1接続点201に接続され、第9のスイッチング素子Q9のドレインは第10のスイッチング素子Q10のドレインに接続されている。第10のスイッチング素子Q10のソースは第2接続点202に接続されている。要するに、第9のスイッチング素子Q9と第10のスイッチング素子Q10とは、ドレイン同士が互いに接続されるように、第1接続点201と第2接続点202との間において逆直列に接続されている。
More specifically, a depletion type n-channel MOSFET is used for each of the ninth and tenth switching elements Q9 and Q10, similarly to each of the first to eighth switching elements Q1 to Q8. The source of the ninth switching element Q9 is connected to the
第2の双方向スイッチ14は、第3接続点203と第4接続点204との間に電気的に接続されている。つまり、第1変換回路11の第3接続点203は、第2の双方向スイッチ14を介して第2変換回路12の第4接続点204に電気的に接続されている。ここでは、第2の双方向スイッチ14は、第3接続点203と第4接続点204との間において、電気的に直列に接続された第12のスイッチング素子Q12と第11のスイッチング素子Q11とを有している。第2の双方向スイッチ14は、第3接続点203側から第12のスイッチング素子Q12、第11のスイッチング素子Q11の順に接続されている。
The second
具体的に説明すると、第11,12の各スイッチング素子Q11,Q12は、第1〜8の各スイッチング素子Q1〜Q8と同様にデプレッション型のnチャネルMOSFETが用いられている。第11のスイッチング素子Q11のソースは第4接続点204に接続され、第11のスイッチング素子Q11のドレインは第12のスイッチング素子Q12のドレインに接続されている。第12のスイッチング素子Q12のソースは第3接続点203に接続されている。要するに、第11のスイッチング素子Q11と第12のスイッチング素子Q12とは、ドレイン同士が互いに接続されるように、第3接続点203と第4接続点204との間において逆直列に接続されている。
More specifically, a depletion type n-channel MOSFET is used for each of the eleventh and twelfth switching elements Q11 and Q12, similarly to each of the first to eighth switching elements Q1 to Q8. The source of the eleventh switching element Q11 is connected to the
また、第9〜12のスイッチング素子Q9〜Q12の各々には第9〜12のダイオードD9〜D12がそれぞれ逆並列に接続されている。これら第9〜12のダイオードD9〜D12は、それぞれ第9〜12の各スイッチング素子Q9〜Q12の寄生ダイオードである。つまり、第9のスイッチング素子Q9の寄生ダイオードは第9のダイオードD9を構成し、同様に、第10,11,12の各スイッチング素子Q10,Q11,Q12の寄生ダイオードはそれぞれ第10,11,12のダイオードD10,D11,D12を構成する。たとえば第9のダイオードD9は、第9のスイッチング素子Q9のドレイン側をカソード、ソース側をアノードとする向きに接続されている。 Also, ninth to twelfth diodes D9 to D12 are connected in antiparallel to the ninth to twelfth switching elements Q9 to Q12, respectively. The ninth to twelfth diodes D9 to D12 are parasitic diodes of the ninth to twelfth switching elements Q9 to Q12, respectively. That is, the parasitic diode of the ninth switching element Q9 constitutes the ninth diode D9, and similarly, the parasitic diodes of the tenth, eleventh and twelfth switching elements Q10, Q11 and Q12 are the tenth, eleventh and twelfth elements, respectively. Diodes D10, D11, D12. For example, the ninth diode D9 is connected in such a direction that the drain side of the ninth switching element Q9 is a cathode and the source side is an anode.
本実施形態においては、第1の双方向スイッチ13は、全オフ状態と全オン状態とを含む動作状態を切替可能に構成されている。第1の双方向スイッチ13の全オフ状態は、第1接続点201と第2接続点202との間で双方向の電流を遮断する状態である。第1の双方向スイッチ13の全オン状態は、第1接続点201と第2接続点202との間で双方向の電流を通過させる状態である。第2の双方向スイッチ14も同様に、全オフ状態と全オン状態とを含む動作状態を切替可能に構成されている。第2の双方向スイッチ14の全オフ状態は、第3接続点203と第4接続点204との間で双方向の電流を遮断する状態である。第2の双方向スイッチ14の全オン状態は、第3接続点203と第4接続点204との間で双方向の電流を通過させる状態である。
In the present embodiment, the first
さらに、本実施形態では、第1の双方向スイッチ13の動作状態は、第2接続点202から第1接続点201へ流れる電流を遮断し、且つ第1接続点201から第2接続点202へ流れる電流を通過させる半オン状態をさらに含んでいる。また、第2の双方向スイッチ14の動作状態は、第3接続点203から第4接続点204へ流れる電流を遮断し、且つ第4接続点204から第3接続点203へ流れる電流を通過させる半オン状態をさらに含んでいる。
Furthermore, in the present embodiment, the operation state of the first
そのため、本実施形態の電力変換装置1は、第1の双方向スイッチ13を全オン状態とすることにより、第1接続点201と第2接続点202との間を双方向の電流が通過可能な状態を作り出すことができる。また、本実施形態の電力変換装置1は、第2の双方向スイッチ14を全オン状態とすることにより、第3接続点203と第4接続点204との間を双方向の電流が通過可能な状態を作り出すことができる。
Therefore, in the
すなわち、第1の双方向スイッチ13は、第9,10のスイッチング素子Q9,Q10がいずれもオフの状態で全オフ状態となり、第9,10のスイッチング素子Q9,Q10がいずれもオンの状態で全オン状態となる。さらに、第1の双方向スイッチ13は、第10のスイッチング素子Q10がオンで且つ第9のスイッチング素子Q9がオフの状態には、第9のダイオードD9によって電流の向きが一方向に制限される半オン状態となる。
That is, the first
また、第2の双方向スイッチ14は、第11,12のスイッチング素子Q11,Q12がいずれもオフの状態で全オフ状態となり、第11,12のスイッチング素子Q11,Q12がいずれもオンの状態で全オン状態となる。さらに、第2の双方向スイッチ14は、第12のスイッチング素子Q12がオンで且つ第11のスイッチング素子Q11がオフの状態には、第11のダイオードD11によって電流の向きが一方向に制限される半オン状態となる。
Further, the second
このように、本実施形態における双方向スイッチ(第1の双方向スイッチ13および第2の双方向スイッチ14のそれぞれ)は、全オフ状態、全オン状態、および半オン状態からなる3つの動作状態を切替可能である。
As described above, the bidirectional switch (each of the first
上記構成を言い換えれば、第1の双方向スイッチ13は、第1キャパシタC1の正極側の端子と第2キャパシタC2の負極側の端子との間に電気的に接続されている。第2の双方向スイッチ14は、第1キャパシタC1の負極側の端子と第2キャパシタC2の正極側の端子との間に電気的に接続されている。つまり、第1変換回路11の第1キャパシタC1と第2変換回路12の第2キャパシタC2とは、第1の双方向スイッチ13および第2の双方向スイッチ14を介して、たすき掛け状に接続されている。
In other words, the first
さらに、第1〜8のスイッチング素子Q1〜Q8、並びに第9〜12のスイッチング素子Q9〜Q12のゲートは、それぞれ制御部6に電気的に接続されている。制御部6は、第1〜4のスイッチング素子Q1〜Q4のオン/オフを個別に切り替え可能であって、これにより第1変換回路11を制御する。また、制御部6は、第5〜8のスイッチング素子Q5〜Q8のオン/オフを個別に切り替え可能であって、これにより第2変換回路12を制御する。また、制御部6は、第9,10のスイッチング素子Q9,Q10のオン/オフを個別に切り替え可能であって、これにより第1の双方向スイッチ13を制御する。また、制御部6は、第11,12のスイッチング素子Q11,Q12のオン/オフを個別に切り替え可能であって、これにより第2の双方向スイッチ14を制御する。
Furthermore, the gates of the first to eighth switching elements Q1 to Q8 and the ninth to twelfth switching elements Q9 to Q12 are electrically connected to the
なお、制御部6は、第1変換回路11、第2変換回路12、第1の双方向スイッチ13、第2の双方向スイッチ14のそれぞれについて個別に設けられていてもよい。
Note that the
本実施形態では、制御部6は、第1〜12のスイッチング素子Q1〜Q12に駆動信号を与えるドライブ回路61と、ドライブ回路61に信号を与えるマイコン(マイクロコンピュータ)62と、検出回路63とを有している。
In the present embodiment, the
ドライブ回路61は、第1〜12の各スイッチング素子Q1〜Q12の制御端子(ゲート)に対して駆動信号を与えることにより、各素子を個別に駆動(制御)するように構成されている。マイコン62は、ドライブ回路61にPWM(Pulse Width Modulation)信号を与えることにより、ドライブ回路61を制御するように構成されている。すなわち、制御部6は、マイコン62からの指示に応じてドライブ回路61が生成する駆動信号によって、第1〜12のスイッチング素子Q1〜Q12を個別に制御する。
The
検出回路63は、第1キャパシタC1の両端電圧および第2キャパシタC2の両端電圧の大きさを検出するように構成されている。検出回路63の検出結果を用いた制御部6の動作については後述する。
The
ここにおいて、ドライブ回路61は、2つ以上のスイッチング素子が同時にオンして、短絡電流が流れることを防止する短絡防止回路としての機能を兼ね備えていることが好ましい。すなわち、特定の組み合わせのスイッチング素子が同時にオンすると、たとえば第1入力点101と第2入力点102との間が短絡し、直流電源100からの電流が短絡電流となってスイッチング素子に流れる可能性がある。そこで、ドライブ回路61は、このような特定の組み合わせのスイッチング素子が同時にオンしないように構成されることが好ましい。たとえば、ドライブ回路61は、特定の組み合わせのスイッチング素子のゲートに入力される駆動信号が同時にHレベルになると、駆動信号を強制的にLレベルに落とすことにより、特定の組み合わせのスイッチング素子を同時にオンさせないように構成される。
Here, it is preferable that the
フィルタ回路5は、図1に示すように、一対のインダクタL1,L2と、第3キャパシタC3とを有している。一方のインダクタL1は、第1出力点103と第3出力点105との間に電気的に接続されている。他方のインダクタL2は、第2出力点104と第4出力点106との間に電気的に接続されている。ただし、インダクタL1,L2は、第1出力点103および第2出力点104の少なくとも一方と出力端子(第3出力点105、第4出力点106)との間に電気的に接続されていればよく、インダクタL1,L2のいずれかは省略されていてもよい。
As shown in FIG. 1, the
第3キャパシタC3は、第3出力点105と第4出力点106との間に電気的に接続されている。言い換えれば、フィルタ回路5は、第1出力点103と第2出力点104との間に電気的に接続された、インダクタL1、第3キャパシタC3、インダクタL2の直列回路である。
The third capacitor C <b> 3 is electrically connected between the
電圧検出部31は、第3出力点105と第4出力点106との間に発生する第1出力電圧V1を検出するように構成されている。つまり、電圧検出部31は、本実施形態ではフィルタ回路5の後段に設けられ、第3出力点105と第4出力点106との間に発生する第1出力電圧V1を検出する。以下では、第3出力点105と第4出力点106との間に発生する第1出力電圧V1を、単に「出力電圧V1」ともいう。
The
電圧検出部31は、出力電圧V1の大きさ(瞬時値)を、極性(+あるいは−)も含めて検出する。電圧検出部31は、たとえば第3出力点105と第4出力点106との間に直列に接続された一対の分圧抵抗で構成される。電圧検出部31は、検出結果を判定部2へ出力する。ただし、電圧検出部31の構成はこれに限らず、たとえばフィルタ回路5の前段、つまり第1出力点103と第2出力点104との間に電圧検出部31が接続されていてもよい。この場合、電圧検出部31は、第1出力点103と第2出力点104との間に発生する第2出力電圧V2を検出する。以下では、第1出力点103と第2出力点104との間に発生する第2出力電圧V2を、単に「出力電圧V2」ともいう。
The
電流検出部32は、第3出力点105または第4出力点106を流れる電流を出力電流I1として検出するように構成されている。電流検出部32は、出力電流I1の大きさ(瞬時値)を、極性(+あるいは−)も含めて検出する。電流検出部32は、たとえば第3出力点105とフィルタ回路5との間に接続されたシャント抵抗で構成される。電流検出部32は、検出結果を判定部2へ出力する。ただし、電流検出部32の構成はこれに限らず、たとえば第4出力点106とフィルタ回路5との間に電流検出部32が接続されていてもよい。また、電流検出部32は、フィルタ回路5の前段、つまり第1出力点103または第2出力点104とフィルタ回路5との間に接続されていてもよい。
The
判定部2は、電圧検出部31で検出される出力電圧V1と電流検出部32で検出される出力電流I1とが同符号であれば第1状態と判定する。一方、電圧検出部31で検出される出力電圧V1と電流検出部32で検出される出力電流I1とが異符号であれば第2状態と判定する。つまり、判定部2は、電圧検出部31の検出結果と電流検出部32の検出結果とを対比することによって、変換回路10が第1状態と第2状態とのいずれの状態にあるかを判定する。判定部2は、判定結果を制御部6、ここではマイコン62へ出力する。判定部2の判定結果を用いた制御部6の動作については後述する。
The
このように、本実施形態では、判定部2は、第3出力点105または第4出力点106を流れる出力電流I1、および第3出力点105と第4出力点106との間に生じる出力電圧V1に基づいて、第1状態か第2状態かを判定するように構成されている。ただし、この構成に限らず、判定部2は、第1出力点103または第2出力点104を流れる出力電流、および第1出力点103と第2出力点104との間に生じる出力電圧V2を直接的に、第1状態か第2状態かの判定に用いてもよい。
As described above, in this embodiment, the
<電力変換装置の基本動作>
上述した構成の電力変換装置1の基本動作について、図2A,2B,3A,3B,4A,4B,5A,5Bを参照して簡単に説明する。なお、図中、太線矢印は電流経路を表し、点線の丸印が付されたスイッチング素子はオン状態の素子を表している。
<Basic operation of power converter>
The basic operation of the
ここでいう電力変換装置1の基本動作とは、直流電源100より電力の供給が開始してから第1キャパシタC1および第2キャパシタC2が基準電圧に充電されるまでの期間(以下、「始動期間」という)の経過後の電力変換装置1の動作である。つまり、第1キャパシタC1および第2キャパシタC2が基準電圧に充電された状態からの電力変換装置1の動作を、電力変換装置1の基本動作とする。
The basic operation of the
第1キャパシタC1についての基準電圧は、直流電源100から第1入力点101と第2入力点102との間に印加される印加電圧の1/4の大きさの電圧である。第2キャパシタC2についての基準電圧も、同様に直流電源100から第1入力点101と第2入力点102との間に印加される印加電圧の1/4の大きさの電圧である。
The reference voltage for the first capacitor C <b> 1 is a voltage that is ¼ of the applied voltage applied from the
以下では、直流電源100の出力電圧がE〔V〕であって、第1入力点101の電位はE〔V〕、第2入力点102の電位は0〔V〕であると仮定する。ここで、基準電圧に充電された第1キャパシタC1と第2キャパシタC2との各々の両端電圧はE/4〔V〕となる。以下では、第1出力点103と第2出力点104との電位差、つまり第1出力点103−第2出力点104間に生じる電圧を、電力変換装置1の出力電圧V2として説明する。
In the following, it is assumed that the output voltage of the
なお、第3出力点105および第4出力点106は系統電源7に電気的に接続されているため、第3出力点105と第4出力点106との電位差、つまり第3出力点105−第4出力点106間に生じる出力電圧V1は、系統電源7の出力電圧に等しくなる。第1出力点103と第3出力点105との電位差、並びに第2出力点104と第4出力点106との間の電位差は、フィルタ回路5にて吸収されることになる。
Since the
電力変換装置1は、第1変換回路11、第2変換回路12、第1の双方向スイッチ13、第2の双方向スイッチ14を第1〜8の計8つのモードに切り替える。これにより、電力変換装置1は、第1入力点101と第2入力点102との間に印加される直流電圧(E〔V〕)を交流電圧に変換して、第1出力点103と第2出力点104との間に出力電圧V2を発生する。なお、以下の説明では、第1〜12のスイッチング素子Q1〜Q12に関し、それぞれオン/オフの状態について言及していない場合には「オフ」の状態にあることとする。また、第1〜12のスイッチング素子Q1〜Q12での電圧降下、および第1〜12のダイオードD1〜D12での電圧降下は無視できる程度と仮定する。
The
ここにおいて、制御部6は、以下の2つの条件に従って、第1〜12のスイッチング素子Q1〜Q12を制御する。
Here, the
1つ目の条件としては、第1変換回路11の第1〜4のスイッチング素子Q1〜Q4と、第2変換回路12の第5〜8のスイッチング素子Q5〜Q8とで一対一のペアを設定し、ペアごとにオン/オフが切り替わるようにする。ここでは、第1,8のスイッチング素子Q1,Q8がペアとなり、第2,7のスイッチング素子Q2,Q7がペアとなり、第3,6のスイッチング素子Q3,Q6がペアとなり、第4,5のスイッチング素子Q4,Q5がペアとなる。
As a first condition, a one-to-one pair is set by the first to fourth switching elements Q1 to Q4 of the
2つ目の条件としては、第2のスイッチング素子Q2と第3のスイッチング素子Q3とが、同時にオンまたはオフにならないようにする。さらに、第1〜4のモードにおいては第1のスイッチング素子Q1と第11のスイッチング素子Q11とが、また、第5〜8のモードにおいては第4のスイッチング素子Q4と第9のスイッチング素子Q9とが、それぞれ同時にオンまたはオフにならないようにする。 The second condition is that the second switching element Q2 and the third switching element Q3 are not simultaneously turned on or off. Further, in the first to fourth modes, the first switching element Q1 and the eleventh switching element Q11, and in the fifth to eighth modes, the fourth switching element Q4 and the ninth switching element Q9, Are not simultaneously turned on or off.
まず、図2Aに示す第1のモードでは、第1変換回路11の第1,2のスイッチング素子Q1,Q2と、第2変換回路12の第7,8のスイッチング素子Q7,Q8と、第2の双方向スイッチ14の第12のスイッチング素子Q12とがそれぞれオンの状態にある。つまり、第2の双方向スイッチ14は半オン状態にある。この状態では、図2Aに示すように、第1入力点101は、第1のスイッチング素子Q1、第2のスイッチング素子Q2を介して第1出力点103に電気的に接続される。また、第2入力点102は、第8のスイッチング素子Q8、第7のスイッチング素子Q7を介して第2出力点104に電気的に接続される。このとき、半導体素子(スイッチング素子、ダイオード)のうち電流が流れる素子は第1,2,7,8のスイッチング素子Q1,Q2,Q7,Q8の計4つであって、第12のスイッチング素子Q12には電流は流れない。
First, in the first mode shown in FIG. 2A, the first and second switching elements Q1 and Q2 of the
したがって、第1出力点103は第1入力点101と同電位(E〔V〕)になり、第2出力点104は第2入力点102と同電位(0〔V〕)になる。そのため、第1出力点103と第2出力点104との間に生じる電力変換装置1の出力電圧V2は、E(=E−0)〔V〕になる。さらにこのとき、第3出力点105の電位は、第1出力点103の電位からインダクタL1の両端電圧を差し引いた電位となり、第4出力点106の電位は、第2出力点104の電位にインダクタL2の両端電圧を加えた電位となる。
Accordingly, the
次に、図2Bに示す第2のモードでは、第1変換回路11の第1,3のスイッチング素子Q1,Q3と、第2変換回路12の第6,8のスイッチング素子Q6,Q8と、第2の双方向スイッチ14の第12のスイッチング素子Q12とがそれぞれオンの状態にある。つまり、第2の双方向スイッチ14は半オン状態にある。この状態では、図2Bに示すように、第1入力点101は、第1のスイッチング素子Q1、第1キャパシタC1、第3のスイッチング素子Q3を介して第1出力点103に電気的に接続される。また、第2入力点102は、第8のスイッチング素子Q8、第2キャパシタC2、第6のスイッチング素子Q6を介して第2出力点104に電気的に接続される。このとき、半導体素子(スイッチング素子、ダイオード)のうち電流が流れる素子は第1,3,6,8のスイッチング素子Q1,Q3,Q6,Q8の計4つであって、第12のスイッチング素子Q12には電流は流れない。
Next, in the second mode shown in FIG. 2B, the first and third switching elements Q1 and Q3 of the
したがって、第1出力点103の電位は、第1入力点101の電位(E〔V〕)より第1キャパシタC1の両端電圧(E/4〔V〕)分だけ低い電位、つまり3E/4(=E−E/4)〔V〕となる。また、第2出力点104の電位は、第2入力点102の電位(0〔V〕)より第2キャパシタC2の両端電圧(E/4〔V〕)分だけ高い電位、つまりE/4(=0+E/4)〔V〕となる。そのため、第1出力点103と第2出力点104との間に生じる電力変換装置1の出力電圧V2は、E/2(=3E/4−E/4)〔V〕になる。さらにこのとき、第3出力点105の電位は、第1出力点103の電位からインダクタL1の両端電圧を差し引いた電位となり、第4出力点106の電位は、第2出力点104の電位にインダクタL2の両端電圧を加えた電位となる。
Therefore, the potential of the
次に、図3Aに示す第3のモードでは、第1変換回路11の第2のスイッチング素子Q2と、第2変換回路12の第7のスイッチング素子Q7と、第2の双方向スイッチ14の第11,12のスイッチング素子Q11,Q12とがそれぞれオンの状態にある。つまり、第2の双方向スイッチ14は全オン状態にある。この状態では、第2出力点104は、第7のスイッチング素子Q7、第2キャパシタC2、第11のスイッチング素子Q11、第12のスイッチング素子Q12、第1キャパシタC1、第2のスイッチング素子Q2を介して第1出力点103に電気的に接続される。このとき、半導体素子(スイッチング素子、ダイオード)のうち電流が流れる素子は第2,7,11,12のスイッチング素子Q2,Q7,Q11,Q12の計4つである。
Next, in the third mode shown in FIG. 3A, the second switching element Q2 of the
したがって、第1出力点103の電位は、第2出力点104の電位より、第1キャパシタC1の両端電圧(E/4〔V〕)と第2キャパシタC2の両端電圧(E/4〔V〕)との和の分だけ高い電位となる。そのため、第1出力点103と第2出力点104との間に生じる電力変換装置1の出力電圧V2は、E/2(=E/4+E/4)〔V〕になる。さらにこのとき、第3出力点105の電位は、第1出力点103の電位からインダクタL1の両端電圧を差し引いた電位となり、第4出力点106の電位は、第2出力点104の電位にインダクタL2の両端電圧を加えた電位となる。また、この状態においては、第2の双方向スイッチ14が全オン状態にあるため、変換回路10は、第1出力点103と第2出力点104との間に双方向の電流を流すことができる。
Accordingly, the potential at the
次に、図3Bに示す第4のモードでは、第1変換回路11の第3のスイッチング素子Q3と、第2変換回路12の第6のスイッチング素子Q6と、第2の双方向スイッチ14の第11,12のスイッチング素子Q11,Q12とがそれぞれオンの状態にある。つまり、第2の双方向スイッチ14は全オン状態にある。この状態では、第2出力点104は、第6のスイッチング素子Q6、第11のスイッチング素子Q11、第12のスイッチング素子Q12、第3のスイッチング素子Q3を介して第1出力点103に電気的に接続される。このとき、半導体素子(スイッチング素子、ダイオード)のうち電流が流れる素子は第3,6,11,12のスイッチング素子Q3,Q6,Q11,Q12の計4つである。
Next, in the fourth mode shown in FIG. 3B, the third switching element Q3 of the
したがって、第1出力点103の電位は第2出力点104と同電位になる。そのため、第1出力点103と第2出力点104との間に生じる電力変換装置1の出力電圧V2は、0〔V〕になる。さらにこのとき、第3出力点105の電位は、第1出力点103の電位からインダクタL1の両端電圧を差し引いた電位となり、第4出力点106の電位は、第2出力点104の電位にインダクタL2の両端電圧を加えた電位となる。また、この状態においては、第2の双方向スイッチ14が全オン状態にあるため、変換回路10は、第1出力点103と第2出力点104との間に双方向の電流を流すことができる。
Therefore, the potential at the
一方、第5〜8のモードにおいては、電力変換装置1は、上記第1〜4のモードを基準にして、第1変換回路11と第2変換回路12とで動作を入れ替え、且つ第1の双方向スイッチ13と第2の双方向スイッチ14とで動作を入れ替えたような動作を行う。つまり、第5〜8のモードと第1〜4のモードとでは、変換回路10の動作は、第1変換回路11および第1の双方向スイッチ13と、第2変換回路12および第2の双方向スイッチ14とが入れ替わった対称な動作となる。
On the other hand, in the fifth to eighth modes, the
すなわち、図4Aに示す第5のモードでは、変換回路10の動作は、上記第4のモードと対称な動作となる。そのため、第5のモードでは、第1変換回路11の第2のスイッチング素子Q2と、第2変換回路12の第7のスイッチング素子Q7と、第1の双方向スイッチ13の第9,10のスイッチング素子Q9,Q10とがそれぞれオンの状態にある。つまり、第1の双方向スイッチ13は全オン状態にある。この状態では、図4Aに示すように、第1出力点103は、第2のスイッチング素子Q2、第9のスイッチング素子Q9、第10のスイッチング素子Q10、第7のスイッチング素子Q7を介して第2出力点104に電気的に接続される。このとき、半導体素子(スイッチング素子、ダイオード)のうち電流が流れる素子は第2,7,9,10のスイッチング素子Q2,Q7,Q9,Q10の計4つである。
That is, in the fifth mode shown in FIG. 4A, the operation of the
したがって、第1出力点103の電位は第2出力点104と同電位になる。そのため、第1出力点103と第2出力点104との間に生じる電力変換装置1の出力電圧V2は、0〔V〕になる。さらにこのとき、第3出力点105の電位は、第1出力点103の電位にインダクタL1の両端電圧を加えた電位となり、第4出力点106の電位は、第2出力点104の電位からインダクタL2の両端電圧を差し引いた電位となる。また、この状態においては、第1の双方向スイッチ13が全オン状態にあるため、変換回路10は、第1出力点103と第2出力点104との間に双方向の電流を流すことができる。
Therefore, the potential at the
次に、図4Bに示す第6のモードでは、変換回路10の動作は、上記第3のモードと対称な動作となる。そのため、第6のモードでは、第1変換回路11の第3のスイッチング素子Q3と、第2変換回路12の第6のスイッチング素子Q6と、第1の双方向スイッチ13の第9,10のスイッチング素子Q9,Q10とがそれぞれオンの状態にある。つまり、第1の双方向スイッチ13は全オン状態にある。この状態では、第1出力点103は、第3のスイッチング素子Q3、第1キャパシタC1、第9のスイッチング素子Q9、第10のスイッチング素子Q10、第2キャパシタC2、第6のスイッチング素子Q6を介して第2出力点104に電気的に接続される。このとき、半導体素子(スイッチング素子、ダイオード)のうち電流が流れる素子は第3,6,9,10のスイッチング素子Q3,Q6,Q9,Q10の計4つである。
Next, in the sixth mode shown in FIG. 4B, the operation of the
したがって、第1出力点103の電位は、第2出力点104の電位より、第1キャパシタC1の両端電圧(E/4〔V〕)と第2キャパシタC2の両端電圧(E/4〔V〕)との和の分だけ低い電位となる。そのため、第1出力点103と第2出力点104との間に生じる電力変換装置1の出力電圧V2は、−E/2(=−E/4−E/4)〔V〕になる。さらにこのとき、第3出力点105の電位は、第1出力点103の電位にインダクタL1の両端電圧を加えた電位となり、第4出力点106の電位は、第2出力点104の電位からインダクタL2の両端電圧を差し引いた電位となる。また、この状態においては、第1の双方向スイッチ13が全オン状態にあるため、変換回路10は、第1出力点103と第2出力点104との間に双方向の電流を流すことができる。
Accordingly, the potential at the
次に、図5Aに示す第7のモードでは、変換回路10の動作は、上記第2のモードと対称な動作となる。そのため、第7のモードでは、第1変換回路11の第2,4のスイッチング素子Q2,Q4と、第2変換回路12の第5,7のスイッチング素子Q5,Q7と、第1の双方向スイッチ13の第10のスイッチング素子Q10とがそれぞれオンの状態にある。つまり、第1の双方向スイッチ13は半オン状態にある。この状態では、図5Aに示すように、第1入力点101は、第5のスイッチング素子Q5、第2キャパシタC2、第7のスイッチング素子Q7を介して第2出力点104に電気的に接続される。また、第2入力点102は、第4のスイッチング素子Q4、第1キャパシタC1、第2のスイッチング素子Q2を介して第1出力点103に電気的に接続される。このとき、半導体素子(スイッチング素子、ダイオード)のうち電流が流れる素子は第2,4,5,7のスイッチング素子Q2,Q4,Q5,Q7の計4つであって、第10のスイッチング素子Q10には電流は流れない。
Next, in the seventh mode shown in FIG. 5A, the operation of the
したがって、第1出力点103の電位は、第2入力点102の電位(0〔V〕)より第1キャパシタC1の両端電圧(E/4〔V〕)分だけ高い電位、つまりE/4(=0+E/4)〔V〕となる。また、第2出力点104の電位は、第1入力点101の電位(E〔V〕)より第2キャパシタC2の両端電圧(E/4〔V〕)分だけ低い電位、つまり3E/4(=E−E/4)〔V〕となる。そのため、第1出力点103と第2出力点104との間に生じる電力変換装置1の出力電圧V2は、−E/2(=E/4−3E/4)〔V〕になる。さらにこのとき、第3出力点105の電位は、第1出力点103の電位にインダクタL1の両端電圧を加えた電位となり、第4出力点106の電位は、第2出力点104の電位からインダクタL2の両端電圧を差し引いた電位となる。
Therefore, the potential of the
次に、図5Bに示す第8のモードでは、変換回路10の動作は、上記第1のモードと対称な動作となる。そのため、第8のモードでは、第1変換回路11の第3,4のスイッチング素子Q3,Q4と、第2変換回路12の第5,6のスイッチング素子Q5,Q6と、第1の双方向スイッチ13の第10のスイッチング素子Q10とがそれぞれオンの状態にある。つまり、第1の双方向スイッチ13は半オン状態にある。この状態では、図5Bに示すように、第1入力点101は、第5のスイッチング素子Q5、第6のスイッチング素子Q6を介して第2出力点104に電気的に接続される。また、第2入力点102は、第4のスイッチング素子Q4、第3のスイッチング素子Q3を介して第1出力点103に電気的に接続される。このとき、半導体素子(スイッチング素子、ダイオード)のうち電流が流れる素子は第3,4,5,6のスイッチング素子Q3,Q4,Q5,Q6の計4つであって、第10のスイッチング素子Q10には電流は流れない。
Next, in the eighth mode shown in FIG. 5B, the operation of the
したがって、第1出力点103は第2入力点102と同電位(0〔V〕)になり、第2出力点104は第1入力点101と同電位(E〔V〕)になる。そのため、第1出力点103と第2出力点104との間に生じる電力変換装置1の出力電圧V2は、−E(=0−E)〔V〕になる。さらにこのとき、第3出力点105の電位は、第1出力点103の電位にインダクタL1の両端電圧を加えた電位となり、第4出力点106の電位は、第2出力点104の電位からインダクタL2の両端電圧を差し引いた電位となる。
Therefore, the
要するに、電力変換装置1は、上記第1〜8のモードを切り替えることにより、第1出力点103と第2出力点104との間に生じる出力電圧V2の大きさを、複数段階に変化させる。
In short, the
さらに詳しく説明すると、第1変換回路11は、第1キャパシタC1をフライングキャパシタとして用い、第1〜4,9〜12のスイッチング素子Q1〜Q4,Q9〜Q12のオン/オフを切り替えることにより、第1出力点103の電位を切り替える。なお、第1キャパシタC1は、原則、第2,7のモードで充電され、第3,6のモードで放電されるが、比較的高い周波数で第1〜8のモードを切り替えれば、基本動作時における第1キャパシタC1の両端電圧は略一定(E/4〔V〕)とみなすことができる。
More specifically, the
また、第2変換回路12は、第2キャパシタC2をフライングキャパシタとして用い、第5〜12のスイッチング素子Q5〜Q12のオン/オフを切り替えることにより、第2出力点104の電位を切り替える。なお、第2キャパシタC2は、原則、第2,7のモードで充電され、第3,6のモードで放電されるが、比較的高い周波数で第1〜8のモードを切り替えれば、基本動作時における第2キャパシタC2の両端電圧は略一定(E/4〔V〕)とみなすことができる。
The
要するに、制御部6は、出力電圧V2の大きさが同じであって且つキャパシタ(第1キャパシタC1および第2キャパシタC2)を流れる電流の向きが逆になる一対のモードを切り替えることにより、キャパシタの充電と放電とを切り替えている。
In short, the
具体的には、制御部6は、出力電圧V2をE/2〔V〕とする場合には、第2のモードと第3のモードとを一対のモードとして切り替えることにより、キャパシタ(第1キャパシタC1および第2キャパシタC2)の充電と放電とを切り替える。また、制御部6は、出力電圧V2を−E/2〔V〕とする場合には、第7のモードと第6のモードとを一対のモードとして切り替えることにより、キャパシタ(第1キャパシタC1および第2キャパシタC2)の充電と放電とを切り替える。
Specifically, when the output voltage V2 is set to E / 2 [V], the
ここで、第1キャパシタC1および第2キャパシタC2が充電されるのは、原則、第2,7のモードであるから、以下では第2のモードおよび第7のモードを「充電モード」とも呼ぶ。第1キャパシタC1および第2キャパシタC2が放電されるのは、原則、第3,6のモードであるから、以下では第3のモードおよび第6のモードを「放電モード」とも呼ぶ。また、以下では、制御部6は、充電モードを選択するときに「充電指令」を出力することとし、放電モードを選択するときには「放電指令」を出力することとする。
Here, since the first capacitor C1 and the second capacitor C2 are charged in the second and seventh modes in principle, the second mode and the seventh mode are also referred to as “charging modes” below. Since the first capacitor C1 and the second capacitor C2 are discharged in the third and sixth modes in principle, the third mode and the sixth mode are also referred to as “discharge modes” below. In the following description, the
すなわち、制御部6は、出力電圧V2をE/2〔V〕とする場合において、キャパシタ(第1キャパシタC1および第2キャパシタC2)を充電するときには、充電指令を出力し、充電モードである第2のモードを選択する。制御部6は、出力電圧V2をE/2〔V〕とする場合において、キャパシタ(第1キャパシタC1および第2キャパシタC2)を放電するときには、放電指令を出力し、放電モードである第3のモードを選択する。
That is, when the output voltage V2 is set to E / 2 [V], the
同様に、制御部6は、出力電圧V2を−E/2〔V〕とする場合において、キャパシタ(第1キャパシタC1および第2キャパシタC2)を充電するときには、充電指令を出力し、充電モードである第7のモードを選択する。制御部6は、出力電圧V2を−E/2〔V〕とする場合において、キャパシタ(第1キャパシタC1および第2キャパシタC2)を放電するときには、放電指令を出力し、放電モードである第6のモードを選択する。
Similarly, when charging the capacitors (the first capacitor C1 and the second capacitor C2) when the output voltage V2 is set to -E / 2 [V], the
このように、制御部6は、出力電圧V2の大きさが同じであって且つキャパシタを流れる電流の向きが逆になる充電モードと放電モードとを、一対のモードとして切り替えることにより、キャパシタの充電と放電とを切り替える。ただし、充電モードでキャパシタが充電され、放電モードでキャパシタが放電されるのは、変換回路10に後述する順方向電流が流れている状態に限られる。変換回路10に後述する逆方向電流が流れている状態では、充電モードでキャパシタが放電され、放電モードでキャパシタが充電される。この点については後述する。以下、とくに断りがない限り、変換回路10を流れる電流は順方向電流であると仮定して説明する。
As described above, the
以上説明したように、上記第1〜8のモードにおいては、電力変換装置1は、第1出力点103を高電位側、第2出力点104を低電位側とする電圧を出力電圧V2として出力することになる。そして、電力変換装置1は、第1〜4のモードにおいて、第1出力点103と第2出力点104との間に生じる出力電圧V2を、E〔V〕(第1のモード)、E/2〔V〕(第2,3のモード)、0〔V〕(第4のモード)の3段階で切り替えることになる。第5〜8のモードにおいては、電力変換装置1は、第1出力点103と第2出力点104との間に生じる出力電圧V2を、0〔V〕(第5のモード)、−E/2〔V〕(第6,7のモード)、−E〔V〕(第8のモード)の3段階で切り替えることになる。
As described above, in the first to eighth modes, the
したがって、電力変換装置1は、上記第1〜8の計8つのモードを切り替えることにより、出力電圧V2をE〔V〕、E/2〔V〕、0〔V〕、−E/2〔V〕、−E〔V〕の5段階で切り替えることができる。電力変換装置1は、これら5段階の第2出力電圧V2を適宜切り替えることにより、第3出力点105と第4出力点106との間に交流電圧である第1出力電圧V1を発生する。
Therefore, the
ここで、出力電圧V1は、系統電源7の出力電圧に等しく、図6に示すように正弦波状の波形となる。図6では、横軸が時間軸、縦軸が電圧値を表している。ここで、出力電圧V1が0〔V〕〜E〔V〕の範囲で変動する期間(つまり正弦波における正極性側の半波に相当する期間)T1〜T3においては、電力変換装置1は、第1〜4のモードを切り替えることで動作する。出力電圧V1が0〔V〕〜−E〔V〕の範囲で変動する期間(つまり正弦波における負極性側の半波に相当する期間)T4〜T6においては、電力変換装置1は、第5〜8のモードを切り替えることで動作する。
Here, the output voltage V1 is equal to the output voltage of the
以上説明した第1〜8のモードをまとめると、表1のようになる。 Table 1 summarizes the first to eighth modes described above.
ここにおいて、制御部6は、PWM信号により、第1〜12のスイッチング素子Q1〜Q12のオン/オフを切り替え、上記第1〜8のモードを実現する。
Here, the
さらに詳しく説明すると、図6において出力電圧V1が0〔V〕〜E/2〔V〕の範囲で変動する期間T1,T3には、制御部6は、表1に示すように第2〜4のモードを切り替える動作を繰り返す。ここで、制御部6は、第2のモードと第3のモードとで時間長さを調整することで、第1キャパシタC1および第2キャパシタC2の放電、充電のバランスをとる。
More specifically, in the period T1, T3 in which the output voltage V1 varies in the range of 0 [V] to E / 2 [V] in FIG. Repeat the operation to switch the mode. Here, the
さらに、図6において出力電圧V1がE/2〔V〕〜E〔V〕の範囲で変動する期間T2には、制御部6は、表1に示すように第1〜3のモードを切り替える動作を繰り返す。ここで、制御部6は、第2のモードと第3のモードとで時間長さを調整することで、第1キャパシタC1および第2キャパシタC2の放電、充電のバランスをとる。
Further, in the period T2 in which the output voltage V1 fluctuates in the range of E / 2 [V] to E [V] in FIG. 6, the
また、図6において出力電圧V1が0〔V〕〜−E/2〔V〕の範囲で変動する期間T4,T6には、制御部6は、表1に示すように第5〜7のモードを切り替える動作を繰り返す。ここで、制御部6は、第6のモードと第7のモードとで時間長さを調整することで、第1キャパシタC1および第2キャパシタC2の放電、充電のバランスをとる。
In FIG. 6, during periods T4 and T6 in which the output voltage V1 varies in the range of 0 [V] to −E / 2 [V], the
さらに、図6において出力電圧V1が−E/2〔V〕〜−E〔V〕の範囲で変動する期間T5には、制御部6は、表1に示すように第6〜8のモードを切り替える動作を繰り返す。ここで、制御部6は、第6のモードと第7のモードとで時間長さを調整することで、第1キャパシタC1および第2キャパシタC2の放電、充電のバランスをとる。
Further, in the period T5 in which the output voltage V1 varies in the range of −E / 2 [V] to −E [V] in FIG. 6, the
本実施形態において、制御部6は、PWM信号のデューティ比を変化させながら上述した第1〜8のモードの切り替えを行うことで、出力電圧V1の波形が正弦波に近似するように、第1出力点103と第2出力点104との間に生じる出力電圧V2を制御する。要するに、電力変換装置1は、第1出力点103と第2出力点104との間に生じる出力電圧V2の大きさを制御部6にて5段階で変化させることにより、正弦波状の交流電圧(出力電圧V1)を第3出力点105と第4出力点106との間に発生する。
In the present embodiment, the
なお、第4のモードと第5のモードとは、いずれも出力電圧V2が0〔V〕であって、且つ第1キャパシタC1および第2キャパシタC2の放電および充電には寄与しないモードである。そのため、第4のモードと第5のモードとのいずれか一方を省略することも考えられるが、出力電圧V1の正・負のバランスを考慮すれば、電力変換装置1は、第4のモードと第5のモードとを分けた方が、スイッチングロスを小さくできて効率がよくなる。
Note that the fourth mode and the fifth mode are both modes in which the output voltage V2 is 0 [V] and do not contribute to the discharging and charging of the first capacitor C1 and the second capacitor C2. For this reason, it is conceivable to omit either the fourth mode or the fifth mode, but the
本実施形態の電力変換装置1によれば、半導体素子(スイッチング素子、ダイオード)のうち電流が流れる素子の数(以下、「通過素子数」という)は、上述したように第1〜8のいずれのモードにおいても「4」以下である。
According to the
とくに、第2の双方向スイッチ14が全オン状態となる第3,4のモードにおいては、第11のスイッチング素子Q11と第12のスイッチング素子Q12とを別素子として数えても通過素子数は「4」である。同様に、第1の双方向スイッチ13が全オン状態となる第5,6のモードにおいては、第9のスイッチング素子Q9と第10のスイッチング素子Q10とを別素子として数えても通過素子数は「4」である。したがって、第1,2の双方向スイッチ13,14がそれぞれ1素子で構成されている場合には、第3〜6のモードにおける通過素子数は「3」になる。
In particular, in the third and fourth modes in which the second
ところで、制御部6は、第1キャパシタC1および第2キャパシタC2を充電するか放電するかを、検出回路63の検出結果に応じて決定することが好ましい。本実施形態では、検出回路63は制御部6に含まれており、検出回路63の検出結果はマイコン62に出力されている。検出回路63は、第1キャパシタC1の両端電圧および第2キャパシタC2の両端電圧を個別に検出し、これら2つの電圧の平均値Vcを検出結果としてマイコン62に出力する。マイコン62は、キャパシタを充電するか放電するかを、検出回路63の検出結果に応じて選択するように構成されている。
Meanwhile, it is preferable that the
さらに詳しく説明すると、たとえば出力電圧V1が0〔V〕〜E〔V〕の範囲で変動する期間T1〜T3には、制御部6は、表1に示すように第1〜4のモードを切り替える動作を繰り返している。これらの場合(期間T1〜T3)において、マイコン62は、第2のモード(充電モード)と第3のモード(放電モード)とのいずれを選択するかを、検出回路63の検出結果に応じて決定する。つまり、マイコン62は、検出回路63の検出結果(平均値Vc)と目標電圧とを比較し、比較結果によって第2のモード(充電モード)と第3のモード(放電モード)とのいずれかを選択する。マイコン62は、検出回路63の検出結果が目標電圧よりも大きければ、放電モードである第3のモードを選択し、検出回路63の検出結果が目標電圧よりも小さければ、充電モードである第2のモードを選択する。ここで、目標電圧は基準電圧(E/4〔V〕)である。
More specifically, for example, during a period T1 to T3 in which the output voltage V1 varies in the range of 0 [V] to E [V], the
同様に、出力電圧V1が0〔V〕〜−E〔V〕の範囲で変動する期間T4〜T6には、制御部6は、表1に示すように第5〜8のモードを切り替える動作を繰り返す。これらの場合(期間T4〜T6)において、マイコン62は、第6のモード(放電モード)と第7のモード(充電モード)とのいずれを選択するかを、検出回路63の検出結果に応じて決定する。つまり、マイコン62は、検出回路63の検出結果(平均値Vc)と目標電圧(E/4〔V〕)とを比較し、比較結果によって第7のモード(充電モード)と第6のモード(放電モード)とのいずれかを選択する。マイコン62は、検出回路63の検出結果が目標電圧よりも大きければ、放電モードである第6のモードを選択し、検出回路63の検出結果が目標電圧よりも小さければ、充電モードである第7のモードを選択する。
Similarly, in the period T4 to T6 in which the output voltage V1 varies in the range of 0 [V] to -E [V], the
これにより、基本動作時における第1キャパシタC1の両端電圧および第2キャパシタC2の両端電圧は、それぞれ目標電圧である基準電圧(E/4〔V〕)に維持される。 Thereby, the both-ends voltage of the 1st capacitor C1 and the both-ends voltage of the 2nd capacitor C2 at the time of basic operation are maintained at the reference voltage (E / 4 [V]) which is a target voltage, respectively.
また、制御部6は、所定のスイッチング周期でキャパシタ(第1キャパシタC1および第2キャパシタC2)の充電と放電とを切り替えることが好ましい。ここでいうスイッチング周期は、たとえばPWM信号の周期に合わせて設定される。
Moreover, it is preferable that the
<パワーコンディショナの構成>
本実施形態に係るパワーコンディショナ20は、図7に示すように、上記の電力変換装置1と、解列器9とを備えている。解列器9は、第1出力点103(図1参照)および第2出力点104(図1参照)と、系統電源7との間に電気的に接続されている。図7の例では、解列器9は、第3出力点105および第4出力点106と、系統電源7との間に電気的に接続されている。言い換えれば、解列器9は、フィルタ回路5(図1参照)を介して第1出力点103および第2出力点104に接続されている。つまり、解列器9は、第1出力点103および第2出力点104と、系統電源7との間にあればよく、第1出力点103および第2出力点104に直接接続されていることは必須でなく、本実施形態のようにフィルタ回路5の後段に接続されていてもよい。
<Configuration of the inverter>
As shown in FIG. 7, the
ここで、解列器9は、第3出力点105と系統電源7との間に電気的に接続された第1接点部91と、第4出力点106と系統電源7との間に電気的に接続された第2接点部92とを有している。ただし、解列器9は、第3出力点105および第4出力点106の少なくとも一方と系統電源7との間に電気的に接続されていればよく、第1接点部91および第2接点部92のいずれかは省略されていてもよい。
Here, the
このパワーコンディショナ20は、定常時、系統連系運転を行い、直流電源100から入力される直流電力を電力変換装置1で交流電力に変換し、系統電源7および負荷8へ出力する。詳しい説明は省略するが、パワーコンディショナ20は、系統電源7の停電等の異常時には、解列器9を開放し、系統電源7から解列された状態で交流電力を出力する自立運転を行うように構成されている。
The
このパワーコンディショナ20によれば、解列器9を開放(解列)することにより、第1変換回路11および第2変換回路12と系統電源7との間を電気的に切り離すことができる。そのため、パワーコンディショナ20は、電源投入後、電力変換装置1が上述した基本動作を開始する前の始動期間に、解列器9を開放することで、第1出力点103と第2出力点104との間に、フィルタ回路5を含む電流経路を構成することができる。
According to the
ここでいう電流経路は、フィルタ回路5を構成するインダクタL1、第3キャパシタC3、およびインダクタL2を含む電流経路である。電力変換装置1は、この電流経路を充電用の経路として用いることにより、第3出力点105と第4出力点106との間が電気的に絶縁されていても第1キャパシタC1および第2キャパシタC2を充電できる。
The current path here is a current path including the inductor L1, the third capacitor C3, and the inductor L2 constituting the
したがって、電力変換装置1は、第3出力点105および第4出力点106が系統電源7に接続されていなくても、第1キャパシタC1および第2キャパシタC2を充電することが可能である。言い換えれば、電力変換装置1は、一対の出力端子(第3出力点105、第4出力点106)間に何の負荷も接続されていない状態(無負荷状態)であっても、定常動作に必要なキャパシタ(第1キャパシタC1および第2キャパシタC2)を充電できる。なお、ここでいう定常動作とは、始動期間の経過後、つまり第1キャパシタC1および第2キャパシタC2が基準電圧(E/4〔V〕)に充電された後の電力変換装置1の動作であって、上述した基本動作と同義である。
Therefore, the
<キャパシタの充電および放電>
ところで、本実施形態の電力変換装置1は、上述のように第3,4のモードにおいて第2の双方向スイッチ14が全オン状態であり、第5,6のモードにおいて第1の双方向スイッチ13が全オン状態である。つまり、第1〜8のいずれのモードにおいても、半導体素子(スイッチング素子、ダイオード)のうち電流が流れる素子は第1〜12のスイッチング素子Q1〜Q12のいずれかであって、ダイオード(第1〜12のダイオードD1〜D12)に電流は流れない。そのため、電力変換装置1は、第1〜8のいずれのモードにおいても、第1出力点103と第2出力点104との間に双方向の電流を流すことができる。
<Capacitor charging and discharging>
By the way, as described above, in the
以下では、図2A,2B,3A,3B,4A,4B,5A,5Bに太線矢印で示す向きに変換回路10を流れる電流を「順方向電流」と呼び、順方向電流とは逆向きに変換回路10を流れる電流を「逆方向電流」と呼ぶ。すなわち、出力電圧V1が0〔V〕〜E〔V〕の範囲で変動する第1〜4のモードにおいては、第1出力点103から第3出力点105へ向かう電流が順方向電流となる。出力電圧V1が0〔V〕〜−E〔V〕の範囲で変動する第5〜8のモードにおいては、第2出力点104から第4出力点106へ向かう電流が順方向電流となる。
Hereinafter, the current flowing through the
電力変換装置1は、このように変換回路10が双方向の電流に対応していることにより、第3出力点105および第4出力点106間に流す出力電流I1と、第3出力点105および第4出力点106間に生じる出力電圧V1との間に位相差を設定できる。要するに、出力電流I1と出力電圧V1との間に位相差があると、図8に示すように、出力電流I1が出力電圧V1と異符号(たとえば出力電圧V1が正で出力電流I1が負など)になる期間が生じる。図8は、横軸を時間軸として、第3出力点105と第4出力点106との間に生じる第1出力電圧V1、および第3出力点105または第4出力点106を流れる出力電流I1を示している。図8の例では、出力電流I1は出力電圧V1に対して遅相であり、期間T11,T13に出力電流I1と出力電圧V1とが異符号となり、期間T12,T14に出力電流I1と出力電圧V1とが同符号となっている。
In this way, the
ここで、出力電流I1と出力電圧V1とが同符号の期間T12,T14には、変換回路10を流れる電流は順方向電流であるが、出力電流I1と出力電圧V1とが異符号の期間T11,T13には、変換回路10を流れる電流は逆方向電流となる。そのため、電力変換装置1は、出力電流I1と出力電圧V1との間に位相差を設定する場合、変換回路10が双方向の電流に対応している必要がある。本実施形態の電力変換装置1は、変換回路10が双方向の電流に対応しているため、出力電流I1と出力電圧V1との間に位相差を設定することが可能である。
Here, in the periods T12 and T14 in which the output current I1 and the output voltage V1 have the same sign, the current flowing in the
とくに、太陽光発電装置用のパワーコンディショナ20(図7参照)に電力変換装置1が用いられる場合には、単独運転の検出や、系統電源7の電圧上昇を抑制する目的で、電力変換装置1は、出力電流I1と出力電圧V1との間に位相差を設定する場合がある。また、蓄電装置用のパワーコンディショナに電力変換装置1が用いられる場合には、出力電流I1と出力電圧V1との間に位相差を設定することで、電力変換装置1は、電力が供給される向きを制御し、蓄電装置の充電と放電とを切り替える。本実施形態の電力変換装置1は、変換回路10を双方向の電流が通過可能な状態を作り出すことで、このような用途に対応できる。
In particular, when the
双方向の電流に対応した電力変換装置1は、同じモードで動作していても、第1キャパシタC1および第2キャパシタC2を流れる電流が順方向電流か逆方向電流かによって、第1キャパシタC1および第2キャパシタC2の充電と放電とが入れ替わることがある。つまり、変換回路10に順方向電流が流れている場合には、第1キャパシタC1および第2キャパシタC2は、原則通り、第2,7のモードで充電され、第3,6のモードで放電される。これに対して、変換回路10に逆方向電流が流れている場合には、第1キャパシタC1および第2キャパシタC2は、第2,7のモードで放電され、第3,6のモードで充電されることになる。
Even if the
そこで、本実施形態の電力変換装置1は、制御部6が、判定部2の判定結果に応じて、充電モードと放電モードとの一対のモードのうち、キャパシタを充電するときに選択するモードとキャパシタを放電するときに選択するモードとを入れ替えるように構成される。すなわち、制御部6は、判定部2の判定結果が第1状態と第2状態とのいずれであるかによって、一対のモード(充電モードおよび放電モード)のうち、キャパシタを充電するときに選択するモードと、キャパシタを放電するときに選択するモードとを入れ替える。
Therefore, in the
まず、出力電圧V1と出力電流I1とが同符号になる第1状態、つまり図8における期間T12,T14においては、変換回路10に流れる電流は順方向電流となる。そのため、制御部6は、判定部2の判定結果が第1状態であれば、上述した通り、キャパシタを充電するときには充電モードを選択し、キャパシタを放電するときには放電モードを選択する。
First, in the first state where the output voltage V1 and the output current I1 have the same sign, that is, in the periods T12 and T14 in FIG. 8, the current flowing through the
一方、出力電圧V1と出力電流I1とが異符号になる第2状態、つまり図8における期間T11,T13においては、変換回路10に流れる電流は逆方向電流となる。そのため、判定部2の判定結果が第2状態であれば、制御部6は、キャパシタを充電するときには放電モードを選択し、キャパシタを放電するときには充電モードを選択する。
On the other hand, in the second state where the output voltage V1 and the output current I1 have different signs, that is, in the periods T11 and T13 in FIG. 8, the current flowing through the
要するに、制御部6は、たとえば図9に示すフローチャートに従って動作する。
In short, the
制御部6はまず、判定部2の判定結果が第1状態か第2状態かを判断する(S1)。判定部2の判定結果が第1状態であれば、つまり出力電流I1と出力電圧V1とが同符号(I1×V1≧0)であれば(S1:Yes)、制御部6は、「S2」の処理に移行する。処理S2において、制御部6は、検出回路63の検出結果(平均値Vc)と基準電圧(E/4〔V〕)とを比較し、比較結果によって充電モードと放電モードとのいずれかを選択する。このとき、検出回路63の検出結果が基準電圧以上であれば(S2:Yes)、制御部6は、放電指令を出力して放電モードを選択する(S4)。検出回路63の検出結果が基準電圧未満であれば(S2:No)、制御部6は、充電指令を出力して充電モードを選択する(S5)。
First, the
一方、判定部2の判定結果が第2状態であれば、つまり出力電流I1と出力電圧V1とが異符号(I1×V1<0)であれば(S1:No)、制御部6は、「S3」の処理に移行する。処理S3において、制御部6は、検出回路63の検出結果(平均値Vc)と基準電圧(E/4〔V〕)とを比較し、比較結果によって充電モードと放電モードとのいずれかを選択する。このとき、検出回路63の検出結果が基準電圧以上であれば(S3:Yes)、制御部6は、充電指令を出力して充電モードを選択する(S6)。検出回路63の検出結果が基準電圧未満であれば(S3:No)、制御部6は、放電指令を出力して放電モードを選択する(S7)。
On the other hand, if the determination result of the
以下に、本実施形態の電力変換装置1において、キャパシタ(第1キャパシタC1および第2キャパシタC2)の充電および放電に関する動作について、図10A,10B,11A,11Bを参照して説明する。なお、図中、太線矢印は電流経路を表し、点線の丸印が付されたスイッチング素子はオン状態の素子を表している。
Hereinafter, operations related to charging and discharging of the capacitors (first capacitor C1 and second capacitor C2) in the
まず、図10Aに示す第2のモードは、図2Bに示す第2のモードとは変換回路10を流れる電流の向きが異なり、変換回路10を逆方向電流が流れる第2状態を示している。この状態では、第1キャパシタC1および第2キャパシタC2を流れる電流の向きが、図2Bに示す第2のモードとは反対である。そのため、第1キャパシタC1および第2キャパシタC2を流れる電流も図2Bの状態とは反対になり、図10Aの状態では、充電モードである第2のモードで第1キャパシタC1および第2キャパシタC2は放電されることになる。
First, the second mode shown in FIG. 10A is different from the second mode shown in FIG. 2B in the direction of the current flowing through the
次に、図10Bに示す第3のモードは、図3Aに示す第3のモードとは変換回路10を流れる電流の向きが異なり、変換回路10を逆方向電流が流れる第2状態を示している。この状態では、第1キャパシタC1および第2キャパシタC2を流れる電流の向きが、図3Aに示す第3のモードとは反対である。そのため、第1キャパシタC1および第2キャパシタC2を流れる電流も図3Aの状態とは反対になり、図10Bの状態では、放電モードである第3のモードで第1キャパシタC1および第2キャパシタC2は充電されることになる。
Next, the third mode shown in FIG. 10B is different from the third mode shown in FIG. 3A in the direction of the current flowing through the
このように、変換回路10に逆方向電流が流れる第2状態においては、電力変換装置1は、充電モードである第2のモードで動作することにより、キャパシタ(第1キャパシタC1および第2キャパシタC2)が放電されることになる。反対に、電力変換装置1は、放電モードである第3のモードで動作することにより、キャパシタ(第1キャパシタC1および第2キャパシタC2)が充電されることになる。
As described above, in the second state in which the reverse current flows through the
また、図11Aに示す第6のモードは、図4Bに示す第6のモードとは変換回路10を流れる電流の向きが異なり、変換回路10を逆方向電流が流れる第2状態を示している。この状態では、第1キャパシタC1および第2キャパシタC2を流れる電流の向きが、図4Bに示す第6のモードとは反対である。そのため、第1キャパシタC1および第2キャパシタC2を流れる電流も図4Bの状態とは反対になり、図11Aの状態では、放電モードである第2のモードで第1キャパシタC1および第2キャパシタC2は充電されることになる。
In addition, the sixth mode illustrated in FIG. 11A is different from the sixth mode illustrated in FIG. 4B in the direction of the current flowing through the
次に、図11Bに示す第7のモードは、図5Aに示す第7のモードとは変換回路10を流れる電流の向きが異なり、変換回路10を逆方向電流が流れる第2状態を示している。この状態では、第1キャパシタC1および第2キャパシタC2を流れる電流の向きが、図5Aに示す第7のモードとは反対である。そのため、第1キャパシタC1および第2キャパシタC2を流れる電流も図5Aの状態とは反対になり、図11Bの状態では、充電モードである第7のモードで第1キャパシタC1および第2キャパシタC2は放電されることになる。
Next, the seventh mode illustrated in FIG. 11B is different from the seventh mode illustrated in FIG. 5A in the direction of the current flowing through the
このように、変換回路10に逆方向電流が流れる第2状態においては、電力変換装置1は、放電モードである第6のモードで動作することにより、キャパシタ(第1キャパシタC1および第2キャパシタC2)が充電されることになる。反対に、電力変換装置1は、充電モードである第7のモードで動作することにより、キャパシタ(第1キャパシタC1および第2キャパシタC2)が放電されることになる。
As described above, in the second state in which the reverse current flows through the
<効果>
以上説明した本実施形態の電力変換装置1によれば、判定部2での第1状態と第2状態との判定結果に応じて、上記キャパシタを充電するときに選択するモードと上記キャパシタを放電するときに選択するモードとを入れ替えている。ここで、第1状態では電力変換装置1の出力電圧(本実施形態では第1出力電圧V1)と出力電流I1とは同符号となる。一方、第2状態では電力変換装置1の出力電圧(本実施形態では第1出力電圧V1)と出力電流I1とは異符号となる。したがって、電力変換装置1は、出力電圧V1と出力電流I1とが異符号の期間においても、キャパシタを充電すべき場合にはキャパシタを充電する向きの電流を流し、キャパシタを放電すべき場合にはキャパシタを放電する向きの電流を流すことが可能になる。その結果、電力変換装置1は、出力電圧V1と出力電流I1との間に位相差が生じるような状況において、キャパシタの電圧を維持するための制御が容易である、という利点がある。
<Effect>
According to
また、電力変換装置1は、本実施形態のように、変換回路10が、第1変換回路11および第2変換回路12と、第1の双方向スイッチ13および第2の双方向スイッチ14とを備えていることが好ましい。この電力変換装置1は、直流電源100の両端間に並列接続された第1変換回路11および第2変換回路12を有し、第1変換回路11と第2変換回路12との間を第1の双方向スイッチ13および第2の双方向スイッチ14で接続している。ここで、第1変換回路11は、4つのスイッチング素子(第1〜4のスイッチング素子Q1〜Q4)および1つのキャパシタ(第1キャパシタC1)を有している。同様に、第2変換回路12は、4つのスイッチング素子(第5〜8のスイッチング素子Q5〜Q8)および1つのキャパシタ(第2キャパシタC2)を有している。
Further, in the
この構成において、直流電源100から電力変換装置1に入力される電流は、10個のスイッチング素子(第1〜8のスイッチング素子Q1〜Q8および第1,2の双方向スイッチ13,14)のうち多くても4個の素子を通過するだけである。したがって、この電力変換装置1では、スイッチング素子の導通損失(ロス)の和が比較的小さく、電力変換効率のさらなる向上を図ることができる、という利点がある。
In this configuration, the current input from the
さらに、電力変換装置1は、一般的に、導通損失が大きくなるほど発熱量が増えるため大型の放熱装置(ヒートシンクやファン等の空冷装置)が必要になる。本実施形態の電力変換装置1は、導通損失を小さく抑えることで放熱装置の小型化も期待できる。
Further, the
また、特許文献1に記載の構成と比較すると、本実施形態の電力変換装置1は、分圧用のキャパシタが必要ない分だけ、装置全体の小型化を図ることができるという利点もある。すなわち、特許文献1に記載の電力変換装置は、2個の直流キャパシタの直列回路に直流電圧Eを印加することで、直流電圧EをE/2ずつに分圧しているので、2個の直流キャパシタは必須の構成である。これに対して、本実施形態の電力変換装置1は、分圧用のキャパシタが必要ないので、その分、装置全体の小型化を図ることが可能である。
Compared with the configuration described in
また、この場合、本実施形態のように、直流電源100から第1入力点101と第2入力点102との間に印加される電圧の1/4の大きさの電圧を基準電圧とすることが好ましい。この場合、制御部6は、第1キャパシタC1および第2キャパシタC2がそれぞれ上記基準電圧を中心に充電と放電とを繰り返すように、キャパシタ(第1キャパシタC1および第2キャパシタC2)の充電と放電とを切り替えることが好ましい。
In this case, as in this embodiment, a voltage that is 1/4 of the voltage applied between the
この構成によれば、電力変換装置1は、第1出力点103と第2出力点104との間に生じる出力電圧V2を、上述したように第1〜4のモードにおいてE〔V〕、E/2〔V〕、0〔V〕の3段階で切り替えることができる。第5〜8のモードにおいては、電力変換装置1は、第1出力点103と第2出力点104との間に生じる出力電圧V2を、0〔V〕、−E/2〔V〕、−E〔V〕の3段階で切り替えることになる。その結果、電力変換装置1は、上記第1〜8のモードを切り替えることにより、出力電圧V2をE〔V〕、E/2〔V〕、0〔V〕、−E/2〔V〕、−E〔V〕の5段階で切り替えることができる。
According to this configuration, the
要するに、本実施形態に係る電力変換装置1は、出力電圧V2を5段階で切り替える5レベルインバータでありながらも、動作としては3レベルインバータと同様であるから、通過素子数を3レベルインバータと同等の「4」以下とすることができる。したがって、この電力変換装置1は、一般的な5レベルインバータの通過素子数「6」に比べて、通過素子数を少なく抑えることができ、その結果、電力変換効率のさらなる向上を図ることができる。
In short, the
また、電力変換装置1は、本実施形態のように、出力電圧V1を検出する電圧検出部31と、出力電流I1を検出する電流検出部32とをさらに備えることが好ましい。この場合、判定部2は、電圧検出部31で検出される出力電圧V1と電流検出部32で検出される出力電流I1とが同符号であれば上記第1状態と判定する。さらに、判定部2は、電圧検出部31で検出される出力電圧V1と電流検出部32で検出される出力電流I1とが異符号であれば上記第2状態と判定するように構成される。
Moreover, it is preferable that the
この構成によれば、判定部2は、電圧検出部31の検出結果(出力電圧V1)と電流検出部32の検出結果(出力電流I1)とを対比するだけで、第1状態か第2状態かを判定することができる。したがって、判定部2の処理負荷を軽減することができる。
According to this configuration, the
また、電力変換装置1は、本実施形態のように、キャパシタ(第1キャパシタC1および第2キャパシタC2)の電圧を検出する検出回路63をさらに備えることが好ましい。この場合、制御部6は、検出回路63で検出されるキャパシタの電圧が目標電圧よりも小さければキャパシタを充電し、検出回路63で検出されるキャパシタの電圧が上記目標電圧よりも大きければキャパシタを放電するように、上記一対のモードを切り替える。
Moreover, it is preferable that the
この構成によれば、制御部6は、キャパシタ(第1キャパシタC1および第2キャパシタC2)の電圧に応じてキャパシタの充電と放電とを切り替えるので、キャパシタの電圧を精度よく目標電圧(本実施形態では基準電圧)に調節することができる。
According to this configuration, the
また、制御部6は、本実施形態のように、所定のスイッチング周期でキャパシタ(第1キャパシタC1および第2キャパシタC2)の充電と放電とを切り替えることが好ましい。
Moreover, it is preferable that the
この構成によれば、制御部6は、スイッチング周期で細目にキャパシタの充電と放電とを切り替えることができ、キャパシタの電圧変動を極力小さく抑えることができる。
According to this configuration, the
また、本実施形態に係るパワーコンディショナ20によれば、解列器9を開放(解列)することにより、第1変換回路11および第2変換回路12と系統電源7との間を電気的に切り離すことができる。したがって、パワーコンディショナ20は、定常時、系統連系運転を行い、系統電源7の停電等の異常時には、解列器9を開放し、系統電源7から解列された状態で交流電力を出力する自立運転を行うことができる。
Further, according to the
また、本実施形態のように、第1の双方向スイッチ13の動作状態は、第2接続点202から第1接続点201へ流れる電流を遮断し、且つ第1接続点201から第2接続点202へ流れる電流を通過させる半オン状態をさらに含んでいることが好ましい。この場合、第2の双方向スイッチ14の動作状態は、第3接続点203から第4接続点204へ流れる電流を遮断し、且つ第4接続点204から第3接続点203へ流れる電流を通過させる半オン状態をさらに含んでいることが好ましい。
Further, as in the present embodiment, the operating state of the first
この構成によれば、第7,8のモードのように、第1接続点201から第2接続点202へ流れる電流を遮断する必要がないモードにおいては、第1の双方向スイッチ13は半オン状態でよい。したがって、制御部6は、第5〜7のモード、あるいは第6〜8のモードを切り替える動作を繰り返す期間(期間T4〜T6)においては、第10のスイッチング素子Q10をオンし続けることができる。つまり、第5,6のモードでは第1の双方向スイッチ13は全オン状態であるので、第7,8のモードに切り替わる度に第10のスイッチング素子Q10がオフすると、第10のスイッチング素子Q10でスイッチングロスが生じる可能性がある。本実施形態の電力変換装置1は、第5〜7のモード、あるいは第6〜8のモードが切り替わる際に、第10のスイッチング素子Q10がオンし続けることで、第1の双方向スイッチ13で生じるスイッチングロスを低減できる。
According to this configuration, the first
同様に、第1,2のモードのように、第4接続点204から第3接続点203へ流れる電流を遮断する必要がないモードにおいては、第2の双方向スイッチ14は半オン状態でよい。したがって、本実施形態の電力変換装置1は、第1〜3のモード、あるいは第2〜4のモードが切り替わる際に、第12のスイッチング素子Q12がオンし続けることで、第2の双方向スイッチ14で生じるスイッチングロスを低減できる。
Similarly, in the mode in which the current flowing from the
さらに、制御部6は、第1の双方向スイッチ13に電流が流れている状態で第1の双方向スイッチ13を半オン状態から全オン状態に移行するようにすれば、第1の双方向スイッチ13で生じるスイッチングロスを一層低減できる。すなわち、たとえば第7のモードから第6のモードへの切り替え時、制御部6は、第9のダイオードD9がオンしている状態で第9のスイッチング素子Q9をオンすることで、第9のスイッチング素子Q9のゼロボルトスイッチングを実現できる。同様に、制御部6は、第2の双方向スイッチ14に電流が流れている状態で第2の双方向スイッチ14を半オン状態から全オン状態に移行するようにすれば、第2の双方向スイッチ14で生じるスイッチングロスを一層低減できる。
Further, if the
なお、電力変換装置1は、上述したように変換回路10が第1変換回路11および第2変換回路12と、第1の双方向スイッチ13および第2の双方向スイッチ14とを備えた構成に限らず、適宜変更可能である。スイッチング素子の数についても、第1〜12のスイッチング素子Q1〜Q12の12個に限らず、適宜変更可能である。
In the
また、第1〜8のスイッチング素子Q1〜Q8、および第9〜12のスイッチング素子Q9〜Q12としては、デプレッション型のnチャネルMOSFETに限らず、その他の半導体スイッチが用いられていてもよい。たとえばIGBT(Insulated Gate Bipolar Transistor)や、GaN(窒化ガリウム)などのワイドバンドギャップの半導体材料を用いたパワー半導体デバイスが用いられる。 The first to eighth switching elements Q1 to Q8 and the ninth to twelfth switching elements Q9 to Q12 are not limited to depletion type n-channel MOSFETs, and other semiconductor switches may be used. For example, a power semiconductor device using a wide band gap semiconductor material such as IGBT (Insulated Gate Bipolar Transistor) or GaN (gallium nitride) is used.
また、双方向スイッチ(第1の双方向スイッチ13および第2の双方向スイッチ14のそれぞれ)の具体的な構成についても、上述した構成に限らない。双方向スイッチは、たとえばGaN(窒化ガリウム)などのワイドバンドギャップの半導体材料を用いたダブルゲート(デュアルゲート)構造の双方向スイッチであってもよい。
Also, the specific configuration of the bidirectional switch (each of the first
(実施形態2)
本実施形態の電力変換装置1は、図12に示すように、第1入力点101または第2入力点102を流れる電流(入力電流I2)を検出する入力検出部33を備える点で、実施形態1の電力変換装置1と相違する。以下、実施形態1と同様の構成については、共通の符号を付して適宜説明を省略する。
(Embodiment 2)
As shown in FIG. 12, the
本実施形態では、電圧検出部31および電流検出部32が省略されており、判定部2は、入力検出部33で検出される電流の向きによって第1状態と第2状態とのいずれの状態に、変換回路10があるかを判定するように構成されている。
In the present embodiment, the
入力検出部33は、第1入力点101または第2入力点102を流れる電流を入力電流I2として検出するように構成されている。図12の例では、入力検出部33は第1入力点101を流れる電流を検出する構成であるが、これに限らず、入力検出部33は第2入力点102を流れる電流を検出する構成であってもよい。
The
入力検出部33は、入力電流I2の大きさ(瞬時値)を、極性(+あるいは−)も含めて検出する。入力検出部33は、たとえば第1入力点101と第1のスイッチング素子Q1との間に接続されたシャント抵抗で構成される。ただし、入力検出部33の構成はこれに限らず、少なくとも入力電流I2の向きを判別できる形で入力電流I2を検出する構成であればよい。入力検出部33は、検出結果を判定部2へ出力する。
The
判定部2は、入力検出部33で検出される入力電流I2が、第1入力点101から変換回路10に向けて流れていれば、第1状態と判定する。つまり、出力電圧V1と出力電流I1とが同符号である第1状態においては、変換回路10には直流電源100の高電位(正極)側から電流が流れ込むので、第1入力点101から変換回路10に向けて入力電流I2が流れていれば、判定部2は第1状態と判定する。
The
一方、入力検出部33で検出される入力電流I2が、第2入力点102から変換回路10に向けて流れていれば、判定部2は、第2状態と判定する。つまり、出力電圧V1と出力電流I1とが異符号である第2状態においては、変換回路10には直流電源100の低電位(負極)側から電流が流れ込むので、第2入力点102から変換回路10に向けて入力電流I2が流れていれば、判定部2は第2状態と判定する。
On the other hand, if the input current I2 detected by the
以上説明した本実施形態の構成によれば、判定部2は、1つの検出部(入力検出部33)の検出結果から、第1状態と第2状態とを判定可能になる。そのため、電力変換装置1は、構成要素の削減を図ることができる。ただし、第3〜6のモードのように、直流電源100から変換回路10に電流が流れ込まないモードにおいては、入力検出部33の検出結果からでは、判定部2は第1状態と第2状態とを判定できない。
According to the configuration of the present embodiment described above, the
その他の構成および機能は実施形態1と同様である。 Other configurations and functions are the same as those of the first embodiment.
なお、判定部2は、第1状態と第2状態とのいずれの状態に変換回路10があるかを判定する構成であればよく、実施形態1あるいは実施形態2で説明した構成に限らない。
Note that the
1 電力変換装置
10 変換回路
11 第1変換回路
12 第2変換回路
13 第1の双方向スイッチ
14 第2の双方向スイッチ
2 判定部
31 電圧検出部
32 電流検出部
33 入力検出部
6 制御部
63 検出回路
7 系統電源
9 解列器
20 パワーコンディショナ
100 直流電源
101 第1入力点
102 第2入力点
103 第1出力点
104 第2出力点
201 第1接続点
202 第2接続点
203 第3接続点
204 第4接続点
C1 第1キャパシタ
C2 第2キャパシタ
I1 出力電流
I2 入力電流
Q1〜Q8 第1〜8のスイッチング素子
V1 (第1)出力電圧
DESCRIPTION OF
Claims (8)
前記複数のスイッチを制御することにより、第1出力点および第2出力点に対する前記直流電源および前記キャパシタの接続状態を切り替えて、前記第1出力点と前記第2出力点との間に生じる出力電圧の大きさを複数段階に変化させる制御部と、
前記第1出力点または前記第2出力点を流れる出力電流と前記出力電圧とが同符号になる第1状態と、前記出力電流と前記出力電圧とが異符号になる第2状態とのいずれの状態に、前記変換回路があるかを判定する判定部とを備え、
前記出力電流と前記出力電圧との間に位相差が設定可能であって、
前記制御部は、前記出力電圧の大きさが同じであって且つ前記キャパシタを流れる電流の向きが逆になる一対のモードを切り替えることにより、前記キャパシタの充電と放電とを切り替えており、
前記制御部は、前記判定部の判定結果に応じて、前記一対のモードのうち、前記キャパシタを充電するときに選択するモードと前記キャパシタを放電するときに選択するモードとを入れ替えるように構成されている
ことを特徴とする電力変換装置。 A conversion circuit including a plurality of switches and capacitors and electrically connected between a first input point on the high potential side of the DC power supply and a second input point on the low potential side of the DC power supply;
An output generated between the first output point and the second output point by switching the connection state of the DC power supply and the capacitor to the first output point and the second output point by controlling the plurality of switches. A controller that changes the magnitude of the voltage in multiple stages;
Either of a first state in which the output current flowing through the first output point or the second output point and the output voltage have the same sign, and a second state in which the output current and the output voltage have different signs A determination unit for determining whether or not the conversion circuit is in a state,
A phase difference can be set between the output current and the output voltage,
The control unit switches charging and discharging of the capacitor by switching a pair of modes in which the magnitude of the output voltage is the same and the direction of the current flowing through the capacitor is reversed,
The control unit is configured to switch between a mode selected when charging the capacitor and a mode selected when discharging the capacitor, out of the pair of modes, according to a determination result of the determination unit. A power conversion device characterized by that.
前記第1変換回路は、前記第1入力点と前記第2入力点との間において、前記第1入力点側から第1のスイッチング素子、第2のスイッチング素子、第3のスイッチング素子、第4のスイッチング素子の順で、電気的に直列に接続された第1〜4のスイッチング素子と、前記第2のスイッチング素子および前記第3のスイッチング素子の直列回路と電気的に並列に接続された第1キャパシタとを有しており、前記第2のスイッチング素子と前記第3のスイッチング素子との接続点を前記第1出力点とし、
前記第2変換回路は、前記第1入力点と前記第2入力点との間において、前記第1入力点側から第5のスイッチング素子、第6のスイッチング素子、第7のスイッチング素子、第8のスイッチング素子の順で、電気的に直列に接続された第5〜8のスイッチング素子と、前記第6のスイッチング素子および前記第7のスイッチング素子の直列回路と電気的に並列に接続された第2キャパシタとを有しており、前記第6のスイッチング素子と前記第7のスイッチング素子との接続点を前記第2出力点とし、
前記第1の双方向スイッチは、前記第1のスイッチング素子および前記第2のスイッチング素子の接続点である第1接続点と前記第7のスイッチング素子および前記第8のスイッチング素子の接続点である第2接続点との間に接続され、
前記第2の双方向スイッチは、前記第3のスイッチング素子および前記第4のスイッチング素子の接続点である第3接続点と前記第5のスイッチング素子および前記第6のスイッチング素子の接続点である第4接続点との間に接続され、
前記複数のスイッチは、前記第1〜8のスイッチング素子と前記第1の双方向スイッチと前記第2の双方向スイッチとで構成されており、
前記キャパシタは、前記第1キャパシタと前記第2キャパシタとで構成されている
ことを特徴とする請求項1に記載の電力変換装置。 The conversion circuit includes a first conversion circuit and a second conversion circuit electrically connected in parallel between the first input point and the second input point, and the first conversion circuit and the second conversion circuit. A first bidirectional switch and a second bidirectional switch electrically connected to each other,
The first conversion circuit includes a first switching element, a second switching element, a third switching element, a fourth switching element from the first input point side between the first input point and the second input point. First to fourth switching elements electrically connected in series in the order of the switching elements, and a second circuit electrically connected in parallel to the series circuit of the second switching element and the third switching element. 1 capacitor, and a connection point between the second switching element and the third switching element is the first output point,
The second conversion circuit includes a fifth switching element, a sixth switching element, a seventh switching element, an eighth switching element from the first input point side between the first input point and the second input point. In the order of the switching elements, the fifth to eighth switching elements electrically connected in series, and the sixth switching element and the seventh switching element connected in parallel with the series circuit. 2 capacitor, and the connection point between the sixth switching element and the seventh switching element is the second output point,
The first bidirectional switch is a connection point between the first switching element and the second switching element, and a connection point between the seventh switching element and the eighth switching element. Connected to the second connection point,
The second bidirectional switch is a connection point between the third switching element and the fourth switching element, and a connection point between the fifth switching element and the sixth switching element. Connected to the fourth connection point,
The plurality of switches includes the first to eighth switching elements, the first bidirectional switch, and the second bidirectional switch,
The power converter according to claim 1, wherein the capacitor includes the first capacitor and the second capacitor.
前記制御部は、前記第1キャパシタおよび前記第2キャパシタがそれぞれ前記基準電圧を中心に充電と放電とを繰り返すように、前記キャパシタの充電と放電とを切り替える
ことを特徴とする請求項2に記載の電力変換装置。 A voltage having a size that is 1/4 of a voltage applied between the first input point and the second input point from the DC power supply as a reference voltage,
The said control part switches charge and discharge of the said capacitor so that the said 1st capacitor and the said 2nd capacitor may repeat charge and discharge centering around the said reference voltage, respectively. Power converter.
前記出力電流を検出する電流検出部とをさらに備え、
前記判定部は、前記電圧検出部で検出される前記出力電圧と前記電流検出部で検出される前記出力電流とが同符号であれば前記第1状態と判定し、前記電圧検出部で検出される前記出力電圧と前記電流検出部で検出される前記出力電流とが異符号であれば前記第2状態と判定するように構成されている
ことを特徴とする請求項1〜3のいずれか1項に記載の電力変換装置。 A voltage detector for detecting the output voltage;
A current detection unit for detecting the output current;
The determination unit determines the first state if the output voltage detected by the voltage detection unit and the output current detected by the current detection unit have the same sign, and is detected by the voltage detection unit. If the output voltage detected by the current detector and the output current detected by the current detector are different from each other, the second state is determined. The power converter according to item.
前記判定部は、前記入力検出部で検出される電流の向きによって前記第1状態と前記第2状態とのいずれの状態に、前記変換回路があるかを判定するように構成されている
ことを特徴とする請求項1〜3のいずれか1項に記載の電力変換装置。 An input detection unit for detecting a current flowing through the first input point or the second input point;
The determination unit is configured to determine whether the conversion circuit is in the first state or the second state depending on the direction of the current detected by the input detection unit. The power converter according to any one of claims 1 to 3, wherein
前記制御部は、前記検出回路で検出される前記キャパシタの電圧が目標電圧よりも小さければ前記キャパシタを充電し、前記検出回路で検出される前記キャパシタの電圧が前記目標電圧よりも大きければ前記キャパシタを放電するように、前記一対のモードを切り替える
ことを特徴とする請求項1〜5のいずれか1項に記載の電力変換装置。 A detection circuit for detecting a voltage of the capacitor;
The control unit charges the capacitor if the voltage of the capacitor detected by the detection circuit is lower than a target voltage, and charges the capacitor if the voltage of the capacitor detected by the detection circuit is higher than the target voltage. The power conversion apparatus according to claim 1, wherein the pair of modes are switched so as to discharge the power.
ことを特徴とする請求項1〜6のいずれか1項に記載の電力変換装置。 The said control part switches charge and discharge of the said capacitor with a predetermined switching period. The power converter device of any one of Claims 1-6 characterized by the above-mentioned.
前記第1出力点および前記第2出力点と系統電源との間に電気的に接続される解列器とを備える
ことを特徴とするパワーコンディショナ。 The power conversion device according to any one of claims 1 to 7,
A power conditioner comprising: a disconnector electrically connected between the first output point and the second output point and a system power supply.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014220477A JP6327563B2 (en) | 2014-10-29 | 2014-10-29 | Power converter and power conditioner using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014220477A JP6327563B2 (en) | 2014-10-29 | 2014-10-29 | Power converter and power conditioner using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016092847A JP2016092847A (en) | 2016-05-23 |
JP6327563B2 true JP6327563B2 (en) | 2018-05-23 |
Family
ID=56017273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014220477A Active JP6327563B2 (en) | 2014-10-29 | 2014-10-29 | Power converter and power conditioner using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6327563B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6195202B2 (en) | 2014-05-29 | 2017-09-13 | パナソニックIpマネジメント株式会社 | Power converter and power conditioner using the same |
JP7008495B2 (en) * | 2017-12-19 | 2022-01-25 | パナソニックIpマネジメント株式会社 | Power converter |
JP7008494B2 (en) * | 2017-12-19 | 2022-01-25 | パナソニックIpマネジメント株式会社 | Power converter |
JP7120101B2 (en) * | 2019-03-20 | 2022-08-17 | 株式会社明電舎 | FC type 3 level power converter |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008092651A (en) * | 2006-09-29 | 2008-04-17 | Mitsubishi Electric Corp | Power converter and power conversion system |
JP5240685B2 (en) * | 2007-09-07 | 2013-07-17 | 東芝エレベータ株式会社 | elevator |
JP2010093978A (en) * | 2008-10-09 | 2010-04-22 | Toshiba Corp | Power conversion apparatus |
JP5417641B2 (en) * | 2009-04-01 | 2014-02-19 | 国立大学法人長岡技術科学大学 | Power converter |
JP5510146B2 (en) * | 2010-07-21 | 2014-06-04 | 富士電機株式会社 | Power converter control circuit |
JP5869312B2 (en) * | 2011-11-21 | 2016-02-24 | 京セラ株式会社 | Load device and power consumption control method thereof |
DE102012005974A1 (en) * | 2012-03-23 | 2013-09-26 | Tq-Systems Gmbh | Electric circuit and method for its operation |
US9602020B2 (en) * | 2012-07-19 | 2017-03-21 | Mitsubishi Electric Corporation | Power conversion device |
-
2014
- 2014-10-29 JP JP2014220477A patent/JP6327563B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016092847A (en) | 2016-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6454939B2 (en) | Power converter and power conditioner using the same | |
US9806618B2 (en) | Power converting device and power conditioner using the same | |
US9831778B2 (en) | Power-converting device and power conditioner using the same | |
JP6195202B2 (en) | Power converter and power conditioner using the same | |
JP6337397B2 (en) | Power converter and power conditioner using the same | |
JP6327563B2 (en) | Power converter and power conditioner using the same | |
US20150357939A1 (en) | Cascaded h-bridge inverter capable of operating in bypass mode | |
JP5362657B2 (en) | Power converter | |
KR101994023B1 (en) | Converter and power converter using it | |
JP6455793B2 (en) | Power converter and power conditioner using the same | |
JP7008495B2 (en) | Power converter | |
JP6447944B2 (en) | Power converter and power conditioner using the same | |
JP2016092848A (en) | Power converter and power conditioner using the same | |
JP7008494B2 (en) | Power converter | |
US20240223102A1 (en) | Power inverter and method for controlling a power inverter | |
KR102377317B1 (en) | Psc with multiple voltage generation function and power factor control function and power converting device including the same | |
JP7054835B2 (en) | Power converter | |
KR20170011899A (en) | Single phase pv inverter | |
JP2020089163A (en) | Power conversion device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170126 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20170126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180313 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180406 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6327563 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |