JP7054835B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP7054835B2 JP7054835B2 JP2018155018A JP2018155018A JP7054835B2 JP 7054835 B2 JP7054835 B2 JP 7054835B2 JP 2018155018 A JP2018155018 A JP 2018155018A JP 2018155018 A JP2018155018 A JP 2018155018A JP 7054835 B2 JP7054835 B2 JP 7054835B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- switching
- point
- output
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
本発明は、一般に電力変換装置に関し、より詳細には直流電源からの電力を変換する電力変換装置に関する。 The present invention relates to a power conversion device in general, and more particularly to a power conversion device that converts power from a DC power source.
近年、住宅用の太陽光発電装置や燃料電池、蓄電装置などの普及に伴い、これらの直流電源の出力を交流に変換する電力変換装置として、多様な回路が提案され、提供されている。たとえば特許文献1,2には、直流電圧源から複数の電圧レベルに変換した交流出力を生成する電力変換装置(特許文献1では「マルチレベル電力変換装置」、特許文献2では「コンバータ回路」)が開示されている。
In recent years, with the widespread use of photovoltaic power generation devices, fuel cells, power storage devices, etc. for residential use, various circuits have been proposed and provided as power conversion devices that convert the output of these DC power sources into alternating current. For example,
特許文献1の記載によれば、電力変換装置は、5レベルの電圧を出力する5レベルインバータであって、2個の直流キャパシタと、2個のフライングキャパシタと、10個のスイッチング素子とを備えている。この電力変換装置は、2個の直流キャパシタの直列回路に直流電圧Eが印加された状態で、各直流キャパシタの電圧がE/2となり、各フライングキャパシタの電圧がE/4となるように各スイッチング素子を制御することで、5レベルの電圧を出力する。
According to the description of
ところで、特許文献1,2に記載の電力変換装置においては、上述したように5レベルの電圧を出力する定常動作を行うためには、直流電源(直流電圧源)の投入後、まずフライングキャパシタを規定電圧(E/4)まで充電する必要がある。しかし、特許文献1,2に記載の電力変換装置は、定常動作の中でフライングキャパシタを充電するように構成されており、交流出力の出力端子間に何の負荷も接続されていない状態(無負荷状態)では、フライングキャパシタを充電することができない。
By the way, in the power conversion device described in
本発明は上記事由に鑑みて為されており、定常動作に必要なキャパシタを無負荷状態でも充電することができる電力変換装置を提供することを目的とする。 The present invention has been made in view of the above reasons, and an object of the present invention is to provide a power conversion device capable of charging a capacitor required for steady operation even in a no-load state.
上記課題を解決するために、本発明のある態様の電力変換装置は、直流電源の高電位側となる第1入力点と基準電位点との間に電気的に接続され、第1キャパシタおよび複数のスイッチング素子により第1出力点および第2出力点の電位を切り替える第1変換回路と、直流電源の低電位側となる第2入力点と基準電位点との間に電気的に接続され、第2キャパシタおよび複数のスイッチング素子により第3出力点および第4出力点の電位を切り替える第2変換回路と、第1出力点と第3出力点との間に電気的に接続され、第1出力端子の電位を、第1出力点の電位と第3出力点の電位との間で切り替える第1の出力切替回路と、第2出力点と第4出力点との間に電気的に接続され、第2出力端子の電位を、第2出力点の電位と第4出力点の電位との間で切り替える第2の出力切替回路と、直流電源より電力の供給が開始されてから第1キャパシタおよび第2キャパシタが規定電圧に充電されるまでの始動期間において、直流電源から出力される直流電圧をスローアップする電圧調整回路と、第1キャパシタまたは第2キャパシタの電圧を検出する電圧検出部と、電圧検出部により検出された第1キャパシタまたは第2キャパシタの電圧が規定電圧に達したか否かを判断する判断部と、複数のスイッチング素子のオンオフを制御する制御部と、を備える。第1変換回路は、第1入力点と基準電位点との間において、第1入力点側から第1のスイッチング素子、第2のスイッチング素子、第3のスイッチング素子、第4のスイッチング素子の順で、電気的に直列に接続された第1~4のスイッチング素子と、第2のスイッチング素子および第3のスイッチング素子の直列回路と電気的に並列に接続され、高電位側から第5のスイッチング素子、第6のスイッチング素子の順で、電気的に直列に接続された第5~6のスイッチング素子と、第2のスイッチング素子および第3のスイッチング素子の直列回路並びに第5のスイッチング素子および第6のスイッチング素子の直列回路と電気的に並列に接続された第1キャパシタとを有し、第2のスイッチング素子と第3のスイッチング素子との接続点を第1出力点とし、第5のスイッチング素子と第6のスイッチング素子との接続点を第2出力点としており、第2変換回路は、基準電位点と第2入力点との間において、基準電位点側から第7のスイッチング素子、第8のスイッチング素子、第9のスイッチング素子、第10のスイッチング素子の順で、電気的に直列に接続された第7~10のスイッチング素子と、第8のスイッチング素子および第9のスイッチング素子の直列回路と電気的に並列に接続され、高電位側から第11のスイッチング素子、第12のスイッチング素子の順で、電気的に直列に接続された第11~12のスイッチング素子と、第8のスイッチング素子および第9のスイッチング素子の直列回路並びに第11のスイッチング素子および第12のスイッチング素子の直列回路と電気的に並列に接続された第2キャパシタとを有し、第8のスイッチング素子と第9のスイッチング素子との接続点を第3出力点とし、第11のスイッチング素子と第12のスイッチング素子との接続点を第4出力点としており、第1の出力切替回路は、第1出力点と第1出力端子との間に接続された第13のスイッチング素子と、第3出力点と第1出力端子との間に接続された第14のスイッチング素子とを有する。第2の出力切替回路は、第2出力点と第2出力端子との間に接続された第15のスイッチング素子と、第4出力点と第2出力端子との間に接続された第16のスイッチング素子とを有する。制御部は、始動期間において、電圧調整回路を作動させるとともに、第1のスイッチング素子、第4のスイッチング素子、第7のスイッチング素子、および第10のスイッチング素子をオン状態に、それら以外のスイッチング素子をオフ状態にし、判断部により第1キャパシタまたは第2キャパシタの電圧が規定電圧に達したと判断されると、第1のスイッチング素子、第4のスイッチング素子、第7のスイッチング素子、および第10のスイッチング素子をオフ状態に切り替える。 In order to solve the above problems, the power conversion device according to an embodiment of the present invention is electrically connected between a first input point and a reference potential point on the high potential side of a DC power supply, and has a first capacitor and a plurality of power converters. The first conversion circuit that switches the potential of the first output point and the second output point by the switching element of the above, and the second input point and the reference potential point on the low potential side of the DC power supply are electrically connected to each other. The second conversion circuit that switches the potential of the third output point and the fourth output point by two capacitors and a plurality of switching elements is electrically connected between the first output point and the third output point, and is the first output terminal. Is electrically connected between the first output switching circuit that switches the potential of the first output point and the potential of the third output point, and the second output point and the fourth output point. A second output switching circuit that switches the potential of the two output terminals between the potential of the second output point and the potential of the fourth output point, and the first capacitor and the second capacitor after the power supply from the DC power supply is started. A voltage adjustment circuit that slows up the DC voltage output from the DC power supply, a voltage detector that detects the voltage of the first capacitor or the second capacitor, and voltage detection during the start-up period until the capacitor is charged to the specified voltage. It includes a determination unit for determining whether or not the voltage of the first capacitor or the second capacitor detected by the unit has reached a specified voltage, and a control unit for controlling the on / off of a plurality of switching elements. In the first conversion circuit, between the first input point and the reference potential point, the first switching element, the second switching element, the third switching element, and the fourth switching element are in this order from the first input point side. Then, the first to fourth switching elements electrically connected in series and the series circuit of the second switching element and the third switching element are electrically connected in parallel, and the fifth switching from the high potential side. The fifth to sixth switching elements electrically connected in series, the series circuit of the second switching element and the third switching element, and the fifth switching element and the fifth switching element in the order of the element and the sixth switching element. It has a series circuit of 6 switching elements and a first capacitor electrically connected in parallel, and the connection point between the second switching element and the third switching element is set as the first output point, and the fifth switching. The connection point between the element and the sixth switching element is set as the second output point, and the second conversion circuit is the seventh switching element, the seventh switching element from the reference potential point side between the reference potential point and the second input point. The 8th switching element, the 9th switching element, and the 10th switching element are connected in this order, and the 7th to 10th switching elements electrically connected in series, and the 8th switching element and the 9th switching element are connected in series. The eleventh to twelfth switching elements electrically connected in parallel with the circuit and electrically connected in series in the order of the eleventh switching element and the twelfth switching element from the high potential side, and the eighth switching. It has a series circuit of the element and the ninth switching element and a second capacitor electrically connected in parallel with the series circuit of the eleventh switching element and the twelfth switching element, and has an eighth switching element and a ninth switching element. The connection point with the switching element is the third output point, the connection point between the eleventh switching element and the twelfth switching element is the fourth output point, and the first output switching circuit is the first output point. It has a thirteenth switching element connected between the first output terminal and a fourteenth switching element connected between the third output point and the first output terminal. The second output switching circuit includes a fifteenth switching element connected between the second output point and the second output terminal, and a sixteenth switching element connected between the fourth output point and the second output terminal. It has a switching element. During the start-up period, the control unit operates the voltage adjustment circuit, turns on the first switching element, the fourth switching element, the seventh switching element, and the tenth switching element, and turns on the other switching elements. Is turned off, and when the determination unit determines that the voltage of the first capacitor or the second capacitor has reached the specified voltage, the first switching element, the fourth switching element, the seventh switching element, and the tenth Switch the switching element of to the off state.
本発明は、定常動作に必要なキャパシタを無負荷状態でも充電することができる、という利点がある。 The present invention has an advantage that the capacitor required for steady operation can be charged even in a no-load state.
(実施形態1)
図1は、実施形態1に係る電力変換装置10の構成を示す。本実施形態に係る電力変換装置10は、図1に示すように、第1変換回路1と、第2変換回路2と、第1出力切替回路5aと、第2出力切替回路5bとを備えている。
(Embodiment 1)
FIG. 1 shows the configuration of the
第1変換回路1は、直流電源4の高電位側となる第1入力点101と基準電位点100との間に電気的に接続されている。第1変換回路1は、第1出力点103と基準電位点100との間に発生する電圧の大きさ、および、第2出力点104と基準電位点100との間に発生する電圧の大きさを、ゼロ、第1レベル、第2レベルの3段階で切り替える。
The
第2変換回路2は、直流電源4の低電位側となる第2入力点102と基準電位点100との間に電気的に接続されている。第2変換回路2は、基準電位点100と第3出力点105との間に発生する電圧の大きさ、および、基準電位点100と第4出力点106との間に発生する電圧の大きさを、ゼロ、第3レベル、第4レベルの3段階で切り替える。
The
第1出力切替回路5aは、第1出力点103と第3出力点105との間に電気的に接続され、第13のスイッチング素子Q13および第14のスイッチング素子Q14を有している。第1出力切替回路5aは、第1出力端子OUT1の電位を、第1変換回路1の第1出力点103と第2変換回路2の第3出力点105との間で切り替える。
The first
第2出力切替回路5bは、第2出力点104と第4出力点106との間に電気的に接続され、第15のスイッチング素子Q15および第16のスイッチング素子Q16を有している。第2出力切替回路5bは、第2出力端子OUT2の電位を、第1変換回路1の第2出力点104と第2変換回路2の第4出力点106との間で切り替える。
The second
第1変換回路1は、第1~6のスイッチング素子Q1~Q6と、第1キャパシタC1とを有している。第1~4のスイッチング素子Q1~Q4は、第1入力点101と基準電位点100との間において、電気的に直列に接続されている。第1~4のスイッチング素子Q1~Q4は、第1入力点101側から第1のスイッチング素子Q1、第2のスイッチング素子Q2、第3のスイッチング素子Q3、第4のスイッチング素子Q4の順で、直列に接続されている。
The
第5~6のスイッチング素子Q5~Q6は、第2のスイッチング素子Q2および第3のスイッチング素子Q3の直列回路と、電気的に並列に接続されている。第5~6のスイッチング素子Q5~Q6は、高電位側から第5のスイッチング素子Q5、第6のスイッチング素子Q6の順で、直列に接続されている。 The fifth to sixth switching elements Q5 to Q6 are electrically connected in parallel with the series circuit of the second switching element Q2 and the third switching element Q3. The fifth to sixth switching elements Q5 to Q6 are connected in series in the order of the fifth switching element Q5 and the sixth switching element Q6 from the high potential side.
第1キャパシタC1は、第2のスイッチング素子Q2および第3のスイッチング素子Q3の直列回路、および、第5のスイッチング素子Q5および第6のスイッチング素子Q6の直列回路と、電気的に並列に接続されている。第1変換回路1は、第2のスイッチング素子Q2と第3のスイッチング素子Q3との接続点を第1出力点103とし、第5のスイッチング素子Q5と第6のスイッチング素子Q6との接続点を第2出力点104としている。
The first capacitor C1 is electrically connected in parallel with the series circuit of the second switching element Q2 and the third switching element Q3 and the series circuit of the fifth switching element Q5 and the sixth switching element Q6. ing. In the
第2変換回路2は、第7~12のスイッチング素子Q7~Q12と、第2キャパシタC2とを有している。第7~10のスイッチング素子Q7~Q10は、基準電位点100と第2入力点102との間において、電気的に直列に接続されている。第7~10のスイッチング素子Q7~Q10は、基準電位点100側から第7のスイッチング素子Q7、第8のスイッチング素子Q8、第9のスイッチング素子Q9、第10のスイッチング素子Q10の順で、直列に接続されている。
The
第11~12のスイッチング素子Q11~Q12は、第8のスイッチング素子Q8および第9のスイッチング素子Q9の直列回路と、電気的に並列に接続されている。第11~12のスイッチング素子Q11~Q12は、高電位側から第11のスイッチング素子Q11、第12のスイッチング素子Q12の順で、直列に接続されている。 The eleventh to twelfth switching elements Q11 to Q12 are electrically connected in parallel with the series circuit of the eighth switching element Q8 and the ninth switching element Q9. The eleventh to twelfth switching elements Q11 to Q12 are connected in series in the order of the eleventh switching element Q11 and the twelfth switching element Q12 from the high potential side.
第2キャパシタC2は、第8のスイッチング素子Q8および第9のスイッチング素子Q9の直列回路、および、第11のスイッチング素子Q11および第12のスイッチング素子Q12の直接回路と、電気的に並列に接続されている。第2変換回路2は、第8のスイッチング素子Q8と第9のスイッチング素子Q9との接続点を第3出力点105とし、第11のスイッチング素子Q11と第12のスイッチング素子Q12との接続点を第4出力点106としている。
The second capacitor C2 is electrically connected in parallel with the series circuit of the eighth switching element Q8 and the ninth switching element Q9 and the direct circuit of the eleventh switching element Q11 and the twelfth switching element Q12. ing. In the
直流電源4より電力の供給が開始してから第1キャパシタC1および第2キャパシタC2が規定電圧に充電されるまでの始動期間において、第1のスイッチング素子Q1,第4のスイッチング素子Q4,第7のスイッチング素子Q7,および第10のスイッチング素子Q10がオンする。このとき、第1キャパシタC1および第2キャパシタC2は、直流電源4に直列に接続されることになる。
During the start-up period from the start of power supply from the
つまり、第1キャパシタC1および第2キャパシタC2が規定電圧に充電されるまでは、第1入力点101と第2入力点102との間には、第1キャパシタC1および第2キャパシタC2の充電経路が形成される。そのため、この電力変換装置10によれば、定常動作に必要なキャパシタ(第1キャパシタC1、第2キャパシタC2)を無負荷状態でも充電することができる、という利点がある。
That is, until the first capacitor C1 and the second capacitor C2 are charged to the specified voltage, the charging path of the first capacitor C1 and the second capacitor C2 is between the
また、本実施形態に係る電力変換装置10は、図示を省略しているが、上記の構成に加えて、インダクタを備えている。インダクタは、第1出力端子OUT1および第2出力端子OUT2と、系統電源との間に電気的に接続されている。
Further, although not shown, the
以下、本実施形態に係る電力変換装置10について詳しく説明する。ただし、以下に説明する構成は、本発明の一例に過ぎず、本発明は、下記実施形態に限定されることはなく、この実施形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能である。
Hereinafter, the
本実施形態では、電力変換装置10が、直流電源4としての太陽光発電装置に電気的に接続して使用される住宅用のパワーコンディショナに備えられた場合を例示するが、電力変換装置10の用途を限定する趣旨ではない。電力変換装置10は、たとえば家庭用燃料電池、蓄電装置など、太陽光発電装置以外の直流電源4に電気的に接続して使用されてもよく、また、たとえば店舗、工場、事務所など非住宅に用いられてもよい。さらに、電力変換装置10は、パワーコンディショナ以外に用いられてもよい。
In the present embodiment, the case where the
<電力変換装置の構成>
本実施形態の電力変換装置10は、図1に示すように、太陽光発電装置からなる直流電源4に接続箱(図示せず)を介して電気的に接続される。本実施形態では、電力変換装置10は、第1変換回路1、第2変換回路2、第1出力切替回路5a、および第2出力切替回路5bに加えて、電圧調整回路3、第3キャパシタC3、第4キャパシタC4、第1電圧検出部7a、第2電圧検出部7b、判断部8、および制御部9を備えている。
<Structure of power converter>
As shown in FIG. 1, the
第1変換回路1の第1出力点103および第2出力点104と第2変換回路2の第3出力点105および第4出力点106は、第1出力切替回路5aおよび第2出力切替回路5bとインダクタを介して、系統電源(商用電力系統)に電気的に接続される。具体的には、電力変換装置10の出力(第1出力切替回路5aおよび第2出力切替回路5bの出力)は、インダクタを介して、分電盤(図示せず)に設けられた連系ブレーカ(図示せず)に電気的に接続されることにより、系統電源に接続される。
The
次に、電力変換装置10の各部の構成について詳しく説明する。
Next, the configuration of each part of the
電圧調整回路3は、第1変換回路1および第2変換回路2への印加電圧の大きさを調整するように構成されている。図1の例では、電圧調整回路3は、直流電源4と、第1変換回路1および第2変換回路2との間に電気的に接続されている。これにより、第1変換回路1および第2変換回路2には、直流電源4から出力される直流電圧が、電圧調整回路3を介して印加電圧として印加されることになる。電圧調整回路3の一対の出力端の各々は、第1入力点101、第2入力点102となる。
The voltage adjusting circuit 3 is configured to adjust the magnitude of the voltage applied to the
電圧調整回路3は、第1キャパシタC1および第2キャパシタC2が規定電圧に充電されるまでの始動期間において、第1入力点101および第2入力点102間への印加電圧の大きさを時間経過に伴って徐々に大きくするスローアップ回路である。電圧調整回路3の具体的な構成については後述する。
The voltage adjusting circuit 3 elapses the magnitude of the applied voltage between the
第3キャパシタC3および第4キャパシタC4は、第1入力点101と第2入力点102との間に電気的に直列に接続されている。つまり、電圧調整回路3の一対の出力端間には、第3キャパシタC3および第4キャパシタC4の直列回路が接続されている。第3キャパシタC3の回路定数(キャパシタンス)と第4キャパシタC4の回路定数(キャパシタンス)とは同値である。
The third capacitor C3 and the fourth capacitor C4 are electrically connected in series between the
電圧調整回路3の出力電圧は、第3キャパシタC3と第4キャパシタC4とで分圧されることになる。そのため、電圧調整回路3が直流電源4からの入力電圧をそのまま出力している場合には、第3キャパシタC3と第4キャパシタC4との各々の両端電圧は、それぞれ直流電源4の出力電圧E〔V〕を用いてE/2〔V〕で表されることになる。
The output voltage of the voltage adjusting circuit 3 is divided by the third capacitor C3 and the fourth capacitor C4. Therefore, when the voltage adjustment circuit 3 outputs the input voltage from the
ここで、第3キャパシタC3と第4キャパシタC4との接続点は基準電位点100である。基準電位点100は回路グラウンドであって、基準電位点100の電位は0〔V〕であると仮定する。そうすると、第3キャパシタC3と第4キャパシタC4との各々の両端電圧がE/2〔V〕である場合、第1入力点101の電位はE/2〔V〕となり、第2入力点102の電位は-E/2〔V〕となる。
Here, the connection point between the third capacitor C3 and the fourth capacitor C4 is the reference
第1変換回路1は、上述したように第1入力点101と基準電位点100との間に直列に接続された第1~4のスイッチング素子Q1~Q4と、第2のスイッチング素子Q2および第3のスイッチング素子Q3の直列回路と並列に接続され、高電位側から第5のスイッチング素子Q5、第6のスイッチング素子Q6の順で直列に接続された第5~6のスイッチング素子Q5~Q6と、第2のスイッチング素子Q2および第3のスイッチング素子Q3の直列回路並びに第5のスイッチング素子Q5および第6のスイッチング素子Q6の直列回路と並列に接続された第1キャパシタC1とを有している。第1~6の各スイッチング素子Q1~Q6は、ここでは一例としてデプレッション型のnチャネルMOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)が用いられている。
As described above, the
第1のスイッチング素子Q1のドレインは第1入力点101に電気的に接続されている。第2のスイッチング素子Q2のドレインは第1のスイッチング素子Q1のソースに電気的に接続されている。第3のスイッチング素子Q3のドレインは第2のスイッチング素子Q2のソースに電気的に接続されている。第4のスイッチング素子Q4のドレインは第3のスイッチング素子Q3のソースに電気的に接続されている。さらに第4のスイッチング素子Q4のソースは、基準電位点100に電気的に接続されている。第2のスイッチング素子Q2のソース(第3のスイッチング素子Q3のドレイン)は第1出力点103となる。
The drain of the first switching element Q1 is electrically connected to the
第5のスイッチング素子Q5のドレインは第1のスイッチング素子Q1のソースに電気的に接続されている。第6のスイッチング素子Q6のドレインは第5のスイッチング素子Q5のソースに電気的に接続されている。さらに第6のスイッチング素子Q6のソースは、第4のスイッチング素子Q4のドレインに電気的に接続されている。第5のスイッチング素子Q5のソース(第6のスイッチング素子Q6のドレイン)は第2出力点104となる。
The drain of the fifth switching element Q5 is electrically connected to the source of the first switching element Q1. The drain of the sixth switching element Q6 is electrically connected to the source of the fifth switching element Q5. Further, the source of the sixth switching element Q6 is electrically connected to the drain of the fourth switching element Q4. The source of the fifth switching element Q5 (drain of the sixth switching element Q6) is the
第1キャパシタC1は、一端が第2のスイッチング素子Q2のドレインおよび第5のスイッチング素子Q5のドレインに電気的に接続され、他端が第3のスイッチング素子Q3のソースおよび第6のスイッチング素子Q6のソースに電気的に接続されている。言い換えれば、第1キャパシタC1は、一端が第1のスイッチング素子Q1を介して第1入力点101に電気的に接続され、他端が第4のスイッチング素子Q4を介して基準電位点100に電気的に接続されている。
One end of the first capacitor C1 is electrically connected to the drain of the second switching element Q2 and the drain of the fifth switching element Q5, and the other end is the source of the third switching element Q3 and the sixth switching element Q6. It is electrically connected to the source of. In other words, one end of the first capacitor C1 is electrically connected to the
第2変換回路2は、上述したように基準電位点100と第2入力点102との間に直列に接続された第7~10のスイッチング素子Q7~Q10と、第8のスイッチング素子Q8および第9のスイッチング素子Q9の直列回路と並列に接続され、高電位側から第11のスイッチング素子Q11、第12のスイッチング素子Q12の順で直列に接続された第11~12スイッチング素子Q11~Q12と、第8のスイッチング素子Q8および第9のスイッチング素子Q9の直列回路並びに第11のスイッチング素子Q11および第12のスイッチング素子Q12の直列回路と並列に接続された第2キャパシタC2とを有している。ここで、第2変換回路2は、基本的には第1変換回路1と同様の構成であって、第7~10のスイッチング素子Q7~Q10が第1~4のスイッチング素子Q1~Q4に相当し、第11~12のスイッチング素子Q11~Q12が第5~6のスイッチング素子Q5~Q6に相当し、第2キャパシタC2が第1キャパシタC1に相当する。第7~12の各スイッチング素子Q7~Q12は、第1~6の各スイッチング素子Q1~Q6と同様にデプレッション型のnチャネルMOSFETが用いられている。
As described above, the
第7のスイッチング素子Q7のドレインは基準電位点100に電気的に接続されている。第8のスイッチング素子Q8のドレインは第7のスイッチング素子Q7のソースに電気的に接続されている。第9のスイッチング素子Q9のドレインは第8のスイッチング素子Q8のソースに電気的に接続されている。第10のスイッチング素子Q10のドレインは第9のスイッチング素子Q9のソースに電気的に接続されている。さらに第10のスイッチング素子Q10のソースは、第2入力点102に電気的に接続されている。第8のスイッチング素子Q8のソース(第9のスイッチング素子Q9のドレイン)は第3出力点105となる。
The drain of the seventh switching element Q7 is electrically connected to the reference
第11のスイッチング素子Q11のドレインは第7のスイッチング素子Q7のソースに電気的に接続されている。第12のスイッチング素子Q12のドレインは第11のスイッチング素子Q11のソースに電気的に接続されている。さらに第12のスイッチング素子Q12のソースは、第10のスイッチング素子Q10のドレインに電気的に接続されている。第11のスイッチング素子Q11のソース(第12のスイッチング素子Q12のドレイン)は第4出力点106となる。
The drain of the eleventh switching element Q11 is electrically connected to the source of the seventh switching element Q7. The drain of the twelfth switching element Q12 is electrically connected to the source of the eleventh switching element Q11. Further, the source of the twelfth switching element Q12 is electrically connected to the drain of the tenth switching element Q10. The source of the eleventh switching element Q11 (drain of the twelfth switching element Q12) is the
第2キャパシタC2は、一端が第8のスイッチング素子Q8のドレインおよび第11のスイッチング素子Q11のドレインに電気的に接続され、他端が第9のスイッチング素子Q9のソースおよび第12のスイッチング素子Q12のソースに電気的に接続されている。言い換えれば、第2キャパシタC2は、一端が第7のスイッチング素子Q7を介して基準電位点100に電気的に接続され、他端が第10のスイッチング素子Q10を介して第2入力点102に電気的に接続されている。第2キャパシタC2の回路定数(キャパシタンス)と第1キャパシタC1の回路定数(キャパシタンス)とは同値である。
One end of the second capacitor C2 is electrically connected to the drain of the eighth switching element Q8 and the drain of the eleventh switching element Q11, and the other end is the source of the ninth switching element Q9 and the twelfth switching element Q12. It is electrically connected to the source of. In other words, one end of the second capacitor C2 is electrically connected to the reference
第1出力切替回路5aは、上述したように第1変換回路1の第1出力点103と第2変換回路2の第3出力点105との間に直接に接続された第13のスイッチング素子Q13および第14のスイッチング素子Q14とを有している。
The first
第13のスイッチング素子Q13のドレインは第1出力点103に電気的に接続されている。第14のスイッチング素子Q14のドレインは第13のスイッチング素子Q13のソースに電気的に接続されている。第14のスイッチング素子Q14のソースは第3出力点105に電気的に接続されている。第13のスイッチング素子Q13のソース(第14のスイッチング素子Q14のドレイン)は第1出力端子OUT1となる。
The drain of the thirteenth switching element Q13 is electrically connected to the
第2出力切替回路5bは、上述したように第1変換回路1の第2出力点104と第2変換回路2の第4出力点106との間に直接に接続された第15のスイッチング素子Q15および第16のスイッチング素子Q16とを有している。
The second
第15のスイッチング素子Q15のドレインは第2出力点104に電気的に接続されている。第16のスイッチング素子Q16のドレインは第15のスイッチング素子Q15のソースに電気的に接続されている。第16のスイッチング素子Q16のソースは第4出力点106に電気的に接続されている。第15のスイッチング素子Q15のソース(第16のスイッチング素子Q16のドレイン)は第2出力端子OUT2となる。
The drain of the fifteenth switching element Q15 is electrically connected to the
なお、第13~16のスイッチング素子Q13~Q16は、直列に接続された複数のスイッチング素子により構成されてもよい。これにより、第13~16のスイッチング素子Q13~Q16として、安価で高性能なMOSFETなどの低耐圧スイッチング素子を使用することができるので、安価で高性能な電力変換装置を提供することができる。とくに、図1に示した例では、第13~16のスイッチング素子Q13~Q16を、直列に接続された3個のスイッチング素子により構成しているので、電力変換装置10を構成する全てのスイッチング素子Q1~Q16の耐圧を全てE/4〔V〕とすることができる。
The 13th to 16th switching elements Q13 to Q16 may be composed of a plurality of switching elements connected in series. As a result, low withstand voltage switching elements such as inexpensive and high-performance MOSFETs can be used as the 13th to 16th switching elements Q13 to Q16, so that an inexpensive and high-performance power conversion device can be provided. In particular, in the example shown in FIG. 1, since the switching elements Q13 to Q16 of the 13th to 16th are composed of three switching elements connected in series, all the switching elements constituting the
図1において、第1~16のスイッチング素子Q1~Q16の各々には第1~16のダイオードがそれぞれ逆並列に接続されている。これら第1~16のダイオードは、それぞれ第1~16の各スイッチング素子Q1~Q16の寄生ダイオードである。つまり、第1のスイッチング素子Q1の寄生ダイオードは第1のダイオードを構成し、同様に、第2,3…の各スイッチング素子Q2,Q3…の寄生ダイオードはそれぞれ第2,3…のダイオードを構成する。たとえば第1のダイオードは、第1のスイッチング素子Q1のドレイン側をカソード、ソース側をアノードとする向きに接続されている。
In FIG. 1,
第1~16の各スイッチング素子Q1~Q16のゲートは、制御部9に電気的に接続されている。制御部9は、第1~6のスイッチング素子Q1~Q6のオン/オフを個別に切り替え可能であって、これにより第1変換回路1を制御する。また、制御部9は、第7~12のスイッチング素子Q7~Q12のオン/オフを個別に切り替え可能であって、これにより第2変換回路2を制御する。また、制御部9は、第13~16のスイッチング素子Q13~Q16のオン/オフを個別に切り替え可能であって、これにより第1出力切替回路5aおよび第2出力切替回路5bを制御する。
The gates of the switching elements Q1 to Q16 of the first to 16th are electrically connected to the
なお、制御部9は、第1変換回路1、第2変換回路2、第1出力切替回路5a、および第2出力切替回路5bのそれぞれについて個別に設けられていてもよい。また、図1では、単相分の電力変換装置10の構成を示しているが、同様の回路が複数相分、例えば3相分備えられてもよい。
The
<電力変換装置の基本動作>
上述した構成の電力変換装置10の基本動作について、図2~5を参照して簡単に説明する。なお、図中の太線は、電流経路を表している。
<Basic operation of power converter>
The basic operation of the
ここでいう電力変換装置10の基本動作とは、始動期間の経過後、つまり第1キャパシタC1および第2キャパシタC2が規定電圧に充電された後の電力変換装置10の動作である。第1キャパシタC1についての規定電圧は第3キャパシタC3の両端電圧の半分(1/2)であり、第2キャパシタC2についての規定電圧は第4キャパシタC4の両端電圧の半分(1/2)である。
The basic operation of the
以下では、電力変換装置10の基本動作時において、電圧調整回路3が直流電源4の出力電圧E〔V〕をそのまま出力すると仮定する。そのため、第3キャパシタC3と第4キャパシタC4との各々の両端電圧はそれぞれE/2〔V〕となり、第1入力点101の電位はE/2〔V〕であり、第2入力点102の電位は-E/2〔V〕である。また、規定電圧に充電された第1キャパシタC1と第2キャパシタC2との各々の両端電圧はそれぞれE/4〔V〕となる。
In the following, it is assumed that the voltage adjustment circuit 3 outputs the output voltage E [V] of the
電力変換装置10は、第1変換回路1、第2変換回路2、第1出力切替回路5a、および第2出力切替回路5bを構成する第1~16の各スイッチング素子Q1~Q16のスイッチングパターンを切り替えることにより、第1入力点101と第2入力点102との間に印加される直流電圧(E〔V〕)を交流電圧に変換して第1出力端子OUT1および第2出力端子OUT2から出力する。
The
図2は、第1変換回路1の第1出力点103の電位を切り替えるための4つのスイッチングパターンを示す。第1出力点103の電位は、第1のスイッチング素子Q1、第2のスイッチング素子Q2、第3のスイッチング素子Q3、および第4のスイッチング素子Q4のスイッチングパターンを切り替えることにより、E/2〔V〕、E/4〔V〕、0〔V〕の3段階のレベルに切り替えられる。
FIG. 2 shows four switching patterns for switching the potential of the
図2(a)のスイッチングパターンでは、第1のスイッチング素子Q1および第2のスイッチング素子Q2はオンの状態にあり、第3のスイッチング素子Q3および第4のスイッチング素子Q4はオフの状態にある。この状態では、第1出力点103は、第2のスイッチング素子Q2および第1のスイッチング素子Q1を介して第1入力点101に電気的に接続される。したがって、第1出力点103は第1入力点101と同電位(E/2〔V〕)になる。
In the switching pattern of FIG. 2A, the first switching element Q1 and the second switching element Q2 are in the on state, and the third switching element Q3 and the fourth switching element Q4 are in the off state. In this state, the
図2(b)のスイッチングパターンでは、第1のスイッチング素子Q1および第3のスイッチング素子Q3はオンの状態にあり、第2のスイッチング素子Q2および第4のスイッチング素子Q4はオフの状態にある。この状態では、第1出力点103は、第3のスイッチング素子Q3、第1キャパシタC1、および第1のスイッチング素子Q1を介して第1入力点101に電気的に接続される。したがって、第1出力点103は第1入力点101の電位(E/2〔V〕)より第1キャパシタC1の両端電圧(E/4〔V〕)分だけ低い電位、つまりE/4(=E/2-E/4)〔V〕となる。
In the switching pattern of FIG. 2B, the first switching element Q1 and the third switching element Q3 are in the on state, and the second switching element Q2 and the fourth switching element Q4 are in the off state. In this state, the
図2(c)のスイッチングパターンでは、第2のスイッチング素子Q2および第4のスイッチング素子Q4はオンの状態にあり、第1のスイッチング素子Q1および第3のスイッチング素子Q3はオフの状態にある。この状態では、第1出力点103は、第2のスイッチング素子Q2、第1キャパシタC1、および第4のスイッチング素子Q4を介して基準電位点100に電気的に接続される。したがって、第1出力点103は基準電位点100の電位(0〔V〕)より第1キャパシタC1の両端電圧(E/4〔V〕)分だけ高い電位、つまりE/4(=0+E/4)〔V〕となる。
In the switching pattern of FIG. 2C, the second switching element Q2 and the fourth switching element Q4 are in the on state, and the first switching element Q1 and the third switching element Q3 are in the off state. In this state, the
図2(d)のスイッチングパターンでは、第3のスイッチング素子Q3および第4のスイッチング素子Q4はオンの状態にあり、第1のスイッチング素子Q1および第2のスイッチング素子Q2はオフの状態にある。この状態では、第1出力点103は、第3のスイッチング素子Q3および第4のスイッチング素子Q4を介して基準電位点100に電気的に接続される。したがって、第1出力点103は基準電位点100と同電位(0〔V〕)になる。
In the switching pattern of FIG. 2D, the third switching element Q3 and the fourth switching element Q4 are in the on state, and the first switching element Q1 and the second switching element Q2 are in the off state. In this state, the
図2(b)のスイッチングパターンと図2(c)のスイッチングパターンは、いずれも第1出力点103の電位をE/4〔V〕とするスイッチングパターンであるが、直流電源から系統電源へ電流が流れるとき、すなわち直流電圧を交流電圧に変換する場合には、図2(b)のスイッチングパターンでは第1キャパシタC1が充電され、図2(c)のスイッチングパターンでは第1キャパシタC1が放電されるので、第1電圧検出部7aにより検知される第1キャパシタC1の両端電圧に応じていずれかのスイッチングパターンを選択することにより、第1キャパシタC1の両端電圧を規定電圧に維持することができる。なお、系統電源により蓄電池を充電する場合など、系統電源から直流電源へ電流が流れるとき、すなわち交流電圧を直流電圧に変換する場合には、逆に、図2(b)のスイッチングパターンでは第1キャパシタC1が放電され、図2(c)のスイッチングパターンでは第1キャパシタC1が充電される。この場合も、第1電圧検出部7aにより検知される第1キャパシタC1の両端電圧に応じていずれかのスイッチングパターンを選択することにより、第1キャパシタC1の両端電圧を規定電圧に維持することができる。
The switching pattern of FIG. 2B and the switching pattern of FIG. 2C are both switching patterns in which the potential of the
図3は、第1変換回路1の第2出力点104の電位を切り替えるための4つのスイッチングパターンを示す。第2出力点104の電位は、第1のスイッチング素子Q1、第5のスイッチング素子Q5、第6のスイッチング素子Q6、および第4のスイッチング素子Q4のスイッチングパターンを切り替えることにより、E/2〔V〕、E/4〔V〕、0〔V〕の3段階のレベルに切り替えられる。
FIG. 3 shows four switching patterns for switching the potential of the
図3(a)のスイッチングパターンでは、第1のスイッチング素子Q1および第5のスイッチング素子Q5はオンの状態にあり、第6のスイッチング素子Q6および第4のスイッチング素子Q4はオフの状態にある。この状態では、第2出力点104は、第5のスイッチング素子Q5および第1のスイッチング素子Q1を介して第1入力点101に電気的に接続される。したがって、第2出力点104は第1入力点101と同電位(E/2〔V〕)になる。
In the switching pattern of FIG. 3A, the first switching element Q1 and the fifth switching element Q5 are in the on state, and the sixth switching element Q6 and the fourth switching element Q4 are in the off state. In this state, the
図3(b)のスイッチングパターンでは、第1のスイッチング素子Q1および第6のスイッチング素子Q6はオンの状態にあり、第5のスイッチング素子Q5および第4のスイッチング素子Q4はオフの状態にある。この状態では、第2出力点104は、第6のスイッチング素子Q6、第1キャパシタC1、および第1のスイッチング素子Q1を介して第1入力点101に電気的に接続される。したがって、第2出力点104は第1入力点101の電位(E/2〔V〕)より第1キャパシタC1の両端電圧(E/4〔V〕)分だけ低い電位、つまりE/4(=E/2-E/4)〔V〕となる。
In the switching pattern of FIG. 3B, the first switching element Q1 and the sixth switching element Q6 are in the on state, and the fifth switching element Q5 and the fourth switching element Q4 are in the off state. In this state, the
図3(c)のスイッチングパターンでは、第5のスイッチング素子Q5および第4のスイッチング素子Q4はオンの状態にあり、第1のスイッチング素子Q1および第6のスイッチング素子Q6はオフの状態にある。この状態では、第2出力点104は、第5のスイッチング素子Q5、第1キャパシタC1、および第4のスイッチング素子Q4を介して基準電位点100に電気的に接続される。したがって、第2出力点104は基準電位点100の電位(0〔V〕)より第1キャパシタC1の両端電圧(E/4〔V〕)分だけ高い電位、つまりE/4(=0+E/4)〔V〕となる。
In the switching pattern of FIG. 3C, the fifth switching element Q5 and the fourth switching element Q4 are in the on state, and the first switching element Q1 and the sixth switching element Q6 are in the off state. In this state, the
図3(d)のスイッチングパターンでは、第6のスイッチング素子Q6および第4のスイッチング素子Q4はオンの状態にあり、第1のスイッチング素子Q1および第5のスイッチング素子Q5はオフの状態にある。この状態では、第2出力点104は、第6のスイッチング素子Q6および第4のスイッチング素子Q4を介して基準電位点100に電気的に接続される。したがって、第2出力点104は基準電位点100と同電位(0〔V〕)になる。
In the switching pattern of FIG. 3D, the sixth switching element Q6 and the fourth switching element Q4 are in the on state, and the first switching element Q1 and the fifth switching element Q5 are in the off state. In this state, the
図3(b)のスイッチングパターンと図3(c)のスイッチングパターンは、いずれも第2出力点104の電位をE/4〔V〕とするスイッチングパターンであるが、電流が流れる方向に応じて、図3(b)のスイッチングパターンでは第1キャパシタC1が充電または放電され、図3(c)のスイッチングパターンでは第1キャパシタC1が放電または充電されるので、第1電圧検出部7aにより検知される第1キャパシタC1の両端電圧に応じていずれかのスイッチングパターンを選択することにより、第1キャパシタC1の両端電圧を規定電圧に維持することができる。
The switching pattern of FIG. 3B and the switching pattern of FIG. 3C are both switching patterns in which the potential of the
図4は、第2変換回路2の第3出力点105の電位を切り替えるための4つのスイッチングパターンを示す。第3出力点105の電位は、第7のスイッチング素子Q7、第8のスイッチング素子Q8、第9のスイッチング素子Q9、および第10のスイッチング素子Q10のスイッチングパターンを切り替えることにより、-E/2〔V〕、-E/4〔V〕、0〔V〕の3段階のレベルに切り替えられる。
FIG. 4 shows four switching patterns for switching the potential of the
図4(a)のスイッチングパターンでは、第10のスイッチング素子Q10および第9のスイッチング素子Q9はオンの状態にあり、第8のスイッチング素子Q8および第7のスイッチング素子Q7はオフの状態にある。この状態では、第3出力点105は、第9のスイッチング素子Q9および第10のスイッチング素子Q10を介して第2入力点102に電気的に接続される。したがって、第3出力点105は第2入力点102と同電位(-E/2〔V〕)になる。
In the switching pattern of FIG. 4A, the tenth switching element Q10 and the ninth switching element Q9 are in the on state, and the eighth switching element Q8 and the seventh switching element Q7 are in the off state. In this state, the
図4(b)のスイッチングパターンでは、第10のスイッチング素子Q10および第8のスイッチング素子Q8はオンの状態にあり、第9のスイッチング素子Q9および第7のスイッチング素子Q7はオフの状態にある。この状態では、第3出力点105は、第8のスイッチング素子Q8、第2キャパシタC2、および第10のスイッチング素子Q10を介して第2入力点102に電気的に接続される。したがって、第3出力点105は第2入力点102の電位(-E/2〔V〕)より第2キャパシタC2の両端電圧(E/4〔V〕)分だけ高い電位、つまり-E/4(=-E/2+E/4)〔V〕となる。
In the switching pattern of FIG. 4B, the tenth switching element Q10 and the eighth switching element Q8 are in the on state, and the ninth switching element Q9 and the seventh switching element Q7 are in the off state. In this state, the
図4(c)のスイッチングパターンでは、第9のスイッチング素子Q9および第7のスイッチング素子Q7はオンの状態にあり、第10のスイッチング素子Q10および第8のスイッチング素子Q8はオフの状態にある。この状態では、第3出力点105は、第9のスイッチング素子Q9、第2キャパシタC2、および第7のスイッチング素子Q7を介して基準電位点100に電気的に接続される。したがって、第3出力点105は基準電位点100の電位(0〔V〕)より第2キャパシタC2の両端電圧(E/4〔V〕)分だけ低い電位、つまり-E/4(=0-E/4)〔V〕となる。
In the switching pattern of FIG. 4C, the ninth switching element Q9 and the seventh switching element Q7 are in the on state, and the tenth switching element Q10 and the eighth switching element Q8 are in the off state. In this state, the
図4(d)のスイッチングパターンでは、第8のスイッチング素子Q8および第7のスイッチング素子Q7はオンの状態にあり、第10のスイッチング素子Q10および第9のスイッチング素子Q9はオフの状態にある。この状態では、第3出力点105は、第8のスイッチング素子Q8および第7のスイッチング素子Q7を介して基準電位点100に電気的に接続される。したがって、第3出力点105は基準電位点100と同電位(0〔V〕)になる。
In the switching pattern of FIG. 4D, the eighth switching element Q8 and the seventh switching element Q7 are in the on state, and the tenth switching element Q10 and the ninth switching element Q9 are in the off state. In this state, the
図4(b)のスイッチングパターンと図4(c)のスイッチングパターンは、いずれも第3出力点105の電位を-E/4〔V〕とするスイッチングパターンであるが、電流が流れる方向に応じて、図4(b)のスイッチングパターンでは第2キャパシタC2が放電または充電され、図4(c)のスイッチングパターンでは第2キャパシタC2が充電または放電されるので、第2電圧検出部7bにより検知される第2キャパシタC2の両端電圧に応じていずれかのスイッチングパターンを選択することにより、第2キャパシタC2の両端電圧を規定電圧に維持することができる。
The switching pattern of FIG. 4B and the switching pattern of FIG. 4C are both switching patterns in which the potential of the
図5は、第2変換回路2の第4出力点106の電位を切り替えるための4つのスイッチングパターンを示す。第4出力点106の電位は、第10のスイッチング素子Q10、第12のスイッチング素子Q12、第11のスイッチング素子Q11、および第7のスイッチング素子Q7のスイッチングパターンを切り替えることにより、-E/2〔V〕、-E/4〔V〕、0〔V〕の3段階のレベルに切り替えられる。
FIG. 5 shows four switching patterns for switching the potential of the
図5(a)のスイッチングパターンでは、第10のスイッチング素子Q10および第12のスイッチング素子Q12はオンの状態にあり、第11のスイッチング素子Q11および第7のスイッチング素子Q7はオフの状態にある。この状態では、第4出力点106は、第12のスイッチング素子Q12および第10のスイッチング素子Q10を介して第2入力点102に電気的に接続される。したがって、第4出力点106は第2入力点102と同電位(-E/2〔V〕)になる。
In the switching pattern of FIG. 5A, the tenth switching element Q10 and the twelfth switching element Q12 are in the on state, and the eleventh switching element Q11 and the seventh switching element Q7 are in the off state. In this state, the
図5(b)のスイッチングパターンでは、第10のスイッチング素子Q10および第11のスイッチング素子Q11はオンの状態にあり、第12のスイッチング素子Q12および第7のスイッチング素子Q7はオフの状態にある。この状態では、第4出力点106は、第11のスイッチング素子Q11、第2キャパシタC2、および第10のスイッチング素子Q10を介して第2入力点102に電気的に接続される。したがって、第4出力点106は第2入力点102の電位(-E/2〔V〕)より第2キャパシタC2の両端電圧(E/4〔V〕)分だけ高い電位、つまり-E/4(=-E/2+E/4)〔V〕となる。
In the switching pattern of FIG. 5B, the tenth switching element Q10 and the eleventh switching element Q11 are in the on state, and the twelfth switching element Q12 and the seventh switching element Q7 are in the off state. In this state, the
図5(c)のスイッチングパターンでは、第12のスイッチング素子Q12および第7のスイッチング素子Q7はオンの状態にあり、第10のスイッチング素子Q10および第11のスイッチング素子Q11はオフの状態にある。この状態では、第4出力点106は、第12のスイッチング素子Q12、第2キャパシタC2、および第7のスイッチング素子Q7を介して基準電位点100に電気的に接続される。したがって、第4出力点106は基準電位点100の電位(0〔V〕)より第2キャパシタC2の両端電圧(E/4〔V〕)分だけ低い電位、つまり-E/4(=0-E/4)〔V〕となる。
In the switching pattern of FIG. 5C, the twelfth switching element Q12 and the seventh switching element Q7 are in the on state, and the tenth switching element Q10 and the eleventh switching element Q11 are in the off state. In this state, the
図5(d)のスイッチングパターンでは、第11のスイッチング素子Q11および第7のスイッチング素子Q7はオンの状態にあり、第10のスイッチング素子Q10および第12のスイッチング素子Q12はオフの状態にある。この状態では、第4出力点106は、第11のスイッチング素子Q11および第7のスイッチング素子Q7を介して基準電位点100に電気的に接続される。したがって、第4出力点106は基準電位点100と同電位(0〔V〕)になる。
In the switching pattern of FIG. 5D, the eleventh switching element Q11 and the seventh switching element Q7 are in the on state, and the tenth switching element Q10 and the twelfth switching element Q12 are in the off state. In this state, the
図5(b)のスイッチングパターンと図5(c)のスイッチングパターンは、いずれも第4出力点106の電位を-E/4〔V〕とするスイッチングパターンであるが、電流が流れる方向に応じて、図5(b)のスイッチングパターンでは第2キャパシタC2が放電または充電され、図5(c)のスイッチングパターンでは第2キャパシタC2が充電または放電されるので、第2電圧検出部7bにより検知される第2キャパシタC2の両端電圧に応じていずれかのスイッチングパターンを選択することにより、第2キャパシタC2の両端電圧を規定電圧に維持することができる。
The switching pattern of FIG. 5B and the switching pattern of FIG. 5C are both switching patterns in which the potential of the
第1出力切替回路5aは、第1出力端子OUT1の電位を、第1変換回路1の第1出力点103の電位と第2変換回路2の第3出力点105の電位との間で切り替える。すなわち、第13のスイッチング素子Q13をオン、第14のスイッチング素子Q14をオフにすれば、第1出力点103と第1出力端子OUT1が電気的に接続され、第1出力端子OUT1は第1出力点103と同電位になる。第13のスイッチング素子Q13をオフ、第14のスイッチング素子Q14をオンにすれば、第3出力点105と第1出力端子OUT1が電気的に接続され、第1出力端子OUT1は第3出力点105と同電位になる。したがって、電力変換装置10は、第1出力端子OUT1の電位を、E/2〔V〕、E/4〔V〕、0、-E/4〔V〕、-E/2〔V〕の5段階に切替可能である。
The first
第2出力切替回路5bは、第2出力端子OUT2の電位を、第1変換回路1の第2出力点104の電位と第2変換回路2の第4出力点106の電位との間で切り替える。すなわち、第15のスイッチング素子Q15をオン、第16のスイッチング素子Q16をオフにすれば、第2出力点104と第2出力端子OUT2が電気的に接続され、第2出力端子OUT2は第2出力点104と同電位になる。第15のスイッチング素子Q15をオフ、第16のスイッチング素子Q16をオンにすれば、第4出力点106と第2出力端子OUT2が電気的に接続され、第2出力端子OUT2は第4出力点106と同電位になる。したがって、電力変換装置10は、第2出力端子OUT2の電位を、E/2〔V〕、E/4〔V〕、0、-E/4〔V〕、-E/2〔V〕の5段階に切替可能である。
The second
電力変換装置10からは、第1出力端子OUT1と第2出力端子OUT2の電位差に相当する電圧が出力されることになる。制御部9は、図2~5に示したスイッチングパターンと、第1出力切替回路5aおよび第2出力切替回路5bのスイッチングパターンを制御することにより、所望の電圧を第1出力端子OUT1および第2出力端子OUT2から出力する。例えば、制御部9は、PWM(Pulse Width Modulation)信号のオンデューティを変化させながらスイッチングパターンの切り替えを行うことで、正弦波に近似した出力電圧を出力する。
The
なお、図2の4つのスイッチングパターンと図3の4つのスイッチングパターンは、第1のスイッチング素子Q1および第4のスイッチング素子Q4を共用するので、図2(a)または図2(b)のスイッチングパターンと図3(c)または図3(d)のスイッチングパターンを同時に実現することはできず、図2(c)または図2(d)のスイッチングパターンと図3(a)または図3(b)のスイッチングパターンを同時に実現することはできない。しかし、第1出力端子OUT1と第2出力端子OUT2から同じ電圧を出力可能なスイッチングパターンは複数存在するので、第1キャパシタC1の両端電圧などに応じて適切なスイッチングパターンが選択されればよい。 Since the four switching patterns of FIG. 2 and the four switching patterns of FIG. 3 share the first switching element Q1 and the fourth switching element Q4, the switching of FIGS. 2 (a) or 2 (b). The pattern and the switching pattern of FIG. 3 (c) or FIG. 3 (d) cannot be realized at the same time, and the switching pattern of FIG. 2 (c) or FIG. 2 (d) and the switching pattern of FIG. 2 (a) or FIG. 3 (b) cannot be realized at the same time. ) Switching patterns cannot be realized at the same time. However, since there are a plurality of switching patterns capable of outputting the same voltage from the first output terminal OUT1 and the second output terminal OUT2, an appropriate switching pattern may be selected according to the voltage across the first capacitor C1 and the like.
また、図5の4つのスイッチングパターンと図6の4つのスイッチングパターンは、第7のスイッチング素子Q7および第10のスイッチング素子Q10を共用するので、図4(a)または図4(b)のスイッチングパターンと図5(c)または図5(d)のスイッチングパターンを同時に実現することはできず、図4(c)または図4(d)のスイッチングパターンと図5(a)または図5(b)のスイッチングパターンを同時に実現することはできない。しかし、第1出力端子OUT1と第2出力端子OUT2から同じ電圧を出力可能なスイッチングパターンは複数存在するので、第2キャパシタC2の両端電圧などに応じて適切なスイッチングパターンが選択されればよい。 Further, since the four switching patterns of FIG. 5 and the four switching patterns of FIG. 6 share the seventh switching element Q7 and the tenth switching element Q10, the switching of FIGS. 4 (a) or 4 (b). The pattern and the switching pattern of FIG. 5 (c) or FIG. 5 (d) cannot be realized at the same time, and the switching pattern of FIG. 4 (c) or FIG. 4 (d) and the switching pattern of FIG. 5 (a) or FIG. 5 (b) cannot be realized at the same time. ) Switching patterns cannot be realized at the same time. However, since there are a plurality of switching patterns capable of outputting the same voltage from the first output terminal OUT1 and the second output terminal OUT2, an appropriate switching pattern may be selected according to the voltage across the second capacitor C2 and the like.
本実施形態に係る電力変換装置10の基本動作では、第1出力切替回路5aおよび第2出力切替回路5bのスイッチング素子Q13~Q16を、出力電圧の極性が切り替えられる時のみに動作するように制御可能である。そのため、スイッチング素子Q13~Q16のデューティー制御の周波数は、第1変換回路1および第2変換回路2を構成するスイッチング素子Q1~Q12のデューティー制御の周波数よりもかなり低くなる。したがって、それぞれのスイッチング素子Q13~Q16に代えて、より耐圧の低い複数のスイッチング素子を直列に接続した構成とすることができる。本実施形態に係る電力変換装置10では、第1出力切替回路5aおよび第2出力切替回路5bのスイッチング素子Q13~Q16において、直列に接続された複数のスイッチング素子に入力される制御信号の立ち上がりまたは立ち下がりのタイミングのずれや、スイッチング素子の特性の差異などに起因する、複数のスイッチング素子のオンオフのタイミングの多少のずれが生じても、スナバ回路などにより電圧の急上昇を抑制し、適切に保護することができるからである。
In the basic operation of the
以上説明したように、本実施形態の電力変換装置10において、基本動作時に第1~16の各スイッチング素子Q1~Q16に印加される電圧は、E/4〔V〕以下に抑えられる。
As described above, in the
<電圧調整回路の構成>
図6は、実施形態1に係る電力変換装置10に備えられた電圧調整回路3の構成を示す。本実施形態においては、電圧調整回路3は、図6に示すように、抵抗31と、第1のスイッチ要素32と、第2のスイッチ要素33とを備えている。
<Voltage adjustment circuit configuration>
FIG. 6 shows the configuration of the voltage adjusting circuit 3 provided in the
抵抗31と第1のスイッチ要素32とは、直流電源4の高電位側の出力端と、第1入力点101との間に電気的に直列に接続されている。第2のスイッチ要素33は、直流電源4の高電位側の出力端と、第1入力点101との間において、抵抗31および第1のスイッチ要素32の直列回路と電気的に並列に接続されている。第1のスイッチ要素32および第2のスイッチ要素33は、制御部9によって制御され、個別にオン/オフが切り替わる。
The
この電圧調整回路3が作動されるときは、第1のスイッチ要素32がオン状態、第2のスイッチ要素33がオフ状態とされ、第3キャパシタC3および第4キャパシタC4は、抵抗31を介して直流電源4に電気的に接続される。このとき、抵抗31の抵抗値、および第3キャパシタC3および第4キャパシタC4の容量値で決まる時定数により、第3キャパシタC3および第4キャパシタC4の各両端電圧は、直流電源4の投入時点から時間経過に伴って徐々に大きくなる。言い換えれば、電圧調整回路3は、第1変換回路1および第2変換回路2への印加電圧の大きさを、時間経過に伴ってスローアップするように調整する。
When the voltage adjusting circuit 3 is operated, the
一方、電圧調整回路3が作動されないときは、第1のスイッチ要素32がオフ状態、第2のスイッチ要素33がオン状態とされ、第3キャパシタC3および第4キャパシタC4は、直流電源4に直接接続される。
On the other hand, when the voltage adjusting circuit 3 is not operated, the
制御部9は、始動期間には第1のスイッチ要素32をオン、第2のスイッチ要素33をオフとして電圧調整回路3を作動させ、通常期間には第1のスイッチ要素32をオフ、第2のスイッチ要素33をオンとして電圧調整回路3を作動させない。ここで、始動期間は、直流電源4の投入から、第3キャパシタC3および第4キャパシタC4の充電が完了するまでの期間であってもよい。なお、第1のスイッチ要素32は省略されてもよい。
The
<電力変換装置の始動動作>
ここでいう電力変換装置10の始動動作とは、直流電源4より電力の供給が開始した時点から、始動期間が経過し基本動作に移行して通常期間が開始するまでの電力変換装置10の動作である。なお、直流電源4が太陽光発電装置であれば、太陽光発電装置の出力が規定値以下では電力変換装置10は動作を停止しており、太陽光発電装置の出力が規定値を超えると直流電源4より電力の供給が開始して電力変換装置10が始動動作を開始する。
<Starting operation of power converter>
The start operation of the
本実施形態に係る電力変換装置10は、電圧調整回路3を備え、直流電源4の投入直後の始動期間に第1変換回路1、第2変換回路2、第1出力切替回路5a、および第2出力切替回路5bへの印加電圧を徐々に大きくして、第1~16の各スイッチング素子Q1~Q16に印加される電圧を低く抑えている。つまり、第1キャパシタC1および第2キャパシタC2が規定電圧に充電されるまでは、第1変換回路1、第2変換回路2、第1出力切替回路5a、および第2出力切替回路5bへの印加電圧が低く抑えられることになるので、第1~16の各スイッチング素子Q1~Q16に印加される電圧は低く抑えられる。そのため、この電力変換装置10によれば、スイッチング素子(Q1~Q16)の耐圧を下げることができる、という利点がある。
The
電力変換装置10は、始動時点では第1キャパシタC1および第2キャパシタC2が充電されていないため、第1のスイッチング素子Q1、第4のスイッチング素子Q4、第7のスイッチング素子Q7、および第10のスイッチング素子Q10をオン状態にし、それら以外の全てのスイッチング素子をオフ状態にして、第1キャパシタC1および第2キャパシタC2を直流電源4に直列に接続し、第1キャパシタC1および第2キャパシタC2を充電する。
In the
しかし、第1キャパシタC1が全く充電されていない状態で、第1のスイッチング素子Q1、第4のスイッチング素子Q4、第7のスイッチング素子Q7、および第10のスイッチング素子Q10をオン状態にすると、これらのスイッチング素子のそれぞれの両端に基本動作中よりも高い電圧がかかりうる。上述したように、電力変換装置10の基本動作においては、第1~16の各スイッチング素子Q1~Q16に印加される電圧をE/4〔V〕以下に抑えることができるので、これらのスイッチング素子の耐圧はE/4〔V〕でよいが、始動動作においてE/4〔V〕以上の電圧がかかることがあれば、始動動作だけのためにE/4〔V〕よりも高い耐圧を有するスイッチング素子を使用しなければならなくなる。
However, when the first switching element Q1, the fourth switching element Q4, the seventh switching element Q7, and the tenth switching element Q10 are turned on while the first capacitor C1 is not charged at all, these are Higher voltage than during basic operation can be applied to each end of each switching element of. As described above, in the basic operation of the
このような課題を解決するために、本実施形態の電力変換装置10においては、制御部9が、始動動作において、電圧調整回路3を作動させるとともに、第1のスイッチング素子Q1、第4のスイッチング素子Q4、第7のスイッチング素子Q7、および第10のスイッチング素子Q10をオン状態に、それら以外のスイッチング素子をオフ状態にして、第1キャパシタC1および第2キャパシタC2にかかる電圧をスローアップしつつ第1キャパシタC1および第2キャパシタC2を充電する。判断部8は、第1電圧検出部7aにより検出された第1キャパシタC1の電圧と、第2電圧検出部7bにより検出された第2キャパシタC2の電圧が、規定電圧(E/4〔V〕)に達したか否かを判断する。制御部9は、判断部8により第1キャパシタC1および第2キャパシタC2の電圧が規定電圧に達したと判断されると、第1のスイッチング素子Q1、第4のスイッチング素子Q4、第7のスイッチング素子Q7、および第10のスイッチング素子Q10をオフ状態に切り替える。これにより、始動動作においても、全てのスイッチング素子の両端にかかる電圧はE/4〔V〕以下に抑えられるので、耐圧がE/4〔V〕であるスイッチング素子を使用することができる。
In order to solve such a problem, in the
したがって、電力変換装置10は、第1出力端子OUT1および第2出力端子OUT2が系統電源に接続されていなくても、第1キャパシタC1および第2キャパシタC2を充電することが可能である。言い換えれば、電力変換装置10は、交流出力の出力端子(第1出力端子OUT1および第2出力端子OUT2)間に何の負荷も接続されていない状態(無負荷状態)であっても、定常動作に必要なキャパシタ(第1キャパシタC1および第2キャパシタC2)を充電できる。なお、ここでいう定常動作とは、始動期間の経過後、つまり第1キャパシタC1および第2キャパシタC2が規定電圧に充電された後の電力変換装置10の動作であって、上述した基本動作と同義である。
Therefore, the
始動期間には、第1出力切替回路5aおよび第2出力切替回路5bのスイッチング素子Q13~Q16を全てオフ状態とすることによって、第1出力端子OUT1および第2出力端子OUT2を系統電源から切り離している。そのため、電力変換装置10の始動期間には、系統電源からの電圧が第1変換回路1および第2変換回路2に印加されることない。
During the start-up period, the first output terminal OUT1 and the second output terminal OUT2 are separated from the system power supply by turning off all the switching elements Q13 to Q16 of the first
電力変換装置10の基本動作中にも、同様にして、第1キャパシタC1および第2キャパシタC2を充電することができる。これにより、第1キャパシタC1または第2キャパシタC2が放電により規定電圧よりも低い電圧になった場合であっても、適切なタイミングで充電して規定電圧に戻すことができる。基本動作中に第1キャパシタC1または第2キャパシタC2を充電する場合、第1キャパシタC1および第2キャパシタC2は規定電圧に近い電圧に充電されているので、電圧調整回路3は作動させなくてもよい。
The first capacitor C1 and the second capacitor C2 can be charged in the same manner during the basic operation of the
<効果>
以上説明した本実施形態の電力変換装置10によれば、第1出力端子OUT1および第2出力端子OUT2が系統電源に接続されていなくても、第1キャパシタC1および第2キャパシタC2を充電することが可能である。
<Effect>
According to the
また、本実施形態の電力変換装置10は、直流電源4の第1入力点101と第2入力点102との間に電気的に直列に接続された第3キャパシタC3および第4キャパシタC4を備え、第3キャパシタC3と第4キャパシタC4の接続点を基準電位点100としているので、第1入力点101と第2入力点102との間に単一の直流電源4が接続されれば、第1変換回路1と第2変換回路2との各々に、第3キャパシタC3と第4キャパシタC4とで分圧された電圧をそれぞれ印加することができる。
Further, the
また、本実施形態の電力変換装置10は、本実施形態のように電圧調整回路3を備えることにより、直流電源4の投入直後の始動期間において、第1変換回路1および第2変換回路2への印加電圧をスローアップするように構成されるので、第1キャパシタC1および第2キャパシタC2が規定電圧に充電されるまでに第1変換回路1および第2変換回路2へ印加される電圧を低く抑えることができる。したがって、電力変換装置10は、基本動作を行う通常期間だけでなく、第1キャパシタC1および第2キャパシタC2が充電されていない始動期間においても、第1~16の各スイッチング素子Q1~Q16への印加電圧をE/4〔V〕以下に抑えることができるので、スイッチング素子(Q1~Q16)の耐圧を下げることができ、安価で高性能な電力変換装置を実現することができる。
Further, the
また、本実施形態に係る電力変換装置10は、第1出力切替回路5aおよび第2出力切替回路5bを構成するスイッチング素子を全てオフ状態とすることにより、第1変換回路1および第2変換回路2と系統電源との間を電気的に切り離すことができる。したがって、電力変換装置10は、始動期間には第1出力切替回路5aおよび第2出力切替回路5bを構成するスイッチング素子を全てオフ状態とすることにより、系統電源から第1~16の各スイッチング素子Q1~Q16に電圧が掛かることはなく、第1~16の各スイッチング素子Q1~Q16に印加される電圧を低く抑えられる。
Further, in the
(実施形態2)
図7は、実施形態2に係る電力変換装置10に備えられた電圧調整回路3Aの構成を示す。本実施形態に係る電力変換装置10は、図7に示すように、電圧調整回路の構成が実施形態1の電力変換装置10と相違する。以下、実施形態1と同様の構成については、共通の符号を付して適宜説明を省略する。
(Embodiment 2)
FIG. 7 shows the configuration of the
本実施形態において、電圧調整回路3Aは降圧チョッパ回路で構成されており、図7に示すように、スイッチ素子34と、ダイオード35と、インダクタ36と、ダイオード37とを有している。ここでは、スイッチ素子34はデプレッション型のnチャネルMOSFETであって、ダイオード37はスイッチ素子34の寄生ダイオードである。
In the present embodiment, the
スイッチ素子34とダイオード35とは、スイッチ素子34が高電位側となるように、直流電源4の両端間に電気的に直列に接続されている。ダイオード35は、アノードが直流電源4の低電位側に接続され、カソードがスイッチ素子34のソースに接続されている。インダクタ36は、スイッチ素子34のソースと第1入力点101との間に電気的に接続されている。
The switch element 34 and the
上記構成の電圧調整回路3Aは、始動期間にスイッチ素子34のデューティ比を徐々に変化させることにより、第1変換回路1および第2変換回路2への印加電圧を時間経過に伴って徐々に大きくする。ここで、電圧調整回路3Aの制御としては、始動期間において、第1~16のスイッチング素子Q1~Q16の両端電圧がE/4〔V〕を超えないような制御を採用することが好ましい。
The
本実施形態の構成によれば、直流電源4からの直流電圧の大きさを変化させるための降圧チョッパ回路を、電圧調整回路3Aとして利用できる。
According to the configuration of the present embodiment, the step-down chopper circuit for changing the magnitude of the DC voltage from the
その他の構成および機能は実施形態1と同様である。 Other configurations and functions are the same as those in the first embodiment.
以上、本発明を実施例をもとに説明した。この実施例は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。 The present invention has been described above based on the examples. This embodiment is an example, and it is understood by those skilled in the art that various modifications are possible for each of these components and combinations of each processing process, and that such modifications are also within the scope of the present invention. ..
上記各実施形態において、第1~16のスイッチング素子Q1~Q16、スイッチ素子34としては、デプレッション型のnチャネルMOSFETに限らず、その他の半導体スイッチが用いられていてもよい。たとえばIGBT(Insulated Gate Bipolar Transistor)や、GaN(窒化ガリウム)などのワイドバンドギャップの半導体材料を用いたパワー半導体デバイスが用いられる。 In each of the above embodiments, the switching elements Q1 to Q16 and the switch element 34 of the first to 16th embodiments are not limited to the depletion type n-channel MOSFET, and other semiconductor switches may be used. For example, a power semiconductor device using a wide bandgap semiconductor material such as an IGBT (Insulated Gate Bipolar Transistor) or GaN (gallium nitride) is used.
本発明のある態様の電力変換装置は、直流電源の高電位側となる第1入力点と基準電位点との間に電気的に接続され、第1キャパシタおよび複数のスイッチング素子により第1出力点および第2出力点の電位を切り替える第1変換回路と、直流電源の低電位側となる第2入力点と基準電位点との間に電気的に接続され、第2キャパシタおよび複数のスイッチング素子により第3出力点および第4出力点の電位を切り替える第2変換回路と、第1出力点と第3出力点との間に電気的に接続され、第1出力端子の電位を、第1出力点の電位と第3出力点の電位との間で切り替える第1の出力切替回路と、第2出力点と第4出力点との間に電気的に接続され、第2出力端子の電位を、第2出力点の電位と第4出力点の電位との間で切り替える第2の出力切替回路と、直流電源より電力の供給が開始されてから第1キャパシタおよび第2キャパシタが規定電圧に充電されるまでの始動期間において、直流電源から出力される直流電圧をスローアップする電圧調整回路と、第1キャパシタまたは第2キャパシタの電圧を検出する電圧検出部と、電圧検出部により検出された第1キャパシタまたは第2キャパシタの電圧が規定電圧に達したか否かを判断する判断部と、複数のスイッチング素子のオンオフを制御する制御部と、を備える。第1変換回路は、第1入力点と基準電位点との間において、第1入力点側から第1のスイッチング素子、第2のスイッチング素子、第3のスイッチング素子、第4のスイッチング素子の順で、電気的に直列に接続された第1~4のスイッチング素子と、第2のスイッチング素子および第3のスイッチング素子の直列回路と電気的に並列に接続され、高電位側から第5のスイッチング素子、第6のスイッチング素子の順で、電気的に直列に接続された第5~6のスイッチング素子と、第2のスイッチング素子および第3のスイッチング素子の直列回路並びに第5のスイッチング素子および第6のスイッチング素子の直列回路と電気的に並列に接続された第1キャパシタとを有し、第2のスイッチング素子と第3のスイッチング素子との接続点を第1出力点とし、第5のスイッチング素子と第6のスイッチング素子との接続点を第2出力点としており、第2変換回路は、基準電位点と第2入力点との間において、基準電位点側から第7のスイッチング素子、第8のスイッチング素子、第9のスイッチング素子、第10のスイッチング素子の順で、電気的に直列に接続された第7~10のスイッチング素子と、第8のスイッチング素子および第9のスイッチング素子の直列回路と電気的に並列に接続され、高電位側から第11のスイッチング素子、第12のスイッチング素子の順で、電気的に直列に接続された第11~12のスイッチング素子と、第8のスイッチング素子および第9のスイッチング素子の直列回路並びに第11のスイッチング素子および第12のスイッチング素子の直列回路と電気的に並列に接続された第2キャパシタとを有し、第8のスイッチング素子と第9のスイッチング素子との接続点を第3出力点とし、第11のスイッチング素子と第12のスイッチング素子との接続点を第4出力点としており、第1の出力切替回路は、第1出力点と第1出力端子との間に接続された第13のスイッチング素子と、第3出力点と第1出力端子との間に接続された第14のスイッチング素子とを有する。第2の出力切替回路は、第2出力点と第2出力端子との間に接続された第15のスイッチング素子と、第4出力点と第2出力端子との間に接続された第16のスイッチング素子とを有する。制御部は、始動期間において、電圧調整回路を作動させるとともに、第1のスイッチング素子、第4のスイッチング素子、第7のスイッチング素子、および第10のスイッチング素子をオン状態に、それら以外のスイッチング素子をオフ状態にし、判断部により第1キャパシタまたは第2キャパシタの電圧が規定電圧に達したと判断されると、第1のスイッチング素子、第4のスイッチング素子、第7のスイッチング素子、および第10のスイッチング素子をオフ状態に切り替える。 The power conversion device of one embodiment of the present invention is electrically connected between a first input point on the high potential side of a DC power supply and a reference potential point, and is a first output point by a first capacitor and a plurality of switching elements. The first conversion circuit that switches the potential of the second output point and the second input point on the low potential side of the DC power supply and the reference potential point are electrically connected by a second capacitor and a plurality of switching elements. The second conversion circuit that switches the potential of the third output point and the fourth output point is electrically connected between the first output point and the third output point, and the potential of the first output terminal is set to the first output point. The first output switching circuit that switches between the potential of the third output point and the potential of the third output point is electrically connected between the second output point and the fourth output point, and the potential of the second output terminal is set to the second. The second output switching circuit that switches between the potential of the second output point and the potential of the fourth output point, and the first capacitor and the second capacitor are charged to the specified voltage after the power supply from the DC power supply is started. A voltage adjustment circuit that slows up the DC voltage output from the DC power supply, a voltage detector that detects the voltage of the first capacitor or the second capacitor, and a first capacitor that is detected by the voltage detector during the start-up period up to. Alternatively, it includes a determination unit for determining whether or not the voltage of the second capacitor has reached a specified voltage, and a control unit for controlling the on / off of a plurality of switching elements. In the first conversion circuit, between the first input point and the reference potential point, the first switching element, the second switching element, the third switching element, and the fourth switching element are in this order from the first input point side. Then, the first to fourth switching elements electrically connected in series and the series circuit of the second switching element and the third switching element are electrically connected in parallel, and the fifth switching from the high potential side. The fifth to sixth switching elements electrically connected in series, the series circuit of the second switching element and the third switching element, and the fifth switching element and the fifth switching element in the order of the element and the sixth switching element. It has a series circuit of 6 switching elements and a first capacitor electrically connected in parallel, and the connection point between the second switching element and the third switching element is set as the first output point, and the fifth switching. The connection point between the element and the sixth switching element is set as the second output point, and the second conversion circuit is the seventh switching element, the seventh switching element from the reference potential point side between the reference potential point and the second input point. The 8th switching element, the 9th switching element, and the 10th switching element are connected in this order, and the 7th to 10th switching elements electrically connected in series, and the 8th switching element and the 9th switching element are connected in series. The eleventh to twelfth switching elements electrically connected in parallel with the circuit and electrically connected in series in the order of the eleventh switching element and the twelfth switching element from the high potential side, and the eighth switching. It has a series circuit of the element and the ninth switching element and a second capacitor electrically connected in parallel with the series circuit of the eleventh switching element and the twelfth switching element, and has an eighth switching element and a ninth switching element. The connection point with the switching element is the third output point, the connection point between the eleventh switching element and the twelfth switching element is the fourth output point, and the first output switching circuit is the first output point. It has a thirteenth switching element connected between the first output terminal and a fourteenth switching element connected between the third output point and the first output terminal. The second output switching circuit includes a fifteenth switching element connected between the second output point and the second output terminal, and a sixteenth switching element connected between the fourth output point and the second output terminal. It has a switching element. During the start-up period, the control unit operates the voltage adjustment circuit, turns on the first switching element, the fourth switching element, the seventh switching element, and the tenth switching element, and turns on the other switching elements. Is turned off, and when the determination unit determines that the voltage of the first capacitor or the second capacitor has reached the specified voltage, the first switching element, the fourth switching element, the seventh switching element, and the tenth Switch the switching element of to the off state.
この態様によれば、第1出力端子および第2出力端子が系統電源に接続されていなくても、第1キャパシタC1および第2キャパシタC2を充電することができる。また、充電されていない第1キャパシタC1および第2キャパシタC2が充電するときにも、第1~16の各スイッチング素子Q1~Q16への印加電圧を低く抑えることができるので、スイッチング素子の耐圧を下げることができ、安価で高性能な電力変換装置を実現することができる。 According to this aspect, the first capacitor C1 and the second capacitor C2 can be charged even if the first output terminal and the second output terminal are not connected to the system power supply. Further, even when the uncharged first capacitor C1 and the second capacitor C2 are charged, the voltage applied to each of the switching elements Q1 to Q16 of the first to 16 can be suppressed to a low value, so that the withstand voltage of the switching element can be reduced. It can be lowered, and an inexpensive and high-performance power conversion device can be realized.
第13~16のスイッチング素子は、それぞれ、直列に接続された複数のスイッチング素子により構成されてもよい。 Each of the 13th to 16th switching elements may be composed of a plurality of switching elements connected in series.
この態様によれば、第13~16のスイッチング素子の耐圧をさらに下げることができ安価で高性能な電力変換装置を実現することができる。 According to this aspect, the withstand voltage of the 13th to 16th switching elements can be further reduced, and an inexpensive and high-performance power conversion device can be realized.
電圧調整回路は、並列接続された抵抗およびスイッチ素子を有し、電圧調整回路が作動されるときは、スイッチ素子がオフ状態とされ、第1変換回路および第2変換回路は、抵抗を介して直流電源に接続され、電圧調整回路が作動されないときは、スイッチ素子がオン状態とされ、第1変換回路および第2変換回路は、抵抗をバイパスして直流電源に接続されてもよい。 The voltage regulation circuit has a resistor and a switch element connected in parallel, and when the voltage regulator circuit is activated, the switch element is turned off, and the first conversion circuit and the second conversion circuit are via the resistor. When it is connected to a DC power supply and the voltage adjustment circuit is not activated, the switch element may be turned on and the first conversion circuit and the second conversion circuit may be connected to the DC power supply by bypassing the resistor.
この態様によれば、安価な構成により電圧調整回路を実現することができる。 According to this aspect, a voltage adjusting circuit can be realized with an inexpensive configuration.
1 第1変換回路、2 第2変換回路、3 電圧調整回路、3A 電圧調整回路、4 直流電源、5a 第1出力切替回路、5b 第2出力切替回路、7a 第1電圧検出部、7b 第2電圧検出部、8 判断部、9 制御部、10 電力変換装置、31 抵抗、32 第1のスイッチ要素、33 第2のスイッチ要素、34 スイッチ素子、35 ダイオード、36 インダクタ、37 ダイオード、100 基準電位点、101 第1入力点、102 第2入力点、103 第1出力点、104 第2出力点、105 第3出力点、106 第4出力点、C1 第1キャパシタ、C2 第2キャパシタ、C3 第3キャパシタ、C4 第4キャパシタ、OUT1 第1出力端子、OUT2 第2出力端子。 1 1st conversion circuit, 2nd conversion circuit, 3 voltage adjustment circuit, 3A voltage adjustment circuit, 4 DC power supply, 5a 1st output switching circuit, 5b 2nd output switching circuit, 7a 1st voltage detector, 7b 2nd Voltage detection unit, 8 judgment unit, 9 control unit, 10 power converter, 31 resistance, 32 first switch element, 33 second switch element, 34 switch element, 35 capacitor, 36 inductor, 37 capacitor, 100 reference potential Point, 101 1st input point, 102 2nd input point, 103 1st output point, 104 2nd output point, 105 3rd output point, 106 4th output point, C1 1st capacitor, C2 2nd capacitor, C3 1st 3 capacitors, C4 4th capacitor, OUT1 1st output terminal, OUT2 2nd output terminal.
Claims (3)
前記直流電源の低電位側となる第2入力点と前記基準電位点との間に電気的に接続され、第2キャパシタおよび複数のスイッチング素子により第3出力点および第4出力点の電位を切り替える第2変換回路と、
前記第1出力点と前記第3出力点との間に電気的に接続され、第1出力端子の電位を、前記第1出力点の電位と前記第3出力点の電位との間で切り替える第1の出力切替回路と、
前記第2出力点と前記第4出力点との間に電気的に接続され、第2出力端子の電位を、前記第2出力点の電位と前記第4出力点の電位との間で切り替える第2の出力切替回路と、
前記直流電源より電力の供給が開始されてから前記第1キャパシタおよび前記第2キャパシタが規定電圧に充電されるまでの始動期間において、前記直流電源から出力される直流電圧をスローアップする電圧調整回路と、
前記第1キャパシタまたは前記第2キャパシタの電圧を検出する電圧検出部と、
前記電圧検出部により検出された前記第1キャパシタまたは前記第2キャパシタの電圧が前記規定電圧に達したか否かを判断する判断部と、
前記複数のスイッチング素子のオンオフを制御する制御部と、
を備え、
前記第1変換回路は、前記第1入力点と前記基準電位点との間において、前記第1入力点側から第1のスイッチング素子、第2のスイッチング素子、第3のスイッチング素子、第4のスイッチング素子の順で、電気的に直列に接続された第1~4のスイッチング素子と、前記第2のスイッチング素子および前記第3のスイッチング素子の直列回路と電気的に並列に接続され、高電位側から第5のスイッチング素子、第6のスイッチング素子の順で、電気的に直列に接続された第5~6のスイッチング素子と、前記第2のスイッチング素子および前記第3のスイッチング素子の直列回路並びに前記第5のスイッチング素子および前記第6のスイッチング素子の直列回路と電気的に並列に接続された前記第1キャパシタとを有し、前記第2のスイッチング素子と前記第3のスイッチング素子との接続点を前記第1出力点とし、前記第5のスイッチング素子と前記第6のスイッチング素子との接続点を前記第2出力点としており、
前記第2変換回路は、前記基準電位点と前記第2入力点との間において、前記基準電位点側から第7のスイッチング素子、第8のスイッチング素子、第9のスイッチング素子、第10のスイッチング素子の順で、電気的に直列に接続された第7~10のスイッチング素子と、前記第8のスイッチング素子および前記第9のスイッチング素子の直列回路と電気的に並列に接続され、高電位側から第11のスイッチング素子、第12のスイッチング素子の順で、電気的に直列に接続された第11~12のスイッチング素子と、前記第8のスイッチング素子および前記第9のスイッチング素子の直列回路並びに前記第11のスイッチング素子および前記第12のスイッチング素子の直列回路と電気的に並列に接続された前記第2キャパシタとを有し、前記第8のスイッチング素子と前記第9のスイッチング素子との接続点を前記第3出力点とし、前記第11のスイッチング素子と前記第12のスイッチング素子との接続点を前記第4出力点としており、
前記第1の出力切替回路は、前記第1出力点と前記第1出力端子との間に接続された第13のスイッチング素子と、前記第3出力点と前記第1出力端子との間に接続された第14のスイッチング素子とを有し、
前記第2の出力切替回路は、前記第2出力点と前記第2出力端子との間に接続された第15のスイッチング素子と、前記第4出力点と前記第2出力端子との間に接続された第16のスイッチング素子とを有し、
前記制御部は、前記始動期間において、前記電圧調整回路を作動させるとともに、前記第1のスイッチング素子、前記第4のスイッチング素子、前記第7のスイッチング素子、および前記第10のスイッチング素子をオン状態に、それら以外のスイッチング素子をオフ状態にし、前記判断部により前記第1キャパシタまたは前記第2キャパシタの電圧が前記規定電圧に達したと判断されると、前記第1のスイッチング素子、前記第4のスイッチング素子、前記第7のスイッチング素子、および前記第10のスイッチング素子をオフ状態に切り替える
ことを特徴とする電力変換装置。 A first that is electrically connected between a first input point on the high potential side of a DC power supply and a reference potential point, and switches the potentials of the first output point and the second output point by a first capacitor and a plurality of switching elements. With the conversion circuit,
It is electrically connected between the second input point on the low potential side of the DC power supply and the reference potential point, and the potentials of the third output point and the fourth output point are switched by the second capacitor and a plurality of switching elements. The second conversion circuit and
A second that is electrically connected between the first output point and the third output point and switches the potential of the first output terminal between the potential of the first output point and the potential of the third output point. 1 output switching circuit and
A second output point is electrically connected between the second output point and the fourth output point, and the potential of the second output terminal is switched between the potential of the second output point and the potential of the fourth output point. 2 output switching circuit and
A voltage adjustment circuit that slows up the DC voltage output from the DC power supply during the start-up period from the start of power supply from the DC power supply to the charging of the first capacitor and the second capacitor to the specified voltage. When,
A voltage detection unit that detects the voltage of the first capacitor or the second capacitor,
A determination unit for determining whether or not the voltage of the first capacitor or the second capacitor detected by the voltage detection unit has reached the specified voltage, and a determination unit.
A control unit that controls the on / off of the plurality of switching elements,
Equipped with
In the first conversion circuit, between the first input point and the reference potential point, the first switching element, the second switching element, the third switching element, and the fourth switching element from the first input point side. In the order of the switching elements, the first to fourth switching elements electrically connected in series and the series circuit of the second switching element and the third switching element are electrically connected in parallel and have a high potential. A series circuit of the fifth to sixth switching elements electrically connected in series, the second switching element, and the third switching element in the order of the fifth switching element and the sixth switching element from the side. Further, it has the first capacitor electrically connected in parallel with the series circuit of the fifth switching element and the sixth switching element, and the second switching element and the third switching element. The connection point is the first output point, and the connection point between the fifth switching element and the sixth switching element is the second output point.
The second conversion circuit has a seventh switching element, an eighth switching element, a ninth switching element, and a tenth switching from the reference potential point side between the reference potential point and the second input point. In the order of the elements, the 7th to 10th switching elements electrically connected in series and the series circuit of the 8th switching element and the 9th switching element are electrically connected in parallel, and the high potential side. From the eleventh switching element to the twelfth switching element, the series circuit of the eleventh to twelfth switching elements electrically connected in series, the eighth switching element, and the ninth switching element. It has the eleventh switching element and the second capacitor electrically connected in parallel with the series circuit of the twelfth switching element, and the connection between the eighth switching element and the ninth switching element. The point is the third output point, and the connection point between the eleventh switching element and the twelfth switching element is the fourth output point.
The first output switching circuit is connected between a thirteenth switching element connected between the first output point and the first output terminal, and between the third output point and the first output terminal. It has a 14th switching element and
The second output switching circuit is connected between the fifteenth switching element connected between the second output point and the second output terminal, and between the fourth output point and the second output terminal. It has a 16th switching element and
During the start-up period, the control unit operates the voltage adjustment circuit and turns on the first switching element, the fourth switching element, the seventh switching element, and the tenth switching element. When the other switching elements are turned off and the determination unit determines that the voltage of the first capacitor or the second capacitor has reached the specified voltage, the first switching element and the fourth The power conversion device, characterized in that the switching element of the above, the seventh switching element, and the tenth switching element are switched to the off state.
前記電圧調整回路が作動されるときは、前記スイッチ素子がオフ状態とされ、前記第1変換回路および前記第2変換回路は、前記抵抗を介して前記直流電源に接続され、
前記電圧調整回路が作動されないときは、前記スイッチ素子がオン状態とされ、前記第1変換回路および前記第2変換回路は、前記抵抗をバイパスして前記直流電源に接続される
ことを特徴とする請求項1または2に記載の電力変換装置。 The voltage regulator circuit has resistors and switch elements connected in parallel.
When the voltage adjustment circuit is activated, the switch element is turned off, and the first conversion circuit and the second conversion circuit are connected to the DC power supply via the resistance.
When the voltage adjusting circuit is not operated, the switch element is turned on, and the first conversion circuit and the second conversion circuit are connected to the DC power supply by bypassing the resistance. The power conversion device according to claim 1 or 2.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018155018A JP7054835B2 (en) | 2018-08-21 | 2018-08-21 | Power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018155018A JP7054835B2 (en) | 2018-08-21 | 2018-08-21 | Power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020031478A JP2020031478A (en) | 2020-02-27 |
JP7054835B2 true JP7054835B2 (en) | 2022-04-15 |
Family
ID=69622980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018155018A Active JP7054835B2 (en) | 2018-08-21 | 2018-08-21 | Power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7054835B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006246676A (en) | 2005-03-07 | 2006-09-14 | Kansai Electric Power Co Inc:The | Power conversion equipment, self-excited reactive power compensating system using this power conversion equipment, and power supply system |
JP2011142740A (en) | 2010-01-07 | 2011-07-21 | Mitsubishi Electric Corp | Power conversion apparatus |
WO2015174024A1 (en) | 2014-05-12 | 2015-11-19 | パナソニックIpマネジメント株式会社 | Power conversion device and power conditioner using same |
-
2018
- 2018-08-21 JP JP2018155018A patent/JP7054835B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006246676A (en) | 2005-03-07 | 2006-09-14 | Kansai Electric Power Co Inc:The | Power conversion equipment, self-excited reactive power compensating system using this power conversion equipment, and power supply system |
JP2011142740A (en) | 2010-01-07 | 2011-07-21 | Mitsubishi Electric Corp | Power conversion apparatus |
WO2015174024A1 (en) | 2014-05-12 | 2015-11-19 | パナソニックIpマネジメント株式会社 | Power conversion device and power conditioner using same |
Also Published As
Publication number | Publication date |
---|---|
JP2020031478A (en) | 2020-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9831778B2 (en) | Power-converting device and power conditioner using the same | |
US9806618B2 (en) | Power converting device and power conditioner using the same | |
US8830711B2 (en) | Hybrid switch for resonant power converters | |
US9083274B2 (en) | Power stage precharging and dynamic braking apparatus for multilevel inverter | |
US10263429B2 (en) | Bidirectional DC-DC converter, power conditioner, and distributed power system | |
US20090285005A1 (en) | Space-saving inverter with reduced switching losses and increased life | |
US9866147B2 (en) | Power-converting device and power conditioner using the same | |
Zhang et al. | The new family of high step ratio modular multilevel DC-DC converters | |
WO2020248651A1 (en) | Off-line phase split device and inverter system | |
JP6337397B2 (en) | Power converter and power conditioner using the same | |
JP2015162951A (en) | bidirectional converter | |
KR20190115364A (en) | Single and three phase combined charger | |
JP6327563B2 (en) | Power converter and power conditioner using the same | |
JP5043585B2 (en) | Power converter | |
EP3291435A1 (en) | An active neutral point clamped converter with silicon carbide mos-fet output switches | |
JP2021175260A (en) | Dc/dc conversion device | |
JP7054835B2 (en) | Power converter | |
CA2864566A1 (en) | Method and system for driving electric machines | |
JP7008495B2 (en) | Power converter | |
KR102226290B1 (en) | ACDC Converter | |
JP7126133B2 (en) | power converter | |
JP5400956B2 (en) | Power converter | |
JP7008494B2 (en) | Power converter | |
Alam | PSFB DC-DC Converter Control Technique for DC Microgrid Application | |
JP4534354B2 (en) | DC-DC converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220311 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7054835 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |