JP2021175260A - Dc/dc conversion device - Google Patents
Dc/dc conversion device Download PDFInfo
- Publication number
- JP2021175260A JP2021175260A JP2020076958A JP2020076958A JP2021175260A JP 2021175260 A JP2021175260 A JP 2021175260A JP 2020076958 A JP2020076958 A JP 2020076958A JP 2020076958 A JP2020076958 A JP 2020076958A JP 2021175260 A JP2021175260 A JP 2021175260A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- voltage
- voltage side
- power supply
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title abstract description 12
- 239000003990 capacitor Substances 0.000 claims abstract description 295
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 3
- 230000002457 bidirectional effect Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 14
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本開示は、直流電力を別の電圧の直流電力に変換するDC/DC変換装置に関する。 The present disclosure relates to a DC / DC converter that converts DC power into DC power of another voltage.
蓄電池、太陽電池、燃料電池などに接続されるパワーコンディショナでは、DC/DCコンバータとインバータが使用される。DC/DCコンバータとインバータは、高効率な電力変換と小型設計が望まれる。それを実現するためのDC/DCコンバータとして、リアクトルの後段に、フライングキャパシタ回路(直列接続された複数のスイッチング素子と、少なくとも一つのフライングキャパシタを含む)を接続し、リアクトルとフライングキャパシタ回路の接続点の電圧をマルチレベル化したマルチレベル電力変換装置が提案されている(例えば、特許文献1参照)。 A DC / DC converter and an inverter are used in a power conditioner connected to a storage battery, a solar cell, a fuel cell, or the like. Highly efficient power conversion and compact design are desired for DC / DC converters and inverters. As a DC / DC converter to realize this, a flying capacitor circuit (including a plurality of switching elements connected in series and at least one flying capacitor) is connected after the reactor, and the reactor and the flying capacitor circuit are connected. A multi-level power converter in which the point voltage is multi-leveled has been proposed (see, for example, Patent Document 1).
マルチレベル電力変換装置は、各スイッチング素子に印加される電圧を小さくでき、それによりスイッチング損失を少なくでき、高効率な電力変換を実現する。例えば、直列接続された4つのスイッチング素子と内側の2つのスイッチング素子にフライングキャパシタを接続したフライングキャパシタ回路を、直流バスに対して2つ直列に接続したマルチレベル電力変換装置では、各スイッチング素子に印加される電圧を、直流バス電圧の1/4倍まで小さくすることができる。耐圧の低いスイッチング素子は耐圧の高いスイッチング素子に対して安価であり、電力変換中の導通損失、及びスイッチング損失が少ない。 The multi-level power converter can reduce the voltage applied to each switching element, thereby reducing the switching loss and realizing highly efficient power conversion. For example, in a multi-level power converter in which two flying capacitor circuits in which a flying capacitor is connected to four switching elements connected in series and two switching elements inside are connected in series to a DC bus, each switching element is connected. The applied voltage can be reduced to 1/4 times the DC bus voltage. A switching element having a low withstand voltage is cheaper than a switching element having a high withstand voltage, and has less conduction loss and switching loss during power conversion.
上述した、直流バスに対して8つのスイッチング素子が直列に接続されるマルチレベル電力変換装置において、8つのスイッチング素子に対してそれぞれ並列に8つの抵抗を接続する構成が考えられる。この構成では、8つのスイッチング素子が全オフの状態でも、8つの抵抗を介して、2つのフライングキャパシタ及び出力コンデンサをプリチャージすることができる。 In the multi-level power conversion device in which eight switching elements are connected in series to the DC bus described above, a configuration in which eight resistors are connected in parallel to each of the eight switching elements can be considered. In this configuration, the two flying capacitors and the output capacitor can be precharged via the eight resistors even when the eight switching elements are all off.
プリチャージ前の状態では入力コンデンサが0Vであるため、8つのスイッチング素子の内、第3スイッチング素子−第6スイッチング素子間の電圧が0Vになる。また、2つのフライングキャパシタも0Vであるため、第2スイッチング素子−第3スイッチング素子間の電圧、及び第6スイッチング素子−第7スイッチング素子間の電圧も0Vになる。従って、プリチャージを開始すると直流バスの電圧のほとんどが、第1スイッチング素子と第8スイッチング素子の2つに印加されることになる。 Since the input capacitor is 0V in the state before precharging, the voltage between the third switching element and the sixth switching element among the eight switching elements becomes 0V. Further, since the two flying capacitors are also 0V, the voltage between the second switching element and the third switching element and the voltage between the sixth switching element and the seventh switching element are also 0V. Therefore, when the precharge is started, most of the voltage of the DC bus is applied to the first switching element and the eighth switching element.
一般的に、マルチレベル電力変換装置では、直流バスに対して直列に接続された複数のスイッチング素子の半数のスイッチング素子で、直流バスの電圧を分圧することを想定して各スイッチング素子の耐圧が設定されている。上述の例では、4つのスイッチング素子で、直流バスの電圧を分圧することを想定して各スイッチング素子の耐圧が設定されている。 Generally, in a multi-level power converter, half of the switching elements of a plurality of switching elements connected in series with a DC bus have a withstand voltage of each switching element assuming that the voltage of the DC bus is divided. It is set. In the above example, the withstand voltage of each switching element is set on the assumption that the voltage of the DC bus is divided by the four switching elements.
しかしながら、上述したプリチャージの場面では、第1スイッチング素子と第8スイッチング素子の2つのスイッチング素子で、直流バスの電圧を分圧する状態が発生する。この場合、第1スイッチング素子と第8スイッチング素子が耐圧超過になる可能性がある。 However, in the above-mentioned precharging scene, a state in which the voltage of the DC bus is divided by the two switching elements, the first switching element and the eighth switching element, occurs. In this case, the first switching element and the eighth switching element may exceed the withstand voltage.
本開示はこうした状況に鑑みなされたものであり、その目的は、フライングキャパシタを安全にプリチャージすることができるDC/DC変換装置を提供することにある。 The present disclosure has been made in view of these circumstances, and an object of the present invention is to provide a DC / DC converter capable of safely precharging a flying capacitor.
上記課題を解決するために、本開示のある態様のDC/DC変換装置は、低圧側直流電源に並列接続される低圧側コンデンサと、高圧側直流電源に並列接続される高圧側コンデンサと、直列接続された複数のスイッチング素子と、少なくとも一つのフライングキャパシタを含み、前記直列接続された複数のスイッチング素子の両端に前記高圧側直流電源が接続され、前記直列接続された複数のスイッチング素子を構成する一部の複数のスイッチング素子の両端に前記低圧側直流電源が接続される、フライングキャパシタ部と、前記低圧側コンデンサの両端と、前記一部の複数のスイッチング素子の両端間の経路に挿入される少なくとも一つのリアクトルと、前記高圧側コンデンサと前記高圧側直流電源間の経路に挿入されるスイッチ回路と、を備える。 In order to solve the above problems, the DC / DC converter according to the present disclosure comprises a low-voltage side capacitor connected in parallel to the low-voltage side DC power supply and a high-voltage side capacitor connected in parallel to the high-voltage side DC power supply in series. A plurality of connected switching elements and at least one flying capacitor are included, and the high-voltage side DC power supply is connected to both ends of the plurality of switching elements connected in series to form the plurality of switching elements connected in series. The low-voltage side DC power supply is connected to both ends of a plurality of switching elements, and is inserted into a path between both ends of the low-voltage side capacitor, both ends of the low-voltage side capacitor, and both ends of the plurality of switching elements. It includes at least one reactor and a switch circuit inserted in the path between the high-voltage side capacitor and the high-voltage side DC power supply.
本開示によれば、フライングキャパシタを安全にプリチャージすることができるDC/DC変換装置を実現できる。 According to the present disclosure, it is possible to realize a DC / DC converter capable of safely precharging a flying capacitor.
図1は、実施の形態に係るDC/DC変換装置3の基本構成を説明するための図である。実施の形態に係るDC/DC変換装置3は、双方向の昇降圧DC/DCコンバータである。DC/DC変換装置3は、低圧側直流電源1から供給される直流電力を昇圧して高圧側直流電源2に供給することができる。またDC/DC変換装置3は、高圧側直流電源2から供給される直流電力を降圧して低圧側直流電源1に供給することができる。
FIG. 1 is a diagram for explaining a basic configuration of the DC /
低圧側直流電源1は例えば、蓄電池、電気二重層コンデンサなどが該当する。高圧側直流電源2は例えば、双方向DC/ACインバータが接続された直流バスなどが該当する。当該双方向DC/ACインバータの交流側は、蓄電システムの用途では商用電力系統と交流負荷に接続される。電気自動車の用途ではモータ(回生機能あり)に接続される。蓄電システムの用途では当該直流バスに、太陽電池用のDC/DCコンバータや、他の蓄電池用のDC/DCコンバータがさらに接続されていてもよい。
The low-voltage side
DC/DC変換装置3は、低圧側コンデンサC3、第1リアクトルL1、第2リアクトルL2、フライングキャパシタ部30、高圧側コンデンサC4、電圧センサ41、及び制御部40を含む。
The DC /
低圧側直流電源1と並列に入出力用の低圧側コンデンサC3が接続される。高圧側直流電源2と並列に入出力用の高圧側コンデンサC4が接続される。高圧側直流電源2の両端のそれぞれに接続された正側の直流バスと負側の直流バスの間に、フライングキャパシタ部30が接続される。図1に示す回路構成では、フライングキャパシタ部30は、上側の第1フライングキャパシタ回路と下側の第2フライングキャパシタ回路が直列に接続されて構成される。第1リアクトルL1は、低圧側直流電源1の正側端子と第1フライングキャパシタ回路の中点間に接続される。第2リアクトルL2は、低圧側直流電源1の負側端子と第2フライングキャパシタ回路の中点間に接続される。
A low-voltage side capacitor C3 for input / output is connected in parallel with the low-voltage side
第1リアクトルL1と第2リアクトルL2は、コアを共通にした磁気結合リアクトルで構成されてもよい。その場合、通電時に、第1リアクトルL1と第2リアクトルL2の磁束を相互に強め合うことができる。なお、第1リアクトルL1と第2リアクトルL2の一方のみが接続される構成でもよい。 The first reactor L1 and the second reactor L2 may be composed of a magnetically coupled reactor having a common core. In that case, the magnetic fluxes of the first reactor L1 and the second reactor L2 can be mutually strengthened when energized. In addition, only one of the first reactor L1 and the second reactor L2 may be connected.
上側の第1フライングキャパシタ回路は、第1スイッチング素子S1、第2スイッチング素子S2、第3スイッチング素子S3、第4スイッチング素子S4及び第1フライングキャパシタC1を含む。下側の第2フライングキャパシタ回路は、第5スイッチング素子S5、第6スイッチング素子S6、第7スイッチング素子S7、第8スイッチング素子S8及び第2フライングキャパシタC2を含む。第1スイッチング素子S1−第8スイッチング素子S8は、正側の直流バスと負側の直流バスの間に直列に接続される。 The upper first flying capacitor circuit includes a first switching element S1, a second switching element S2, a third switching element S3, a fourth switching element S4, and a first flying capacitor C1. The lower second flying capacitor circuit includes a fifth switching element S5, a sixth switching element S6, a seventh switching element S7, an eighth switching element S8, and a second flying capacitor C2. The first switching element S1 to the eighth switching element S8 are connected in series between the DC bus on the positive side and the DC bus on the negative side.
第1フライングキャパシタC1は、第1スイッチング素子S1と第2スイッチング素子S2との接続点と、第3スイッチング素子S3と第4スイッチング素子S4との接続点との間に接続され、第1スイッチング素子S1−第4スイッチング素子S4により充放電される。第2フライングキャパシタC2は、第5スイッチング素子S5と第6スイッチング素子S6との接続点と、第7スイッチング素子S7と第8スイッチング素子S8との接続点との間に接続され、第5スイッチング素子S5−第8スイッチング素子S8により充放電される。 The first flying capacitor C1 is connected between a connection point between the first switching element S1 and the second switching element S2 and a connection point between the third switching element S3 and the fourth switching element S4, and is connected to the first switching element. S1-Charged and discharged by the fourth switching element S4. The second flying capacitor C2 is connected between the connection point between the fifth switching element S5 and the sixth switching element S6 and the connection point between the seventh switching element S7 and the eighth switching element S8, and is connected to the fifth switching element. S5-charged and discharged by the eighth switching element S8.
第1スイッチング素子S1−第8スイッチング素子S8とそれぞれ並列に、第1抵抗R1−第8抵抗R8が接続される。従って、第1フライングキャパシタ回路と第2フライングキャパシタ回路との間の電圧(第4スイッチング素子S4と第5スイッチング素子S5との間の電圧)は、第1抵抗R1−第8抵抗R8により高圧側直流電源2の電圧Eの1/2に分圧された電圧に維持される。
The first resistor R1-eighth resistor R8 is connected in parallel with the first switching element S1-eighth switching element S8, respectively. Therefore, the voltage between the first flying capacitor circuit and the second flying capacitor circuit (the voltage between the fourth switching element S4 and the fifth switching element S5) is on the high pressure side by the first resistor R1-8th resistor R8. The voltage is maintained at a voltage divided by 1/2 of the voltage E of the
第1フライングキャパシタ回路の中点には、第1スイッチング素子S1の上側端子に印加される高圧側直流電源2の電圧E[V]と、第4スイッチング素子S4の下側端子に印加される1/2E[V]の間の範囲の電位が生成される。第1フライングキャパシタC1は、第1抵抗R1−第8抵抗R8により1/4E[V]の電圧になるように初期充電(プリチャージ)され、1/4E[V]の電圧を中心として充放電が繰り返される。従って、第1フライングキャパシタ回路の中点には、概ね、E[V]、3/4E[V]、1/2E[V]の3レベルの電位が生成される。
At the midpoint of the first flying capacitor circuit, the voltage E [V] of the high-voltage side
第2フライングキャパシタ回路の中点には、第5スイッチング素子S5の上側端子に印加される1/2E[V]と、第8スイッチング素子S8の下側端子に印加される0[V]の間の範囲の電位が生成される。第2フライングキャパシタC2は、第1抵抗R1−第8抵抗R8により1/4E[V]の電圧になるように初期充電(プリチャージ)され、1/4E[V]の電圧を中心として充放電が繰り返される。従って、第2フライングキャパシタ回路の中点には、概ね、1/2E[V]、1/4E[V]、0[V]の3レベルの電位が生成される。 At the midpoint of the second flying capacitor circuit, between 1 / 2E [V] applied to the upper terminal of the fifth switching element S5 and 0 [V] applied to the lower terminal of the eighth switching element S8. Potentials in the range of are generated. The second flying capacitor C2 is initially charged (precharged) by the first resistor R1 to the eighth resistor R8 so as to have a voltage of 1 / 4E [V], and is charged / discharged centering on the voltage of 1 / 4E [V]. Is repeated. Therefore, at the midpoint of the second flying capacitor circuit, three levels of potentials of 1 / 2E [V], 1 / 4E [V], and 0 [V] are generally generated.
第1スイッチング素子S1−第8スイッチング素子S8にはそれぞれ、第1ダイオードD1−第8ダイオードD8が逆並列に形成/接続される。第1スイッチング素子S1−第8スイッチング素子S8には、低圧側直流電源1及び高圧側直流電源2の電圧より低い耐圧のスイッチング素子が使用される。以下、本実施の形態では第1スイッチング素子S1−第8スイッチング素子S8に、150V耐圧のNチャネルMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)を使用する例を想定する。NチャネルMOSFETでは、ソースからドレイン方向に寄生ダイオードが形成される。
A first diode D1 to an eighth diode D8 are formed / connected in antiparallel to each of the first switching element S1 to the eighth switching element S8. For the first switching element S1 to the eighth switching element S8, a switching element having a withstand voltage lower than the voltage of the low-voltage side
なお、第1スイッチング素子S1−第8スイッチング素子S8にIGBT(Insulated Gate Bipolar Transistor)やバイポーラトランジスタを使用してもよい。その場合、第1スイッチング素子S1−第8スイッチング素子S8に寄生ダイオードは形成されず、第1スイッチング素子S1−第8スイッチング素子S8にそれぞれ外付けダイオードが逆並列に接続される。なお、一般的なシリコン(Si)半導体に限らず、炭化ケイ素(SiC)、窒化ガリウム(GaN)、酸化ガリウム(Ga2O3)、ダイヤモンド(C)等を使用したワイドバンドギャップ半導体を用いてもよい。 An IGBT (Insulated Gate Bipolar Transistor) or a bipolar transistor may be used for the first switching element S1 to the eighth switching element S8. In that case, no parasitic diode is formed in the first switching element S1-8th switching element S8, and external diodes are connected to the first switching element S1-eighth switching element S8 in antiparallel. In addition to the general silicon (Si) semiconductor, a wide bandgap semiconductor using silicon carbide (SiC), gallium nitride (GaN), gallium oxide (Ga2O3), diamond (C), or the like may be used.
電圧センサ41は、高圧側コンデンサC4の両端電圧を検出して、検出した電圧値を制御部40に出力する。なお、図1には示していないが、低圧側コンデンサC3の両端電圧を検出する電圧センサ、第1フライングキャパシタC1の電圧を検出する電圧センサ、第2フライングキャパシタC2の電圧を検出する電圧センサ、及び第1リアクトルL1に流れる電流を検出する電流センサが設けられ、それぞれの計測値が制御部40に出力される。なお、第1リアクトルL1に流れる電流ではなく、第2リアクトルL2に流れる電流を検出してもよい。
The
制御部40は、第1フライングキャパシタ回路及び第2フライングキャパシタ回路を制御して、低圧側直流電源1から高圧側直流電源2へ昇圧動作で直流電力を伝送することができる。また高圧側直流電源2から低圧側直流電源1へ降圧動作で直流電力を伝送することができる。より具体的には制御部40は、第1スイッチング素子S1−第8スイッチング素子S8のゲート端子に駆動信号(PWM(Pulse Width Modulation)信号)を供給することにより、第1スイッチング素子S1−第8スイッチング素子S8をオン/オフ制御して、昇圧動作または降圧動作で、双方向に電力を伝送することができる。
The
制御部40の構成は、ハードウェア資源とソフトウェア資源の協働、又はハードウェア資源のみにより実現できる。ハードウェア資源としてアナログ素子、マイクロコンピュータ、DSP、ROM、RAM、FPGA、ASIC、その他のLSIを利用できる。ソフトウェア資源としてファームウェア等のプログラムを利用できる。
The configuration of the
図2は、図1に示したDC/DC変換装置3の第1スイッチング素子S1−第8スイッチング素子S8のスイッチングパターンをまとめた図である。図2に示すスイッチングパターンでは、第1スイッチング素子S1及び第8スイッチング素子S8の組と、第4スイッチング素子S4及び第5スイッチング素子S5の組とが相補関係となる。また第2スイッチング素子S2及び第7スイッチング素子S7の組と、第3スイッチング素子S3及び第6スイッチング素子S6の組とが相補関係となる。
FIG. 2 is a diagram summarizing the switching patterns of the first switching element S1 to the eighth switching element S8 of the DC /
制御部40は、4つのモードを使用して昇圧動作または降圧動作を実行する。
モードaでは制御部40は、第2スイッチング素子S2、第4スイッチング素子S4、第5スイッチング素子S5及び第7スイッチング素子S7をオン状態、並びに第1スイッチング素子S1、第3スイッチング素子S3、第6スイッチング素子S6及び第8スイッチング素子S8をオフ状態に制御する。モードaでは、第1フライングキャパシタ回路の中点と第2フライングキャパシタ回路の中点間の電圧(即ち、フライングキャパシタ部30の低圧側の入出力電圧VL)は1/2Eとなる。
The
In the mode a, the
モードbでは制御部40は、第1スイッチング素子S1、第3スイッチング素子S3、第6スイッチング素子S6及び第8スイッチング素子S8をオン状態、並びに第2スイッチング素子S2、第4スイッチング素子S4、第5スイッチング素子S5及び第7スイッチング素子S7をオフ状態に制御する。モードbでは、フライングキャパシタ部30の低圧側の入出力電圧VLは1/2Eとなる。
In the mode b, the
モードcでは制御部40は、第1スイッチング素子S1、第2スイッチング素子S2、第7スイッチング素子S7及び第8スイッチング素子S8をオン状態、並びに第3スイッチング素子S3、第4スイッチング素子S4、第5スイッチング素子S5及び第6スイッチング素子S6をオフ状態に制御する。モードcでは、フライングキャパシタ部30の低圧側の入出力電圧VLはEとなる。
In the mode c, the
モードdでは制御部40は、第3スイッチング素子S3、第4スイッチング素子S4、第5スイッチング素子S5及び第6スイッチング素子S6をオン状態、並びに第1スイッチング素子S1、第2スイッチング素子S2、第7スイッチング素子S7及び第8スイッチング素子S8をオフ状態に制御する。モードdでは、フライングキャパシタ部30の低圧側の入出力電圧VLは0となる。
In the mode d, the
図3(a)−(d)は、昇圧動作時の各スイッチングパターンの電流経路を示す回路図である。図4(a)−(d)は、降圧動作時の各スイッチングパターンの電流経路を示す回路図である。なお、図面の簡略化のためMOSFETを単純なスイッチ記号で描いている。 3 (a)-(d) is a circuit diagram showing a current path of each switching pattern during the boosting operation. 4 (a)-(d) are circuit diagrams showing the current paths of each switching pattern during the step-down operation. The MOSFET is drawn with a simple switch symbol for simplification of the drawing.
図3(a)は昇圧動作時のモードaの電流経路を示し、図3(b)は昇圧動作時のモードbの電流経路を示し、図3(c)は昇圧動作時のモードcの電流経路を示し、図3(d)は昇圧動作時のモードdの電流経路を示している。同様に、図4(a)は降圧動作時のモードaの電流経路を示し、図4(b)は降圧動作時のモードbの電流経路を示し、図4(c)は降圧動作時のモードcの電流経路を示し、図4(d)は降圧動作時のモードdの電流経路を示している。 FIG. 3A shows the current path of mode a during boosting operation, FIG. 3B shows the current path of mode b during boosting operation, and FIG. 3C shows the current of mode c during boosting operation. The path is shown, and FIG. 3D shows the current path in mode d during the boosting operation. Similarly, FIG. 4A shows the current path of mode a during step-down operation, FIG. 4B shows the current path of mode b during step-down operation, and FIG. 4C shows the mode during step-down operation. The current path of c is shown, and FIG. 4 (d) shows the current path of the mode d at the time of step-down operation.
昇圧動作時と降圧動作時とで電流の向きが反対になる。モードaにおいて、図3(a)に示すように昇圧動作時は第1フライングキャパシタC1及び第2フライングキャパシタC2が充電動作となるが、図4(a)に示すように降圧動作時は第1フライングキャパシタC1及び第2フライングキャパシタC2が放電動作となる。モードbにおいて、図3(b)に示すように昇圧動作時は第1フライングキャパシタC1及び第2フライングキャパシタC2が放電動作となるが、図4(b)に示すように降圧動作時は第1フライングキャパシタC1及び第2フライングキャパシタC2が充電動作となる。 The direction of the current is opposite between the step-up operation and the step-down operation. In the mode a, as shown in FIG. 3A, the first flying capacitor C1 and the second flying capacitor C2 are in the charging operation during the step-up operation, but as shown in FIG. 4A, the first flying capacitor C1 is in the step-down operation. The flying capacitor C1 and the second flying capacitor C2 perform a discharge operation. In the mode b, as shown in FIG. 3B, the first flying capacitor C1 and the second flying capacitor C2 are discharged during the step-up operation, but as shown in FIG. 4B, the first flying capacitor C1 is operated during the step-down operation. The flying capacitor C1 and the second flying capacitor C2 are in the charging operation.
制御部40は低圧側直流電源1から高圧側直流電源2へ昇圧動作で電力を伝送する場合、正方向の電流指令値を設定し、第1リアクトルL1又は第2リアクトルL2に流れる電流の計測値が、当該正方向の電流指令値を維持するように第1スイッチング素子S1−第8スイッチング素子S8のデューティ比(オン時間)を制御する。反対に、制御部40は高圧側直流電源2から低圧側直流電源1へ降圧動作で電力を伝送する場合、負方向の電流指令値を設定し、第1リアクトルL1又は第2リアクトルL2に流れる電流の計測値が、当該負方向の電流指令値を維持するように第1スイッチング素子S1−第8スイッチング素子S8のデューティ比(オン時間)を制御する。
When the
また制御部40は、低圧側直流電源1の電圧と高圧側直流電源2の電圧との比率が設定値より小さい場合、モードa、モードb及びモードcを使用して電力を伝送する。また制御部40は、当該比率が当該設定値より大きい場合、モードa、モードb及びモードdを使用して電力を伝送する。また制御部40は、当該比率が当該設定値と一致する場合、モードa及びモードbを使用して電力を伝送する。
Further, when the ratio of the voltage of the low-voltage side
上記設定値は、第1フライングキャパシタC1の電圧と第2フライングキャパシタC2の電圧の合計電圧1/2Eと、高圧側直流電源2の電圧Eとの比率に応じて設定される。本実施の形態では上記設定値は2に設定される。
The above set value is set according to the ratio of the
制御部40は、電流指令値と、第1リアクトルL1又は第2リアクトルL2に流れる電流の計測値とが一致し、かつ第1フライングキャパシタC1及び第2フライングキャパシタC2の電圧がそれぞれ1/4Eになるようにデューティ比を生成する。具体的には制御部40は、第1リアクトルL1又は第2リアクトルL2に流れる電流の計測値が電流指令値に対して小さいほどデューティ比を上昇させ、大きいほどデューティ比を低下させる。
In the
図5は、昇圧比が2倍以上の場合の第1スイッチング素子S1−第8スイッチング素子S8のスイッチングパターンの一例を示すタイミングチャートである。図6は、昇圧比が2倍未満の場合の第1スイッチング素子S1−第8スイッチング素子S8のスイッチングパターンの一例を示すタイミングチャートである。図5及び図6に示す制御例は、ダブルキャリア駆動方式を使用した制御例を示している。ダブルキャリア駆動方式では、180°位相がずれた2つのキャリア信号(図5及び図6では三角波)を使用する。デューティ比dutyは2つのキャリア信号と比較される閾値となる。昇圧比が2倍以上の場合、デューティ比dutyは0.5〜1.0の範囲の値をとり、昇圧比が2倍未満の場合、デューティ比dutyは0.0〜0.5の範囲の値をとる。 FIG. 5 is a timing chart showing an example of the switching pattern of the first switching element S1 to the eighth switching element S8 when the step-up ratio is twice or more. FIG. 6 is a timing chart showing an example of the switching pattern of the first switching element S1 to the eighth switching element S8 when the step-up ratio is less than twice. The control examples shown in FIGS. 5 and 6 show a control example using the double carrier drive system. In the double carrier drive system, two carrier signals (triangular waves in FIGS. 5 and 6) that are 180 ° out of phase are used. The duty ratio duty is a threshold value to be compared with the two carrier signals. When the boost ratio is 2 times or more, the duty ratio duty takes a value in the range of 0.5 to 1.0, and when the boost ratio is less than 2 times, the duty ratio duty is in the range of 0.0 to 0.5. Take a value.
太線のキャリア信号とデューティ比dutyの比較結果により、第1スイッチング素子S1及び第8スイッチング素子S8に供給する第1ゲート信号と、第4スイッチング素子S4及び第5スイッチング素子S5に供給する第4ゲート信号を生成する。具体的には太線のキャリア信号がデューティ比dutyより高い領域では、第1ゲート信号がオン及び第4ゲート信号がオフになる。太線のキャリア信号がデューティ比dutyより低い領域では、第1ゲート信号がオフ及び第4ゲート信号がオンになる。第1ゲート信号と第4ゲート信号は相補関係にある。なお、第1ゲート信号と第4ゲート信号のオン/オフが切り替わる際に、第1ゲート信号と第4ゲート信号が同時にオフになるデッドタイム期間が設定されている。 Based on the comparison result of the carrier signal of the thick wire and the duty ratio duty, the first gate signal supplied to the first switching element S1 and the eighth switching element S8 and the fourth gate supplied to the fourth switching element S4 and the fifth switching element S5. Generate a signal. Specifically, in the region where the carrier signal of the thick line is higher than the duty ratio duty, the first gate signal is turned on and the fourth gate signal is turned off. In the region where the carrier signal of the thick line is lower than the duty ratio duty, the first gate signal is turned off and the fourth gate signal is turned on. The first gate signal and the fourth gate signal are in a complementary relationship. A dead time period is set in which the first gate signal and the fourth gate signal are turned off at the same time when the first gate signal and the fourth gate signal are switched on / off.
細線のキャリア信号とデューティ比dutyの比較結果により、第2スイッチング素子S2及び第7スイッチング素子S7に供給する第2ゲート信号と、第3スイッチング素子S3及び第6スイッチング素子S6に供給する第3ゲート信号を生成する。具体的には細線のキャリア信号がデューティ比dutyより高い領域では、第2ゲート信号がオン及び第3ゲート信号がオフになる。細線のキャリア信号がデューティ比dutyより低い領域では、第2ゲート信号がオフ及び第3ゲート信号がオンになる。第2ゲート信号と第3ゲート信号は相補関係にある。なお、第2ゲート信号と第3ゲート信号のオン/オフが切り替わる際に、第2ゲート信号と第3ゲート信号が同時にオフになるデッドタイム期間が設定されている。 Based on the comparison result of the carrier signal of the thin wire and the duty ratio duty, the second gate signal supplied to the second switching element S2 and the seventh switching element S7 and the third gate supplied to the third switching element S3 and the sixth switching element S6. Generate a signal. Specifically, in the region where the carrier signal of the thin wire is higher than the duty ratio duty, the second gate signal is turned on and the third gate signal is turned off. In the region where the carrier signal of the thin wire is lower than the duty ratio duty, the second gate signal is turned off and the third gate signal is turned on. The second gate signal and the third gate signal are in a complementary relationship. A dead time period is set in which the second gate signal and the third gate signal are turned off at the same time when the second gate signal and the third gate signal are switched on / off.
昇圧比が2倍以上の場合、制御部40はモードaとモードbを交互に切り替え、両者を切り替える間にモードdを挿入する。即ち制御部40は、モードa→モードd→モードb→モードd→モードa→モードd→モードb→モードd・・・の順にモードを切り替える。デューティ比dutyが変化しない間は、モードaとモードbの期間が等しくなり、第1フライングキャパシタC1及び第2フライングキャパシタC2の電圧がそれぞれ1/4Eに保たれる。昇圧比が2倍以上の場合、デューティ比dutyが上昇するほど、モードa及びモードbの期間に対するモードdの期間が長くなり、伝達されるエネルギー量が増大する。
When the boost ratio is twice or more, the
昇圧比が2倍未満の場合、制御部40はモードaとモードbを交互に切り替え、両者を切り替える間にモードcを挿入する。即ち制御部40は、モードa→モードc→モードb→モードc→モードa→モードc→モードb→モードc・・・の順にモードを切り替える。デューティ比dutyが変化しない間は、モードaとモードbの期間が等しくなり、第1フライングキャパシタC1及び第2フライングキャパシタC2の電圧がそれぞれ1/4Eに保たれる。昇圧比が2倍未満の場合、デューティ比dutyが上昇するほど、モードa及びモードbの期間に対するモードcの期間が短くなり、伝達されるエネルギー量が増大する。
When the boost ratio is less than 2 times, the
昇圧比が理想的に2倍を維持し、第1フライングキャパシタC1及び第2フライングキャパシタC2の電圧がそれぞれ理想的に1/4Eを維持すれば、デューティ比dutyは0.5を維持する。 If the boost ratio ideally maintains 2 times and the voltages of the first flying capacitor C1 and the second flying capacitor C2 ideally maintain 1 / 4E, the duty ratio duty maintains 0.5.
制御部40は、第1フライングキャパシタC1の電圧と第2フライングキャパシタC2の電圧の合計電圧が1/2Eを下回ると、モードa及びモードbの内、充電する方のモードの時間を増やして当該合計電圧を1/2Eに近づける。反対に制御部40は、第1フライングキャパシタC1の電圧と第2フライングキャパシタC2の電圧の合計電圧が1/2Eを上回ると、モードa及びモードbの内、放電する方のモードの時間を増やして当該合計電圧を1/2Eに近づける。
When the total voltage of the voltage of the first flying capacitor C1 and the voltage of the second flying capacitor C2 falls below 1 / 2E, the
なお制御部40は、第1フライングキャパシタC1及び第2フライングキャパシタC2を使用せずに、モードcとモードdを交互に切り替えることにより、DC/DC変換装置3を通常の昇圧チョッパの動作をさせることも可能である。この場合、昇圧比による動作モードの切り替えは発生しない。
The
図1に示した回路構成において、高圧側直流電源2から第1フライングキャパシタC1及び第2フライングキャパシタC2をプリチャージすると、高圧側直流電源2の電圧Eが第1スイッチング素子S1と第8スイッチング素子S8の2つに印加され、第1スイッチング素子S1と第8スイッチング素子S8が耐圧超過に陥る可能性がある。低圧側コンデンサC3に電荷がチャージされていない状態(低圧側コンデンサC3の両端電圧が0Vの状態)では、低圧側コンデンサC3に対して並列接続されている、直列接続された第3スイッチング素子S3−第6スイッチング素子S6の両端電圧も0Vになる。
In the circuit configuration shown in FIG. 1, when the first flying capacitor C1 and the second flying capacitor C2 are precharged from the high-voltage side
第1フライングキャパシタC1に電荷がチャージされていない状態(第1フライングキャパシタC1の両端電圧が0Vの状態)では、第1フライングキャパシタC1に対して並列接続されている、直列接続された第2スイッチング素子S2−第3スイッチング素子S3の両端電圧も0Vになる。同様に、第2フライングキャパシタC2に電荷がチャージされていない状態(第2フライングキャパシタC2の両端電圧が0Vの状態)では、第2フライングキャパシタC2に対して並列接続されている、直列接続された第6スイッチング素子S6−第7スイッチング素子S7の両端電圧も0Vになる。 In the state where the first flying capacitor C1 is not charged (the voltage across the first flying capacitor C1 is 0V), the second switching connected in series with the first flying capacitor C1 is connected in parallel. The voltage across the element S2-third switching element S3 also becomes 0V. Similarly, in the state where the second flying capacitor C2 is not charged (the voltage across the second flying capacitor C2 is 0 V), the second flying capacitor C2 is connected in parallel and connected in series. The voltage across the sixth switching element S6-7th switching element S7 also becomes 0V.
従って、直列接続された第2スイッチング素子S2−第7スイッチング素子S7の両端電圧が0Vになり、高圧側直流電源2の電圧Eが第1スイッチング素子S1と第8スイッチング素子S8の2つに印加される状態が発生する。上述したように本実施の形態では、第1スイッチング素子S1と第8スイッチング素子S8に150V耐圧のMOSFEを使用している。従って、高圧側直流電源2の電圧Eが300Vを超えると、第1スイッチング素子S1と第8スイッチング素子S8に耐圧超過が発生する。
Therefore, the voltage across the second switching element S2-seventh switching element S7 connected in series becomes 0V, and the voltage E of the high-voltage side
以下、第1スイッチング素子S1と第8スイッチング素子S8に耐圧超過が発生することを防止しつつ、第1フライングキャパシタC1及び第2フライングキャパシタC2を安全にプリチャージする機能を有するDC/DC変換装置3を説明する。 Hereinafter, a DC / DC converter having a function of safely precharging the first flying capacitor C1 and the second flying capacitor C2 while preventing the first switching element S1 and the eighth switching element S8 from exceeding the withstand voltage. 3 will be described.
図7は、実施の形態に係る、ソフトプリチャージ機能付きのDC/DC変換装置3の構成を説明するための図である。図7に示すDC/DC変換装置3は、図1に示したDC/DC変換装置3に対して、スイッチ回路50が追加された構成である。スイッチ回路50は、高圧側コンデンサC4と高圧側直流電源2との間の経路に挿入され、高圧側コンデンサC4と高圧側直流電源2との間を電気的に遮断することができる。
FIG. 7 is a diagram for explaining the configuration of the DC /
図7に示す例では、スイッチ回路50が正側の直流バスに挿入されているが、負側の直流バスに挿入されてもよいし、その両方に挿入されてもよい。図7に示す例では、スイッチ回路50として第9スイッチング素子S9が使用されている。より具体的には、第9スイッチング素子S9として、ソース端子が高圧側コンデンサC4、ドレイン端子が高圧側直流電源2に接続されたNチャンネルMOSFETが使用されている。
In the example shown in FIG. 7, the
図8は、図7に示したDC/DC変換装置3の起動時の動作を説明するための図である。DC/DC変換装置3の起動時において、制御部40は3つのフェーズで、第1フライングキャパシタC1及び第2フライングキャパシタC2をプリチャージする。
FIG. 8 is a diagram for explaining the operation of the DC /
(1)第1フェーズでは、制御部40はスイッチ回路50をオフ状態に制御するとともに、低圧側直流電源1から低圧側コンデンサC3、高圧側コンデンサC4、第1フライングキャパシタC1及び第2フライングキャパシタC2が充電されるように、第1スイッチング素子S1−第8スイッチング素子S8を制御する。
(1) In the first phase, the
具体的には、制御部40は少なくとも第3スイッチング素子S3−第6スイッチング素子S6をオフ状態に制御する。制御部40は第1スイッチング素子S1、第2スイッチング素子S2、第7スイッチング素子S7及び第8スイッチング素子S8をオン状態に制御してもよいし、オフ状態に制御してもよい。オン状態に制御する場合は、第1スイッチング素子S1、第2スイッチング素子S2、第7スイッチング素子S7及び第8スイッチング素子S8を経由して低圧側直流電源1から高圧側コンデンサC4が充電される。オフ状態に制御する場合は、第1ダイオードD1、第2ダイオードD2、第3ダイオードD3及び第4ダイオードD4を経由して低圧側直流電源1から高圧側コンデンサC4が充電される。
Specifically, the
低圧側コンデンサC3と高圧側コンデンサC4の電圧は、低圧側直流電源1の電圧まで上昇する。高圧側コンデンサC4と並列に、第1抵抗R1−第8抵抗R8が直列に接続されているため、第1フライングキャパシタC1と第2フライングキャパシタC2の電圧はそれぞれ、高圧側コンデンサC4の電圧(=低圧側直流電源1の電圧)の1/4の電圧まで上昇する。
The voltage of the low-voltage side capacitor C3 and the high-voltage side capacitor C4 rises to the voltage of the low-voltage side
高圧側コンデンサC4の電圧が低圧側直流電源1の電圧に対応する電圧まで上昇すると、第2フェーズに移行することができる。なお、起動時から設定時間後に第2フェーズに移行するシーケンスでもよい。
When the voltage of the high-voltage side capacitor C4 rises to a voltage corresponding to the voltage of the low-voltage side
(2)第2フェーズでは、制御部40は高圧側コンデンサC4の電圧が昇圧されるように、第1スイッチング素子S1−第8スイッチング素子S8を制御する。例えば、制御部40は、図6に示した昇圧比が2倍未満の場合の第1スイッチング素子S1−第8スイッチング素子S8のスイッチングパターンに従い、高圧側コンデンサC4の電圧を徐々に昇圧させる。
(2) In the second phase, the
高圧側コンデンサC4の電圧が高圧側直流電源2の電圧Eに対応する電圧まで上昇すると、第3フェーズに移行することができる。第3フェーズに移行する条件として、必ずしも高圧側コンデンサC4の電圧と高圧側直流電源2の電圧Eが一致している必要はなく、高圧側コンデンサC4の電圧と高圧側直流電源2の電圧Eが近似的に所定の範囲内に収まっていればよい。なお、図7に示した回路構成では、スイッチ回路50を構成する第9スイッチング素子S9の第9ダイオードD9により、高圧側コンデンサC4の電圧が高圧側直流電源2の電圧Eより高くなると、高圧側コンデンサC4側から高圧側直流電源2側に電流が流れ、高圧側コンデンサC4の電圧が高圧側直流電源2の電圧Eにクランプされる。
When the voltage of the high-voltage side capacitor C4 rises to a voltage corresponding to the voltage E of the high-voltage side
高圧側コンデンサC4の電圧が高圧側直流電源2の電圧Eまで上昇した状態では、第1フライングキャパシタC1と第2フライングキャパシタC2の電圧はそれぞれ、高圧側直流電源2の電圧Eの1/4の電圧まで上昇した状態になる。
When the voltage of the high-voltage side capacitor C4 rises to the voltage E of the high-voltage side
(3)第3フェーズでは、制御部40はスイッチ回路50をターンオンする。これにより、フライングキャパシタ部30と高圧側直流電源2間が導通する。導通した段階で、第1フライングキャパシタC1と第2フライングキャパシタC2は既に1/4Eにプリチャージされているため、第1スイッチング素子S1と第8スイッチング素子S8に耐圧超過は発生しない。
(3) In the third phase, the
図9(a)−(f)は、スイッチ回路50の構成例を示す図である。図7に示した回路構成ではスイッチ回路50として、ソース端子が高圧側コンデンサC4、ドレイン端子が高圧側直流電源2に接続されるNチャンネルMOSFET(第9スイッチング素子S9)を使用した。上述したように、この構成例では、高圧側コンデンサC4の電圧が高圧側直流電源2の電圧Eより高くならないように、高圧側コンデンサC4の電圧をクランプすることができる。
9 (a)-(f) are diagrams showing a configuration example of the
図9(a)は、スイッチ回路50を双方向スイッチで構成する例である。双方向スイッチは、2つのNチャンネルMOSFET(スイッチング素子S9a、S9b)が逆向きに直列接続されて構成される。一方のNチャンネルMOSFET(スイッチング素子S9a)のソース端子が高圧側コンデンサC4に接続され、他方のNチャンネルMOSFET(スイッチング素子S9b)のソース端子が高圧側直流電源2に接続される。
FIG. 9A is an example in which the
2つのNチャンネルMOSFET(スイッチング素子S9a、S9b)のドレイン端子同士が接続される。この構成例では、一方のNチャンネルMOSFET(スイッチング素子S9a)の寄生ダイオードD9aのカソードと、他方のNチャンネルMOSFET(スイッチング素子S9b)の寄生ダイオードD9bのカソードが向き合う構成になる。従って、双方向スイッチがオフ状態において、寄生ダイオードを経由して、高圧側コンデンサC4から高圧側直流電源2へ電流が流れること、及び高圧側直流電源2から高圧側コンデンサC4へ電流が流れることを阻止することができる。
The drain terminals of the two N-channel MOSFETs (switching elements S9a and S9b) are connected to each other. In this configuration example, the cathode of the parasitic diode D9a of one N-channel MOSFET (switching element S9a) and the cathode of the parasitic diode D9b of the other N-channel MOSFET (switching element S9b) face each other. Therefore, when the bidirectional switch is off, the current flows from the high-voltage side capacitor C4 to the high-voltage side
図9(b)は、スイッチ回路50をリレーRY1で構成する例である。リレーRY1を使用する場合、寄生ダイオードが形成されない。したがって、リレーRY1がオフ状態では、いずれの方向からの電流も阻止することができる。
FIG. 9B is an example in which the
高圧側直流電源2がインバータ(不図示)を介して系統電源に接続されている場合、高圧側直流電源2はリップルノイズの影響を受ける。このリップルノイズの影響により、高圧側直流電源2の電圧Eが変動すると、高圧側コンデンサC4の電圧と高圧側直流電源2の電圧との大小関係が変動し、高圧側コンデンサC4と高圧側直流電源2間で電流の入出力が発生する可能性がある。図9(a)に示した双方向スイッチや図9(b)に示したリレーRY1を使用すれば、この電流の入出力を阻止することができる。
When the high-voltage side
図9(c)は、スイッチ回路50を、双方向スイッチ、第10スイッチング素子S10及び制限抵抗R9で構成する例である。第10スイッチング素子S10と制限抵抗R9は直列に接続される。直列接続された第10スイッチング素子S10と制限抵抗R9は、図9(a)に説明した双方向スイッチと並列に接続される。第10スイッチング素子S10は、ソース端子が高圧側コンデンサC4、ドレイン端子が制限抵抗R9を介して高圧側直流電源2に接続されるNチャンネルMOSFETである。
FIG. 9C is an example in which the
図9(c)に示すスイッチ回路50は突入電流防止機能を備える。即ち、双方向スイッチがオフ状態では、制限抵抗R9を介して電流が流れる。制御部40は、高圧側コンデンサC4と高圧側直流電源2を導通させる際、先に第10スイッチング素子S10をターンオンし、所定時間経過後に第10スイッチング素子S10をターンオフし、双方向スイッチをターンオンする。これにより、高圧側コンデンサC4と高圧側直流電源2間を導通させる際、仮に、両者の電圧に大きな差が発生している場合でも、突入電流が発生することを防止することができる。
The
また仮に、高圧側直流電源2側から高圧側コンデンサC4、第1フライングキャパシタC1及び第2フライングキャパシタC2を充電する必要が発生した場合でも、スイッチ回路50が突入電流防止機能を有していれば、高圧側直流電源2から高圧側コンデンサC4、第1フライングキャパシタC1及び第2フライングキャパシタC2に突入電流が流れることを防止することができる。
Even if it becomes necessary to charge the high-voltage side capacitor C4, the first flying capacitor C1 and the second flying capacitor C2 from the high-voltage side
また図9(c)に示す構成例では、図7に示したスイッチ回路50と同様に、双方向スイッチがオフ状態では、高圧側コンデンサC4の電圧が高圧側直流電源2の電圧Eより高くならないように、高圧側コンデンサC4の電圧がクランプされる。
Further, in the configuration example shown in FIG. 9C, similarly to the
図9(d)に示す構成は、図9(c)に示した構成に含まれる双方向スイッチをリレーRY1に置き換えた構成である。図9(d)に示す構成は、図9(c)に示した構成と同様の作用効果を有する。 The configuration shown in FIG. 9D is a configuration in which the bidirectional switch included in the configuration shown in FIG. 9C is replaced with a relay RY1. The configuration shown in FIG. 9 (d) has the same effect as the configuration shown in FIG. 9 (c).
図9(e)は、スイッチ回路50を、双方向スイッチ、第10スイッチング素子S10、制限抵抗R9及び第11ダイオードD11で構成する例である。第10スイッチング素子S10、制限抵抗R9及び第11ダイオードD11は直列に接続される。直列接続された第10スイッチング素子S10、制限抵抗R9及び第11ダイオードD11は、図9(a)に説明した双方向スイッチと並列に接続される。第10スイッチング素子S10は、ソース端子が制限抵抗R9、第11ダイオードD11を介して高圧側直流電源2に接続され、ドレイン端子が低圧側コンデンサC3に接続されるNチャンネルMOSFETである。第11ダイオードD11はアノード端子が制限抵抗R9に接続され、カソード端子が高圧側直流電源2に接続される。
FIG. 9E shows an example in which the
図9(e)に示すスイッチ回路50は突入電流防止機能を備え、高圧側コンデンサC4と高圧側直流電源2間を導通させる際、突入電流が発生することを防止することができる。また、双方向スイッチがオフ状態において、高圧側直流電源2の電圧Eが変動することによる、高圧側コンデンサC4と高圧側直流電源2間の電流の入出力を阻止することができる。
The
図9(f)に示す構成は、図9(e)に示した構成に含まれる双方向スイッチをリレーRY1に置き換えた構成である。図9(f)に示す構成は、図9(e)に示した構成と同様の作用効果を有する。 The configuration shown in FIG. 9F is a configuration in which the bidirectional switch included in the configuration shown in FIG. 9E is replaced with a relay RY1. The configuration shown in FIG. 9 (f) has the same effect as the configuration shown in FIG. 9 (e).
図10は、実施の形態に係る、ソフトプリチャージ機能付きのDC/DC変換装置3の別の構成を説明するための図である。図10に示すDC/DC変換装置3は、図7に示したDC/DC変換装置3に対して、突入電流防止機能を有する別のスイッチ回路50aが追加された構成である。スイッチ回路50aは、低圧側直流電源1と低圧側コンデンサC3との間の経路に挿入され、低圧側直流電源1と低圧側コンデンサC3との間を電気的に遮断することができる。
FIG. 10 is a diagram for explaining another configuration of the DC /
図10に示す例では、スイッチ回路50aとして図9(f)に示したスイッチ回路50が使用されている。なお、図9(e)に示したスイッチ回路50が使用されてもよい。制御部40は、DC/DC変換装置3の起動時において、先に第10スイッチング素子S10をターンオンし、所定時間経過後に第10スイッチング素子S10をターンオフし、リレーRY1をターンオンする。これにより、低圧側直流電源1から、低圧側コンデンサC3、高圧側コンデンサC4、第1フライングキャパシタC1及び第2フライングキャパシタC2に突入電流が流れることを防止することができる。
In the example shown in FIG. 10, the
以上説明したように本実施の形態によれば、DC/DC変換装置3を高圧側直流電源2から遮断し、低圧側直流電源1から低圧側コンデンサC3、高圧側コンデンサC4、第1フライングキャパシタC1及び第2フライングキャパシタC2を充電する。その後、高圧側コンデンサC4、第1フライングキャパシタC1及び第2フライングキャパシタC2の電圧を徐々に上昇させていくことにより、高圧側コンデンサC4、第1フライングキャパシタC1及び第2フライングキャパシタC2を安全にプリチャージすることができる。即ち、高圧側直流電源2の電圧により、第1スイッチング素子S1と第8スイッチング素子S8が耐圧超過に陥ることを防止することができる。また、プリチャージの際、突入電流が流れることを抑制することができる。
As described above, according to the present embodiment, the DC /
以上、本開示を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本開示の範囲にあることは当業者に理解されるところである。 The present disclosure has been described above based on the embodiment. Embodiments are examples, and it will be understood by those skilled in the art that various modifications are possible for each of these components and combinations of processing processes, and that such modifications are also within the scope of the present disclosure. ..
上述した実施の形態では、フライングキャパシタ部30として、3レベル出力のフライングキャパシタ回路を直列に2つ接続した構成を説明した。この点、フライングキャパシタ部30は、直列接続された複数のスイッチング素子と、少なくとも一つのフライングキャパシタを含み、当該複数のスイッチング素子の両端に高圧側直流電源2が接続され、当該複数のスイッチング素子を構成する一部の複数のスイッチング素子の両端に低圧側直流電源1が接続される構成であれば、上述した実施の形態の構成に限定されない。
In the above-described embodiment, the configuration in which two flying capacitor circuits having three-level outputs are connected in series as the flying
図11は、変形例に係る、ソフトプリチャージ機能付きのDC/DC変換装置3の構成を説明するための図である。変形例ではフライングキャパシタ部30は、3レベル出力のフライングキャパシタ回路を一つ有する。直列接続された第1スイッチング素子S1−第4スイッチング素子S4の両端に高圧側直流電源2が接続される。
FIG. 11 is a diagram for explaining the configuration of the DC /
低圧側直流電源1の正側端子は、第1リアクトルL1を介して、第2スイッチング素子S2と第3スイッチング素子S3との間の接続点に接続される。低圧側直流電源1の負側端子は、第2リアクトルL2を介して、第4スイッチング素子S4の下側の端子に接続される。
The positive terminal of the low-voltage side
図11に示した回路構成において、高圧側直流電源2から第1フライングキャパシタC1をプリチャージすると、高圧側直流電源2の電圧Eが第1スイッチング素子S1に印加され、第1スイッチング素子S1が耐圧超過に陥る可能性がある。低圧側コンデンサC3に電荷がチャージされていない状態(低圧側コンデンサC3の両端電圧が0Vの状態)では、低圧側コンデンサC3に対して並列接続されている、直列接続された第3スイッチング素子S3−第4スイッチング素子S4の両端電圧も0Vになる。第1フライングキャパシタC1に電荷がチャージされていない状態(第1フライングキャパシタC1の両端電圧が0Vの状態)では、第1フライングキャパシタC1に対して並列接続されている、直列接続された第2スイッチング素子S2−第3スイッチング素子S3の両端電圧も0Vになる。
In the circuit configuration shown in FIG. 11, when the first flying capacitor C1 is precharged from the high-voltage side
従って、直列接続された第2スイッチング素子S2−第4スイッチング素子S4の両端電圧が0Vになり、高圧側直流電源2の電圧Eが第1スイッチング素子S1の一つに印加される状態が発生する。これに対して、上述したソフトプリチャージ機能で第1フライングキャパシタC1をプリチャージすれば、第1スイッチング素子S1が耐圧超過に陥ることを防止することができる。
Therefore, the voltage across the second switching element S2-fourth switching element S4 connected in series becomes 0V, and the voltage E of the high-voltage side
上記実施の形態では、フライングキャパシタ部30を構成する各フライングキャパシタ回路の構成例として、直列接続された4つのスイッチング素子と、1つのフライングキャパシタを使用する1段のフライングキャパシタ回路を例に挙げた。この点、さらに段数を増やしたフライングキャパシタ回路を使用することもできる。
In the above embodiment, as a configuration example of each flying capacitor circuit constituting the flying
図12(a)−(c)は、フライングキャパシタ回路の構成例を示す図である。図12(a)は1段のフライングキャパシタ回路を示す。図12(a)に示すフライングキャパシタ回路は、上記実施の形態で説明した回路構成と同様である。 12 (a)-(c) are diagrams showing a configuration example of a flying capacitor circuit. FIG. 12A shows a one-stage flying capacitor circuit. The flying capacitor circuit shown in FIG. 12A has the same circuit configuration as that described in the above embodiment.
図12(b)は2段のフライングキャパシタ回路を示す。2段のフライングキャパシタ回路では、直列接続された6つのスイッチング素子S12、S1、S2、S3、S4、S42と、2つのフライングキャパシタC11、C12を備える。1番内側のフライングキャパシタC11は、2つのスイッチング素子S2、S3に対して並列に接続され、1/6Eの電圧を維持するように制御される。内側から2番目のフライングキャパシタC12は、4つのスイッチング素子S1、S2、S3、S4に対して並列に接続され、1/6Eの電圧を維持するように制御される。 FIG. 12B shows a two-stage flying capacitor circuit. The two-stage flying capacitor circuit includes six switching elements S12, S1, S2, S3, S4, and S42 connected in series, and two flying capacitors C11 and C12. The innermost flying capacitor C11 is connected in parallel to the two switching elements S2 and S3, and is controlled to maintain a voltage of 1 / 6E. The second flying capacitor C12 from the inside is connected in parallel to the four switching elements S1, S2, S3, and S4, and is controlled to maintain a voltage of 1 / 6E.
図12(c)は3段のフライングキャパシタ回路を示す。3段のフライングキャパシタ回路では、直列接続された6つのスイッチング素子S13、S12、S1、S2、S3、S4、S42、S43と、3つのフライングキャパシタC11、C12、C13を備える。1番内側のフライングキャパシタC11は、2つのスイッチング素子S2、S3に対して並列に接続され、1/8Eの電圧を維持するように制御される。内側から2番目のフライングキャパシタC12は、4つのスイッチング素子S1、S2、S3、S4に対して並列に接続され、2/8Eの電圧を維持するように制御される。内側から3番目のフライングキャパシタC13は、6つのスイッチング素子S12、S1、S2、S3、S4、S42に対して並列に接続され、3/8Eの電圧を維持するように制御される。 FIG. 12C shows a three-stage flying capacitor circuit. The three-stage flying capacitor circuit includes six switching elements S13, S12, S1, S2, S3, S4, S42, and S43 connected in series, and three flying capacitors C11, C12, and C13. The innermost flying capacitor C11 is connected in parallel to the two switching elements S2 and S3, and is controlled to maintain a voltage of 1 / 8E. The second flying capacitor C12 from the inside is connected in parallel to the four switching elements S1, S2, S3, and S4, and is controlled to maintain a voltage of 2 / 8E. The third flying capacitor C13 from the inside is connected in parallel to the six switching elements S12, S1, S2, S3, S4, and S42, and is controlled to maintain a voltage of 3 / 8E.
図13は、N(Nは自然数)段のフライングキャパシタ回路を示す。N段のフライングキャパシタ回路では、直列接続された(2N+2)個のスイッチング素子S1n、・・・、S13、S12、S1、S2、S3、S4、S42、S43、・・・、S4nと、N個のフライングキャパシタC11、C12、C13、・・・、C1nを備える。1番内側のフライングキャパシタC11は、2つのスイッチング素子S2、S3に対して並列に接続され、1/(2N+2)Eの電圧を維持するように制御される。内側から2番目のフライングキャパシタC12は、4つのスイッチング素子S1、S2、S3、S4に対して並列に接続され、2/(2N+2)Eの電圧を維持するように制御される。内側から3番目のフライングキャパシタC13は、6つのスイッチング素子S12、S1、S2、S3、S4、S42に対して並列に接続され、3/(2N+2)Eの電圧を維持するように制御される。最も外側のフライングキャパシタC1nは、2N個のS1(n−1)、・・・、S13、S12、S1、S2、S3、S4、S42、S43、・・・、S4(n−1)に対して並列に接続され、N/(2N+2)Eの電圧を維持するように制御される。 FIG. 13 shows an N (N is a natural number) stage flying capacitor circuit. In the N-stage flying capacitor circuit, N (2N + 2) switching elements S1n, ..., S13, S12, S1, S2, S3, S4, S42, S43, ..., S4n, which are connected in series. The flying capacitors C11, C12, C13, ..., C1n of the above are provided. The innermost flying capacitor C11 is connected in parallel to the two switching elements S2 and S3, and is controlled to maintain a voltage of 1 / (2N + 2) E. The second flying capacitor C12 from the inside is connected in parallel to the four switching elements S1, S2, S3, and S4, and is controlled to maintain a voltage of 2 / (2N + 2) E. The third flying capacitor C13 from the inside is connected in parallel to the six switching elements S12, S1, S2, S3, S4, and S42, and is controlled to maintain a voltage of 3 / (2N + 2) E. The outermost flying capacitor C1n is for 2N S1 (n-1), ..., S13, S12, S1, S2, S3, S4, S42, S43, ..., S4 (n-1). They are connected in parallel and controlled to maintain a voltage of N / (2N + 2) E.
図7、図10に示した第1フライングキャパシタ回路及び第2フライングキャパシタ回路では、図12(a)に示した1段のフライングキャパシタ回路を使用している。1段のフライングキャパシタ回路を使用すると、第1フライングキャパシタ回路の中点と第2フライングキャパシタ回路の中点との間に3レベル(E、1/2E、0)の電圧を発生させることが可能となる。図12(b)に示した2段のフライングキャパシタ回路を使用すると、第1フライングキャパシタ回路の中点と第2フライングキャパシタ回路の中点との間に5レベル(E、2/3E、1/2E、1/3E、0)の電圧を発生させることが可能となる。図12(c)に示した3段のフライングキャパシタ回路を使用すると、第1フライングキャパシタ回路の中点と第2フライングキャパシタ回路の中点との間に7レベル(E、3/4E、5/8E、1/2E、3/8E、1/4E、0)の電圧を発生させることが可能となる。図13に示したN段のフライングキャパシタ回路を使用すると、第1フライングキャパシタ回路の中点と第2フライングキャパシタ回路の中点との間に(2N+1)レベルの電圧を発生させることが可能となる。 In the first flying capacitor circuit and the second flying capacitor circuit shown in FIGS. 7 and 10, the one-stage flying capacitor circuit shown in FIG. 12A is used. Using a one-stage flying capacitor circuit, it is possible to generate three levels (E, 1 / 2E, 0) of voltage between the midpoint of the first flying capacitor circuit and the midpoint of the second flying capacitor circuit. It becomes. Using the two-stage flying capacitor circuit shown in FIG. 12B, there are five levels (E, 2 / 3E, 1 /) between the midpoint of the first flying capacitor circuit and the midpoint of the second flying capacitor circuit. It is possible to generate a voltage of 2E, 1 / 3E, 0). Using the three-stage flying capacitor circuit shown in FIG. 12 (c), there are seven levels (E, 3/4E, 5 /) between the midpoint of the first flying capacitor circuit and the midpoint of the second flying capacitor circuit. It is possible to generate a voltage of 8E, 1 / 2E, 3 / 8E, 1 / 4E, 0). By using the N-stage flying capacitor circuit shown in FIG. 13, it is possible to generate a (2N + 1) level voltage between the midpoint of the first flying capacitor circuit and the midpoint of the second flying capacitor circuit. ..
フライングキャパシタ回路の段数を増やすほど、安価で耐圧が低いスイッチング素子を使用することができる一方、使用するスイッチング素子の数が増大する。従って設計者は、トータルのコストとトータルの変換効率を考慮して、フライングキャパシタ回路の最適な段数を決定すればよい。また、高圧側直流部の電圧が1000Vを超えるアプリケーションや、10000Vを超えるアプリケーションでは、各スイッチング素子の耐圧を下げるために、フライングキャパシタ回路の段数を増やすことが有効である。 As the number of stages of the flying capacitor circuit is increased, a switching element that is inexpensive and has a low withstand voltage can be used, but the number of switching elements used increases. Therefore, the designer may determine the optimum number of stages of the flying capacitor circuit in consideration of the total cost and the total conversion efficiency. Further, in an application in which the voltage of the DC portion on the high voltage side exceeds 1000 V or in an application in which the voltage exceeds 10000 V, it is effective to increase the number of stages of the flying capacitor circuit in order to reduce the withstand voltage of each switching element.
フライングキャパシタ回路の段数がいずれの場合であっても、上述したソフトプリチャージ機能でフライングキャパシタをプリチャージすることにより、フライングキャパシタ部30の両端のスイッチング素子が耐圧超過に陥ることを防止することができる。
Regardless of the number of stages of the flying capacitor circuit, by precharging the flying capacitor with the above-mentioned soft precharging function, it is possible to prevent the switching elements at both ends of the flying
なお、実施の形態は、以下の項目によって特定されてもよい。 The embodiment may be specified by the following items.
[項目1]
低圧側直流電源(1)に並列接続される低圧側コンデンサ(C3)と、
高圧側直流電源(2)に並列接続される高圧側コンデンサ(C4)と、
直列接続された複数のスイッチング素子(S1−S8)と、少なくとも一つのフライングキャパシタ(C1−C2)を含み、前記直列接続された複数のスイッチング素子(S1−S8)の両端に前記高圧側直流電源(2)が接続され、前記直列接続された複数のスイッチング素子(S1−S8)を構成する一部の複数のスイッチング素子(S3−S6)の両端に前記低圧側直流電源(1)が接続される、フライングキャパシタ部(30)と、
前記低圧側コンデンサ(C3)の両端と、前記一部の複数のスイッチング素子(S3−S6)の両端間の経路に挿入される少なくとも一つのリアクトル(L1−L2)と、
前記高圧側コンデンサ(C4)と前記高圧側直流電源(2)間の経路に挿入されるスイッチ回路(50)と、
を備える、
DC/DC変換装置(3)。
これによれば、高圧側直流電源(2)からではなく、低圧側直流電源(1)からフライングキャパシタ(C1−C2)を安全にプリチャージすることができる。
[項目2]
前記直列接続された複数のスイッチング素子(S1−S8)とそれぞれ並列接続された複数の抵抗(R1−R8)と、
前記直列接続された複数のスイッチング素子(S1−S8)と、前記スイッチ回路(50)を制御する制御部(40)と、
をさらに備え、
前記制御部(40)は、前記DC/DC変換装置(3)の起動時において、
前記スイッチ回路(50)をオフ状態に制御するとともに、前記低圧側直流電源(1)から前記低圧側コンデンサ(C3)、前記高圧側コンデンサ(C4)、及び前記少なくとも一つのフライングキャパシタ(C1−C2)が充電されるように、前記直列接続された複数のスイッチング素子(S1−S8)を制御し、
前記高圧側コンデンサ(C4)の電圧が前記低圧側直流電源(1)の電圧に対応する電圧まで上昇した後、前記高圧側コンデンサ(C4)の電圧が昇圧されるように、前記直列接続された複数のスイッチング素子(S1−S8)を制御し、
前記高圧側コンデンサ(C4)の電圧が前記高圧側直流電源(2)の電圧に対応する電圧まで上昇した後、前記スイッチ回路(50)をオン状態に制御する、
項目1に記載のDC/DC変換装置(3)。
これによれば、フライングキャパシタ(C1−C2)の電圧を、高圧側コンデンサ(C4)の電圧上昇に応じて徐々に上昇させることができ、フライングキャパシタ(C1−C2)を安全にプリチャージすることができる。
[項目3]
前記フライングキャパシタ部(30)は、
直列接続された第1スイッチング素子(S1)、第2スイッチング素子(S2)、第3スイッチング素子(S3)、第4スイッチング素子(S4)と、第5スイッチング素子(S5)、第6スイッチング素子(S6)、第7スイッチング素子(S7)及び第8スイッチング素子(S8)と、
前記第1スイッチング素子(S1)と第2スイッチング素子(S2)との接続点と、第3スイッチング素子(S3)と第4スイッチング素子(S4)との接続点との間に接続された第1フライングキャパシタ(C1)と、
前記第5スイッチング素子(S5)と第6スイッチング素子(S6)との接続点と、第7スイッチング素子(S7)と第8スイッチング素子(S8)との接続点との間に接続された第2フライングキャパシタ(C2)と、を含み、
前記低圧側直流電源(1)の正側端子が、前記第2スイッチング素子(S2)と前記第3スイッチング素子(S3)との間の接続点に電気的に接続され、
前記低圧側直流電源(1)の負側端子が、前記第6スイッチング素子(S6)と前記第7スイッチング素子(S7)との間の接続点に電気的に接続される、
項目1に記載のDC/DC変換装置(3)。
これによれば、3レベルのマルチレベルDC/DC変換装置(3)を実現することができる。高圧側直流電源(2)と並列に、8個のスイッチング素子(S1−S8)を直列接続することにより、従来より低耐圧のスイッチング素子を使用することが可能となる。
[項目4]
前記第1スイッチング素子(S1)−前記第8スイッチング素子(S8)にそれぞれ並列接続された第1抵抗(R1)−第8抵抗(R8)と、
前記第1スイッチング素子(S1)−前記第8スイッチング素子(S8)と、前記スイッチ回路(50)を制御する制御部(40)をさらに備え、
前記制御部(40)は、前記DC/DC変換装置(3)の起動時において、
前記スイッチ回路(50)と、前記第3スイッチング素子(S3)、前記第4スイッチング素子(S4)と、前記第5スイッチング素子(S5)及び前記第6スイッチング素子(S6)をオフ状態に制御し、
前記高圧側コンデンサ(C4)の電圧が前記低圧側直流電源(1)の電圧に対応する電圧まで上昇した後、前記高圧側コンデンサ(C4)の電圧が昇圧されるように、前記第1スイッチング素子(S1)−前記第8スイッチング素子(S8)を制御し、
前記高圧側コンデンサ(C4)の電圧が前記高圧側直流電源(2)の電圧に対応する電圧まで上昇した後、前記スイッチ回路(50)をオン状態に制御する、
項目3に記載のDC/DC変換装置(3)。
これによれば、第1フライングキャパシタ(C1)と第2フライングキャパシタ(C2)の電圧を、高圧側コンデンサ(C4)の電圧上昇に応じて徐々に上昇させることができ、第1フライングキャパシタ(C1)と第2フライングキャパシタ(C2)を安全にプリチャージすることができる。
[項目5]
前記制御部(40)は、
前記第2スイッチング素子(S2)、前記第4スイッチング素子(S4)、前記第5スイッチング素子(S5)及び前記第7スイッチング素子(S7)をオン状態、並びに前記第1スイッチング素子(S1)、前記第3スイッチング素子(S3)、前記第6スイッチング素子(S6)及び前記第8スイッチング素子(S8)をオフ状態に制御する第1モード、
前記第1スイッチング素子(S1)、前記第3スイッチング素子(S3)、前記第6スイッチング素子(S6)及び前記第8スイッチング素子(S8)をオン状態 並びに前記第2スイッチング素子(S2)、前記第4スイッチング素子(S4)、前記第5スイッチング素子(S5)及び前記第7スイッチング素子(S7)をオフ状態に制御する第2モード、
前記第1スイッチング素子(S1)、前記第2スイッチング素子(S2)、前記第7スイッチング素子(S7)及び前記第8スイッチング素子(S8)をオン状態 並びに前記第3スイッチング素子(S3)、前記第4スイッチング素子(S4)、前記第5スイッチング素子(S5)及び前記第6スイッチング素子(S6)をオフ状態に制御する第3モード、
前記第3スイッチング素子(S3)、前記第4スイッチング素子(S4)、前記第5スイッチング素子(S5)及び前記第6スイッチング素子(S6)をオン状態 並びに前記第1スイッチング素子(S1)、前記第2スイッチング素子(S2)、前記第7スイッチング素子(S7)及び前記第8スイッチング素子(S8)をオフ状態に制御する第4モード、の4つのモードの内、
前記第1モードと、前記第2モードと、前記第3モード又は前記第4モードとの3つのモードを使用して、前記高圧側コンデンサ(C4)の電圧を昇圧させる、
項目4に記載のDC/DC変換装置(3)。
これによれば、3つのモードを組み合わせて、高効率な昇圧動作が可能となる。
[項目6]
前記スイッチ回路(50)は、
ソース端子が前記高圧側コンデンサ(C4)、ドレイン端子が前記高圧側直流電源(2)に接続される、NチャンネルMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)(S9)である、
項目1から5のいずれか1項に記載のDC/DC変換装置(3)。
これによれば、高圧側コンデンサ(C4)の電圧が高圧側直流電源(2)の電圧より高くならないように、高圧側コンデンサ(C4)の電圧がクランプさせることができる。また、スイッチ回路(50)を低コストで構成することができる。
[Item 1]
A low-voltage side capacitor (C3) connected in parallel to the low-voltage side DC power supply (1),
A high-voltage side capacitor (C4) connected in parallel to the high-voltage side DC power supply (2),
The high-voltage side DC power supply including a plurality of switching elements (S1-S8) connected in series and at least one flying capacitor (C1-C2) at both ends of the plurality of switching elements (S1-S8) connected in series. (2) is connected, and the low-voltage side DC power supply (1) is connected to both ends of a plurality of switching elements (S3-S6) constituting the plurality of switching elements (S1-S8) connected in series. The flying capacitor section (30) and
At least one reactor (L1-L2) inserted in the path between both ends of the low-voltage side capacitor (C3) and both ends of the plurality of switching elements (S3-S6).
A switch circuit (50) inserted in the path between the high-voltage side capacitor (C4) and the high-voltage side DC power supply (2),
To prepare
DC / DC converter (3).
According to this, the flying capacitor (C1-C2) can be safely precharged not from the high-voltage side DC power supply (2) but from the low-voltage side DC power supply (1).
[Item 2]
A plurality of resistors (R1-R8) connected in parallel with the plurality of switching elements (S1-S8) connected in series, and
A plurality of switching elements (S1-S8) connected in series, a control unit (40) for controlling the switch circuit (50), and the like.
With more
When the DC / DC converter (3) is started, the control unit (40) is activated.
While controlling the switch circuit (50) to an off state, the low-voltage side DC power supply (1), the low-voltage side capacitor (C3), the high-voltage side capacitor (C4), and at least one flying capacitor (C1-C2). ) Is charged by controlling the plurality of switching elements (S1-S8) connected in series.
After the voltage of the high-voltage side capacitor (C4) rises to a voltage corresponding to the voltage of the low-voltage side DC power supply (1), the high-voltage side capacitor (C4) is connected in series so as to be boosted. Controls a plurality of switching elements (S1-S8) and
After the voltage of the high-voltage side capacitor (C4) rises to a voltage corresponding to the voltage of the high-voltage side DC power supply (2), the switch circuit (50) is controlled to be turned on.
The DC / DC converter (3) according to
According to this, the voltage of the flying capacitor (C1-C2) can be gradually increased according to the voltage rise of the high-voltage side capacitor (C4), and the flying capacitor (C1-C2) can be safely precharged. Can be done.
[Item 3]
The flying capacitor portion (30) is
The first switching element (S1), the second switching element (S2), the third switching element (S3), the fourth switching element (S4), the fifth switching element (S5), and the sixth switching element (S5), which are connected in series. S6), the 7th switching element (S7), the 8th switching element (S8), and
The first connected between the connection point between the first switching element (S1) and the second switching element (S2) and the connection point between the third switching element (S3) and the fourth switching element (S4). Flying capacitor (C1) and
A second connected between the connection point between the fifth switching element (S5) and the sixth switching element (S6) and the connection point between the seventh switching element (S7) and the eighth switching element (S8). Including the flying capacitor (C2),
The positive terminal of the low-voltage side DC power supply (1) is electrically connected to the connection point between the second switching element (S2) and the third switching element (S3).
The negative terminal of the low-voltage side DC power supply (1) is electrically connected to the connection point between the sixth switching element (S6) and the seventh switching element (S7).
The DC / DC converter (3) according to
According to this, a three-level multi-level DC / DC converter (3) can be realized. By connecting eight switching elements (S1-S8) in parallel with the high-voltage side DC power supply (2), it is possible to use a switching element having a lower withstand voltage than before.
[Item 4]
The first resistor (S1) -the first resistor (R1) -8th resistor (R8) connected in parallel to the eighth switching element (S8), respectively.
The first switching element (S1) -the eighth switching element (S8) and a control unit (40) for controlling the switch circuit (50) are further provided.
When the DC / DC converter (3) is started, the control unit (40) is activated.
The switch circuit (50), the third switching element (S3), the fourth switching element (S4), the fifth switching element (S5), and the sixth switching element (S6) are controlled to be in an off state. ,
The first switching element is such that the voltage of the high-voltage side capacitor (C4) is boosted after the voltage of the high-voltage side capacitor (C4) rises to a voltage corresponding to the voltage of the low-voltage side DC power supply (1). (S1) -Controlling the eighth switching element (S8),
After the voltage of the high-voltage side capacitor (C4) rises to a voltage corresponding to the voltage of the high-voltage side DC power supply (2), the switch circuit (50) is controlled to be turned on.
The DC / DC converter (3) according to
According to this, the voltages of the first flying capacitor (C1) and the second flying capacitor (C2) can be gradually increased according to the voltage increase of the high-voltage side capacitor (C4), and the first flying capacitor (C1) can be gradually increased. ) And the second flying capacitor (C2) can be safely precharged.
[Item 5]
The control unit (40)
The second switching element (S2), the fourth switching element (S4), the fifth switching element (S5), and the seventh switching element (S7) are turned on, and the first switching element (S1), the said. A first mode for controlling the third switching element (S3), the sixth switching element (S6), and the eighth switching element (S8) in an off state.
The first switching element (S1), the third switching element (S3), the sixth switching element (S6), and the eighth switching element (S8) are in the ON state, and the second switching element (S2), the first. A second mode for controlling the 4 switching element (S4), the 5th switching element (S5), and the 7th switching element (S7) in an off state.
The first switching element (S1), the second switching element (S2), the seventh switching element (S7), and the eighth switching element (S8) are in the ON state, and the third switching element (S3), the first. A third mode for controlling the 4 switching element (S4), the 5th switching element (S5), and the 6th switching element (S6) in an off state.
The third switching element (S3), the fourth switching element (S4), the fifth switching element (S5), and the sixth switching element (S6) are in the ON state, and the first switching element (S1), the first. Of the four modes of the two switching elements (S2), the seventh switching element (S7), and the fourth mode for controlling the eighth switching element (S8) in the off state.
The voltage of the high voltage side capacitor (C4) is boosted by using three modes of the first mode, the second mode, the third mode, or the fourth mode.
The DC / DC converter (3) according to
According to this, highly efficient boosting operation is possible by combining the three modes.
[Item 6]
The switch circuit (50)
An N-channel MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) (S9) in which the source terminal is connected to the high-voltage side capacitor (C4) and the drain terminal is connected to the high-voltage side DC power supply (2).
The DC / DC converter (3) according to any one of
According to this, the voltage of the high-voltage side capacitor (C4) can be clamped so that the voltage of the high-voltage side capacitor (C4) does not become higher than the voltage of the high-voltage side DC power supply (2). Further, the switch circuit (50) can be configured at low cost.
1 低圧側直流電源、 2 高圧側直流電源、 3 DC/DC変換装置、 30 フライングキャパシタ部、 40 制御部、 41 電圧センサ、 50 スイッチ回路、 S1−S10 スイッチング素子、 D1−D11 ダイオード、 C1 第1フライングキャパシタ、 C2 第2フライングキャパシタ、 C3 低圧側コンデンサ、 C4 高圧側コンデンサ、 L1 第1リアクトル、 L2 第2リアクトル、 R1−R8 抵抗、 R9 制限抵抗、 RY1 リレー。 1 Low-voltage side DC power supply, 2 High-voltage side DC power supply, 3 DC / DC converter, 30 Flying capacitor section, 40 Control section, 41 Voltage sensor, 50 Switch circuit, S1-S10 switching element, D1-D11 diode, C1 1st Flying Capacitor, C2 2nd Flying Capacitor, C3 Low Voltage Side Capacitor, C4 High Voltage Side Capacitor, L1 1st Reactor, L2 2nd Reactor, R1-R8 Resistance, R9 Limiting Resistance, RY1 Relay.
Claims (6)
高圧側直流電源に並列接続される高圧側コンデンサと、
直列接続された複数のスイッチング素子と、少なくとも一つのフライングキャパシタを含み、前記直列接続された複数のスイッチング素子の両端に前記高圧側直流電源が接続され、前記直列接続された複数のスイッチング素子を構成する一部の複数のスイッチング素子の両端に前記低圧側直流電源が接続される、フライングキャパシタ部と、
前記低圧側コンデンサの両端と、前記一部の複数のスイッチング素子の両端間の経路に挿入される少なくとも一つのリアクトルと、
前記高圧側コンデンサと前記高圧側直流電源間の経路に挿入されるスイッチ回路と、
を備える、
DC/DC変換装置。 A low-voltage side capacitor connected in parallel to the low-voltage side DC power supply,
A high-voltage side capacitor connected in parallel to the high-voltage side DC power supply,
A plurality of switching elements connected in series and at least one flying capacitor are included, and the high-voltage side DC power supply is connected to both ends of the plurality of switching elements connected in series to form the plurality of switching elements connected in series. A flying capacitor section in which the low-voltage side DC power supply is connected to both ends of some of the plurality of switching elements.
Both ends of the low voltage side capacitor and at least one reactor inserted in the path between both ends of the plurality of switching elements.
A switch circuit inserted in the path between the high-voltage side capacitor and the high-voltage side DC power supply,
To prepare
DC / DC converter.
前記直列接続された複数のスイッチング素子と、前記スイッチ回路を制御する制御部と、
をさらに備え、
前記制御部は、前記DC/DC変換装置の起動時において、
前記スイッチ回路をオフ状態に制御するとともに、前記低圧側直流電源から前記低圧側コンデンサ、前記高圧側コンデンサ、及び前記少なくとも一つのフライングキャパシタが充電されるように、前記直列接続された複数のスイッチング素子を制御し、
前記高圧側コンデンサの電圧が前記低圧側直流電源の電圧に対応する電圧まで上昇した後、前記高圧側コンデンサの電圧が昇圧されるように、前記直列接続された複数のスイッチング素子を制御し、
前記高圧側コンデンサの電圧が前記高圧側直流電源の電圧に対応する電圧まで上昇した後、前記スイッチ回路をオン状態に制御する、
請求項1に記載のDC/DC変換装置。 A plurality of resistors connected in parallel with the plurality of switching elements connected in series, and
A plurality of switching elements connected in series, a control unit for controlling the switch circuit, and a control unit.
With more
The control unit starts the DC / DC converter when the DC / DC converter is started.
A plurality of switching elements connected in series so as to control the switch circuit to an off state and charge the low-voltage side capacitor, the high-voltage side capacitor, and at least one flying capacitor from the low-voltage side DC power supply. Control and
After the voltage of the high-voltage side capacitor rises to a voltage corresponding to the voltage of the low-voltage side DC power supply, the plurality of switching elements connected in series are controlled so that the voltage of the high-voltage side capacitor is boosted.
After the voltage of the high-voltage side capacitor rises to a voltage corresponding to the voltage of the high-voltage side DC power supply, the switch circuit is controlled to be turned on.
The DC / DC converter according to claim 1.
直列接続された第1スイッチング素子、第2スイッチング素子、第3スイッチング素子、第4スイッチング素子と、第5スイッチング素子、第6スイッチング素子、第7スイッチング素子及び第8スイッチング素子と、
前記第1スイッチング素子と第2スイッチング素子との接続点と、第3スイッチング素子と第4スイッチング素子との接続点との間に接続された第1フライングキャパシタと、
前記第5スイッチング素子と第6スイッチング素子との接続点と、第7スイッチング素子と第8スイッチング素子との接続点との間に接続された第2フライングキャパシタと、を含み、
前記低圧側直流電源の正側端子が、前記第2スイッチング素子と前記第3スイッチング素子との間の接続点に電気的に接続され、
前記低圧側直流電源の負側端子が、前記第6スイッチング素子と前記第7スイッチング素子との間の接続点に電気的に接続される、
請求項1に記載のDC/DC変換装置。 The flying capacitor section is
The first switching element, the second switching element, the third switching element, the fourth switching element, and the fifth switching element, the sixth switching element, the seventh switching element, and the eighth switching element, which are connected in series,
A first flying capacitor connected between a connection point between the first switching element and the second switching element and a connection point between the third switching element and the fourth switching element.
A second flying capacitor connected between the connection point between the fifth switching element and the sixth switching element and the connection point between the seventh switching element and the eighth switching element is included.
The positive terminal of the low-voltage side DC power supply is electrically connected to the connection point between the second switching element and the third switching element.
The negative terminal of the low-voltage side DC power supply is electrically connected to the connection point between the sixth switching element and the seventh switching element.
The DC / DC converter according to claim 1.
前記第1スイッチング素子−前記第8スイッチング素子と、前記スイッチ回路を制御する制御部をさらに備え、
前記制御部は、前記DC/DC変換装置の起動時において、
前記スイッチ回路と、前記第3スイッチング素子、前記第4スイッチング素子と、前記第5スイッチング素子及び前記第6スイッチング素子をオフ状態に制御し、
前記高圧側コンデンサの電圧が前記低圧側直流電源の電圧に対応する電圧まで上昇した後、前記高圧側コンデンサの電圧が昇圧されるように、前記第1スイッチング素子−前記第8スイッチング素子を制御し、
前記高圧側コンデンサの電圧が前記高圧側直流電源の電圧に対応する電圧まで上昇した後、前記スイッチ回路をオン状態に制御する、
請求項3に記載のDC/DC変換装置。 The first switching element-the first resistor-the eighth resistor connected in parallel to the eighth switching element, respectively.
The first switching element-the eighth switching element and a control unit for controlling the switch circuit are further provided.
The control unit starts the DC / DC converter when the DC / DC converter is started.
The switch circuit, the third switching element, the fourth switching element, the fifth switching element, and the sixth switching element are controlled to be in an off state.
After the voltage of the high-voltage side capacitor rises to a voltage corresponding to the voltage of the low-voltage side DC power supply, the first switching element-the eighth switching element is controlled so that the voltage of the high-voltage side capacitor is boosted. ,
After the voltage of the high-voltage side capacitor rises to a voltage corresponding to the voltage of the high-voltage side DC power supply, the switch circuit is controlled to be turned on.
The DC / DC converter according to claim 3.
前記第2スイッチング素子、前記第4スイッチング素子、前記第5スイッチング素子及び前記第7スイッチング素子をオン状態、並びに前記第1スイッチング素子、前記第3スイッチング素子、前記第6スイッチング素子及び前記第8スイッチング素子をオフ状態に制御する第1モード、
前記第1スイッチング素子、前記第3スイッチング素子、前記第6スイッチング素子及び前記第8スイッチング素子をオン状態 並びに前記第2スイッチング素子、前記第4スイッチング素子、前記第5スイッチング素子及び前記第7スイッチング素子をオフ状態に制御する第2モード、
前記第1スイッチング素子、前記第2スイッチング素子、前記第7スイッチング素子及び前記第8スイッチング素子をオン状態 並びに前記第3スイッチング素子、前記第4スイッチング素子、前記第5スイッチング素子及び前記第6スイッチング素子をオフ状態に制御する第3モード、
前記第3スイッチング素子、前記第4スイッチング素子、前記第5スイッチング素子及び前記第6スイッチング素子をオン状態 並びに前記第1スイッチング素子、前記第2スイッチング素子、前記第7スイッチング素子及び前記第8スイッチング素子をオフ状態に制御する第4モード、の4つのモードの内、
前記第1モードと、前記第2モードと、前記第3モード又は前記第4モードとの3つのモードを使用して、前記高圧側コンデンサの電圧を昇圧させる、
請求項4に記載のDC/DC変換装置。 The control unit
The second switching element, the fourth switching element, the fifth switching element and the seventh switching element are turned on, and the first switching element, the third switching element, the sixth switching element and the eighth switching. First mode, which controls the element to the off state,
The first switching element, the third switching element, the sixth switching element and the eighth switching element are turned on, and the second switching element, the fourth switching element, the fifth switching element and the seventh switching element. Second mode, which controls the off state,
The first switching element, the second switching element, the seventh switching element and the eighth switching element are turned on, and the third switching element, the fourth switching element, the fifth switching element and the sixth switching element. Third mode, which controls the off state,
The third switching element, the fourth switching element, the fifth switching element and the sixth switching element are turned on, and the first switching element, the second switching element, the seventh switching element and the eighth switching element are turned on. Of the four modes of the fourth mode, which controls the off state,
The voltage of the high voltage side capacitor is boosted by using three modes of the first mode, the second mode, the third mode, or the fourth mode.
The DC / DC converter according to claim 4.
ソース端子が前記高圧側コンデンサ、ドレイン端子が前記高圧側直流電源に接続される、NチャンネルMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)である、
請求項1から5のいずれか1項に記載のDC/DC変換装置。 The switch circuit
An N-channel MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) in which the source terminal is connected to the high-voltage side capacitor and the drain terminal is connected to the high-voltage side DC power supply.
The DC / DC converter according to any one of claims 1 to 5.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020076958A JP7503769B2 (en) | 2020-04-23 | 2020-04-23 | DC/DC conversion device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020076958A JP7503769B2 (en) | 2020-04-23 | 2020-04-23 | DC/DC conversion device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021175260A true JP2021175260A (en) | 2021-11-01 |
JP7503769B2 JP7503769B2 (en) | 2024-06-21 |
Family
ID=78280121
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020076958A Active JP7503769B2 (en) | 2020-04-23 | 2020-04-23 | DC/DC conversion device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7503769B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116345888A (en) * | 2023-05-30 | 2023-06-27 | 深圳市首航新能源股份有限公司 | Three-level converter, starting method thereof and electronic equipment |
EP4239871A1 (en) * | 2022-03-03 | 2023-09-06 | Shenzhen SOFARSOLAR Co., Ltd. | Three-level converting circuit, and starting method and electronic device thereof |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012182977A (en) * | 2011-02-28 | 2012-09-20 | Semikron Elektronik Gmbh & Co Kg | Dc/dc converter cell, dc/dc converter circuit with feedback capability formed of the same, and method for operation of the same |
JP2015216790A (en) * | 2014-05-12 | 2015-12-03 | パナソニックIpマネジメント株式会社 | Power converter and power conditioner using the same |
-
2020
- 2020-04-23 JP JP2020076958A patent/JP7503769B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012182977A (en) * | 2011-02-28 | 2012-09-20 | Semikron Elektronik Gmbh & Co Kg | Dc/dc converter cell, dc/dc converter circuit with feedback capability formed of the same, and method for operation of the same |
JP2015216790A (en) * | 2014-05-12 | 2015-12-03 | パナソニックIpマネジメント株式会社 | Power converter and power conditioner using the same |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4239871A1 (en) * | 2022-03-03 | 2023-09-06 | Shenzhen SOFARSOLAR Co., Ltd. | Three-level converting circuit, and starting method and electronic device thereof |
CN116345888A (en) * | 2023-05-30 | 2023-06-27 | 深圳市首航新能源股份有限公司 | Three-level converter, starting method thereof and electronic equipment |
CN116345888B (en) * | 2023-05-30 | 2023-08-29 | 深圳市首航新能源股份有限公司 | Three-level converter, starting method thereof and electronic equipment |
Also Published As
Publication number | Publication date |
---|---|
JP7503769B2 (en) | 2024-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11418114B2 (en) | Boost power conversion circuit, method, inverter, apparatus, and system | |
US7830036B2 (en) | Power electronic module pre-charge system and method | |
US7830686B2 (en) | Isolated high power bi-directional DC-DC converter | |
US10263429B2 (en) | Bidirectional DC-DC converter, power conditioner, and distributed power system | |
WO2021033412A1 (en) | Dc/dc converting device | |
US20120069604A1 (en) | Compact power converter with high efficiency in operation | |
EP3916976A1 (en) | Ac-dc power conversion systems with extended voltage gain | |
JP2015162951A (en) | bidirectional converter | |
CN111277131A (en) | Boost power conversion circuit and control method thereof | |
JP2021175260A (en) | Dc/dc conversion device | |
JP2014036491A (en) | Dc/dc power conversion device, and power conditioner for photovoltaic system | |
JP7503766B2 (en) | Power Conversion Equipment | |
JP5362657B2 (en) | Power converter | |
US7471532B1 (en) | Electric circuit, in particular for a medium-voltage power converter | |
US11205969B2 (en) | Inverter device configured to operate in a CCM and sequentially operate in buck and boost phases | |
CN111371323A (en) | BOOST power conversion circuit and control method thereof | |
JP7466089B2 (en) | DC/DC conversion device | |
CN107615634B (en) | Power conversion device and power supply system using same | |
KR102208248B1 (en) | Converter and power conversion device using the same | |
JP2019126184A (en) | Polyphase converter | |
CN211908650U (en) | Boost power conversion circuit | |
WO2021024566A1 (en) | Dc-dc power conversion apparatus | |
WO2021246242A1 (en) | Dc/dc conversion device | |
JP7432892B2 (en) | power converter | |
JP7054835B2 (en) | Power converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230217 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230620 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230907 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20230919 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20231124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240410 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240530 |