JP6312575B2 - カウント装置 - Google Patents
カウント装置 Download PDFInfo
- Publication number
- JP6312575B2 JP6312575B2 JP2014217944A JP2014217944A JP6312575B2 JP 6312575 B2 JP6312575 B2 JP 6312575B2 JP 2014217944 A JP2014217944 A JP 2014217944A JP 2014217944 A JP2014217944 A JP 2014217944A JP 6312575 B2 JP6312575 B2 JP 6312575B2
- Authority
- JP
- Japan
- Prior art keywords
- bits
- coding pattern
- count value
- pattern
- changes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
例えば、物理情報分布検知装置として、光を検知する素子を用いた撮像装置がある。撮像装置は、映像機器をはじめ幅広い製品に用いられている。
しかし、2種類のグレイコードカウンタを1セットとして動作させるため、ノイズ低減効果を得るためには少なくとも2つのカウント装置を実装する必要があり、実装面積が増えてしまう。
カウント値毎に複数のビットで構成された符号化パターンを記憶した符号化パターン記憶部であって、カウント値が1つ遷移する毎に、前記符号化パターンを構成する複数のビットのうちの一部のビットが0から1に変化し、0から1に変化するビットと同数のビットが1から0に変化する符号化パターンを記憶した符号化パターン記憶部と、
カウント値を遷移させた場合に、前記符号化パターン記憶部から遷移後のカウント値に対応する符号化パターンを読み出して出力する出力部と
を備える。
***構成の説明***
図1は、実施の形態1に係るカウント装置10の構成図である。
カウント装置10は、初期値設定部11と、符号化論理部12と、同期レジスタ13とを備える。
符号化パターン記憶部121は、カウント値A毎に、複数のビットで構成された符号化パターンBを記憶する。特に、符号化パターン記憶部121は、カウント値Aが1つ遷移する毎に、符号化パターンBを構成する複数のビットのうちの一部のビットが0から1に変化し、0から1に変化するビットと同数のビットが1から0に変化する符号化パターンBを記憶する。
出力部122は、クロック信号23に同期して、カウント値Aを1つずつ遷移させる。そして、出力部122は、カウント値Aを遷移させた場合に、符号化パターン記憶部121から遷移後のカウント値Aに対応する符号化パターンBを読み出して出力する。
図2は、4ビットのバイナリーコード31と、4ビットのバイナリーコード31に対応するグレイコード32とを示す図である。
バイナリーコード31では、カウント値Aが1つ遷移する際、複数のビットが変化する場合がある。例えば、カウント値Aが7から8に遷移する際には、4ビット全てが変化する。
グレイコード32では、カウント値Aが1つ遷移するごとに出力ビットは1ビットのみ変化する。しかし、変化する1ビットが、0から1に変化するか、1から0に変化するかはカウント値Aによって異なる。
図3では、図2に示すグレイコード32のうち、カウント値Aが2,4,6,8,12,14のコードが抜粋されている。図3に示すパターンでは、カウント値Aが次の値に遷移すると、常に、4ビットのうち、1ビットだけが0から1に変化し、1ビットだけが1から0に変化する。例えば、カウント値Aが2から4に遷移すると、第3ビットが0から1に変化し、第1ビットが1から0に変化し、残りの第2ビットと第4ビットとは変化しない。
また、符号化パターンBのビット数が奇数の場合、カウント可能な数は、符号化パターンBのビット数のうち1/2+1個のビットが1で、残りのビットが0のとき、及び、符号化パターンBのビット数のうち1/2−1個のビットが1で、残りのビットが0のとき最大となる。例えば、符号化パターンBのビット数が5ビットの場合、3ビットが1であっても、2ビットが1であってもカウント可能な数は変わらず最大となり、10である。
また、符号化パターンBは、符号化パターンBのビット数が奇数の場合には、符号化パターンBのビット数のグレイコード32から、符号化パターンBのビット数の1/2+1個、又は、1/2−1個のビットが1であるコードが抽出されて構成されるのがよい。
ビット数が4ビットで偶数のため、4ビットのグレイコード32から、2ビットが1であるコードが抽出されて、符号化パターンBが構成されている。この場合、カウント可能な数は、4C2=6である。
例えば、カウント値Aが0から1に遷移したとき、符号化パターンBは“0011”から“0110”に変化し、第3ビットが0から1に変化し、第1ビットが1から0に変化する。それ以外もカウント値Aが1つ遷移する毎に1ビットが0から1に変化し、1ビットが1から0に変化している。
ビット数が5ビットで奇数のため、5ビットのグレイコード32から、3ビットが1であるコードが抽出される場合と、2ビットが1であるコードが抽出される場合とが考えられる。図5では、3ビットが1であるコードが抽出されて、符号化パターンBが構成されている。図6では、2ビットが1であるコードが抽出されて、符号化パターンBが構成されている。いずれの場合も、カウント可能な数は、5C3=5C2=10である。
図5では、例えば、カウント値Aが7から8に遷移したとき、符号化パターンBは“10101”から“10110”に変化し、第2ビットが0から1に変化し、第1ビットが1から0に変化する。それ以外もカウント値Aが1つ遷移する毎に1ビットが0から1に変化し、1ビットが1から0に変化している。
図6では、例えば、カウント値Aが7から8に遷移したとき、符号化パターンBは“10100”から“10010”に変化し、第2ビットが0から1に変化し、第3ビットが1から0に変化する。それ以外もカウント値Aが1つ遷移する毎に1ビットが0から1に変化し、1ビットが1から0に変化している。
カウント装置10では、初期値設定部11が、初期値信号22を出力して、符号化論理部12にカウント値Aを初期値である0等に設定させる。その後、符号化論理部12において、出力部122が、クロック信号23に同期してカウント値Aを1つずつ遷移させ、遷移後のカウント値Aに対応する符号化パターンBを出力する。
ここで、符号化パターンBは、図4から図6に示すようなパターンである。そのため、出力部122は、出力の度に、1ビットだけが0から1に変化し、1ビットだけが1から0に変化する。
そして、同期レジスタ13は、クロック信号23に同期して、出力部122が出力した符号化パターンBを出力信号24として出力する。
図7は、信号線の信号レベルが0から1へ遷移した様子を表した図である。
信号が0から1へ遷移した場合、電源から信号線に電流が流れ込み、配線やトランジスタの容量を充電することで電位が上昇する。この時、電源から信号線に流れ込む電流によってスパイクノイズが発生する。
信号が1から0に遷移した場合、信号線からグランドへ放電されることによって電位が降下する。この時、信号線からグランドに流れる電流によってスパイクノイズが発生する。
つまり、実施の形態1に係るカウント装置10では、カウント値Aの遷移により発生するノイズを低減することができる。
図9から分かるように、符号化パターンBを用いた場合、ビット数を2〜3ビット増やすことにより、バイナリーコード31を用いた場合と同数のカウントが可能となる。これに対して、特許文献1のように、カウンタを2つ用意してノイズを打ち消そうとした場合、ビット数を2倍にしなければならない。
つまり、実施の形態1に係るカウント装置10では、少ないビット数でカウント値Aの遷移により発生するノイズを低減することができる。
しかし、逆方向のスパイクノイズが発生し、互いに打ち消しあうため、0から1に変化するビット数、及び、1から0に変化するビット数を2ビット以上としてもよい。つまり、2ビット以上のあるXビットが0から1に変化し、同数のXビットが1から0に変化するパターンを符号化パターンBとしてもよい。
実施の形態2では、実施の形態1と異なる部分について説明する。
図10は、実施の形態2に係るカウント装置10の構成図である。
図10に示すカウント装置10は、図1に示すカウント装置10が備える構成に加え、終了判定部14を備える。
終了判定部14は、出力部122が出力した符号化パターンBに基づき、カウント値Aが設定値まで達したか否かを判定する。終了判定部14は、カウント値Aが設定値まで達したと判定した場合には、初期値設定部11へ終了信号25を出力する。
初期値設定部11は、終了信号25を受信すると、初期値信号22を符号化論理部12へ出力して、符号化論理部12にカウント値Aを初期値に設定させる。
実施の形態2に係るカウント装置10では、カウント可能な数まで達した場合にカウント値Aを初期値に戻すため、任意の設定値を取り出すことが可能である。
また、実施の形態1,2において「〜部」として説明した機能は、ソフトウェアによっても実現することができる。ソフトウェアによって実現される場合、カウント装置10は、CPU等の処理装置と、RAM等の主記憶装置と、ROM等の補助記憶装置とを備える。そして、「〜部」を実装したプログラムが補助記憶装置に記憶され、実行時にプログラムが処理装置によって主記憶装置に読み出され、処理装置によって実行される。
Claims (2)
- カウント値毎に複数のビットで構成され、カウント値が1つ遷移する毎に、符号化パターンを構成する複数のビットのうちの1つのビットが0から1に変化し、1つのビットが1から0に変化する符号化パターンであって、前記符号化パターンのビット数が奇数の場合には、前記符号化パターンのビット数のグレイコードから、前記符号化パターンのビット数の1/2+1個、又は、1/2−1個のビットが1であるコードが抽出されて構成される符号化パターンを記憶した符号化パターン記憶部と、
カウント値を遷移させた場合に、前記符号化パターン記憶部から遷移後のカウント値に対応する符号化パターンを読み出して出力する出力部と
を備えるカウント装置。 - 前記符号化パターンは、前記符号化パターンのビット数が偶数の場合には、前記符号化パターンのビット数のグレイコードから、前記符号化パターンのビット数の1/2個のビットが1であるコードが抽出されて構成される
請求項1に記載のカウント装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014217944A JP6312575B2 (ja) | 2014-10-27 | 2014-10-27 | カウント装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014217944A JP6312575B2 (ja) | 2014-10-27 | 2014-10-27 | カウント装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016086293A JP2016086293A (ja) | 2016-05-19 |
JP6312575B2 true JP6312575B2 (ja) | 2018-04-18 |
Family
ID=55973726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014217944A Active JP6312575B2 (ja) | 2014-10-27 | 2014-10-27 | カウント装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6312575B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53140959A (en) * | 1977-05-14 | 1978-12-08 | Fujitsu Ltd | Counter circuit |
JPS62180612A (ja) * | 1986-02-04 | 1987-08-07 | Toshiba Corp | 半導体集積回路装置 |
JP3578384B2 (ja) * | 1998-08-06 | 2004-10-20 | シャープ株式会社 | 固体撮像素子の欠陥画素検出・補正装置 |
US7728461B1 (en) * | 2003-06-03 | 2010-06-01 | Cypress Semiconductor Corporation | System for noise reduction in circuits |
JP5481836B2 (ja) * | 2008-11-05 | 2014-04-23 | 日本電気株式会社 | カウンタ回路、カウンタ回路の制御方法 |
JP2013251824A (ja) * | 2012-06-01 | 2013-12-12 | Nikon Corp | 撮像素子 |
JP6699553B2 (ja) * | 2014-08-20 | 2020-05-27 | ソニー株式会社 | 信号処理装置、撮像素子、並びに、電子機器 |
-
2014
- 2014-10-27 JP JP2014217944A patent/JP6312575B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016086293A (ja) | 2016-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010268080A (ja) | 固体撮像装置 | |
KR101996491B1 (ko) | 이중 데이터 레이트 카운터 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서 | |
US20120061555A1 (en) | Analog-to-digital converter with programmable ramp generator | |
CN102959950B (zh) | 固体摄像装置 | |
CN102883111A (zh) | 固态图像感测装置 | |
JP2015106816A5 (ja) | ||
CN105100649A (zh) | 计数器、模数转换器以及图像感测器件 | |
JP6312575B2 (ja) | カウント装置 | |
US8330834B2 (en) | Signal processing method and solid-state image sensing device | |
JP2012204842A (ja) | 固体撮像装置 | |
KR100438319B1 (ko) | 그레이코드 카운터 | |
JP5977680B2 (ja) | 固体撮像装置 | |
JP6240374B2 (ja) | 半導体装置 | |
US8975922B2 (en) | Method and apparatus for simultaneous processing of multiple functions | |
JP5977634B2 (ja) | データ処理回路および固体撮像装置 | |
JP2013251824A (ja) | 撮像素子 | |
CN106849955B (zh) | 一种脉冲密度调制方法及脉冲密度值信号转换电路 | |
JP2011071784A (ja) | アナログデジタル変換回路 | |
US20140183336A1 (en) | Reference signal generating circuit, ad conversion circuit, and imaging device | |
JP3970224B2 (ja) | 固体撮像装置 | |
CN217847108U (zh) | 量子随机数生成器及包含其的集成电路 | |
JP2018074482A (ja) | 波形生成回路等 | |
CN217847107U (zh) | 基于雪崩效应的量子随机数生成器及包含其的集成电路 | |
CN217847106U (zh) | 基于隧穿效应的量子随机数生成器及包含其的集成电路 | |
US8416114B2 (en) | A/D conversion circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170418 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180320 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6312575 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |