JP6298312B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP6298312B2 JP6298312B2 JP2014025809A JP2014025809A JP6298312B2 JP 6298312 B2 JP6298312 B2 JP 6298312B2 JP 2014025809 A JP2014025809 A JP 2014025809A JP 2014025809 A JP2014025809 A JP 2014025809A JP 6298312 B2 JP6298312 B2 JP 6298312B2
- Authority
- JP
- Japan
- Prior art keywords
- alloy
- connection hole
- wiring
- heat treatment
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device.
半導体装置のAl合金配線を有する多層配線の製造方法において、高アスペクト比を有する接続孔の埋め込み方法としてブランケットタングステンCVDや高温スパッタリングにより接続孔を埋め込む方法が公知の技術となっている。 In a manufacturing method of a multilayer wiring having Al alloy wiring of a semiconductor device, a method of filling a connection hole by blanket tungsten CVD or high temperature sputtering is a known technique as a method of filling a connection hole having a high aspect ratio.
タングステンによる接続孔の埋め込みによる課題として以下の3点が挙げられる。
(1)接続抵抗が高抵抗になるため、高速動作あるいは消費電流の点から不利となる
(2)製造工数が多いため製造TATが長く、コストが高い
(3)構造的にエレクトロマイグレーションに弱い
上記(3)を補足するとAl合金同士が接続される場合にはエレクトロマイグレーションによりカソード側のAl合金配線からアノード側のAl合金配線にAl原子が供給されるが、タングステンによる埋め込みの場合、Al原子の拡散が接続孔に埋め込まれたタングステンにより遮断されてしまうことに起因している。
The following three points can be cited as problems caused by filling the connection hole with tungsten.
(1) Since connection resistance becomes high resistance, it is disadvantageous in terms of high-speed operation or current consumption. (2) Since there are many manufacturing steps, manufacturing TAT is long and cost is high. (3) Structurally weak to electromigration. Supplementing (3), when Al alloys are connected to each other, Al atoms are supplied from the Al alloy wiring on the cathode side to the Al alloy wiring on the anode side by electromigration. This is because diffusion is blocked by tungsten embedded in the connection hole.
前記(1)〜(3)の課題を解決するためにはAlの高温スパッタリングによる埋め込みが有効だが、タングステンの埋め込みに比べ高アスペクト比を有する接続孔への埋め込みが困難でアスペクト比が6以上になるとAlが充填しきれずに接続孔内にボイドを生じてしまう可能性が高く、接続抵抗および長期信頼性に課題がある。 In order to solve the problems (1) to (3), it is effective to embed Al by high-temperature sputtering, but it is difficult to embed in a connection hole having a high aspect ratio as compared to tungsten, and the aspect ratio is 6 or more. In this case, it is highly possible that Al cannot be completely filled and voids are generated in the connection holes, and there are problems in connection resistance and long-term reliability.
高アスペクト比に対応した高温スパッタリング以外の方法としては特許文献1にて開示されているが、高アスペクト比を有する接続孔に対しては図4に示したように十分なカバレジを得難く、接続孔内にボイドが発生することがある。また特許文献2では上層のAl合金13を堆積した後に熱処理を施すことによる表面張力とAlの表面拡散により接続孔内にAl合金を導入して埋め込む方法が開示されているが、図5に示したように凝集により下層配線のAl合金が上層配線側吸い上げられることにより逆に埋め込み性が損なわれる懸念がある。
A method other than high temperature sputtering corresponding to a high aspect ratio is disclosed in
よって本発明主旨は高アスペクト比を有する接続孔へのAlの埋め込み方法に関し、接続孔への充填性に優れ、低抵抗でエレクトマイグレーション耐性に強く、しかも低コストとなる製造方法を提供することにある。 Therefore, the gist of the present invention relates to a method for embedding Al in a connection hole having a high aspect ratio, and to provide a manufacturing method that is excellent in filling of the connection hole, has low resistance, is strong in electromigration resistance, and is low in cost. is there.
上記課題を解決するため本発明においては、半導体基板を含む絶縁膜上にバリアメタル、Al合金、反射防止膜の積層構造からなる第1の配線上にプラズマ窒化膜を堆積する工程と、前記プラズマ窒化膜上に酸化膜を堆積した後平坦にする工程と、前記プラズマ窒化膜と前記酸化膜から成る層間絶縁膜上に接続孔を開孔して第1の配線のAl合金表面を露出させる工程と、真空中にて前記接続孔底部のAl合金表面のアルミナ層を除去する工程と、前記アルミナ層除去後に真空中にて少なくとも前記プラズマ窒化膜および前記層間絶縁膜の成膜温度より高い温度で第1の熱処理を行い接続孔を開孔した部分のAl合金を接続孔底部から接続孔上面の範囲内で凸状に隆起させる工程と、続く高圧アルゴンガス雰囲中で少なくとも第1の熱処理より高い温度で第2の熱処理を行い前記凸に隆起させたAl合金をフローさせ平坦にした後に上層配線を形成する工程を含むことを特徴とした半導体装置の製造方法を提供するものである。更に前記接続孔底部の接続孔の直径をA、第1の配線のAl合金膜厚をBとした場合にB≧Aの関係にある。さらに、第1の熱処理温度が400℃〜470℃の範囲であり、かつ前記第2の熱処理温度が450℃〜550℃の範囲にあり、前記上層配線がAl合金および前記Al合金の上層に高融点金属からなる構造をもち、前記高融点金属の膜厚が50nmから200nmの範囲にあるものとする。 In order to solve the above problems, in the present invention, a step of depositing a plasma nitride film on a first wiring having a laminated structure of a barrier metal, an Al alloy, and an antireflection film on an insulating film including a semiconductor substrate; A step of depositing an oxide film on the nitride film and then flattening; a step of opening a connection hole on the interlayer insulating film made of the plasma nitride film and the oxide film to expose the Al alloy surface of the first wiring; Removing the alumina layer on the surface of the Al alloy at the bottom of the connection hole in a vacuum; and at least a temperature higher than the film formation temperature of the plasma nitride film and the interlayer insulating film in the vacuum after the alumina layer is removed. The first heat treatment is performed so that the Al alloy in the portion where the connection hole is opened is raised in a convex shape within the range from the bottom of the connection hole to the top surface of the connection hole, and at least the first heat treatment is performed in a high-pressure argon gas atmosphere. There is provided a method of manufacturing a semiconductor device comprising the step of forming the upper wiring after flattened by flowing the Al alloy is raised to the convex performing a second heat treatment at a high temperature. Further, when the diameter of the connection hole at the bottom of the connection hole is A and the Al alloy film thickness of the first wiring is B, the relation of B ≧ A is established. Further, the first heat treatment temperature is in the range of 400 ° C. to 470 ° C., the second heat treatment temperature is in the range of 450 ° C. to 550 ° C., and the upper wiring is high in the upper layer of the Al alloy and the Al alloy. It has a structure made of a melting point metal, and the thickness of the refractory metal is in the range of 50 nm to 200 nm.
接続孔への充填性に優れ、低抵抗でエレクトマイグレーション耐性に強い金属の接続を形成することが可能である。 It is possible to form a metal connection that is excellent in filling into the connection hole, low resistance, and strong in electromigration resistance.
本発明を実施するための形態について工程断面図に基づいて説明する。
まず、実施例を説明する図1(a)に示すように、絶縁膜2が形成された半導体基板上1上にバリアメタル3とAl配線4および反射防止膜5を堆積した後、フォトリソグラフィーとドライエッチング技術により、第1の配線を形成する。
The form for implementing this invention is demonstrated based on process sectional drawing.
First, as shown in FIG. 1A for explaining the embodiment, a
次に、図1(b)に示すようにプラズマ窒化膜6を成膜する。成膜温度は成膜装置が枚葉式装置で、配線が裸の状態から成膜開始されるまでの保持時間が数秒から数十秒あれば一般的な350℃〜400℃程度の温度範囲でよい。しかしながらバッチ式装置のように保持時間が30分から1時間程度保持が必要な場合、熱ストレスによる応力緩和により配線にヒロックが出てしまうと、後の工程で本来得ようとする接続孔部のAlの隆起形状が得難くなるため可能な限り低温が望ましく、可能であればAlの成膜温度以下がよい。
さらに、CVDにより酸化膜を成膜し、SOGエッチバックあるいは化学的機械研磨方法等を用いた平坦化処理を行った後、再度酸化膜を成膜して酸化膜7を得る。
Next, a
Further, an oxide film is formed by CVD, and after performing a planarization process using an SOG etchback or a chemical mechanical polishing method, the oxide film is formed again to obtain the
続いて、図1(c)に示すように、前記プラズマ窒化膜6および酸化膜7から成る層間絶縁膜にフォトリソグラフィーとドライッチング技術により接続孔8を開孔する。接続孔の大きさは図3に示すように接続孔の直径をA、第1のAl合金配線の膜厚をBとした場合にA≦Bとなるように設計されたものが望ましく、これは後に得ようとする接続孔部のAlの隆起部において十分な高さを得たいためである。なおエッチング時はオーバーエッチングにより高融点金属膜からなる反射防止膜を除去しAl表面を露出させる。その後レジストをアッシング処理および有機系剥離液に浸漬させレジスト及びエッチング副生成物を完全に除去する。接続孔底部のAl表面にはアルミナ9層が生成されている。
Subsequently, as shown in FIG. 1C, a connection hole 8 is opened in the interlayer insulating film composed of the
そして、RFエッチング、真空中加熱機構、高圧加熱機構を有するAlスパッタ装置にて、先ず常温でArプラズマによるRFエッチングによりAl表面を5nm〜20nmのエッチングしアルミナ層9を除去して、図1(d)に示すように、清浄なAl表面10を得る。
Then, using an Al sputtering apparatus having RF etching, a heating mechanism in vacuum, and a high-pressure heating mechanism, the Al surface is first etched by RF etching with Ar plasma at room temperature to remove the alumina layer 9, and FIG. As shown in d), a
続いて、抵抗ヒーター加熱あるはハロゲンランプ照射により半導体基板を加熱出来る機構を持つ真空チャンバー内で、第1の熱処理として半導体基板を400℃から470℃の温度範囲内で60秒から300秒程度アニールして、図2(a)に示すAl隆起部11を得る。加熱時間は抵抗加熱とハロゲンランプでは半導体基板の昇温速度が異なるため適宜調整するが、Alの隆起部の頂点の高さが接続孔上面以下となるように調整する必要がある。これは隆起させたAlが接続孔上面より高くなるとフローさせた後においても接続孔部が凸形状となる可能性を示しており、更に上層に配線を設ける場合に層間絶縁膜の平坦化処理により接続孔部分の前記凸形状部分の層間膜が局所的に薄くなるからである。最悪平坦化処理後に前記凸形状部分が露出して下層配線と上層配線の短絡を招くという問題を回避するためである。 Subsequently, the semiconductor substrate is annealed in a temperature range of 400 ° C. to 470 ° C. for about 60 seconds to 300 seconds as a first heat treatment in a vacuum chamber having a mechanism capable of heating the semiconductor substrate by irradiation with a resistance lamp or halogen lamp. Thus, the Al raised portion 11 shown in FIG. The heating time is appropriately adjusted between the resistance heating and the halogen lamp because the heating rate of the semiconductor substrate is different. However, the heating time needs to be adjusted so that the height of the apex of the raised portion of the Al is not more than the upper surface of the connection hole. This indicates the possibility that the connection hole portion may become convex even after the raised Al becomes higher than the upper surface of the connection hole, and when the wiring is provided in the upper layer, the interlayer insulating film is flattened. This is because the interlayer film of the convex portion of the connection hole portion is locally thinned. This is to avoid the problem that the convex portion is exposed after the worst flattening process and causes a short circuit between the lower layer wiring and the upper layer wiring.
そして、大気暴露せずに抵抗ヒーター加熱あるはハロゲンランプ照射により半導体基板を加熱でき、かつAr高圧ガス雰囲気で2気圧から5気圧に加圧出来る機構を持つチャンバー内で第2の熱処理として第1の熱処理より高い温度で、半導体基板を420℃から550℃の温度範囲内で60秒から300秒程度アニールにして前記Al隆起部11をフローさせることにより図2(b)に示す、Al埋め込み部12を得る。 Then, the first heat treatment is performed as a second heat treatment in a chamber having a mechanism capable of heating the semiconductor substrate by irradiation with a resistance heater or halogen lamp without being exposed to the atmosphere and capable of pressurizing from 2 atm to 5 atm in an Ar high pressure gas atmosphere. An Al buried portion shown in FIG. 2 (b) is obtained by annealing the semiconductor substrate in a temperature range of 420 ° C. to 550 ° C. for about 60 seconds to 300 seconds at a temperature higher than that of the heat treatment in FIG. Get 12.
続いて、図2(c)に示したように上Alスパッタにより所望の膜厚となるようスパッタしてAl合金層13を得るとともに、高融点金属を20nm〜200nmの範囲でスパッタして高融点金属層14を得る。この高融点金属層は反射防止膜のみならず、Al合金のストレスマイグレーション耐性を上げるためのバイパス効果を果たす役割を担う。
最後に、フォトリソグラフィーおよびエッチング技術を用いて配線パターンを形成して図2(d)に示すような接続部を得る。
Subsequently, as shown in FIG. 2C, the
Finally, a wiring pattern is formed using photolithography and etching techniques to obtain a connection portion as shown in FIG.
1 半導体基板
2 絶縁膜
3 バリアメタル
4 第1配線 Al合金
5 反射防止膜
6 プラズマ窒化膜
7 酸化膜
8 接続孔
9 アルミナ層
10 Al清浄面
11 Al隆起部
12 Al埋め込み部
13 上層Al合金配線
14 高融点金属層
A Viaホールボトム径
B 第1配線のAl膜厚
DESCRIPTION OF
Claims (5)
酸化膜を堆積して平坦にする工程と、
前記プラズマ窒化膜と前記酸化膜から成る層間絶縁膜上にレジストのパターンを用いて接続孔を開孔して前記第1の配線を構成している前記Al合金の表面を露出させる工程と、
前記レジストのパターンおよびエッチング副生成物を完全に除去し、前記Al合金の表面にアルミナ層を形成する工程と、
真空中において常温で前記アルミナ層を除去する工程と、
前記アルミナ層除去後に真空中にて少なくとも前記プラズマ窒化膜および前記層間絶縁膜の成膜温度より高い温度で第1の熱処理を行い、前記接続孔を開孔した部分の前記Al合金を接続孔底部から接続孔上面の範囲内で凸に隆起させる工程と、
高圧アルゴンガス雰囲中で少なくとも前記第1の熱処理より高い温度で第2の熱処理を行い、前記凸に隆起させたAl合金をフローさせ平坦にする工程と、
前記凸に隆起させたAl合金をフローさせ平坦にした後に上層配線を形成する工程と、
を含み、
前記Al合金をフローさせ平坦にする工程は、前記凸に隆起させる工程と同一装置内で処理され、前記凸に隆起させる工程に続き大気暴露せずに処理されることを特徴とする半導体装置の製造方法。 Depositing a plasma nitride film on the first wiring having a laminated structure of a barrier metal, an Al alloy, and an antireflection film;
Depositing and flattening an oxide film;
A step of exposing a surface of the Al alloy constituting the first wiring by opening a connection hole on the interlayer insulating film made of the plasma nitride film and the oxide film using a resist pattern;
Removing the resist pattern and etching by-products completely, and forming an alumina layer on the surface of the Al alloy;
Removing the alumina layer at room temperature in vacuum;
After the alumina layer is removed, a first heat treatment is performed in vacuum at a temperature higher than the deposition temperature of at least the plasma nitride film and the interlayer insulating film, and the Al alloy in the portion where the connection hole is formed is connected to the bottom of the connection hole A step of projecting in the range of the upper surface of the connection hole from,
A step of at least the first performing a second heat treatment at a temperature higher than the heat treatment, to flatten by the flow of the Al alloy is raised to the convex with high pressure argon gas cut囲中,
A step of forming an upper layer wiring after the Al alloy raised in a convex manner is flowed and flattened;
Only including,
The step of flowing and flattening the Al alloy is performed in the same apparatus as the step of raising the protrusion, and is processed without exposure to the atmosphere following the step of raising the protrusion . Production method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014025809A JP6298312B2 (en) | 2014-02-13 | 2014-02-13 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014025809A JP6298312B2 (en) | 2014-02-13 | 2014-02-13 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015153879A JP2015153879A (en) | 2015-08-24 |
JP6298312B2 true JP6298312B2 (en) | 2018-03-20 |
Family
ID=53895847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014025809A Expired - Fee Related JP6298312B2 (en) | 2014-02-13 | 2014-02-13 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6298312B2 (en) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61280638A (en) * | 1985-06-06 | 1986-12-11 | Toshiba Corp | Manufacture of semiconductor device |
JPS6447051A (en) * | 1987-08-18 | 1989-02-21 | Fujitsu Ltd | Formation of multilayer interconnection |
JP2743409B2 (en) * | 1988-11-14 | 1998-04-22 | ヤマハ株式会社 | Multilayer wiring formation method |
JPH06112203A (en) * | 1992-09-28 | 1994-04-22 | Fujitsu Ltd | Production of semiconductor device |
JPH08222567A (en) * | 1995-02-17 | 1996-08-30 | Sony Corp | Wiring formation method, and wiring formation device used for the same |
JPH08241923A (en) * | 1995-03-02 | 1996-09-17 | Sony Corp | Method and apparatus for interconnection formation |
JPH08316307A (en) * | 1995-05-18 | 1996-11-29 | Sumitomo Metal Ind Ltd | Method for forming multilayer wiring |
JPH09139427A (en) * | 1995-11-16 | 1997-05-27 | Oki Electric Ind Co Ltd | Method of filling contact hole |
JPH1079425A (en) * | 1996-09-04 | 1998-03-24 | Sony Corp | Semiconductor device and its manufacture |
JP2000277522A (en) * | 1999-03-29 | 2000-10-06 | Nec Corp | Semiconductor device and manufacture thereof |
-
2014
- 2014-02-13 JP JP2014025809A patent/JP6298312B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015153879A (en) | 2015-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW591747B (en) | Method of fabricating semiconductor device | |
JP4408432B2 (en) | Method for forming damascene wiring | |
JPH11135504A (en) | Manufacture of semiconductor device | |
JP4169950B2 (en) | Manufacturing method of semiconductor device | |
JP2007165428A (en) | Process for fabricating semiconductor device | |
US7939421B2 (en) | Method for fabricating integrated circuit structures | |
JP6298312B2 (en) | Manufacturing method of semiconductor device | |
JP5823359B2 (en) | Manufacturing method of semiconductor device | |
JP3329290B2 (en) | Method for manufacturing semiconductor device | |
JP4219215B2 (en) | Manufacturing method of electronic device | |
JP2007081130A (en) | Method of manufacturing semiconductor device | |
JP5891753B2 (en) | Manufacturing method of semiconductor device | |
CN102339786A (en) | Method for processing copper-plated layers in trenches | |
JP2005197711A (en) | Method for manufacturing semiconductor device | |
KR100705950B1 (en) | Method of forming a metal line in semiconductor device | |
KR100613337B1 (en) | Method for fabricating tungsten interconnection contacts | |
JPH09306915A (en) | Manufacture of semiconductor device | |
KR100467803B1 (en) | Fabrication method of semiconductor device | |
US20130045595A1 (en) | Method for processing metal layer | |
US20130178059A1 (en) | Manufacturing method and manufacturing apparatus of device | |
KR100204009B1 (en) | Manufacturing method of semiconductor device | |
KR100568418B1 (en) | Method of forming a inductor in a semiconductor device | |
KR100568417B1 (en) | Method of forming a inductor in a semiconductor device | |
KR100617046B1 (en) | method for forming metal line of semiconductor device | |
JP2004146452A (en) | Method of manufacturing wiring structure applied to semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20160112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171003 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180223 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6298312 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |