JP6297741B1 - 光デバイス及びその製造方法 - Google Patents

光デバイス及びその製造方法 Download PDF

Info

Publication number
JP6297741B1
JP6297741B1 JP2017224702A JP2017224702A JP6297741B1 JP 6297741 B1 JP6297741 B1 JP 6297741B1 JP 2017224702 A JP2017224702 A JP 2017224702A JP 2017224702 A JP2017224702 A JP 2017224702A JP 6297741 B1 JP6297741 B1 JP 6297741B1
Authority
JP
Japan
Prior art keywords
optical device
substrate
resin
stress relaxation
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017224702A
Other languages
English (en)
Other versions
JP2018174297A (ja
Inventor
エジソン ゴメス カマルゴ
エジソン ゴメス カマルゴ
敏昭 福中
敏昭 福中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei EMD Corp
Original Assignee
Asahi Kasei EMD Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei EMD Corp filed Critical Asahi Kasei EMD Corp
Priority to US15/911,697 priority Critical patent/US10529885B2/en
Application granted granted Critical
Publication of JP6297741B1 publication Critical patent/JP6297741B1/ja
Publication of JP2018174297A publication Critical patent/JP2018174297A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】環境変化等により樹脂封止体に応力変動が生じることにより光デバイスに与える影響を抑制する。【解決手段】基板１１と、基板１１上に形成され、光を受光又は発光可能な半導体積層部と、半導体積層部の表面全体を覆う形状を有する保護層３と、保護層３及び基板１１の半導体積層部が形成された面とは逆側の面を除く基板１１を封止するモールド樹脂６と、を備え、光は基板１１側から入射又は出射され、モールド樹脂６は、モールド樹脂６の上面から保護層３まで貫通する貫通孔６１を有する。モールド樹脂６の変形を保護層３及び貫通孔６１により抑制することができ、そのため、半導体積層部を含む活性部１２に作用する応力変動を低減することができる。【選択図】 図１

Description

本発明は、光デバイスに関し、より詳細には、樹脂モールドパッケージで封止された封止構造を有する光センサ又は発光デバイスのような光デバイスに関する。
近年高発光効率の発光素子及び高ＳＮＲ(signal-noise ratio)を持つ光電変換素子が様々なニーズに答えるために開発されている。また、これらのデバイスを複合した高度なセンサモジュールも開発されている。その一例として、ＮＤＩＲ（Non-dispersive infrared）方式を用いたガスセンサがある。これまでのＮＤＩＲ方式のガスセンサはタングステンランプを赤外線の光源とし、サーモパイルを受光部として用いられてきた。
しかし、小型化及び低消費電力化を実現するために、光源としてＬＥＤ(Light Emitting Diode）を用い、受光部として量子型の赤外線デバイスを用いるという構成が今後のＮＤＩＲ方式のガスセンサの標準構造になりつつある。受光部の高感度化及び高ＳＮＲ化と発光部の高発光効率化は、例えば、受光部及び発光部としてIII−Ｖ族のナローギャップ化合物半導体材料を利用することで実現できる。
また、量子型の赤外線デバイス及びＬＥＤといった光デバイスは、ガスセンサモジュールの飛躍的な低消費電力化を実現できる点から特に注目を集めている。これらの光デバイスのもう一つの大きな特長は樹脂モールドで封止できるという点である。樹脂モールドで封止することによって、発光部及び受光部を容易に小型化することができると共に、発光部及び受光部それぞれの性能を改善すること、つまり、ＬＥＤの高発光効率化や受光部の高ＳＮＲ化を図ることによって、これら光デバイスを利用したガスセンサの高分解能化や、高ＳＮＲ化を実現することができる。
発光部及び受光部の高性能化に加えて、今後のＮＤＩＲ方式のガスセンサには長期的な安定性が求められる。長期的な安定性という観点において、応力や熱による信号ドリフトが懸念される。
つまり、封止樹脂で光デバイスがモールドされたパッケージ（以下、封止モールドパッケージともいう。）においては、モールドに使われる樹脂の吸湿や熱により生じる応力変動が、赤外線デバイスやＬＥＤ等といった光デバイスの発光量の変動や受光感度の変動に影響を及ぼす可能性がある。仕様によって、特にｐｐｂオーダの分解能を要求するガスセンサの場合には、光信号レベルが外乱の影響によって僅かに変化した場合でも、ガス濃度測定結果に大きな誤差が生じることになる。
この応力変動を低減する方法として、例えば、半導体チップの、受光又は発光を行う領域に透過手段を設け、他の領域をフィラーの入った絶縁樹脂で封止することで、半導体チップの材料の熱膨張係数と樹脂の熱膨張係数とを一致させて、応力変動を抑制するようにした方法が提案されている（例えば、特許文献１参照。）。
また、例えば、基板及びこの基板に搭載された赤外線受光素子を覆うように保護膜を設け、すなわちパッケージの封止樹脂と赤外線受光素子との間に、赤外線受光素子を保護するための保護膜を設けることで、封止樹脂の応力から赤外線受光素子を保護するようにした方法が、特許文献２に開示されている。また、この特許文献２には、保護膜を設け赤外線受光素子を保護することで応力の影響を低減すると共に、さらに、保護膜と封止樹脂との間に空洞領域を設け、光電変換効率の向上を図ることで、応力の影響を図るようにした方法が開示されている。
特開２０１１−２０５０６８号公報 特許第６００６６０２号公報
しかしながら、上述のように、受光又は発光を行う領域に透過手段を設け、他の領域をフィラーの入った絶縁樹脂で封止する方法にあっては、透過手段が設けられていない部分においては、従来と変わらずに樹脂の吸湿や熱により生じる応力が生じるため、光デバイス（量子型赤外線センサ、ＬＥＤ）の発光量の変動や受光感度の変動に影響を及ぼす可能性がある。
また、保護膜と封止樹脂との間に空洞領域を設ける方法にあっては、光電変換効率の向上を図ることができるが、素子が応力による影響を受けることを低減するものではない。そのため、素子が受ける応力そのものを低減し、より確実に応力の影響を低減することのできる方法が望まれていた。
本発明は、このような問題に鑑みてなされたものであり、その目的とするところは、素子が受ける応力そのものを低減し、発光部及び受光部と光デバイス外界との光のやり取りを効率よく行いながら、環境変化等によりモールド樹脂に応力変動が生じることによる影響を抑制することのできる光デバイス及び光デバイスの製造方法を提供することを目的としている。
上記目的を達成するために、本発明の一実施形態に係る光デバイスは、基板と、当該基板上に形成され、光を受光又は発光可能な半導体層と、前記半導体層の表面全体を覆う形状を有する応力緩和層と、前記応力緩和層及び前記基板の前記半導体層が形成された面とは逆側の面を除く前記基板を封止する樹脂封止体と、を備え、前記光は、前記基板側から入射又は出射され、前記樹脂封止体は、当該樹脂封止体の上面から前記応力緩和層まで貫通する貫通孔を有することを特徴としている。
また、本発明の他の実施形態に係る光デバイスの製造方法は、基板上に形成され、光を受光又は発光可能な半導体層を有する半導体チップを、ダイボンディングによりリードフレーム間に固定する工程と、前記リードフレームと前記半導体チップとをワイヤで電気的に接続する工程と、前記基板の前記半導体層が形成された面に応力緩和層を形成する工程と、前記応力緩和層を形成する工程の後に、前記リードフレーム間に樹脂を充填して前記応力緩和層及び前記基板の前記半導体層が形成された面とは逆側の面を除く前記基板を、前記応力緩和層の一部が露出する貫通孔が形成されるように封止する工程と、を備えることを特徴としている。
本発明の一態様によれば、樹脂封止体に生じる応力変動により受ける影響を低減し、長期安定性を実現可能な光デバイスを実現することができる。
本発明の第一実施形態に係る光デバイスの概略構成を示す断面図である。 活性部の一例を示す断面構成図である。 半導体積層部の一例を示す断面構成図である。 第一実施形態に係る光デバイスの製造工程を説明するための断面図の一例である。 第一実施形態に係る光デバイスの動作説明に供する説明図である。 第一実施形態に係る光デバイスの動作説明に供する説明図である。 第二実施形態に係る光デバイスの概略構成を示す断面図である。 第三実施形態に係る光デバイスの概略構成を示す断面図である。 図８の要部の詳細の一例を示す断面構成図である。 空洞の製造方法の一例を説明するための断面工程図である。 空洞の製造方法のその他の例を説明するための断面工程図である。 第三実施形態に係る光デバイスの変形例の概略構成を示す断面図である。 第三実施形態に係る光デバイスの変形例の概略構成を示す断面図である。 第三実施形態に係る光デバイスの変形例の概略構成を示す断面図である。 第四実施形態に係る光デバイスの概略構成を示す断面図である。 第四実施形態に係る光デバイスの製造工程を説明するための断面図の一例である。 第四実施形態に係る光デバイスの動作説明に供する説明図である。 第五実施形態に係る光デバイスの概略構成を示す断面図である。 第六実施形態に係る光デバイスの概略構成を示す断面図である。 図１９の要部の詳細の一例を示す断面構成図である。 空洞の製造方法の一例を説明するための断面工程図である。 空洞の製造方法のその他の例を説明するための断面工程図である。 第六実施形態に係る光デバイスの変形例の概略構成を示す断面図である。 第六実施形態に係る光デバイスの変形例の概略構成を示す断面図である。 第六実施形態に係る光デバイスの変形例の概略構成を示す断面図である。 温度及び湿度環境を変化させた場合の第六実施形態に係る光デバイスの内部抵抗の変動を示す特性図である。
以下の詳細な説明では、本発明の実施形態の完全な理解を提供するように多くの特定の具体的な構成について記載されている。しかしながら、このような特定の具体的な構成に限定されることなく他の実施態様が実施できることは明らかである。また、以下の実施形態は、特許請求の範囲に係る発明を限定するものではなく、実施形態で説明されている特徴的な構成の組み合わせの全てを含むものである。
以下、図面を参照して、本発明の一実施形態を説明する。以下の図面の記載において、同一部分には同一符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。
まず、本発明の第一実施形態を説明する。
図１は、本発明の第一実施形態に係る光デバイスを説明するための断面構成図である。なお、図１は、第一実施形態に係る光デバイス１の概略構成を示したものである。
第一実施形態に係る光デバイス１は、光電変換機能を有する受発光素子２と、保護層（応力緩和層）３と、受発光素子２の図示しないワイヤパッドに接続されたワイヤ４によって、受発光素子２と接続される端子部５と、を備える。受発光素子２は、基板１１と基板１１上に形成された活性部１２とを備える。保護層３は、活性部１２を覆い少なくとも基板１１の一部を覆うように連続して形成される。また、保護層３は、基板１１の中央部ほど厚みが大きくなるように形成される。端子部５と受発光素子２との間には、モールド樹脂（樹脂封止体）６が充填されている。モールド樹脂６には、モールド樹脂６の上面から保護層３に向かう方向に延びてモールド樹脂６を貫通する貫通孔６１が形成されている。
なお、保護層３は、少なくとも活性部１２の表面全体を覆うように設けられていればよく、必ずしも基板１１にかかっていなくともよい。
以下、光デバイス１の各構成要素について順次説明する。
＜基板＞
図１に示す光デバイス１において光の出入り口は基板１１の活性部１２が形成されている面とは逆側の面である。この場合、基板１１が発光又は受光される光の波長に対して高い透過率、例えば３０％以上の透過率を有することが好ましい。さらに光デバイス１の半導体積層部２１と光デバイス１の外界との光伝搬効率を高めるため、透過率を４０％又は５０％以上にすることが好ましい。
基板１１は、半導体積層部２１を形成する際に、高い品質の積層ができるように選定される。具体的な例としてはＳｉやＧａＡｓやサファイヤ等で形成された基板を基板１１として適用することができる。また、前述のように、光デバイス１は、基板１１を光の取り出し口、又は光の出射口としているため、基板１１は、波長に対して、例えば３０％以上の高い透過率を有する必要がある。例えば、半導体積層部２１が、Ｉｎ、Ｓｂ、Ａｓ、Ａｌを含むナローギャップ半導体材料（例えばＡｌＩｎＳｂ）で形成されている場合、基板１１は、半絶縁性ＧａＡｓであってもよい。この場合、高品質の結晶性成長が可能となり、且つ、波長が数μｍの光に対して高い透過率を有すため、好ましい。
＜活性部＞
図２に示すように、活性部１２は、半導体積層部２１と、絶縁層２２と、配線層２３と、を備える。
＜半導体積層部＞
半導体積層部２１は、図３に示すように、第１導電型半導体層３１１、第１バリア層３１２、活性層３１３、第２バリア層３１４、及び第２導電型半導体層３１５を備え、光を発光、又は受光する。
本発明の一実施形態に係る光デバイス１に設けられる活性部１２は、ここで示した積層構造に限らず、例えばガスセンサ等の用途に必要な波長を発光又は受光する構造であれば、積層構造（材料、層数を含む）は特に限定されない。
具体的な例として、第１導電型半導体層３１１はｎ型半導体、活性層３１３は真正半導体、第２導電型半導体層３１５はｐ型半導体といった、ＰＩＮ構造であってもよい。この場合、発光効率を高めるために、第１導電型半導体層３１１へのホールの拡散を抑制するための第１バリア層３１２と、第２導電型半導体層３１５への電子の拡散を抑制するための第２バリア層３１４とを形成してもよい。半導体積層部２１は、赤外線に対して感度又は発光機能を有する公知の物質を適用することが可能であり、例えば、ＩｎＳｂを含む半導体層を適用することが出来る。
半導体積層部２１は図３に示すように、二段のメサ構造となっている。この二段のメサ構造はフォトリソグラフィとエッチングとにより形成することができる。エッチング方法は、ウェットエッチングやドライエッチングを用いればよい。
＜絶縁層＞
絶縁層２２の材料としては、絶縁性を有し、物理的ダメージ及び化学的ダメージの少なくともいずれか一方を低減し得るものであればよく、例えば、ＳｉＯ２やＳｉＮ及びそれらの積層体を適用することが出来る。
＜配線層＞
活性部１２は多数のＰＩＮ構造（つまり半導体積層部２１）を有し、これらのＰＩＮ構造が互いに接続されていてもよい。例えば、図２に示すように多数のＰＩＮ構造が直列に接続されていてもよい。この場合、配線層２３はこの電気的接続を実現する役割を持つ。配線層２３は、Ａｕ、Ｔｉ、Ｐｔ等を含む導電性材料で形成されている。また、配線層２３はＡｕ、Ｔｉ、Ｐｔ等で形成された積層構造であってもよい。
＜保護層＞
本発明の一実施形態に係る光デバイス１は、受発光素子２を覆う保護層３を備えている。保護層３は、モールド樹脂６が膨張したときに、保護層３が変形してモールド樹脂６が変形することにより生じる応力変動を緩和するような材料で形成される。このような性質を有する材料としては、基板１１及びモールド樹脂６を構成する樹脂材料よりも柔らかい材料、つまりヤング率が低い材料が好ましく、ヤング率が７０ＧＰａ以下であってもよい。保護層３として、シリコーン樹脂、感光性ポリイミド樹脂、パイメル（感光性ポリイミド）、エポキシ等を適用することができる。保護層３の材料は、ヤング率が小さいほど好ましく、少なくとも基板１１のヤング率よりも小さいことが好ましい。
基板１１の上面を基準とする保護層３の表面の高さは、例えば、図１に示すように基板１１上に複数の半導体積層部２１が形成されている場合には、基板１１の最も外周寄りに形成された半導体積層部２１の位置においては、０．５μｍ以上であることが好ましく１μｍ以上であることがさらに好ましく、その上限値は２００μｍ程度であることが好ましい。また、基板１１の中央部近傍に形成された半導体積層部２１の位置においては、基板１１の上面を基準とする保護層３の表面の高さは、基板１１の最も外周寄りに形成された半導体積層部２１の位置における保護層３の表面の高さに応じて設定される。つまり、最も縁部に形成された半導体積層部２１の、基板１１の上面を基準とする保護層３の表面の高さをＨとしたとき、基板１１の中央部近傍に形成された半導体積層部２１の位置における保護層３の表面の高さは、１．５×Ｈμｍ以上１００×Ｈμｍ以下程度が好ましい。
＜端子部＞
端子部５は電気的接続機能及び組み立て時の支持部という役割をもつ。そのため、端子部５は、光デバイス１の上下面にそれぞれ上端部及び下端部を露出して配置されている。
ここでいう電気的接続とは活性部１２と外界回路とを電気的に接続することをいう。光デバイス１内の電気的接続はワイヤボンディング工程によって設けられたワイヤ４によって行われる。ワイヤ４は端子部５と、基板１１に設けられたワイヤパッドの機能を有する配線層２３（図２参照）とに接続される。
端子部５は、受発光素子２に対向する側の一部が除去されて形成された段差面５ａを有している。端子部５の段差面５ａには、ワイヤ４が接続される。段差面５ａは、端子部５がハーフエッチングされることにより形成される。
端子部５の厚さは、例えば０．５ｍｍ以下である。
端子部５は、例えば、銅（Ｃｕ）または銅合金、鉄（Ｆｅ）または鉄を含む合金等の金属材料で形成され、特に銅製であることが好ましい。端子部５は、モールド樹脂６から露出する端子部５の外側面を除く面に、例えばニッケル（Ｎｉ）−パラジウム（Ｐｄ）−金（Ａｕ）めっきが施されていてもよい。ニッケル（Ｎｉ）−パラジウム（Ｐｄ）−金（Ａｕ）めっきは、銅（Ｃｕ）等で形成された端子部５の所定の面に、ニッケル（Ｎｉ）めっき、パラジウム（Ｐｄ）めっき及び金（Ａｕ）めっきが順に形成された積層めっきである。ニッケル（Ｎｉ）めっきは端子部５の強度向上に寄与し、パラジウム（Ｐｄ）めっきはワイヤ４のワイヤボンディング性の向上に寄与し、金（Ａｕ）めっきは実装時のはんだ性向上に寄与する。また、端子部５は、ワイヤ４がワイヤボンディングされる面に銀（Ａｇ）めっきが施されていてもよく、モールド樹脂６の上面から露出する端子部５上面（実装面）にスズ（Ｓｎ）めっきが施されていてもよい。銀（Ａｇ）めっきはワイヤ４のワイヤボンディング性の向上に寄与し、スズ（Ｓｎ）めっきは実装時のはんだ性向上に寄与する。
＜モールド樹脂＞
本発明の一実施形態に係る光デバイス１は、保護層３を介して、受発光素子２を封止するモールド樹脂６を備えている。モールド樹脂６は基板１１及び端子部５を固定する役割を持つ。本発明の一実施形態に係る光デバイス１においては、受発光素子２の底面を除く部分がモールド樹脂６によって封止されている。しかしながら、モールド樹脂６は、基板１１を介して半導体積層部２１に所望の光が入射できるように形成されていれば良く、受発光素子２のどの面を覆っているかは特に制限されない。例えば、モールド樹脂６は、受発光素子２の底面の一部を覆っていてもよく、受発光素子２の側面の一部を覆っていなくてもよい。
モールド樹脂６は、量産性と機械強度とを有する観点から、一般的な半導体デバイスで使われるエポキシ樹脂であってもよいが、光デバイス１の吸湿による応力の影響を抑えるため、吸水率の小さい材質が好ましい。
特にナローギャップ半導体で形成された半導体積層部２１を有する光デバイス１の場合、僅かな応力でも光デバイス１の構造内のリーク電流は応力によって変動してしまい、電気特性の変動が起こりやすい。そのため、モールド樹脂６として、吸湿や温度による応力の小さい樹脂を選定するとよい。
また、モールド樹脂６を構成する材料は、エポキシ樹脂等の樹脂材料の他にフィラーや不可避的に混在する不純物などを含んでいてもよい。フィラーの混合量は、モールド樹脂６を構成する材料中、５０体積％以上９９体積％以下であることが好ましく、７０体積％以上９９体積％以下であることがより好ましく、８５体積％以上９９体積％以下であることがさらに好ましい。
モールド樹脂６の厚さ、つまり、図１においてモールド樹脂６の上面及び下面間の長さは、例えば０．５ｍｍ以下であることが好ましい。
貫通孔６１は、基板１１に対して垂直又は垂直に近い方向に延びる貫通孔であればよい。貫通孔６１を設けることによって、光デバイス１の熱履歴によるパッケージ内応力を抑制することができる。
貫通孔６１は、保護層３まで貫通していれば、モールド樹脂６のいずれの箇所に設けてもよい。
貫通孔６１は、上面視で保護層３の中央部近傍に設けると応力を効率よく低減できるので好ましい。例えば、半導体積層部２１が縦横に複数マトリクス状に配置されてなる光デバイス１の場合には、複数の半導体積層部２１を有する活性部１２の表面全体を覆う保護層３の中央部に貫通孔６１を設ける。
貫通孔６１は、複数設けてもよく、少なくとも一つ備えていればよい。
また、上面視における貫通孔６１はどのような形状であってもよく、例えば、円形や、スリット状に形成されていてもよい。上面視における貫通孔６１の形状が円形の場合には、例えば「１：１００」等、高いアスペクト比で作成しやすいため好ましい。また、貫通孔６１を通して粉塵等の侵入を防止する必要がある場合等には、スリット状に形成されていることが好ましい。
次に、光デバイス１の製造方法を、図４に示す断面図を用いて説明する。
まず、基板１１をウエハの状態から受発光素子２のチップ（以下、半導体チップ２ともいう。）に個片化するためのウエハダイシング工程を実施する。
次に、後の端子部５となるリードフレーム１０１が固定された粘着シート１０２に、個片化された半導体チップ２を複数固定し、ワイヤボンディング工程によって、半導体チップ２とリードフレーム１０１（端子部５）とをワイヤ４によって電気的に接続する（図４（ａ））。粘着シート１０２は予めリードフレーム１０１に取り付けてあってもよい。
次に、保護層３を形成するために、ポッティング工程を実施する（図４（ｂ））。つまり、保護層３を形成するための樹脂を、半導体チップ２の活性部１２の表面全体を覆うように、基板１１上に滴下する。そして、滴下された樹脂の形状をそのまま維持して保護層３を形成する。これによって、基板１１の中央部ほど厚みが大きい保護層３が形成される。なお、樹脂ポッティング工程には液状の樹脂のディスペンサー装置を利用してもよい。
次に、上部金型１１１を用いて、モールド樹脂を形成するためのトランスファ成形を行う（図４（ｃ））。
上部金型１１１は、基板１１の中央部と対向する位置に、貫通孔６１を形成するための突起部１１１ａが形成されている。また上部金型１１１には、突起部１１１ａが形成された側の面全面を覆うようにシート１１２が配置される。シート１１２は、例えばテフロン（登録商標）製である。突起部１１１ａが形成された上部金型１１１を用いてモールド樹脂６となる溶融樹脂を充填する際に、上部金型１１１にシート１１２を設けることによって、上部金型１１１が光デバイスへ接触する際に、光デバイスに作用する応力がシート１１２によって緩和される。このため、上部金型１１１による光デバイスへのダメージを抑え、不良品発生頻度が低減し、光デバイス品質向上及び量産性向上という効果を得ることができる。
シート１１２が配置された上部金型１１１を、下部金型１０３と向かい合うように、リードフレーム１０１（端子部５）と接触させて位置決めし、シート１１２と粘着シート１０２との間に溶融した樹脂を横から充填する。なお、トランスファ成形を行う工程の前に、保護層３をキュアする工程を設けてもよい。溶融樹脂を充填することにより、図４（ｄ）に示すように、基板１１の中央部にモールド樹脂６を貫通する貫通孔６１が形成されることになる。
次に、充填したモールド樹脂６をキュアし、冷却させた後、上部金型１１１及び下部金型１０３を取り外す。その後、個片化工程（ダイシング工程）を行い、個片化する（図４（ｄ））。
ここで、保護層３を形成するための樹脂を、半導体チップ２の半導体積層部２１の表面全体を覆うように基板１１上に滴下したとき、樹脂は、図４（ｂ）に示すように、断面が半球状となる。つまり、この状態を維持したまま形成される保護層３は、中央部ほど厚みが大きくなる。
図１に示すように、断面が半球状の保護層３が形成された光デバイス１において、モールド樹脂６が乾燥状態であり応力変動が生じていない状態から、モールド樹脂６が膨潤状態になった場合には、例えば、図５に示すように、基板１１の中央の位置でモールド樹脂６は最も大きく膨張する。そのため、保護層３を設けていない場合、基板１１の中央部が大きく湾曲し、基板１１の中央部が凹む。基板１１の変形により、基板１１上に形成されている半導体積層部２１の位置、つまり、端子部５に対する半導体積層部２１の相対位置が変化する。基板１１の中央部が凹むことから、半導体積層部２１が基板１１の中央に近い位置にあるほど半導体積層部２１の端子部５に対する相対位置は大きく変化する。
ここで、図５に示す光デバイス１では、保護層３を半導体積層部２１の表面全体を覆うように基板１１上に設け、且つ基板１１の中央部ほど保護層３の厚みが大きくなるようにしている。
そのため、保護層３は、基板中央部でのモールド樹脂６の変形を縁部に比較してより多く抑制するように作用し、これによって、基板１１の変形が抑制される。その結果、半導体積層部２１の変動量が低減される。つまり、モールド樹脂６の応力変化に伴い光デバイス１が受ける影響を抑制することができるため、このモールド樹脂６の影響によって光デバイス１に生じる特性変化を抑制することができる。
また、光デバイス１では、モールド樹脂６に貫通孔６１を設けている。ここで、貫通孔６１を設けた場合、保護層３を形成する樹脂が膨張していないとき、つまり、低温又は乾燥状態であるとき等には、保護層３は、例えば図６（ａ）に示す状態にある。一方、保護層３を形成する樹脂が膨張したとき、つまり高温又は吸湿状態であるとき等には、保護層３は、図６（ｂ）に示すように、貫通孔６１側に押し出される。つまり、保護層３のうち、膨潤し体積が増えた分が貫通孔６１内に収容されることになる。そのため、保護層３が膨潤することによっても活性部１２に作用する応力変動分を低減することができる。なお、図６（ａ）及び図６（ｂ）では、理解を促進するために、誇張して記載している。
また、貫通孔６１を設けることによって、光デバイス１の熱履歴による保護層３の変形による応力が半導体積層部２１に作用することを抑制することができる。そのため、特に、広い温度範囲で動作する光デバイス１において、保護層３の変形等により光デバイス１の特性にばらつきが生じることを抑制することができ好適である。
また、図１に示す光デバイス１の場合、活性部１２は複数の半導体積層部２１を備えているが、これらは電気的に互いに接続される。このため、高いＳＮＲの実現と同時に、保護層３との接触面積拡大により密着性が向上する。
また、保護層３を形成する主な目的は、応力による光デバイス１の電気特性変動の抑制であるが、用途によっては光デバイス１の電気特性変動を抑制するのではなく、所望の電気特性変動を得たい場合もある。所望の電気特性変動を得たい場合、所望の樹脂量で保護層３を形成してもよい。これによって、光デバイス１の樹脂変形と電気特性の関係を保護層形成工程で制御することができ、好ましい。
次に、本発明の第二実施形態を説明する。
この第二実施形態は、図１に示す第一実施形態における光デバイス１において、保護層３を、スピンコート法により形成するようにしたものであり、保護層３の形状が異なること以外は、第一実施形態における光デバイス１と同様である。
すなわち、第二実施形態における保護層３ａは、図７に示すように、略均一な厚さを有する。
図７に示す光デバイス１においても、保護層３ａは、上記第一実施形態における光デバイス１と同様に、モールド樹脂６の変形を抑制するように作用する。また、モールド樹脂６には、貫通孔６１が形成されているため、高温又は吸湿状態である場合等、保護層３を形成する樹脂が膨張したときには、保護層３ａが貫通孔６１内に収容されることによっても、モールド樹脂６の変形を抑制することができ、活性部１２に作用する応力変動を低減することができる。したがって、第二実施形態に係る光デバイス１も、第一実施形態における光デバイス１と同等の作用効果を得ることができる。
次に、本発明の第三実施形態を説明する。
この第三実施形態における光デバイス１は、モールド樹脂と保護層との間に空洞を設けたものである。
図８は、本発明の第三実施形態に係る光デバイス１の一例の概略構成を示す断面図である。なお、簡略化のため、図８では、要部のみを示している。
本発明の第三実施形態に係る光デバイス１は、受光部又は発光部がメサ構造である光デバイスであって、受発光素子１１００と、保護層１０４０と、モールド樹脂（樹脂封止体）１０５０と、端子部１０６０とを備える。受発光素子１１００は、図９に示すように、半導体基板１０１０と、半導体積層部１０２０と、電極１０３１及び１０３２と、絶縁性被覆層１０３３とを備える。図８に示す光デバイス１では、モールド樹脂１０５０の下面に露出する受発光素子１１００の表面を介して赤外線の受発光を行う。
半導体基板１０１０は、赤外線透過性を有する。
半導体積層部１０２０は、第一導電型半導体層（例えばｎ型半導体層）１０２１と真性半導体層１０２２と第二導電型半導体層（例えばｐ型半導体層）１０２３とがこの順に半導体基板１０１０上に積層されてなる。半導体積層部１０２０は、後述のように、半導体基板１０１０上に形成されたメサ構造部１２０１と半導体基板１０１０上のメサ構造部１２０１を除く領域である底部１２０２とに分けることができる。電極１０３１及び１０３２は、メサ構造部１２０１と底部１２０２それぞれの少なくとも一部に形成される。
保護層１０４０は、受発光素子１１００（すなわち半導体基板１０１０及び半導体積層部１０２０）を覆うものである。また、モールド樹脂１０５０は、保護層１０４０を介して、受発光素子１１００（半導体基板１０１０及び半導体積層部１０２０）をパッケージングするものである。さらに、モールド樹脂１０５０には、モールド樹脂１０５０を貫通して後述の空洞１０４１に至る貫通孔１０５１が設けられている。
半導体基板１０１０と半導体積層部１０２０との界面を基準としたときの保護層１０４０の上面高さは、メサ構造部１２０１上と底部１２０２上とで異なり、メサ構造部１２０１の上方の少なくとも一部において、保護層１０４０とモールド樹脂１０５０との間に空洞１０４１が形成されている。
空洞１０４１の厚みは、２μｍ以上２００μｍ以下であることが好ましい。また、保護層１０４０とモールド樹脂１０５０との線膨張係数の差は、５０ｐｐｍ以上５００ｐｐｍ以下であることが好ましい。
また、図示していないが、受発光素子１１００は、直列又は並列に複数接続され、一方の受発光素子のメサ構造部１２０１上の電極１０３１と、他方の受発光素子の底部１２０２上の電極１０３２とが、一方の受発光素子１１００のメサ構造部１２０１の斜面の一部上で電気的に接続され、一方の受発光素子のメサ構造部１２０１の斜面の他の一部が金属で覆われていないように構成することも可能である。
以下、各構成要素について順次説明する。
＜半導体基板＞
本発明の第三実施形態において、半導体基板１０１０は、ＰＮ接合又はＰＩＮ接合のフォトダイオード構造の半導体積層部１０２０を成膜することが可能な基板である。半導体基板１０１０は、赤外線透過性を有するものであれば特に制限されない。半導体基板１０１０は、半導体を含む材料を有する基板又は絶縁性基板のいずれであってもよい。すなわち、「半導体基板」は、半導体素子としての受発光素子１１００を構成する基板であることを意味している。半導体基板１０１０の一例としては、Ｓｉ、ＧａＡｓ、サファイヤ、ＩｎＰ等で形成された基板を挙げることが出来る。半導体積層部１０２０にＩｎＳｂを含む層を用いる場合、格子欠陥の少ない半導体積層部１０２０を成膜する観点から、ＧａＡｓ基板を用いることが好ましい。本実施形態において「赤外線透過性を有する」とは、赤外線透過率が１０％以上であり、好ましくは５０％以上であり、より好ましくは６５％以上であることをいう。
＜半導体積層部＞
本発明の第三実施形態に係る光デバイス１における半導体積層部１０２０は、第一導電型半導体層１０２１と真性半導体層１０２２と第二導電型半導体層１０２３とで構成されたＰＩＮ接合のフォトダイオード構造を有している。本発明の第三実施形態における半導体積層部１０２０としては、ＰＮ接合又はＰＩＮ接合のフォトダイオード構造又はＬＥＤ構造を有する半導体積層部であれば特に制限されない。第三実施形態に係る半導体積層部１０２０は、第一導電型半導体層１０２１と真性半導体層１０２２と第二導電型半導体層１０２３とで構成されたＰＩＮ接合のフォトダイオード構造であるが、第一導電型半導体層１０２１と第二導電型半導体層１０２３とで構成されたＰＮ接合のフォトダイオード構造であってもよい。半導体積層部１０２０は、赤外線に対して感度を有する公知の物質を適用することが可能であり、例えば、ＩｎＳｂを含む半導体層を適用することが出来る。
本発明の第三実施形態に係る光デバイス１における半導体積層部１０２０は、メサ構造部１２０１と底部１２０２とに分けられる。メサ構造部１２０１は台地状に隆起した部分を示し、底部１２０２はそれ以外の部分を示す。本実施形態においては、第一導電型半導体層１０２１の一部と真性半導体層１０２２と第二導電型半導体層１０２３とがメサ構造部１２０１を形成している。また、第一導電型半導体層１０２１の他の一部が底部１２０２を形成している。
なお、メサ構造部１２０１及び底部１２０２は、フォトリソグラフィーとエッチングにより形成することができる。エッチング方法は、ウェットエッチングやドライエッチングを用いればよい。
＜電極＞
本発明の第三実施形態に係る光デバイス１は、半導体積層部１０２０のメサ構造部１２０１の頂部と、底部１２０２の一部に電極１０３１及び１０３２を備えている。電極１０３１、１０３２の材料としては、半導体積層部１０２０と電気的なコンタクトが取れる材料であれば特に制限されない。また、複数の光デバイスの素子を直列接続する場合は、一方の光デバイスの素子の底部１２０２の電極と、他方の素子のメサ構造部１２０１の頂部の電極とを接続するように電極を形成すればよい。基板側から入射された赤外線の一部は、電極１０３１、１０３２によって反射される。そのため、半導体積層部１０２０を大面積の電極で覆えば受光効率は増加するが、工程が増えプロセスが煩雑になってしまう。
＜絶縁性被覆層＞
本発明の第三実施形態に係る光デバイス１は、半導体積層部１０２０において電極１０３１、１０３２に覆われていない領域及び半導体基板１０１０の一部を覆う絶縁性被覆層１０３３を備えている。本発明の第三実施形態に係る光デバイス１は、この絶縁性被覆層１０３３を備えることを必須とはしていない。絶縁性被覆層１０３３を備えることにより半導体積層部１０２０への物理的及び化学的ダメージが低減されることが期待される。絶縁性被覆層１０３３の材料としては、絶縁性を有し、物理的及び化学的ダメージを低減し得るものであればよく、例えば、ＳｉＯ２やＳｉＮ及びそれらの積層体を適用することが出来る。なお、一般的にこの絶縁性被覆層１０３３では入射した赤外線の反射は生じず大部分が透過する。
＜端子部＞
端子部１０６０は、電気的接続機能及び組み立て時の支持部という役割をもつ。そのため、端子部１０６０は、光デバイス１の上下面にそれぞれ上面及び下面を露出して配置されている。
ここで、電気的接続とは、受発光素子１００と外部回路との電気的接続をいう。光デバイス内の電気的接続は、ワイヤボンディング工程によって設けられたワイヤ１０７０によって行われる。ワイヤ１０７０は、端子部１０６０と受発光素子１１００の電極１０３１、１０３２とに接続される。
端子部１０６０は、受発光素子１１００と対向する側の一部が除去されて形成された段差面１０６０ａを有している。端子部１０６０の段差面１０６０ａには、金（Ａｕ）等の導電体で形成されるワイヤ１０７０が接続される。段差面１０６０ａは、端子部１０６０がハーフエッチングされることにより形成される。
端子部１０６０の厚さは、例えば０．５ｍｍ以下である。
端子部１０６０は、例えば、銅（Ｃｕ）又は銅合金、鉄（Ｆｅ）又は鉄を含む合金等の金属材料で形成され、特に銅製であることが好ましい。端子部１０６０は、モールド樹脂１０５０から露出する端子部１０６０の外側面を除く面に、例えばニッケル（Ｎｉ）−パラジウム（Ｐｄ）−金（Ａｕ）めっきが施されていてもよい。ニッケル（Ｎｉ）−パラジウム（Ｐｄ）−金（Ａｕ）めっきは、銅（Ｃｕ）等で形成された端子部１０６０の所定の面に、ニッケル（Ｎｉ）めっき、パラジウム（Ｐｄ）めっき及び金（Ａｕ）めっきが順に形成された積層めっきである。ニッケル（Ｎｉ）めっきは端子部１０６０の強度向上に寄与し、パラジウム（Ｐｄ）めっきはワイヤ１０７０のワイヤボンディング性の向上に寄与し、金（Ａｕ）めっきは実装時のはんだ濡れ性向上に寄与する。また、端子部１０６０は、ワイヤ１０７０がワイヤボンディングされる面に銀（Ａｇ）めっきが施されていてもよく、モールド樹脂１０５０の上面から露出する端子部１０６０の上面（実装面）にスズ（Ｓｎ）めっきが施されていてもよい。銀（Ａｇ）めっきはワイヤ１０７０のワイヤボンディング性の向上に寄与し、スズ（Ｓｎ）めっきは実装時のはんだ濡れ性向上に寄与する。
＜保護層＞
本発明の第三実施形態に係る光デバイス１は、受発光素子１００を覆う保護層１０４０を備えている。この保護層１０４０は、半導体基板１０１０と半導体積層部１０２０との界面を基準とした時に、メサ構造部１２０１上の保護層１０４０の上面高さが、底部１２０２上の保護層１０４０の上面高さよりも低くなっている。そして、保護層１０４０上に形成されたモールド樹脂１０５０と保護層１０４０との間に空洞１０４１が形成されている。
保護層１０４０としては、例えば、感光性シリコーン等が挙げられる。空洞１０４１の形成し易さの観点から、表面の撥水性が高いものが好ましい。また、空洞１０４１の形成し易さの観点から、平滑性が高く凹凸への追従性の良い材料が好適である。
保護層１０４０の厚みは、特に制限されない。受発光素子１１００の保護と保護層１０４０とのプロセスマージンの観点から、保護層１０４０は、メサ構造部１２０１の最上部からの厚みが１μｍ以上２００μｍ以下であることが好ましい。
＜モールド樹脂＞
本発明の第三実施形態に係る光デバイス１は、保護層１０４０を介して、受発光素子１１００を封止するモールド樹脂１０５０を備えている。本発明の第三実施形態に係る光デバイス１においては、図８における受発光素子１１００の底面を除く部分がモールド樹脂１０５０によって封止されている。しかしながら、モールド樹脂１０５０は、半導体基板１０１０を介して半導体積層部１０２０に赤外線が入射できるように形成されていれば良く、受発光素子１１００のどの面を覆っているかは特に制限されない。例えば、モールド樹脂１０５０は、受発光素子１１００の底面の一部を覆っていてもよく、受発光素子１１００の側面の一部を覆っていなくてもよい。
モールド樹脂１０５０としては、公知の材料を用いることが出来、エポキシ樹脂が挙げられるがこれに制限されない。空洞１０４１を発生させる観点から、モールド樹脂１０５０の線膨張係数と保護層１０４０の線膨張係数の差が、５０ｐｐｍ以上であることが好ましく、１００ｐｐｍ以上であることがより好ましく、１５０ｐｐｍ以上であることが更に好ましい。また、プロセスマージンの観点から、モールド樹脂１０５０の線膨張係数と保護層１０４０の線膨張係数の差が５００ｐｐｍ以下であることが好ましく、４００ｐｐｍ以下であることがより好ましく、３００ｐｐｍ以下であることがさらに好ましい。
モールド樹脂１０５０の厚さ、つまり、図８においてモールド樹脂１０５０の上面及び下面間の長さは、例えば０．５ｍｍ以下である。
また、モールド樹脂１０５０を構成する材料は、エポキシ樹脂等の樹脂材料の他にフィラーや不可避的に混在する不純物などを含んでいてもよい。フィラーの混合量は、モールド樹脂１０５０を構成する材料中、５０体積％以上９９体積％以下であることが好ましく、７０体積％以上９９体積％以下であることがより好ましく、８５体積％以上９９体積％以下であることがさらに好ましい。
モールド樹脂１０５０には、モールド樹脂１０５０を貫通して空洞１０４１に至る貫通孔１０５１が設けられ、この貫通孔１０５１は、半導体基板１０１０に対して垂直又は垂直に近い方向に延びる貫通孔であればよい。
このように貫通孔１０５１を設けることによって、光デバイス１の熱履歴によるパッケージ内応力を抑制することができる。
貫通孔１０５１は、保護層３まで貫通していればモールド樹脂１０５０のいずれの箇所に設けてもよい。例えば、空洞１０４１と重ならない領域に設けてもよい。貫通孔１０５１は、応力を効率よく低減する観点から、上面視で保護層１０４０の中央部近傍に設けることが好ましい。また、貫通孔１０５１は、複数設けてもよく、少なくとも一つ備えていればよい。
また、例えば、メサ構造部１２０１が複数マトリクス状に配置されてなる光デバイス１の場合には、中央又は中央近傍に位置するメサ構造部１２０１の上方近傍に貫通孔１０５１を形成するようにしてもよい。
また、上面視における貫通孔１０５１の形状はどのような形状であってもよく、例えば、円形や、スリット状に形成されていてもよい。上面視における貫通孔１０５１の形状が円形の場合には、例えば「１：１００」等、高いアスペクト比で作成しやすいため好ましい。また、貫通孔１０５１を通して粉塵等の侵入を防止する必要がある場合等には、スリット状に形成されていることが好ましい。
＜空洞＞
保護層１０４０とモールド樹脂１０５０との間に形成される空洞１０４１は保護層１０４０を形成する工程及びモールド樹脂１０５０を形成する過程で形成される。
＜空洞の形状の制御方法＞
空洞１０４１の形状（高さ）は、（１）保護層１０４０を形成する樹脂とモールド樹脂１０５０を形成する樹脂との密着性に依存し、また、（２）モールド樹脂１０５０の線膨張係数と保護層１０４０の線膨張係数との違い、に依存する。そのため、（１）及び（２）のパラメータを調整することにより、形成される空洞１０４１の高さや広さ等形状を調整することができる。
（１）保護層１０４０を形成する樹脂とモールド樹脂１０５０を形成する樹脂との密着性は、両方の樹脂のキュア条件によってコントロールすることができる。また、保護層１０４０を形成した後の表面処理工程（例えば、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）による酸素プラズマ処理等）によってもコントロールすることができる。そのため、保護層１０４０を形成する樹脂とモールド樹脂１０５０を形成する樹脂のキュア条件又は、保護層１０４０を形成した後の表面処理工程における処理内容を調整することにより、空洞１０４１の高さを調整することができる。
（２）モールド樹脂１０５０の線膨張係数と保護層１０４０の線膨張係数との差によって、形成される空洞１０４１の大きさが異なる。パッケージ工程に於けるトランスファーモールド工程後の冷却過程では空洞を発生させてもよいので、この場合、線膨張係数の差を大きくするほど、空洞を大きく、広く、高くすることができる。
空洞１０４１は、モールド樹脂１０５０の応力の影響を抑制する観点から、メサ構造部１２０１の最上部からの厚みが２μｍ以上２００μｍ以下であることが好ましい。
このようにメサ構造部１２０１の上方に空洞１０４１を設けることによって、モールド樹脂１０５０が熱で膨張すること等により応力変動が生じたとしても、空洞１０４１がバッファとなり、モールド樹脂１０５０で生じた応力変動が受発光素子１１００に伝わることを抑制することができる。そのため、モールド樹脂１０５０の応力変動により、受発光素子１１００の入力特性又は出力特性が変化することを抑制することができ、結果的に、モールド樹脂１０５０の応力変動に起因する光デバイスの特性の変動を低減することができる。
空洞１０４１をメサ構造部１２０１の上方に設けているため、特に、メサ構造部１２０１の上方からメサ構造部１２０１及び半導体基板１０１０に対して作用する応力を緩和することができる。また、モールド樹脂１０５０の応力変動に伴い、モールド樹脂１０５０側、半導体基板１０１０側から等、あらゆる方向からあらゆる方向に向かって応力変動が伝達されることになるが、空洞１０４１によりあらゆる方向からの応力を緩和することができるため、受発光素子１１００に与える影響だけでなく、光デバイス１の各部に与える影響も低減することができる。
＜空洞の位置の制御方法＞
空洞１０４１が形成される位置は、（１）保護層１０４０を選択的に粗面化すること、（２）保護層１０４０を選択的にモールド樹脂１０５０との密着性のよい膜で覆うこと、によって、より高精度に目的の場所にのみ、空洞１０４１を形成することができる。具体的には、モールド樹脂１０５０を形成する前に、保護層１０４０の表面のうち空洞１０４１を形成したい部分（メサ構造部１２０１の上部に位置する表面部分）を除く表面を粗面化するか、又はモールド樹脂１０５０との密着性のよい膜で覆う。保護層１０４０表面の粗面化した部分又はモールド樹脂１０５０との密着性のよい膜で覆った部分は、保護層１０４０とモールド樹脂１０５０との密着性が向上するため、空洞１０４１が発生しにくくなる。
（１）保護層１０４０を選択的に粗面化する方法では、まず図１０（ａ）に示すように、半導体基板１０１０の上に、第一導電型半導体層１０２１と真性半導体層１０２２と第二導電型半導体層１０２３とをこの順に積層し、半導体積層部１０２０を形成する。図１０（ａ）では、第一導電型半導体層１０２１と真性半導体層１０２２と第二導電型半導体層１０２３とで構成されたＰＩＮ接合のフォトダイオード構造の半導体積層部１０２０を形成している。
次に、半導体積層部１０２０を部分的にエッチングし、メサ構造部１２０１と底部１２０２とを形成する（図１０（ｂ））。図１０（ｂ）では、半導体積層部１０２０上にレジスト１０２４を部分的に形成し、レジスト１０２４が部分的に形成された半導体積層部１０２０をウェットエッチングし、半導体積層部１０２０にメサ構造部１２０１を形成している。その後、イオンミリングによる素子分離、コンタクトホールの形成、電極パターンの形成工程を経て受発光素子１１００を形成する。
次に、保護層１０４０を、受発光素子１１００上に形成する（図１０（ｃ））。保護層１０４０の形成工程は、用いる保護層の材料に応じて適宜実行すればよい。例えば、保護層１０４０として感光性の保護層を用いる場合は、保護層を回転型塗布装置により受発光素子１１００上に塗布し、ベーキングを行った後、水銀ランプのｇ線又はｉ線で露光を行い、その後現像してパターニングを施した後、熱処理により硬化させる。保護層１０４０を適切な膜厚にすることで、応力の効果により、所望の空洞を発生させることが出来る。そのため、メサ構造部１２０１の部分で優先的に空洞が発生するように適切な膜厚を選択する。
次に、保護層１０４０の上にレジスト１０４０ａを部分的に形成する（図１０（ｄ））。このとき、レジスト１０４０ａを、メサ構造部１２０１の上方となる領域にのみ形成し、底部１２０２の上方となる領域には形成しない。
レジスト１０４０ａは、レジスト１０２４を形成した場合と同様に、一般的な半導体プロセスを利用して形成すればよい。また、レジスト１０４０ａとして、金属又は樹脂を適用することができる。
そして、レジスト１０４０ａが形成されていない領域、つまり、メサ構造部１２０１の上方となる領域を除く領域（底部１２０２の上方となる領域）を粗面化する。例えば、Ｏ２プラズマＲＩＥを行うこと等により粗面化する。
次いで、レジスト１０４０ａを除去した後、粗面化した後のウエハをダイシングでチップに個片化し、表面の一部が粗面化された保護層１０４０を有する受発光素子１１００を得る。
続いて、粘着テープ（図示せず）上に、開口部を有し、後に端子部１０６０となるリードフレーム（図示せず）と受発光素子１１００とを、リードフレームの開口部の中央部に受発光素子１１００が位置するように載置する。その後、例えばＡｕワイヤ１０７０を受発光素子１１００の電極１０３１とリードフレーム及び受発光素子１１００の電極１０３２とリードフレームとを接続するようにボンディングする。最後に、各部品が貼り付けられた粘着テープを、粘着シート及びリードフレームの厚みの合計と等しい凹部を有する下部金型（図示せず）上に載置し、上部金型（図示せず）を下部金型に所望の圧力で押しつける。下部金型と上部金型との空間に溶融樹脂を注入し、冷却することにより、モールド樹脂１０５０が形成される。このモールド樹脂１０５０の硬化は、保護層１０４０の材料とモールド樹脂１０５０の材料いずれのガラス転移点よりも高い温度で行えばよく、また、冷却は応力による空洞１０４１の発生を推進するため、加熱終了後に即室温に戻すことが好ましい。
ここで、粗面化した底部１２０２の上方の領域では、モールド樹脂１０５０と保護層１０４０との密着性が向上するため空洞１０４１は発生しにくい。その結果、粗面化しなかったメサ構造部１２０１の上方の領域にのみ空洞１０４１が形成されることになる。
そして、このとき、上部金型として、第一実施形態において図４（ｃ）で説明したように、空洞１０４１と対向する位置に、貫通孔１０５１を形成するための突起部が形成された金型を用い、突起部が形成された側の面全面を覆うように、例えばテフロン（登録商標）製のシートを配置し、この上部金型を用いて、溶融樹脂を充填する。
これによって、図１０（ｅ）に示すように、モールド樹脂１０５０の空洞１０４１と対向する位置に、空洞１０４１に通じる貫通孔１０５１が形成されることになる。
次に、下部金型と上部金型からモールド樹脂１０５０を取り出し、粘着テープを剥がした後の面にダイシングテープ（図示せず）を貼り付ける。最後に、ダイシングブレードを用いてダイシングテープ貼付面と逆側の面からリードフレーム部分を切断する。これにより、個片化された光デバイス（図８に示す光デバイス）が得られる。
（２）保護層１０４０を選択的にモールド樹脂１０５０との密着性のよい膜で覆う方法では、上記と同様の手順で保護層１０４０を有する受発光素子１１００を形成する（図１１（ａ）〜図１１（ｃ））。
次に、保護層１０４０を選択的に、例えばポリイミド樹脂等といった、モールド樹脂１０５０との密着性のよい密着性膜１０４０ｂで覆う（図１１（ｄ））。このとき密着性膜１０４０ｂを、底部１２０２の上方となる領域にのみ形成し、メサ構造部１２０１の上方となる領域には形成しない。
そして、上記と同様の手順で、空洞１０４１と対向する位置に、空洞１０４１に通じる貫通孔１０５１を形成するための突起部が形成された上部金型を用い、突起部が形成された側の面全面を覆うように、例えばテフロン（登録商標）製のシートが配置された上部金型を用いて、溶融樹脂を充填することで、保護層１０４０を介して受発光素子１１００をモールド樹脂１０５０で封止する（図１１（ｅ））。
ここで、密着性膜１０４０ｂが形成された底部１２０２の上方となる領域では、密着性膜１０４０ｂとモールド樹脂１０５０との密着性が向上する。一方、密着性膜１０４０ｂが形成されていないメサ構造部１２０１の上方となる領域では、密着性膜１０４０ｂとモールド樹脂１０５０との密着性が低いため、空洞１０４１が発生し易くなる。その結果、メサ構造部１２０１の上方にのみ空洞１０４１が形成されることになる。さらに、上部金型には、貫通孔１０５１を形成するための突起部が形成されているため、空洞１０４１と対向する位置に、空洞１０４１に通じる貫通孔１０５１が形成されることになる。
なお、保護層１０４０を選択的に粗面化する方法と密着性のよい膜で覆うこととを組み合わせ、保護層１０４０の、空洞１０４１を形成する領域のみを粗面化すると共に、保護層１０４０の、空洞１０４１を形成しない領域にのみ密着性膜１０４０ｂを設けることによって、密着性膜１０４０ｂを介して保護層１０４０とモールド樹脂１０５０との密着性を向上させると共に、保護層１０４０と密着性膜１０４０ｂとの密着性も向上させるようにしてもよい。
＜変形例＞
上記第三実施形態において、空洞１０４１は、図８に示すように、メサ構造部１２０１の上方にメサ構造部１２０１毎に部分的に一つ形成してもよく、また、一つのメサ構造部１２０１に対して複数形成してもよい。
また、全てのメサ構造部１２０１毎に空洞１０４１を設けなくともよく、いずれか一つまたは複数のメサ構造部１２０１についてのみ空洞４１を設けるようにしてもよい。
また、図８において、メサ構造部１２０１の上方だけでなく、底部１２０２の上方にも部分的に一又は複数の空洞１０４１を設けるようにしてもよい。また、図１２に示すように、底部１２０２の上方のみに空洞１０４１を設けるようにしてもよい。この場合、空洞１０４１の厚みは、２μｍ以上２００μｍ以下である。つまり、保護層１０４０とモールド樹脂１０５０との間のいずれかの領域に空洞１０４１を設けるようにしてもよい。
また、空洞１０４１は、図１３に示すように、上面視で保護層１０４０全面（すなわち、保護層１０４０とモールド樹脂１０５０との間全域）と重なるように形成してもよい。複数の受発光素子１１００が、直列又は並列に複数接続されている場合等には、これら複数の受発光素子１１００全体を覆うように、すなわち、受発光素子１１００全体を覆うように形成された保護層１０４０全体の上に空洞１０４１を形成してもよい。この場合も、空洞１０４１は、モールド樹脂１０５０の応力の影響を抑制する観点から、メサ構造部１２０１の最上部からの厚みが２μｍ以上、２００μｍ以下であることが好ましい。
このように、保護層１０４０全体の上に空洞１０４１を形成することにより、モールド樹脂１０５０の応力変動による影響をより低減することができる。
さらに、図１４に示すように、保護層１０４０及び空洞１０４１の表面が半球状となるように形成してもよい。すなわち例えば、ポッティング法を用いて保護層１０４０を滴下して表面が半球状の保護層１０４０を形成し、この保護層１０４０の上に、表面が半球状となる空洞１０４１が形成されるようにモールド樹脂１０５０を形成するようにしてもよく、この場合も上記と同等の作用効果を得ることができる。
なお、この場合も、空洞１０４１は、モールド樹脂１０５０の応力の影響を抑制する観点から、メサ構造部１２０１の最上部からの厚みが２μｍ以上、２００μｍ以下であることが好ましい。この場合には、半球状の保護層１０４０の縁部に最も近い位置に配置されると予測される受発光素子１１００の最上部をメサ構造部１２０１の最上部とすればよい。
そして、図１２〜図１４で示すように、各位置に形成される空洞１０４１に対して、モールド樹脂１０５０を貫通して空洞１０４１に至る貫通孔１０５１を設ければよい。
なお、簡略化のため、図１２〜図１４では、要部のみを示している。
このように、空洞１０４１の形状や配置位置が異なる場合であっても、第三実施形態と同等の作用効果を得ることができる。
なお、上記第一〜第三実施形態において、保護層が、モールド樹脂の変形による応力変動の影響を十分に抑制することができる素材で形成されている場合には、貫通孔は、モールド樹脂のいずれの箇所に設けてもよい。例えば、上面視で保護層と重なる領域に設けてもよく、また、上面視で保護層と重ならない領域に設けてもよく、基板と重ならない領域に設けてもよい。
次に、本発明の第四実施形態を説明する。
第四実施形態に係る光デバイス１は、保護層が、モールド樹脂の変形による応力変動の影響を十分に抑制することができる素材で形成されている光デバイスの一例である。
第四実施形態に係る光デバイス１は、図１５に示すように、図１に示す第一実施形態における光デバイス１において、モールド樹脂６には貫通孔６１が形成されていない。モールド樹脂６に、貫通孔６１が形成されていないこと以外は、第一実施形態における光デバイス１と同様であるので、同一部には同一符号を付与し、その詳細な説明は省略する。
すなわち、図１５に示すように、第四実施形態に係る光デバイス１は、光電変換機能を有する受発光素子２と、保護層３と、受発光素子２の図示しないワイヤパッドに接続されたワイヤ４によって、受発光素子２と接続される端子部５と、を備える。受発光素子２は、基板１１と基板１１上に形成された活性部１２とを備える。保護層３は、活性部１２を覆い少なくとも基板１１の一部を覆うように連続して形成される。また、保護層３は、基板１１の中央部ほど厚みが大きくなるように形成される。端子部５と受発光素子２との間全体に隙間なくモールド樹脂６が充填されている。
なお、保護層３は、少なくとも活性部１２の表面全体を覆うように設けられていればよく、必ずしも基板１１にかかっていなくともよい。
第四実施形態における光デバイス１の製造方法を、図１６に示す断面図を用いて説明する。
まず、基板１１をウエハの状態から受発光素子２のチップに個片化するためのウエハダイシング工程を実施する。
次に、後の端子部５となるリードフレーム１０１が固定された粘着シート１０２に、個片化された半導体チップ２を複数固定し、ワイヤボンディング工程によって、半導体チップ２と端子部５とをワイヤ４によって電気的に接続する（図１６（ａ））。粘着シート１０２は予めリードフレーム１０１に取り付けてあってもよい。
次に、保護層３を形成するために、ポッティング工程を実施する（図１６（ｂ））。つまり、保護層３を形成するための樹脂を、半導体チップ２の活性部１２の表面全体を覆うように、基板１１上に滴下する。そして、滴下された樹脂の形状をそのまま維持して保護層３を形成する。これによって、基板１１の中央部ほど厚みが大きい保護層３が形成される。なお、樹脂ポッティング工程には液状の樹脂のディスペンサー装置を利用してもよい。
次に、下部金型１０３と対向する面に突起部が形成されていない上部金型１０４を用いて、モールド樹脂を形成するためのトランスファ成形を行う（図１６（ｃ））。つまり、上部金型１０４を、下部金型１０３と向かい合うように、端子部５と接触させて位置決めし、上部金型１０４と粘着シート１０２との間に横から溶融した樹脂を充填する。なお、トランスファ成形を行う工程の前に、保護層３をキュアする工程を設けてもよい。
次に、充填したモールド樹脂６をキュアし、冷却させた後、上部金型１０４及び下部金型１０３を取り外す。その後、個片化工程（ダイシング工程）を行い、個片化する（図１６（ｄ））。
ここで、保護層３を形成するための樹脂を、半導体チップ２の半導体積層部２１の表面全体を覆うように基板１１上に滴下したとき、樹脂は、図１６（ｂ）に示すように、断面が半球状となる。つまり、この状態を維持したまま形成される保護層３は、中央部ほど厚みが大きくなる。
図１に示すように、断面が半球状の保護層３が形成された光デバイス１において、モールド樹脂６が乾燥状態であり応力変動が生じていない状態から、モールド樹脂６が膨潤状態になった場合には、例えば、図１７に示すように、基板１１の中央の位置でモールド樹脂６は最も大きく膨張する。そのため、保護層３を設けていない場合、基板１１の中央部が大きく湾曲し、基板１１の中央部が凹む。基板１１の変形により、基板１１上に形成されている半導体積層部２１の位置、つまり、端子部５に対する半導体積層部２１の相対位置が変化する。基板１１の中央部が凹むことから、半導体積層部２１が基板１１の中央に近い位置にあるほど半導体積層部２１の端子部５に対する相対位置の変化量は大きく変化する。
ここで、保護層３を半導体積層部２１の表面全体を覆うように基板１１上に設け、且つ基板１１の中央部ほど保護層３の厚みが大きくなるようにしている。
そのため、保護層３は、基板中央部でのモールド樹脂６の変形を縁部に比較してより多く抑制するように作用し、これによって、基板１１の変形が抑制される。その結果、半導体積層部２１の変動量が低減される。つまり、モールド樹脂６の応力変化に伴い光デバイス１が受ける影響を抑制することができるため、このモールド樹脂６の影響によって光デバイス１に生じる特性変化を抑制することができる。
また、図１５に示す光デバイス１の場合も、図１に示す光デバイス１と同様に、活性部１２は複数の半導体積層部２１を備えているが、これらは電気的に互いに接続される。このため、高いＳＮＲの実現と同時に、保護層３との接触面積拡大により密着性が向上する。
また、上記説明した保護層３を形成する主な目的は、応力による光デバイス１の電気特性変動の抑制であるが、用途によっては光デバイス１の電気特性変動を抑制するのではなく、所望の電気特性変動を得たい場合もある。所望の電気特性変動を得たい場合、所望の樹脂量で保護層３を形成してもよい。これによって、光デバイス１の樹脂変形と電気特性の関係を保護層形成工程で制御することができ、好ましい。
次に、本発明の第五実施形態を説明する。
第五実施形態に係る光デバイス１は、第二実施形態に係る光デバイスにおいて、保護層が、モールド樹脂の変形による応力変動の影響を十分に抑制することができる素材で形成されている光デバイスの一例である。
第五実施形態に係る光デバイス１は、図１８に示すように、図７に示す第二実施形態における光デバイス１において、モールド樹脂６に貫通孔６１が形成されていない。モールド樹脂６に貫通孔６１が形成されていないこと以外は、第二実施形態における光デバイス１と同様である。この場合も、第二実施形態と同様に、保護層３を設けることによって、モールド樹脂６の応力変化による基板１１の変形を抑制することができるため、半導体積層部２１の変動量を抑制することができ、すなわち、光デバイス１に生じる特性変化を抑制することができる。
次に、本発明の第六実施形態を説明する。
第六実施形態に係る光デバイス１は、図１９及び図２０に示すように、図８に示す、モールド樹脂と保護層との間に空洞を設けた第三実施形態における光デバイス１において、モールド樹脂１０５０に貫通孔１０５１が形成されていない。モールド樹脂１０５０に貫通孔１０５１が形成されていないこと以外は、第三実施形態における光デバイス１と同様であるので同一部には同一符号を付与し、その詳細な説明は省略する。
また、第六実施形態に係る光デバイス１の、空洞１０４１の形状の制御方法は、第三実施形態における光デバイス１と同様である。空洞１０４１の位置の制御方法も、第三実施形態における光デバイス１と同様であるが、モールド樹脂１０５０を形成する際の上部金型の形状が異なる。
すなわち、（１）保護層１０４０を選択的に粗面化する方法では、図２１に示すように、図２１（ａ）〜図２１（ｄ）までは、第三実施形態における光デバイス１と同様の工程で作成し、表面の一部が粗面化された保護層１０４０を有する受発光素子１１００を得る。
続いて、粘着テープ（図示せず）上に、開口部を有し、後に端子部１０６０となるリードフレーム（図示せず）と受発光素子１１００とを、リードフレームの開口部の中央部に受発光素子１００が位置するように載置する。その後、例えばＡｕワイヤ１０７０を受発光素子１１００の電極１０３１とリードフレーム及び受発光素子１１００の電極１０３２とリードフレームとを接続するようにボンディングする。最後に、各部品が貼り付けられた粘着テープを、粘着シート及びリードフレームの厚みの合計と等しい凹部を有する下部金型（図示せず）上に載置し、貫通孔を形成するための突起部をもたない上部金型（図示せず）を用いて下部金型に所望の圧力で押しつける。下部金型と上部金型との空間に溶融樹脂を注入し、冷却することにより、モールド樹脂１０５０が形成される。このモールド樹脂１０５０の硬化は、保護層１０４０の材料とモールド樹脂１０５０の材料いずれのガラス転移点よりも高い温度で行えばよく、また、冷却は応力による空洞１０４１の発生を推進するため、加熱終了後に即室温に戻すことが好ましい。
ここで、粗面化した底部１２０２の上方の領域では、モールド樹脂１０５０と保護層１０４０との密着性が向上するため空洞１０４１は発生しにくい。その結果、粗面化しなかったメサ構造部１２０１の上方の領域にのみ空洞１０４１が形成されることになる。
次に、下部金型と上部金型からモールド樹脂１０５０を取り出し、粘着テープを剥がした後の面にダイシングテープ（図示せず）を貼り付ける。最後に、ダイシングブレードを用いてダイシングテープ貼付面と逆側の面からリードフレーム部分を切断する。これにより、個片化された光デバイス１が得られる。
第六実施形態では、上部金型の下部金型と対向する面には突起部が形成されていないため、図２１（ｅ）に示すように、モールド樹脂１０５０に貫通孔は形成されない。
また、（２）保護層１０４０を選択的にモールド樹脂１０５０との密着性のよい膜で覆う方法では、図２２に示すように、図２２（ａ）〜（ｄ）までは、第三実施形態における光デバイス１と同様の工程で作成し、ポリイミド樹脂等といった、モールド樹脂１０５０との密着性のよい密着性膜１０４０ｂで覆った保護層１０４０を得る。
そして、（１）保護層１０４０を選択的に粗面化する場合と同様の手順で、貫通孔を形成するための突起部をもたない上部金型（図示せず）を用い、保護層１０４０を介して受発光素子１００をモールド樹脂１０５０で封止する（図２２（ｅ））。
ここで、密着性膜１０４０ｂが形成された底部１２０２の上方となる領域では、密着性膜１０４０ｂとモールド樹脂１０５０との密着性が向上する。一方、密着性膜１０４０ｂが形成されていないメサ構造部１２０１の上方となる領域では、密着性膜１０４０ｂとモールド樹脂１０５０との密着性が低いため、空洞１０４１が発生し易くなる。その結果、メサ構造部１２０１の上方にのみ空洞１０４１が形成されることになる。
なお、この場合も、保護層１０４０を選択的に粗面化する方法と密着性のよい膜で覆うこととを組み合わせ、保護層１０４０の、空洞１０４１を形成する領域のみを粗面化すると共に、保護層１０４０の、空洞１０４１を形成しない領域にのみ密着性膜１０４０ｂを設けることによって、密着性膜１０４０ｂを介して保護層１０４０とモールド樹脂１０５０との密着性を向上させると共に、保護層１０４０と密着性膜１０４０ｂとの密着性も向上させるようにしてもよい。
＜変形例＞
上記第六実施形態において、空洞１０４１は、図１９に示すように、メサ構造部１２０１の上方にメサ構造部１２０１毎に部分的に一つ形成してもよく、また、一つのメサ構造部１２０１に対して複数形成してもよい。
また、全てのメサ構造部１２０１毎に空洞１０４１を設けなくともよく、いずれか一つまたは複数のメサ構造部１２０１についてのみ空洞４１を設けるようにしてもよい。
また、図１９において、メサ構造部１２０１の上方だけでなく、底部１２０２の上方にも部分的に一又は複数の空洞１０４１を設けるようにしてもよい。また、図２３に示すように、底部１２０２の上方のみに空洞１０４１を設けるようにしてもよい。この場合、空洞１０４１の厚みは、２μｍ以上２００μｍ以下である。つまり、保護層１０４０とモールド樹脂１０５０との間のいずれかの領域に空洞１０４１を設けるようにしてもよい。
また、空洞１０４１は、図２４に示すように、上面視で保護層１０４０全面（すなわち、保護層１０４０とモールド樹脂１０５０との間全域）と重なるように形成してもよい。複数の受発光素子１１００が、直列又は並列に複数接続されている場合等には、これら複数の受発光素子１１００全体を覆うように、すなわち、受発光素子１１００全体を覆うように形成された保護層１０４０全体の上に空洞１０４１を形成してもよい。この場合も、空洞１０４１は、モールド樹脂１０５０の応力の影響を抑制する観点から、メサ構造部１２０１の最上部からの厚みが２μｍ以上、２００μｍ以下であることが好ましい。
このように、保護層１０４０全体の上に空洞１０４１を形成することにより、モールド樹脂１０５０の応力変動による影響をより低減することができる。
さらに、図２５に示すように、保護層１０４０及び空洞１０４１の表面が半球状となるように形成してもよい。すなわち例えば、ポッティング法を用いて保護層１０４０を滴下して表面が半球状の保護層１０４０を形成し、この保護層１０４０の上に、表面が半球状となる空洞１０４１が形成されるようにモールド樹脂１０５０を形成するようにしてもよく、この場合も上記と同等の作用効果を得ることができる。
なお、この場合も、空洞１０４１は、モールド樹脂１０５０の応力の影響を抑制する観点から、メサ構造部１２０１の最上部からの厚みが２μｍ以上、２００μｍ以下であることが好ましい。この場合には、半球状の保護層１０４０の縁部に最も近い位置に配置されると予測される受発光素子１１００の最上部をメサ構造部１２０１の最上部とすればよい。
なお、簡略化のため、図２３〜図２５では、要部のみを示している。
このように、空洞１０４１の形状や配置位置が異なる場合であっても、第六実施形態と同等の作用効果を得ることができる。
なお、上記各実施形態においては、半導体積層部が二段のメサ構造である場合について説明したが、半導体積層部はメサ構造に限るものではなく、どのような構造の半導体積層部であっても適用することができる。
以下に、本発明の第六実施形態に係る光デバイス１の実施例について説明する。
（実施例１）
実施例１では、図２４に示すように、モールド樹脂１０５０と保護層１０４０の上面との間の全面に亙って空洞１０４１を形成した。
まず、次の手順でＰＩＮダイオード構造の光デバイスを作製した。すなわち、ＭＢＥ法により、半絶縁性のＧａＡｓ単結晶半導体基板の上にＳｎを１．０×１０１９原子／ｃｍ３ドーピングしたＩｎＳｂ層（ｎ型半導体層）を１．０μｍ成長させ、この上にＺｎを１×１０１６原子／ｃｍ３ドーピングしたＩｎＳｂ層（真性半導体層）を２．０μｍ成長させ、この上にＺｎを５×１０１８原子／ｃｍ３ドーピングしたＡｌ０．２Ｉｎ０．８Ｓｂ層（バリア層）を０．０２μｍ成長させ、さらにこの上にＺｎを５×１０１８原子／ｃｍ３ドーピングしたＩｎＳｂ層（ｐ型半導体層）を０．５μｍ成長させた。これにより、ＧａＡｓ単結晶半導体基板１０１０と、ＰＩＮ接合のフォトダイオード構造を有する半導体積層部１０２０とを備える半導体ウエハを準備した。
このようにして準備した半導体ウエハの表面にｉ線用ポジ型フォトレジストを塗布し、縮小投影型露光機によりｉ線を使用し露光を行った。次に現像を行い、半導体積層部１００２０の表面にレジストパターンを規則的に複数形成した。次に、塩酸過水水溶液を用いてウェットエッチングを行って半導体積層部１０２０にメサ構造部１２０１と底部１２０２とを形成した。
メサ形状を有する素子上に、ハードマスクとしてＳｉＯ２を成膜後、イオンミリングで素子分離を行い、その後、保護層としてＳｉＮを成膜し、フォトリソグラフィーとドライエッチングによりコンタクトホールを形成した。その後、フォトリソグラフィーとスパッタリングにより、メサ構造部１２０１の頂部と底部１２０２のそれぞれに電極１０３１、１０３２を形成し、メサ構造部１２０１の面積が４２０μｍ２の受発光素子１１００を得た。
上述したプロセスで作製した受発光素子１１００に保護層１０４０として信越アステック社製の感光性シリコーンをスピンコーターにより回転数１０００ｒｐｍで塗布した。その後、１２０℃のベーキングをホットプレートにより実施し、縮小投影型露光機によりｉ線を使用し露光を行った。次に、光架橋反応を促進させるため、１２０℃のポストベークをホットプレートで行ってからＩＰＡを使用して現像を行い、最後に熱硬化を実施して保護層１０４０を形成した。
上述した前工程プロセスにより作製したウエハをダイシングでチップに個片化し、Ａｕワイヤをボンディングし、京セラケミカル社製のエポキシ系モールド樹脂１０５０で封止した。このモールド樹脂１０５０の硬化は樹脂のガラス転移点より高温の１７５℃で実施し、加熱終了後に即室温に戻した。
このようにして作製した光デバイス１において、保護層１０４０としての感光性シリコーンの膜厚を測定したところメサ構造部１２０１上の厚みが８０μｍであった。さらに光デバイス１の断面観察をＳＥＭにより実施したところ、保護層１０４０は半導体積層部１０２０のメサ構造部１２０１と底部１２０２の凹凸に応じた形状となっていた。さらに、保護層１０４０とモールド樹脂１０５０の間の全体に亙って、厚み３０μｍの空洞１０４１が観察された。
（実施例２）
実施例２では、図２３に示すように、底部１２０２の上方の領域にのみ空洞１０４１を形成し、メサ構造部１２０１の上方の領域には空洞１０４１を形成しなかった。
実施例２は、保護層１０４０を３μｍとし、空洞１０４１の厚みを２μｍ程度とした。
保護層の形成条件（感光性シリコーン塗布時のスピンコーターの回転数を１０００ｒｐｍとした）以外の製造工程は実施例１と同等であり、詳細を省略する。
（比較例）
比較例は、保護層１０４０の厚みを３μｍとし、空洞１０４１は無しとした。比較例では、空洞１０４１のない構造を実現するには、モールド樹脂１０５０と密着性のよい保護層樹脂（旭化成株式会社製、感光性ポリイミド）を選定した。
保護層１０４０の形成条件（感光性シリコーン塗布時のスピンコーターの回転数を３５００ｒｐｍとした）を変更した。これ以外の製造工程は実施例１と同等であり、詳細を省略する。
次に、実施例１及び実施例２と、比較例から、本発明の一実施形態による光デバイス１の効果を説明する。
まず、実施例１、実施例２、比較例の光デバイスを相対湿度１００％温度２５℃の環境に２４時間放置した。次に湿度０％温度２５℃の環境に移動させ、光デバイスが乾燥している過程での受発光素子内部の抵抗を測定した。測定開始時点での抵抗値に対する、抵抗変化率対乾燥経過時間を図２６に示す。図２６において、特性線Ｌ１は実施例１、特性線Ｌ２は実施例２、特性線Ｌ３は比較例を示す。
乾燥経過時間４０時間後の内部抵抗変動率は、比較例の光デバイスは３〜３．５％、実施例２は０．５％、実施例１は０．１％程度となった。
図２６で示したように、空洞の大きさによって光デバイスの電気特性と応力（例えば、吸湿・乾燥状態によるもの）との関係を制御することができることが分かった。用途によっては、所望の相関が要求される場合もあり、そのような用途でも本発明の効果が発揮できる。即ち、この場合、所望の電気特性と応力との関係を実現するために、空洞の数、位置、形状を製造工程の条件によって、制御することが可能となる。
ここで行った比較は光デバイスの抵抗のみであるが、光デバイスを含むセンサを構成した場合のセンサの場合の感度、また、光デバイスを含む発光デバイスを構成した場合の発光デバイスの発光量は、同様に吸湿及び乾燥の影響を受けるため、同様の効果を得ることができる。
以上、本発明の実施形態を説明したが、上記実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
本発明の一実施形態に係る光デバイスは高感度、高発光効率、低ノイズ、小型化、高信頼性という特徴から、ガスセンサに利用でき、さらに、本発明の一実施形態に係る光デバイスを利用したＮＤＩＲガスセンサは空気モニタリングに応用することができる。
１ 光デバイス
２ 受発光素子
３ 保護層
４ ワイヤ
５ 端子部
６ モールド樹脂
１１ 基板
１２ 活性部
３１、３２ 電極
６１ 貫通孔
１０１ リードフレーム
１０２ 粘着シート
１０３ 下部金型
１０４ 上部金型
１１１ 上部金型
１１１ａ 突起部
１１２ シート
１０１０ 半導体基板
１０２０ 半導体積層部
１０２１ 第一導電型半導体層
１０２２ 真性半導体層
１０２３ 第二導電型半導体層
１０２４ レジスト
１０３１、１０３２ 電極
１０３３ 絶縁性被覆層
１０４０ 保護層
１０４１ 空洞
１０５０ モールド樹脂
１０５１ 貫通孔
１１００ 受発光素子
１２０１ メサ構造部
１２０２ 底部

Claims (21)

  1. 基板と、
    当該基板上に形成され、光を受光又は発光可能な半導体層と、
    前記半導体層の表面全体を覆う形状を有する応力緩和層と、
    前記応力緩和層及び前記基板の前記半導体層が形成された面とは逆側の面を除く前記基板を封止する樹脂封止体と、
    を備え、
    前記光は、前記基板側から入射又は出射され、
    前記樹脂封止体は、当該樹脂封止体の上面から前記応力緩和層まで貫通する貫通孔を有する光デバイス。
  2. 前記応力緩和層は、シリコーン樹脂で形成されている請求項１に記載の光デバイス。
  3. 前記応力緩和層は、感光性樹脂で形成されている請求項１に記載の光デバイス。
  4. 前記貫通孔は、上面視が円形状又はスリット形状である請求項１から請求項３のいずれか一項に記載の光デバイス。
  5. 前記貫通孔は、上面視で前記応力緩和層の中央部近傍に設けられている請求項１から請求項４のいずれか一項に記載の光デバイス。
  6. 前記応力緩和層のヤング率は、７０ＧＰａ以下である請求項１から請求項５のいずれか一項に記載の光デバイス。
  7. 前記応力緩和層は、前記基板の中央部ほど厚みが大きい請求項１から請求項６のいずれか一項に記載の光デバイス。
  8. 前記応力緩和層と前記樹脂封止体との間に形成された空洞を備える請求項１から請求項７のいずれか一項に記載の光デバイス。
  9. 前記半導体層はメサ構造部を有し、
    前記応力緩和層は、前記メサ構造部の最上面からの厚みが１μｍ以上であり、前記空洞は厚みが２μｍ以上である請求項８に記載の光デバイス。
  10. 前記半導体層はメサ構造部を有し、
    前記空洞は、前記メサ構造部の上方のみに形成されている請求項８又は請求項９に記載の光デバイス。
  11. 前記半導体層はメサ構造部を有し、
    前記空洞は、前記メサ構造部を除く領域の上方のみに形成されている請求項８又は請求項９に記載の光デバイス。
  12. 前記空洞は、前記応力緩和層と前記樹脂封止体との間全域に形成されている請求項８又は請求項９に記載の光デバイス。
  13. 前記応力緩和層を形成する樹脂材料の線膨張係数と前記樹脂封止体を形成する樹脂材料の線膨張係数との差は、５０ｐｐｍ以上５００ｐｐｍ以下である請求項１から請求項１２のいずれか一項に記載の光デバイス。
  14. 基板上に形成され、光を受光又は発光可能な半導体層を有する半導体チップを、ダイボンディングによりリードフレーム間に固定する工程と、
    前記リードフレームと前記半導体チップとをワイヤで電気的に接続する工程と、
    前記基板の前記半導体層が形成された面に応力緩和層を形成する工程と、
    前記応力緩和層を形成する工程の後に、前記リードフレーム間に樹脂を充填して前記応力緩和層及び前記基板の前記半導体層が形成された面とは逆側の面を除く前記基板を、前記応力緩和層の一部が露出する貫通孔が形成されるように封止する工程と、
    を備える光デバイスの製造方法。
  15. 前記応力緩和層を形成する工程では、一定量の樹脂を滴下して前記応力緩和層を形成する請求項１４に記載の光デバイスの製造方法。
  16. 前記封止する工程において、ヤング率が７０ＧＰａ以下の樹脂を用いて前記応力緩和層を形成する請求項１４又は請求項１５に記載の光デバイスの製造方法。
  17. 前記半導体チップを前記リードフレーム間に固定する工程の前に、光透過性を有する前記基板上に、前記半導体層を有する前記半導体チップを形成する工程を備え、
    前記封止する工程では、当該封止する工程で前記樹脂により封止することによって形成される樹脂封止体と前記応力緩和層との間に空洞が形成されるように封止する請求項１４から請求項１６のいずれか一項に記載の光デバイスの製造方法。
  18. 前記応力緩和層を形成する工程の後に、前記応力緩和層の、前記空洞を形成する領域の上方となる空洞形成領域と当該空洞形成領域を除く非空洞形成領域とのうち、前記非空洞形成領域のみを粗面化する工程を備え、
    前記封止する工程では、前記粗面化した後に封止する請求項１７に記載の光デバイスの製造方法。
  19. 前記応力緩和層を形成する工程の後に、前記応力緩和層の、前記空洞を形成する領域の上方となる空洞形成領域と当該空洞形成領域を除く非空洞形成領域とのうち、前記非空洞形成領域のみに前記樹脂封止体との密着性の高い膜を形成する工程を備え、
    前記封止する工程では、前記密着性の高い膜を形成した後に封止する請求項１７に記載の光デバイスの製造方法。
  20. 前記半導体層はメサ構造部を有し、
    前記封止する工程では、前記メサ構造部の上方となる領域のみに前記空洞を形成する請求項１７から請求項１９のいずれか一項に記載の光デバイスの製造方法。
  21. 前記半導体層はメサ構造部を有し、
    前記応力緩和層を形成する工程では、前記メサ構造部の最上面からの厚みが１μｍ以上である応力緩和層を形成し、
    前記封止する工程では、厚みが２μｍ以上である前記空洞を形成する請求項１７から請求項２０のいずれか一項に記載の光デバイスの製造方法。
JP2017224702A 2017-03-31 2017-11-22 光デバイス及びその製造方法 Active JP6297741B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/911,697 US10529885B2 (en) 2017-03-31 2018-03-05 Optical device and method for manufacturing the same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017072210 2017-03-31
JP2017072463 2017-03-31
JP2017072463 2017-03-31
JP2017072210 2017-03-31

Publications (2)

Publication Number Publication Date
JP6297741B1 true JP6297741B1 (ja) 2018-03-20
JP2018174297A JP2018174297A (ja) 2018-11-08

Family

ID=61629216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017224702A Active JP6297741B1 (ja) 2017-03-31 2017-11-22 光デバイス及びその製造方法

Country Status (2)

Country Link
US (1) US10529885B2 (ja)
JP (1) JP6297741B1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
JP2019220499A (ja) * 2018-06-15 2019-12-26 ソニーセミコンダクタソリューションズ株式会社 撮像装置
KR102658621B1 (ko) * 2018-12-18 2024-04-18 삼성전자주식회사 발광 소자 및 발광 소자의 제조 방법
US10985149B2 (en) * 2019-01-15 2021-04-20 Omnivision Technologies, Inc Semiconductor device package and method of manufacturing the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563068U (ja) * 1992-01-31 1993-08-20 シャープ株式会社 樹脂封止型発光体
JP2002314142A (ja) * 2001-04-09 2002-10-25 Toyoda Gosei Co Ltd 発光装置
JP2002324916A (ja) * 2001-04-24 2002-11-08 Rohm Co Ltd 赤外線データ通信モジュールおよびその製造方法
JP2006294681A (ja) * 2005-04-06 2006-10-26 Sharp Corp 光半導体装置、光半導体装置の製造方法および電子機器
US20120104435A1 (en) * 2010-10-27 2012-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Refractive index tuning of wafer level package leds
JP6006602B2 (ja) * 2012-10-09 2016-10-12 旭化成エレクトロニクス株式会社 量子型赤外線センサ及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5789273A (en) 1980-11-25 1982-06-03 Hitachi Ltd Manufacture of light emitting element
US5907571A (en) * 1996-05-22 1999-05-25 Fuji Electric Co., Ltd. Semiconductor laser device and method for manufacturing the same
JP2001127348A (ja) 1999-10-26 2001-05-11 Nichia Chem Ind Ltd 発光ダイオードチップとそのバンプ形成方法
JP3955065B2 (ja) 2005-01-18 2007-08-08 シャープ株式会社 光結合器
JP2006324408A (ja) 2005-05-18 2006-11-30 Toyoda Gosei Co Ltd レンズ付き発光ダイオード素子及び発光装置並びにその製造方法
JP4013077B2 (ja) * 2005-11-21 2007-11-28 松下電工株式会社 発光装置およびその製造方法
KR20080113051A (ko) 2006-04-24 2008-12-26 아사히 가라스 가부시키가이샤 발광 장치
US9024349B2 (en) 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US9159888B2 (en) 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
JP2011205068A (ja) 2010-03-01 2011-10-13 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP5630276B2 (ja) 2011-01-12 2014-11-26 豊田合成株式会社 半導体発光素子、半導体発光装置
EP2704219B1 (en) 2011-04-26 2018-08-08 Nichia Corporation Method for producing light-emitting device, and light-emitting device
JP5859357B2 (ja) 2012-03-26 2016-02-10 旭化成エレクトロニクス株式会社 光センサ
JP6231459B2 (ja) 2014-10-29 2017-11-15 アオイ電子株式会社 半導体デバイスの製造方法
KR102307062B1 (ko) 2014-11-10 2021-10-05 삼성전자주식회사 반도체 소자, 반도체 소자 패키지 및 조명 장치
JP5967269B2 (ja) 2015-06-11 2016-08-10 日亜化学工業株式会社 発光装置
JP2016189488A (ja) 2016-07-07 2016-11-04 日亜化学工業株式会社 発光装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563068U (ja) * 1992-01-31 1993-08-20 シャープ株式会社 樹脂封止型発光体
JP2002314142A (ja) * 2001-04-09 2002-10-25 Toyoda Gosei Co Ltd 発光装置
JP2002324916A (ja) * 2001-04-24 2002-11-08 Rohm Co Ltd 赤外線データ通信モジュールおよびその製造方法
JP2006294681A (ja) * 2005-04-06 2006-10-26 Sharp Corp 光半導体装置、光半導体装置の製造方法および電子機器
US20120104435A1 (en) * 2010-10-27 2012-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Refractive index tuning of wafer level package leds
JP6006602B2 (ja) * 2012-10-09 2016-10-12 旭化成エレクトロニクス株式会社 量子型赤外線センサ及びその製造方法

Also Published As

Publication number Publication date
JP2018174297A (ja) 2018-11-08
US20180287005A1 (en) 2018-10-04
US10529885B2 (en) 2020-01-07

Similar Documents

Publication Publication Date Title
JP6297741B1 (ja) 光デバイス及びその製造方法
US7679172B2 (en) Semiconductor package without chip carrier and fabrication method thereof
JP5295783B2 (ja) 半導体装置
US7199470B2 (en) Surface-mountable semiconductor component and method for producing it
US9559266B2 (en) Lighting apparatus including an optoelectronic component
WO2016157518A1 (ja) 窒化物半導体紫外線発光素子及び窒化物半導体紫外線発光装置
KR100878326B1 (ko) 칩스케일 패키징 발광소자 및 그의 제조방법
US20100001305A1 (en) Semiconductor devices and fabrication methods thereof
JP2011119557A (ja) 発光装置及びその製造方法
JP2003046139A (ja) 発光半導体装置
JP2007214360A (ja) 半導体装置及びその製造方法
US12027657B2 (en) Light emitting diode, light emitting diode module, and display device including the same
US20150280093A1 (en) Light emitting device, method for manufacturing same, and body having light emitting device mounted thereon
JPWO2008123020A1 (ja) 半導体装置及びその製造方法
US20180233643A1 (en) Semiconductor device package and a method of manufacturing the same
JP7416741B2 (ja) 光デバイス
US8722462B2 (en) Semiconductor package
TWI681529B (zh) 樹脂密封型半導體裝置及其製造方法
KR102022463B1 (ko) 반도체 발광소자 및 이의 제조방법
KR20160071854A (ko) 발광 소자
KR20150037216A (ko) 발광 디바이스
JP6850661B2 (ja) 光デバイス
JP6943928B2 (ja) 光デバイス
TWI829941B (zh) 半導體裝置封裝
US20240194660A1 (en) Semiconductor apparatus and method for manufacturing semiconductor apparatus

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180221

R150 Certificate of patent or registration of utility model

Ref document number: 6297741

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350