JP6287661B2 - 回転電機制御装置 - Google Patents

Description

本発明は、車両の駆動力源となる交流の回転電機を駆動制御する回転電機制御装置に関する。

例えば、電気自動車やハイブリッド自動車などの動力に用いられる大出力の交流の回転電機は高い電圧で駆動される。このような自動車に搭載される高電圧の電源には直流のバッテリが用いられることが多く、スイッチング素子を用いたインバータ回路を用いて直流と交流との間で電力変換される。回転電機は、電気エネルギーにより車両を駆動する動力を出力するモータとしての機能に留まらず、車両や内燃機関などの運動エネルギーを電気エネルギーに変換する発電機としての機能も併せ持っている。回転電機により発電された電力は、バッテリに回生されて蓄電される。

ところで、バッテリと回転電機の間、より具体的にはバッテリとインバータとの間には、しばしば開閉装置（コンタクタ）が備えられている。コンタクタは、例えばリレーを用いて構成されたシステムメインリレー（ＳＭＲ）であり、車両のイグニッションキー（ＩＧキー）がオン状態（有効状態）の際に接点が閉じて導通状態となり、ＩＧキーがオフ状態（非有効状態）の際に接点が開いて非導通状態となる。即ち、ＳＭＲが閉状態においてバッテリとインバータ（及び回転電機）とが電気的に接続され、ＳＭＲが開状態においてバッテリとインバータ（及び回転電機）との電気的接続が遮断される。通常動作時には、ＩＧキーの状態に応じて、さらにはインバータ等の回路の状態も加味して適切なタイミングでＳＭＲの開閉状態が制御される。しかし、ＩＧキーがオン状態の際に、車両の故障や衝突等によって、ＳＭＲが開放される場合がある。例えば、ＳＭＲへの電源供給が遮断された場合、ＳＭＲの駆動回路に異常が生じた場合、ＳＭＲが振動・衝撃やノイズ等によって機械的に故障した場合、ＳＭＲ周辺の回路に断線が生じた場合、等には、必ずしも適切ではないタイミングでＳＭＲの接点が開状態となり、コンタクタが開放状態となる可能性がある。

インバータの直流側（直流リンク部）には、直流電圧（直流リンク電圧）を平滑化する直流リンクコンデンサが備えられていることが多いが、例えば回生動作中にコンタクタが開放状態となった場合には、回生電力が行き場を失い、直流リンクコンデンサを充電する。このため、直流リンクコンデンサの端子間電圧（直流リンク電圧）が短時間で上昇する可能性がある。直流リンク電圧の上昇は、過電圧として検出され、インバータには種々の保護制御が実行される。保護制御の一例は、インバータを構成するいくつかのスイッチング素子をオン状態にして電流を還流させるアクティブショートサーキット制御（ゼロベクトルシーケンス制御）である。例えば、特開２０１１−５５５８２号公報（特許文献１）には、インバータの上段側のスイッチング素子を全てオフ状態とし、下段側のスイッチング素子の何れか１つ以上をオン状態とする制御方法が開示されている（特許文献１：図２、第１５８、１５９、１６５段落等）。

インバータを構成するスイッチング素子のスイッチング制御信号は、多くの場合、マイクロコンピュータなどを中核とした制御回路によって生成され、スイッチング素子を駆動可能な駆動能力を付加するドライブ回路を介して各スイッチング素子に与えられる。アクティブショートサーキット制御は、コンタクタが開放となった際に迅速に実行されることが好ましいが、制御回路が当該制御のためのスイッチングパターンを生成して出力すると、充分な応答性を確保できない可能性がある。ここで、制御回路とインバータとの間に設けられた、ドライブ回路を含む中継回路において強制的にスイッチングパターンを変更させることも考えられる。但し、アクティブショートサーキット制御は、全てのスイッチング素子をオフ状態とするシャットダウン制御とは異なり、上段側及び下段側のスイッチング素子のオン・オフの状態が相補的な関係である。このため、アクティブショートサーキット制御に移行する前のスイッチングパターンによっては、当該移行時において上段側及び下段側のスイッチング素子が同時にオンとなり、短絡が発生する可能性もある。これは、アクティブショートサーキット制御から通常の制御に移行する場合も同様である。例えば、短時間の過電圧状態が繰り返し発生するような状況では、通常制御と保護制御とが頻繁に繰り返されることになり、上述したような短絡状態の回避がより困難となる。

特開２０１１−５５５８２号公報

上記背景に鑑みて、インバータの直流リンク電圧が上昇して過電圧状態であることが検出された場合に、インバータの各アームに短絡を生じさせること無く、迅速にインバータに対して保護制御を実行することが望まれる。

上記に鑑みた、回転電機制御装置の特徴構成は、
車両の駆動力源となる交流の回転電機を駆動制御する回転電機制御装置であって、
直流電源に接続されると共に前記回転電機に接続されて直流と複数相の交流との間で電力変換を行うインバータと、
交流１相分のアームが上段側スイッチング素子と下段側スイッチング素子との直列回路により構成された前記インバータの各スイッチング素子を個別にスイッチング制御するパルス状のスイッチング制御信号を生成して前記インバータを制御するインバータ制御装置と、
それぞれの前記スイッチング制御信号に、少なくとも前記スイッチング素子を駆動するための駆動能力を付加して、それぞれ対応する前記スイッチング素子へ中継するドライブ回路と、を備え、
さらに、前記インバータ制御装置と前記ドライブ回路との間に設けられ、前記スイッチング制御信号の信号レベルを、前記インバータ制御装置から出力される信号レベルに拘わらず固定可能なゲート回路と、
前記インバータの直流側の電圧である直流リンク電圧が予め規定された過電圧しきい値以上であることを検出して前記インバータが過電圧状態であると判定した場合に、交流全相の前記上段側スイッチング素子及び交流全相の前記下段側スイッチング素子の何れか一方の前記スイッチング素子をオフ状態とするように前記ゲート回路を制御し、その後予め規定された待機時間を経過した後、何れか他方の前記スイッチング素子をオン状態とするように前記ゲート回路を制御する過電圧保護装置と、を備え、
前記過電圧保護装置により前記過電圧状態であると判定された場合、さらに、前記インバータ制御装置も、前記インバータを構成する全ての前記スイッチング素子がオフ状態となるように、前記スイッチング制御信号の信号レベルを固定して出力し、
その後、前記過電圧保護装置により前記過電圧状態が解消したと判定された場合には、全ての前記スイッチング制御信号の信号レベルが、前記スイッチング素子がオフ状態となる信号レベルで前記インバータ制御装置から出力されている状態で、前記過電圧保護装置は、前記インバータ制御装置から出力される前記スイッチング制御信号がその信号レベルを維持するように前記ゲート回路を制御し、
その後、前記インバータ制御装置は、各スイッチング素子を個別にスイッチングするように通常の信号レベルで前記スイッチング制御信号を出力する点にある。

この構成によれば、ゲート回路においてスイッチング制御信号の信号レベルを変更するので、過電圧状態であると判定されてインバータ制御装置においてスイッチング制御信号の信号レベルを変更する場合の応答時間を要すること無く、迅速にインバータに対する保護制御を行うことができる。また、その際、単純に全てのスイッチング素子をオフ状態とするようなシャットダウン制御ではなく、交流全相の上段側及び下段側の何れか一方のスイッチング素子をオフ状態とし、他方のスイッチング素子をオン状態とする、いわゆるアクティブショートサーキット制御が保護制御として実行される。シャットダウン制御では、例えばインバータの直流側に備えられる直流リンクコンデンサの容量によっては直流リンク電圧が急激に上昇する場合もある。しかし、アクティブショートサーキット制御では、シャットダウン制御に比べて直流リンク電圧の上昇は抑制され、インバータや直流リンクコンデンサ等の耐圧も比較的抑制することができる。また、本構成では、アクティブショートサーキット制御は、まず、交流全相の上段側及び下段側の何れか一方のスイッチング素子をオフ状態とした状態で、待機時間を経過した後に他方のスイッチング素子をオン状態とすることによって実現される。従って、アクティブショートサーキット制御への移行に際して、交流１相分のアームの上段側及び下段側のスイッチング素子が同時にオン状態となって短絡するような状態が回避される。このように、本構成によれば、インバータの直流リンク電圧が上昇して過電圧状態であることが検出された場合に、インバータの各アームに短絡を生じさせること無く、迅速にインバータに対して保護制御を実行することができる。また、回転電機制御装置は、前記過電圧保護装置により前記過電圧状態であると判定された場合、さらに、前記インバータ制御装置も、前記インバータを構成する全ての前記スイッチング素子がオフ状態となるように、前記スイッチング制御信号の信号レベルを固定して出力する。その後、前記過電圧保護装置により前記過電圧状態が解消したと判定された場合には、全ての前記スイッチング制御信号の信号レベルが、前記スイッチング素子がオフ状態となる信号レベルで前記インバータ制御装置から出力されている状態で、前記過電圧保護装置は、前記インバータ制御装置から出力される前記スイッチング制御信号がその信号レベルを維持するように前記ゲート回路を制御する。その後、前記インバータ制御装置は、各スイッチング素子を個別にスイッチングするように通常の信号レベルで前記スイッチング制御信号を出力する。上述したように、過電圧状態であると判定されてインバータ制御装置においてスイッチング制御信号の信号レベルを変更する場合には、ある程度の応答時間を要する。しかし、マスク回路によって先行してスイッチング制御信号の信号レベルが変更されていたとしても、通常制御への復帰に備えて、インバータ制御装置においても、スイッチング制御信号の信号レベルを変更しておくと好適である。通常制御への復帰時に、アームが短絡することを防止するためには、上下段共にスイッチング制御信号がロー状態であることが好ましい。この構成によれば、アクティブショートサーキット制御の終了後、通常制御への復帰までの間、例えばインバータ制御装置の応答時間が経過するまでの間は、スイッチング制御信号の信号レベルはロー状態に保たれる。従って、通常のスイッチング制御信号が出力されるまでの間、アームを構成するスイッチング素子が共にオン状態となるようなことはなく、アームの短絡は防止される。

本発明のさらなる特徴と利点は、図面を参照して説明する本発明の実施形態についての以下の記載から明確となる。

回転電機制御装置のシステム構成を模式的に示す回路ブロック図 ゲート回路及び過電圧保護装置の詳細な構成例を示す回路ブロック図 過電圧保護制御のシーケンスを示す模式的タイミングチャート ゲート回路及び過電圧保護装置の他の構成例を示す回路ブロック図 ゲート回路及び過電圧保護装置の他の構成例を示す回路ブロック図 ゲート回路及び過電圧保護装置の他の構成例を示す回路ブロック図 過電圧保護制御としてシャットダウン制御を行う場合のゲート回路及び過電圧保護装置の構成例を示す回路ブロック図 過電圧保護制御としてシャットダウン制御を行う場合のタイミングチャート

以下、本発明の実施形態を図面に基づいて説明する。図１の回路ブロック図は、回転電機制御装置１のシステム構成を模式的に示している。回転電機制御装置１が駆動制御する対象は、例えばハイブリッド自動車や電気自動車等の車両の駆動力源となる回転電機８０である。車両の駆動力源としての回転電機８０は、複数相の交流（ここでは３相交流）により動作する回転電機であり、電動機としても発電機としても機能することができる。

特定の軌道上を走行する鉄道などとは異なり、自動車のような車両では、回転電機８０を駆動するための電力源としてニッケル水素電池やリチウムイオン電池などの二次電池（バッテリ）や、電気二重層キャパシタなどの直流電源を搭載している。本実施形態では、回転電機８０に電力を供給するための大電圧大容量の直流電源として、例えば電源電圧２００〜４００［Ｖ］の高圧バッテリ１１（直流電源）が備えられている。回転電機８０は、交流の回転電機であるから、高圧バッテリ１１と回転電機８０との間には、直流と多相交流（ここでは３相交流）との間で電力変換を行うインバータ１０が備えられている。インバータ１０の直流側の正極電源ラインＰと負極電源ラインＮとの間の電圧は、以下“直流リンク電圧Ｖｄｃ”と称する。高圧バッテリ１１は、インバータ１０を介して回転電機８０に電力を供給可能であると共に、回転電機８０が発電して得られた電力を蓄電可能である。

インバータ１０と高圧バッテリ１１との間には、インバータ１０の直流側の正負両極間電圧（直流リンク電圧Ｖｄｃ）を平滑化する平滑コンデンサ（直流リンクコンデンサ４）が備えられている。直流リンクコンデンサ４は、回転電機８０の消費電力の変動に応じて変動する直流電圧（直流リンク電圧Ｖｄｃ）を安定化させる。直流リンクコンデンサ４と高圧バッテリ１１との間には、直流リンクコンデンサ４から回転電機８０までの回路と、高圧バッテリ１１との電気的な接続を切り離すことが可能なコンタクタ９が備えられている。本実施形態において、このコンタクタ９は、車両の最も上位の制御装置の１つである車両ＥＣＵ（Electronic Control Unit）９０からの指令に基づいて開閉するメカニカルリレーであり、例えばシステムメインリレー（ＳＭＲ：System Main Relay）と称される。コンタクタ９は、車両のイグニッションキー（ＩＧキー）がオン状態（有効状態）の際にＳＭＲの接点が閉じて導通状態（接続状態）となり、ＩＧキーがオフ状態（非有効状態）の際にＳＭＲの接点が開いて非導通状態（開放状態）となる。インバータ１０は、高圧バッテリ１１とコンタクタ９を介して接続されると共に回転電機８０にも接続されている。コンタクタ９が接続状態において高圧バッテリ１１とインバータ１０（及び回転電機８０）とが電気的に接続され、コンタクタ９が開放状態において高圧バッテリ１１とインバータ１０（及び回転電機８０）との電気的接続が遮断される。

インバータ１０は、直流リンク電圧Ｖｄｃを有する直流電力を複数相（ｎを自然数としてｎ相、ここでは３相）の交流電力に変換して回転電機８０に供給すると共に、回転電機８０が発電した交流電力を直流電力に変換して直流電源に供給する。インバータ１０は、複数のスイッチング素子を有して構成される。スイッチング素子には、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＳｉＣ−ＭＯＳＦＥＴ（Silicon Carbide - Metal Oxide Semiconductor FET）やＳｉＣ−ＳＩＴ（SiC - Static Induction Transistor）などのパワー半導体素子を適用すると好適である。図１に示すように、本実施形態では、スイッチング素子としてＩＧＢＴ３が用いられる。

例えば直流と多相交流（ここでは３相交流）との間で電力変換するインバータ１０は、よく知られているように多相（ここでは３相）のそれぞれに対応する数のアーム３Ａを有するブリッジ回路により構成される。つまり、図１に示すように、インバータ１０の直流正極側（直流電源の正極側の正極電源ラインＰ）と直流負極側（直流電源の負極側の負極電源ラインＮ）との間に２つのＩＧＢＴ３が直列に接続されて１つのアーム３Ａが構成される。３相交流の場合には、この直列回路（１つのアーム３Ａ）が３回線（３相）並列接続される。つまり、回転電機８０のＵ相、Ｖ相、Ｗ相に対応するステータコイル８のそれぞれに一組の直列回路（アーム３Ａ）が対応したブリッジ回路が構成される。

対となる各相のＩＧＢＴ３による直列回路（アーム３Ａ）の中間点、つまり、正極電源ラインＰの側のＩＧＢＴ３（上段側ＩＧＢＴ３Ｈ（上段側スイッチング素子））と負極電源ラインＮ側のＩＧＢＴ３（下段側ＩＧＢＴ３Ｌ（下段側スイッチング素子））との接続点は、回転電機８０の各相のステータコイル８にそれぞれ接続される。尚、各ＩＧＢＴ３には、負極“Ｎ”から正極“Ｐ”へ向かう方向（下段側から上段側へ向かう方向）を順方向として、並列にフリーホイールダイオード（ＦＷＤ）５が備えられている。

図１に示すように、インバータ１０は、インバータ制御装置２０により制御される。インバータ制御装置２０は、マイクロコンピュータ等の論理回路を中核部材として構築されている。例えば、インバータ制御装置２０は、車両ＥＣＵ９０等の他の制御装置等からＣＡＮ（Controller Area Network）などを介して要求信号として提供される回転電機８０の目標トルクＴＭに基づいて、ベクトル制御法を用いた電流フィードバック制御を行って、インバータ１０を介して回転電機８０を制御する。回転電機８０の各相のステータコイル８を流れる実電流は電流センサ１２により検出され、インバータ制御装置２０はその検出結果を取得する。また、回転電機８０のロータの各時点での磁極位置は、例えばレゾルバなどの回転センサ１３により検出され、インバータ制御装置２０はその検出結果を取得する。インバータ制御装置２０は、電流センサ１２及び回転センサ１３の検出結果を用いて、電流フィードバック制御を実行する。インバータ制御装置２０は、電流フィードバック制御のために種々の機能部を有して構成されており、各機能部は、マイクロコンピュータ等のハードウエアとソフトウエア（プログラム）との協働により実現される。電流フィードバック制御については、公知であるのでここでは詳細な説明は省略する。

車両には、高圧バッテリ１１の他に、高圧バッテリ１１よりも低電圧の電源である低圧バッテリ（不図示）も搭載されている。低圧バッテリの電源電圧は、例えば１２〜２４［Ｖ］である。低圧バッテリと高圧バッテリ１１とは、互いに絶縁されており、互いにフローティングの関係にある。低圧バッテリは、インバータ制御装置２０や車両ＥＣＵ９０の他、オーディオシステムや灯火装置、室内照明、計器類のイルミネーション、パワーウィンドウなどの電装品や、これらを制御する制御装置に電力を供給する。車両ＥＣＵ９０やインバータ制御装置２０などの電源電圧は、例えば５［Ｖ］や３．３［Ｖ］である。

ところで、インバータ１０を構成する各ＩＧＢＴ３の制御端子であるゲート端子は、ドライブ回路５０を介してインバータ制御装置２０に接続されており、それぞれ個別にスイッチング制御される。回転電機８０を駆動するための高圧系回路と、マイクロコンピュータなどを中核とするインバータ制御装置２０などの低圧系回路とは、動作電圧（回路の電源電圧）が大きく異なる。このため、このため、各ＩＧＢＴ３に対するゲート駆動信号（スイッチング制御信号）の駆動能力（例えば電圧振幅や出力電流など、後段の回路を動作させる能力）をそれぞれ高めて中継するドライブ回路５０（制御信号駆動回路）が備えられている。低圧系回路のインバータ制御装置２０により生成されたＩＧＢＴ３のスイッチング制御信号は、ドライブ回路５０を介して高圧回路系のゲート駆動信号としてインバータ１０に供給される。ドライブ回路５０は、例えばフォトカプラやトランスなどの絶縁素子やドライバＩＣを利用して構成される。

本実施形態では、図２に例示するように、ドライブ回路５０にドライバＩＣ（５１，５２）を用いている。図２は、簡略化のため、インバータ１０、インバータ制御装置２０、ゲート回路３０、ドライブ回路５０については、交流１相分のアーム３Ａに対応する部分を代表して例示している。ドライバＩＣ（５１，５２）は、各ＩＧＢＴ３に対して１つずつ設けられている。上段側ＩＧＢＴ３Ｈに対して上段側ドライバＩＣ５１が設けられ、下段側ＩＧＢＴ３Ｌに対して下段側ドライバＩＣ５２が備えられている。ドライバＩＣ（５１，５２）は、それぞれ、信号入力端子“ＩＮ”、信号出力端子“ＯＵＴ”、イネーブル入力端子“ＥＮ”、アラーム出力端子“ＡＬＭ（ｎ＿ＡＬＭ）”を備えている。尚、アラーム出力端子はローアクティブの信号（通常はハイの状態で、意味のある出力をする際にローの状態となる信号）であり、図中ではネガティブを表す“バー”を付けて表記しているが、文中では、ネガティブを表す接頭語“ｎ＿”を付加して同様の意味を表すものとする。以下、ローアクティブの信号について同様である。

インバータ制御装置２０から、後述するゲート回路３０を経由して、ドライバＩＣ（５１，５２）の“ＩＮ”端子にスイッチング制御信号“ＳＨ，ＳＬ”が入力される。スイッチング制御信号“ＳＨ”は上段側ＩＧＢＴ３Ｈを制御する信号であり、スイッチング制御信号“ＳＬ”は下段側ＩＧＢＴ３Ｌを制御する信号である。ドライバＩＣ（５１，５２）に入力されたスイッチング制御信号“ＳＨ，ＳＬ”は、ドライバＩＣ（５１，５２）からＩＧＢＴ３のゲート端子を駆動するための駆動能力（電圧振幅や出力電流など）を付加されて“ＯＵＴ”端子からゲート駆動信号“ＳＨＧ，ＳＬＧ”として出力される。ドライバＩＣ（５１，５２）には、診断回路が内蔵されており、診断回路は、ゲート駆動電圧が低下している状態（ゲート駆動信号に必要な電圧振幅を付加できない状態）、アーム３Ａに過電流が生じている状態、ドライバＩＣ（５１，５２）の制御回路温度が上昇している状態、等を検出して警告信号（ｎ＿ＡＬＭ）を生成して出力する。アーム３Ａの過電流は、外部に設けた過電流測検出用のシャント抵抗等の端子間電圧が規定値を越えているか否かによって判定される。

“ＥＮ”端子への入力信号は、ドライバＩＣ（５１，５２）の信号出力端子“ＯＵＴ”に、信号入力端子“ＩＮ”に入力された信号と同じ信号レベルの信号を出力するか否かを切り替える信号（イネーブル信号）である。本実施形態では、このイネーブル信号がハイ状態の場合に、信号入力端子“ＩＮ”に入力された信号と同じ信号レベルのゲート駆動信号“ＳＨＧ，ＳＬＧ”が信号出力端子“ＯＵＴ”から出力され、ロー状態の場合には非有効状態（本実施形態ではロー状態）に固定されたゲート駆動信号“ＳＨＧ，ＳＬＧ”が信号出力端子“ＯＵＴ”から出力される。

また、本実施形態においては、図１に示すように、回転電機制御装置は、ゲート回路３０及び過電圧保護装置４０を備えている。ゲート回路３０は、インバータ制御装置２０とドライブ回路５０との間に設けられている。ゲート回路３０は、スイッチング制御信号“ＳＨ，ＳＬ”の信号レベルを、インバータ制御装置２０から出力される信号レベルに拘わらず固定可能な回路である。例えば、図２に示すように、ゲート回路３０は、オフ固定マスク回路３１としての２入力アンドゲート“３３”、オン固定マスク回路３２としての２入力オアゲート“３４”を備えて構成されている。

過電圧保護装置４０は、直流リンク電圧Ｖｄｃが予め規定された過電圧しきい値ＴＨｏｖ以上であることを検出した場合に、ゲート回路３０を制御して、スイッチング制御信号“ＳＨ，ＳＬ”の信号レベルを、アクティブショートサーキット制御を行う信号レベルに設定する回路である。アクティブショートサーキット制御とは、例えば、交流全相の上段側ＩＧＢＴ３Ｈ及び交流全相の下段側ＩＧＢＴ３Ｌの何れか一方のスイッチング素子を全てオフ状態とし、何れか他方のスイッチング素子を全てオン状態として、電流を還流させる制御である。過電圧保護装置４０は、図２に示すように、過電圧判定回路４１と、保持回路４３と、遅延回路４５とを備えて構成されている。各回路の詳細については、後述する。

尚、本実施形態においては、ゲート回路３０は、ドライブ回路５０へのイネーブル信号を生成するイネーブル信号生成回路３９も備えている。本実施形態では、イネーブル信号生成回路３９は、２入力アンドゲートによって構成される。このアンドゲートには、インバータ制御装置２０を構成するＣＰＵ２１のポート出力端子“ＰＯ２”から出力されるローアクティブのシャットダウン信号“ｎ＿ＳＤ”と、ドライブ回路５０から出力されるローアクティブの警告信号“ｎ＿ＡＬＭ”とが入力される。シャットダウン信号“ｎ＿ＳＤ”と警告信号“ｎ＿ＡＬＭ”との少なくとも一方の信号がロー状態となると、イネーブル信号がロー状態となる。即ち、シャットダウン信号“ｎ＿ＳＤ”と警告信号“ｎ＿ＡＬＭ”との少なくとも一方の信号がロー状態となると、ゲート駆動信号“ＳＨＧ，ＳＬＧ”は、ロー状態となり、インバータ１０の全てのＩＧＢＴ３がオフ状態に制御され、インバータ１０はシャットダウン状態となる。

ところで、上述したように、コンタクタ９は、車両のイグニッションキー（ＩＧキー）がオン状態（有効状態）の際に接続状態となり、ＩＧキーがオフ状態（非有効状態）の際に開放状態となる。通常動作時には、ＩＧキーの状態に応じてコンタクタ９の開閉状態も制御される。しかし、ＩＧキーがオン状態の際に、車両の故障や衝突等によって、コンタクタ９が開放状態となる場合がある。例えば、コンタクタ９への電源供給が遮断された場合、コンタクタ９の駆動回路に異常が生じた場合、コンタクタ９が振動・衝撃やノイズ等によって機械的に故障した場合、コンタクタ９周辺の回路に断線が生じた場合、等にコンタクタ９が開放状態となる可能性がある。コンタクタ９が開放状態となると、高圧バッテリ１１からインバータ１０側への電力の供給は直ちに遮断される。同様に、回転電機８０からインバータ１０を介して高圧バッテリ１１への電力の回生もコンタクタ９によって遮断される。

このため、コンタクタ９が開放状態となった場合には、インバータ１０を構成するＩＧＢＴ３を全てオフ状態とするシャットダウン制御が実施される場合がある。シャットダウン制御が実施された場合、ステータコイル８に蓄積された電力が、ＦＷＤ５を介して直流リンクコンデンサ４を充電する。このため、直流リンクコンデンサ４の端子間電圧（直流リンク電圧Ｖｄｃ）が短時間で上昇する可能性がある。直流リンク電圧Ｖｄｃの上昇に備えて直流リンクコンデンサ４を大容量化、高耐圧化すると、コンデンサの体格の増大につながる。また、インバータ１０の高耐圧化も必要となる。その結果、回転電機制御装置１の小型化の妨げとなり、部品コスト、製造コスト、製品コストにも影響する。

このような観点より、コンタクタ９が開放状態となった場合に、いくつかのＩＧＢＴ３をオン状態にして電流を還流させるアクティブショートサーキット制御（例えばゼロベクトルシーケンス制御）が実行される場合がある。電流（還流電流）の有するエネルギーは、ＩＧＢＴ３やステータコイル８などにおいて熱などによって消費される。アクティブショートサーキット制御では、ステータコイル８に蓄積された電力が消費されるまでＩＧＢＴ３やステータコイル８を大きな還流電流が流れることになるが、直流リンク電圧Ｖｄｃの上昇は抑制できる。上述したように、アクティブショートサーキット制御は、例えば、交流全相の上段側ＩＧＢＴ３Ｈ及び交流全相の下段側ＩＧＢＴ３Ｌの何れか一方のスイッチング素子を全てオフ状態とし、何れか他方のスイッチング素子を全てオン状態とすることで実現される。

本実施形態においては、コンタクタ９が開放状態となった場合などで、直流リンク電圧Ｖｄｃが予め規定された過電圧しきい値ＴＨｏｖ以上となったことを過電圧保護装置４０が判定する。そして、過電圧保護装置４０は、直流リンク電圧Ｖｄｃが過電圧しきい値ＴＨｏｖ以上であることと判定した場合には、ゲート回路３０を制御して、スイッチング制御信号“ＳＨ，ＳＬ”の信号レベルを、アクティブショートサーキット制御を行う信号レベルに設定する回路である。具体的には、過電圧保護装置４０は、交流全相の上段側ＩＧＢＴ３Ｈ及び交流全相の下段側ＩＧＢＴ３Ｌの何れか一方のＩＧＢＴ３をオフ状態とするようにゲート回路３０を制御し、その後予め規定された待機時間Ｔｄを経過した後、何れか他方のＩＧＢＴ３をオン状態とするようにゲート回路３０を制御する。本実施形態では、過電圧保護装置４０は、交流全相の上段側ＩＧＢＴ３Ｈをオフ状態とするようにゲート回路３０を制御し、その後、待機時間Ｔｄを経過した後、交流全相の下段側ＩＧＢＴ３Ｌをオン状態とするようにゲート回路３０を制御する。

以下、図３のタイミングチャートも利用して説明する。図３に示すように、直流リンク電圧Ｖｄｃが過電圧しきい値ＴＨｏｖ以上となると、過電圧判定信号ＤＯＶが有効状態となる。上述したように、過電圧保護装置４０は、インバータ１０が過電圧状態であると判定して過電圧判定信号ＤＯＶの信号レベルを有効状態に設定して出力する過電圧判定回路４１を備えている。図２に示すように、過電圧判定回路４１は、高圧検出回路Ｑ１、コンパレータＱ２を備えている。例えば、抵抗器“Ｒ１，Ｒ２”によって構成された分圧回路と、高圧検出回路Ｑ１とは、直流リンク電圧Ｖｄｃを過電圧保護装置４０の電源電圧（制御回路系電源電圧）の範囲内（Ｖｃｃ−グラウンド）の電圧に換算する。コンパレータＱ２は、この換算された電圧値と、過電圧しきい値ＴＨｏｖに対応する基準値とを比較して、当該電圧値が基準値以上の場合に過電圧判定信号ＤＯＶを出力する。抵抗器“Ｒ３”は、有効状態の過電圧判定信号ＤＯＶの信号レベルを制御回路系電源電圧“Ｖｃｃ”に設定するためのプルアップ抵抗である。

過電圧の判定結果は、インバータ制御装置２０の中核となるＣＰＵ２１にも入力され、ＣＰＵ２１は当該判定結果に基づいて、例えばスイッチング制御信号“ＳＨ，ＳＬ”の信号レベルをローレベルにするような制御を行う。しかし、直流リンク電圧Ｖｄｃが過電圧しきい値ＴＨｏｖ以上となった期間が短いような場合には、上述した過電圧判定信号ＤＯＶの有効期間も短くなり、ＣＰＵ２１がその信号をフェッチする（取得する）ことができない可能性がある。このため、過電圧保護装置４０には、過電圧判定信号ＤＯＶの有効状態が少なくとも予め規定された保持時間Ｔｈ以上となるように、過電圧判定信号ＤＯＶを保持して、ローアクティブの過電圧状態報知信号ｎ＿ＯＶとして出力する保持回路４３が設けられている（図２及び図３参照）。保持回路４３は、ダイオードＤ１、抵抗器“Ｒ４，Ｒ５，Ｒ６”、コンデンサ“Ｃ１”、トランジスタＴｒ１を備えた、時定数回路や自己保持回路により構成されている。生成された過電圧状態報知信号ｎ＿ＯＶは、過電圧保護装置４０からゲート回路３０に出力される。

尚、保持回路４３による保持は、以下の２通りが可能である。第１のケースは、過電圧判定信号ＤＯＶが有効状態へ変化した時点から、保持時間Ｔｈを計測するケースである。この場合には、最低限、過電圧判定信号ＤＯＶは保持時間の間有効な信号となる。第２のケースは、過電圧判定信号ＤＯＶが無効状態へ変化した時点から保持時間Ｔｈを計測するケースである。この場合には、過電圧判定信号ＤＯＶは、一律、保持時間Ｔｈの分だけ延長される。図３に例示した本実施形態では、第２のケースを採用している。

さらに、本実施形態においては、過電圧保護装置４０は、過電圧状態報知信号ｎ＿ＯＶが有効状態である期間を待機時間Ｔｄ分遅らせて遅延報知信号ＯＶＤとして出力する遅延回路４５を備えている（図２及び図３参照）。遅延回路４５は、抵抗器“Ｒ７”とコンデンサ“Ｃ２”とを備えた積分回路により構成されている。本実施形態では、過電圧状態報知信号ｎ＿ＯＶを遅らせた後、信号レベルを反転させてハイアクティブの信号として出力するためのインバートゲート（ノットゲート）“Ｑ３”も備えられている。生成されたハイアクティブの遅延報知信号ＯＶＤは、過電圧保護装置４０からゲート回路３０に出力される。

過電圧状態報知信号ｎ＿ＯＶは、ゲート回路３０のオフ固定マスク回路３１を構成する２入力アンドゲート“３３”の１つの入力端子に入力される。２入力アンドゲート“３３”のもう１つの入力端子には、上段側スイッチング制御信号“ＳＨ”が入力されている。２入力アンドゲート“３３”において、過電圧状態報知信号ｎ＿ＯＶが入力される側の入力端子は、制御端子として機能する。２入力アンドゲート“３３”は、過電圧状態報知信号ｎ＿ＯＶがハイ状態（非有効状態）の場合には、上段側スイッチング制御信号“ＳＨ”の信号レベルと同様の信号レベルの信号“ＳＨＭ”を出力端子から出力する。一方、２入力アンドゲート“３３”は、過電圧状態報知信号ｎ＿ＯＶがロー状態（有効状態）の場合には上段側スイッチング制御信号“ＳＨ”の信号レベルに拘わらず、信号レベルがロー状態の信号“ＳＨＭ”を出力端子から出力する。過電圧状態報知信号ｎ＿ＯＶは、ドライブ回路５０のイネーブル信号を生成する回路（本実施形態では２入力アンドゲート“３９”）には関与していないため、ドライブ回路５０を経て、インバータ１０の上段側ＩＧＢＴ３Ｈには、上記信号“ＳＨＭ”と同様の信号レベルのゲート駆動信号“ＳＨＧ”が与えられる。

遅延報知信号ＯＶＤは、ゲート回路３０のオン固定マスク回路３２を構成する２入力オアゲート“３４”の１つの入力端子に入力される。２入力オアゲート“３４”のもう１つの入力端子には、下段側スイッチング制御信号“ＳＬ”が入力されている。２入力オアゲート“３４”において、遅延報知信号ＯＶＤが入力される側の入力端子は、制御端子として機能する。２入力オアゲート“３４”は、遅延報知信号ＯＶＤがロー状態（非有効状態）の場合には、下段側スイッチング制御信号“ＳＬ”の信号レベルと同様の信号レベルの信号“ＳＬＭ”を出力端子から出力する。一方、２入力オアゲート“３４”は、遅延報知信号ＯＶＤがハイ状態（有効状態）の場合には下段側スイッチング制御信号“ＳＬ”の信号レベルに拘わらず、信号レベルがハイ状態の信号“ＳＬＭ”を出力端子から出力する。遅延報知信号ＯＶＤは、ドライブ回路５０のイネーブル信号を生成する回路（本実施形態では２入力アンドゲート“３９”）には関与していないため、ドライブ回路５０を経て、インバータ１０の下段側ＩＧＢＴ３Ｌには、上記信号“ＳＬＭ”と同様の信号レベルのゲート駆動信号“ＳＬＧ”が与えられる。

図３に示すように、過電圧状態報知信号ｎ＿ＯＶに対して遅延報知信号ＯＶＤは、待機時間Ｔｄの分だけ遅れている。従って、本実施形態では、上段側ＩＧＢＴ３Ｈのゲート駆動信号“ＳＨＧ”の方が、下段側ＩＧＢＴ３Ｌのゲート駆動信号“ＳＬＧ”に対して、待機時間Ｔｄの分だけ先に、信号レベルがロー状態に固定された状態となる。この間、下段側ＩＧＢＴ３Ｌのゲート駆動信号“ＳＬＧ”は、インバータ制御装置２０が生成するスイッチング制御信号“ＳＬ”に応じた信号レベルである。従って、この期間“Ｐｈ”は、例えば、ハーフアクティブショートサーキット制御期間や、アクティブショートサーキット制御準備期間と称することができる。

上述したように、この期間“Ｐｈ”の後、下段側ＩＧＢＴ３Ｌのゲート駆動信号“ＳＬＧ”の信号レベルはハイ状態に固定された状態となる。上段側ＩＧＢＴ３Ｈのゲート駆動信号“ＳＨＧ”の信号レベルをロー状態に固定するタイミングと、下段側ＩＧＢＴ３Ｌのゲート駆動信号“ＳＬＧ”の信号レベルをハイ状態に固定するタイミングとが同時であると、インバータ１０のアーム３Ａを構成する上段側ＩＧＢＴ３Ｈと下段側ＩＧＢＴ３Ｌとが同時にオン状態となる可能性がある。待機時間Ｔｄを設けることによって、上段側ＩＧＢＴ３Ｈと下段側ＩＧＢＴ３Ｌとが同時にオン状態とならない期間を確実に設けることができる。従って、待機時間Ｔｄは、インバータ１０の交流１相分のアーム３Ａを構成するＩＧＢＴ３が共にオフ状態となるように設けられる時間であるデッドタイム以上の時間に設定されていると好適である。

上段側ＩＧＢＴ３Ｈのゲート駆動信号“ＳＨＧ”の信号レベルがロー状態に固定され、下段側ＩＧＢＴ３Ｌのゲート駆動信号“ＳＬＧ”の信号レベルがハイ状態に固定されている期間“Ｐａｓｃ”は、アクティブショートサーキット制御期間と称することができる。下段側ＩＧＢＴ３Ｌのゲート駆動信号“ＳＬＧ”の信号レベルが固定されている期間よりも先に上段側ＩＧＢＴ３Ｈのゲート駆動信号“ＳＨＧ”の信号レベルが固定されている期間が終了する（ほぼ待機時間Ｔｄの分早く終了する。）。しかし、過電圧状態報知信号ｎ＿ＯＶ及び遅延報知信号ＯＶＤは、インバータ制御装置２０にもポート入力端子“ＰＩ１，ＰＩ２”を介して入力されている。インバータ制御装置２０は、これらの信号に基づいて、スイッチング制御信号“ＳＨ，ＳＬ”の信号レベルをロー状態にするような制御を行っている。従って、下段側ＩＧＢＴ３Ｌのゲート駆動信号“ＳＬＧ”の信号レベルがハイ状態に固定されている期間に、上段側ＩＧＢＴ３Ｈのゲート駆動信号“ＳＨＧ”の信号レベルがハイ状態となることはなく、アーム３Ａの短絡は防止されている。

遅延報知信号ＯＶＤが非有効状態となると、下段側ＩＧＢＴ３Ｌのゲート駆動信号“ＳＬＧ”の信号レベルの固定も終了する。上述したように、既に、インバータ制御装置２０によって、下段側スイッチング制御信号“ＳＬ”の信号レベルはローレベルに制御されている。従って、少なくとも、過電圧状態報知信号ｎ＿ＯＶ及び遅延報知信号ＯＶＤの有効期間終了後、インバータ制御装置２０の応答時間Ｔａが経過するまでの間は、スイッチング制御信号“ＳＨ，ＳＬ”の信号レベルはロー状態に保たれる。従って、通常のスイッチング制御信号“ＳＨ，ＳＬ”が出力されるまでの間、アーム３Ａを構成するＩＧＢＴ３が共にオン状態となるようなことはなく、アーム３Ａの短絡は防止されている。下段側ＩＧＢＴ３Ｌのゲート駆動信号“ＳＬＧ”の信号レベルの固定が終了し、両ゲート駆動信号“ＳＨＧ，ＳＬＧ”が共にロー状態となる期間“Ｐｆ”は、全オフ期間と称することができる。

つまり、過電圧保護装置４０により過電圧状態であると判定された場合、ゲート回路３０だけではなく、さらに、インバータ制御装置２０も、インバータ１０を構成する全てのＩＧＢＴ３がオフ状態となるように、スイッチング制御信号“ＳＨ，ＳＬ”の信号レベルを固定して出力する。その後、過電圧保護装置４０により過電圧状態が解消したと判定された場合には、過電圧保護装置４０は、インバータ制御装置２０から出力されるスイッチング制御信号“ＳＨ，ＳＬ”がその信号レベルを維持するようにゲート回路３０を制御する。そして、その後、インバータ制御装置２０は、各ＩＧＢＴ３を個別にスイッチングするように通常の信号レベルでスイッチング制御信号“ＳＨ，ＳＬ”を出力する。

図３に示すように、本実施形態において、ハーフアクティブショートサーキット制御期間（アクティブショートサーキット制御準備期間）“Ｐｈ”、アクティブショートサーキット制御期間“Ｐａｃｓ”、全オフ期間“Ｐｆ”を総称して、過電圧保護制御期間Ｐｏｖｐと称する。過電圧であることが判定された後、迅速且つ安全に通常制御期間Ｐｎｒｍから、過電圧保護制御期間Ｐｏｖｐに移行し、過電圧状態が解消した後も安全且つ速やかに通常制御期間Ｐｎｒｍに復帰することができる。

尚、保持回路４３における保持時間Ｔｈは、過電圧状態報知信号ｎ＿ＯＶの信号レベルが変化した後、出力形態を変更してスイッチング制御信号“ＳＨ，ＳＬ”が出力されるまでの時間（インバータ制御装置２０の応答時間Ｔａ）よりも長い時間に設定されていると好適である。上述したように、過電圧状態であると判定されてインバータ制御装置２０においてスイッチング制御信号“ＳＨ，ＳＬ”の信号レベルを変更する場合には、ある程度の応答時間Ｔａを要する。保持時間Ｔｈが、応答時間Ｔａよりも長ければ、ゲート回路３０によるスイッチング制御信号“ＳＨ，ＳＬ”の信号レベルの固定が終了する前に、インバータ制御装置２０においてスイッチング制御信号“ＳＨ，ＳＬ”の信号レベルを変更することができる。従って、ゲート回路３０によるスイッチング制御信号“ＳＨ，ＳＬ”の信号レベルの固定が終了した際に、全てのＩＧＢＴ３がオフ状態となるように、スイッチング制御信号“ＳＨ，ＳＬ”の信号レベルを設定しておくことができる。その結果、アクティブショートサーキット制御を終了して通常制御に復帰する際に、アーム３Ａを構成するＩＧＢＴ３が共にオン状態となってアーム３Ａが短絡するようなことを防止することができる。

図４から図６には、ゲート回路３０と過電圧保護装置４０の他の構成例を示している。これら他の形態の説明の前に、図７及び図８に示す比較例を用いて、上述した本実施形態の過電圧保護制御（アクティブショートサーキット制御）の利点について説明する。図７は、過電圧保護制御としてシャットダウン制御を行う場合のゲート回路３０及び過電圧保護装置４０の構成例を示している。

比較例のゲート回路３０には、スイッチング制御信号“ＳＨ，ＳＬ”の信号レベルを、インバータ制御装置２０から出力される信号レベルに拘わらず固定可能な回路は設けられていない。その代わりに、ドライブ回路５０へのイネーブル信号を生成するイネーブル信号生成回路３９が、３入力アンドゲートによって構成されている。このアンドゲートには、インバータ制御装置２０のポート出力端子“ＰＯ２”から出力されるローアクティブのシャットダウン信号“ｎ＿ＳＤ”と、ドライブ回路５０から出力されるローアクティブの警告信号“ｎ＿ＡＬＭ”とに加えて、過電圧状態報知信号ｎ＿ＯＶが入力されている。シャットダウン信号“ｎ＿ＳＤ”と警告信号“ｎ＿ＡＬＭ”と過電圧状態報知信号ｎ＿ＯＶとの少なくとも１つの信号がロー状態となると、イネーブル信号がロー状態となる。イネーブル信号がロー状態となると、ゲート駆動信号“ＳＨＧ，ＳＬＧ”は、ロー状態となり、インバータ１０の全てのＩＧＢＴ３がオフ状態に制御され、インバータ１０はシャットダウン状態となる。つまり、過電圧状態報知信号ｎ＿ＯＶにより、インバータ１０はシャットダウン状態となる。過電圧状態報知信号ｎ＿ＯＶにより、インバータ１０がシャットダウン状態に制御されるので、過電圧保護装置４０には、遅延回路４５は備えられていない。

図８のタイミングチャートに示すように、この場合においても、過電圧であることが判定された後、迅速に通常制御期間Ｐｎｒｍから、過電圧保護制御期間Ｐｏｖｐ（シャットダウン制御期間Ｐｓｄ）に移行することができる。過電圧状態報知信号ｎ＿ＯＶをインバータ制御装置２０がフェッチした後に、スイッチング制御信号“ＳＨ，ＳＬ”を全てロー状態にしてシャットダウン制御を行うよりも迅速に、ドライブ回路５０のイネーブル機能を利用してシャットダウン制御が行われる。また、通常制御期間Ｐｎｒｍからシャットダウン制御期間Ｐｓｄに移行する際に、アーム３Ａの短絡も心配しなくてよい。そして、過電圧状態が解消した後も安全且つ速やかに通常制御期間Ｐｎｒｍに復帰することができる。

しかし、上述したように、シャットダウン制御が実施された場合、ステータコイル８に蓄積された電力が、ＦＷＤ５を介して直流リンクコンデンサ４を充電する。直流リンクコンデンサ４の容量によっては、直流リンクコンデンサ４の端子間電圧（直流リンク電圧Ｖｄｃ）が短時間で上昇する可能性がある。その結果、直流リンク電圧Ｖｄｃが、ＩＧＢＴ３や、直流リンクコンデンサ４などの破壊電圧Ｖｅｄを越えてしまう可能性がある。アクティブショートサーキット制御では、そのような可能性を抑制することができる。また、図３と図８との比較から明らかなように、アクティブショートサーキット制御の場合でも、通常制御期間Ｐｎｒｍから過電圧保護制御期間Ｐｏｖｐへの移行は迅速であり、アーム３Ａの短絡も防止されて安全性も確保されている。

上述したように、このようなアクティブショートサーキット制御を実現するためのゲート回路３０及び過電圧保護装置４０は、図２に例示した構成に限定されるものではない。他の構成例を図４から図６に示す。図４は、オフ固定マスク回路３１及びオン固定マスク回路３２を、アンドゲート“３３”及びオアゲート“３４”ではなく、トライステートバッファを用いて構成した例を示している。図４に示した構成例（第２構成例）では、オフ固定マスク回路３１として、イネーブル端子がハイアクティブなハイアクティブ・トライステートバッファ“３５”と、その出力端子をプルダウンする抵抗器“３５ｄ”とが用いられている。また、オン固定マスク回路３２として、イネーブル端子がローアクティブなローアクティブ・トライステートバッファ“３６” と、その出力端子をプルアップする抵抗器“３６ｕ”とが用いられている。

過電圧状態報知信号ｎ＿ＯＶは、ハイアクティブ・トライステートバッファ“３５”のイネーブル端子に入力される。トライステートバッファ“３５”の入力端子には、上段側スイッチング制御信号“ＳＨ”が入力されている。トライステートバッファ“３５”は、過電圧状態報知信号ｎ＿ＯＶがハイ状態（非有効状態）の場合には、イネーブル端子に有効な信号が入力されていることになるので、上段側スイッチング制御信号“ＳＨ”の信号レベルと同様の信号レベルの信号“ＳＨＭ”を出力端子から出力する。一方、トライステートバッファ“３５”は、過電圧状態報知信号ｎ＿ＯＶがロー状態（有効状態）の場合には、イネーブル端子に有効な信号が入力されていないことになるので、上段側スイッチング制御信号“ＳＨ”の信号レベルに拘わらず、出力端子をハイインピーダンス（Ｈｉ−Ｚ）状態にする。これにより出力端子は、後段の回路と切り離された状態となるが、出力端子は、抵抗器“３５ｄ”によりプルダウンされているから、出力端子の信号“ＳＨＭ”の信号レベルはロー状態となり、信号“ＳＨＭ”が後段の回路に接続される。

遅延報知信号ＯＶＤは、ローアクティブ・トライステートバッファ“３６”のイネーブル端子に入力される。トライステートバッファ“３６”の入力端子には、下段側スイッチング制御信号“ＳＬ”が入力されている。トライステートバッファ“３６”は、遅延報知信号ＯＶＤがロー状態（非有効状態）の場合には、イネーブル端子に有効な信号が入力されていることになるので、下段側スイッチング制御信号“ＳＬ”の信号レベルと同様の信号レベルの信号“ＳＬＭ”を出力端子から出力する。一方、トライステートバッファ“３６”は、遅延報知信号ＯＶＤがハイ状態（有効状態）の場合には、イネーブル端子に有効な信号が入力されていないことになるので、下段側スイッチング制御信号“ＳＬ”の信号レベルに拘わらず、出力端子をハイインピーダンス（Ｈｉ−Ｚ）状態にする。出力端子は、抵抗器“３６ｕ”によりプルアップされているから、出力端子の信号“ＳＬＭ”の信号レベルはハイ状態となる。

一般的に、アンドゲートやオアゲート、バッファなどの論理素子を回路として実現するＩＣは、１つの半導体パッケージに、同一種の論理素子を複数個内蔵して構成されている。従って、論理回路（本実施形態ではゲート回路）を構成する論理素子の種類が少ない方が、ＩＣの数を削減することができる場合が多い。図４に例示した第２構成例においては、ハイアクティブ・トライステートバッファ“３５”とローアクティブ・トライステートバッファ“３６”とを用いたが、これらは別のＩＣによって実現されている。図５及び図６では、１種類のトライステートバッファを利用して、第２構成例と同様の機能を実現する例を示している。

図５に示した構成例（第３構成例）では、オフ固定マスク回路３１として、イネーブル端子がハイアクティブなハイアクティブ・トライステートバッファ“３５”と、その出力端子をプルダウンする抵抗器“３５ｄ”とが用いられている。また、オン固定マスク回路３２として、イネーブル端子がハイアクティブなハイアクティブ・トライステートバッファ“３８” と、その出力端子をプルアップする抵抗器“３８ｕ”とが用いられている。つまり、図５には、オフ固定マスク回路３１及びオン固定マスク回路３２の双方に、ハイアクティブ・トライステートバッファを用いる例を示している。

図４の第２構成例とは異なり、オン固定マスク回路３２にハイアクティブ・トライステートバッファ“３８”を用いているため、ハイアクティブの遅延報知信号ＯＶＤをローアクティブに変える必要がある。このため、過電圧保護装置４０の遅延回路４５の最終段のインバートゲート（ノットゲート）“Ｑ３”が、ノンインバートゲート（バッファ）“Ｑ４”に変更されている。このバッファ“Ｑ４”は、遅延回路４５が有する積分回路によって歪んだ波形を整形するために、省略しない方が好ましい。尚、このバッファ“Ｑ４”は、イネーブル端子をプルアップすることによって、ハイアクティブ・トライステートバッファを用いて構成することができる。つまり、１種類のＩＣを、ゲート回路３０及び過電圧保護装置４０のバッファに用いることができる。

図６に示した構成例（第４構成例）では、オフ固定マスク回路３１として、イネーブル端子がローアクティブなローアクティブ・トライステートバッファ“３７”と、その出力端子をプルダウンする抵抗器“３７ｄ”とが用いられている。また、オン固定マスク回路３２として、イネーブル端子がローアクティブなローアクティブ・トライステートバッファ“３６” と、その出力端子をプルアップする抵抗器“３６ｕ”とが用いられている。つまり、図６には、オフ固定マスク回路３１及びオン固定マスク回路３２の双方に、ローアクティブ・トライステートバッファを用いる例を示している。

図４の第２構成例及び図５の第３構成例とは異なり、オフ固定マスク回路３１にローアクティブ・トライステートバッファ“３７”を用いているため、ローアクティブの過電圧状態報知信号ｎ＿ＯＶをハイアクティブの信号に変える必要がある。このため、過電圧保護装置４０の保持回路４３の出力段にインバートゲート（ノットゲート）“Ｑ５”が追加されている。図６では、他の構成例との違いを明確にするため、ポジティブを表す接頭語を付加して“ｐ＿ＯＶ”との表記も併記している。第１構成例及び第２構成例における遅延報知信号ＯＶＤもハイアクティブであるから、同様に接頭語を付加すると、“ｐ＿ＯＶＤ”と表記することができる。尚、保持回路４３の出力段に設けたインバートゲート（ノットゲート）“Ｑ５”は、遅延回路４５の最終段のインバートゲート（ノットゲート）“Ｑ３”と同一のＩＣパッケージに内蔵された素子を利用すると好適である。つまり、１種類のＩＣのインバートゲート（ノットゲート）を、過電圧保護装置４０の２箇所の回路で用いることができる。

〔その他の実施形態〕
以下、本発明のその他の実施形態について説明する。尚、以下に説明する各実施形態の構成は、それぞれ単独で適用されるものに限られず、矛盾が生じない限り、他の実施形態の構成と組み合わせて適用することも可能である。

（１）上記の説明においては、交流全相の上段側ＩＧＢＴ３Ｈをオフ状態とし、交流全相の下段側ＩＧＢＴ３Ｌをオン状態として、アクティブショートサーキット制御を行う形態を例示した。しかし、アクティブショートサーキット制御は、交流全相の上段側ＩＧＢＴ３Ｈ及び交流全相の下段側ＩＧＢＴ３Ｌの何れか一方のＩＧＢＴ３をオフ状態とし、何れか他方のＩＧＢＴ３をオン状態とすればよい。従って、交流全相の上段側ＩＧＢＴ３Ｈをオン状態とし、交流全相の下段側ＩＧＢＴ３Ｌをオフ状態として、アクティブショートサーキット制御を行ってもよい。

（２）図２及び図４から図６を参照した上記の説明においては、イネーブル信号生成回路３９が２入力アンドゲートによって構成される例を示した。しかし、ブール代数から明らかなように、２入力アンドゲートは、ローアクティブの２入力ノアゲート（ローアクティブ入力、ローアクティブ出力の２入力オアゲート）と同一の論理素子である。従って、イネーブル信号生成回路３９は、トライステートバッファを用いたワイヤードオア回路によって形成されてもよい。図示は省略するが、例えば、２つのローアクティブ・トライステートバッファの入力端子をそれぞれグラウンドに固定してロー状態とし、出力端子同士を接続（短絡）すると共に抵抗器を介してプルアップする。２つのローアクティブ・トライステートバッファのイネーブル端子には、それぞれ、シャットダウン信号“ｎ＿ＳＤ”と警告信号“ｎ＿ＡＬＭ”とを接続する。

シャットダウン信号“ｎ＿ＳＤ”及び警告信号“ｎ＿ＡＬＭ”が共にハイ状態の場合には、２つのローアクティブ・トライステートバッファの出力端子は共にＨｉ−Ｚ状態となるから、プルアップによりイネーブル信号“ＥＮ”はハイ状態となる。シャットダウン信号“ｎ＿ＳＤ”及び警告信号“ｎ＿ＡＬＭ”の一方の信号がロー状態となると、イネーブル端子がロー状態となった方のローアクティブ・トライステートバッファの出力端子が、ロー状態となる。他方のローアクティブ・トライステートバッファの出力端子はＨｉ−Ｚ状態であり、後段の回路とは切り離されているから影響はない。ローアクティブ・トライステートバッファの出力端子側に接続されたプルアップ抵抗により、イネーブル端子がロー状態となったローアクティブ・トライステートバッファの出力端子と、電源とは短絡されることはなく、イネーブル信号“ＥＮ”はロー状態となる。シャットダウン信号“ｎ＿ＳＤ”及び警告信号“ｎ＿ＡＬＭ”の双方の信号がロー状態となると、両トライステートバッファの出力端子が、ロー状態となる。２つのトライステートバッファの出力端子は短絡されているが、同一の信号レベルであるから、信号の衝突は生じない。このように、シャットダウン信号“ｎ＿ＳＤ”と警告信号“ｎ＿ＡＬＭ”との少なくとも一方の信号がロー状態となると、イネーブル信号“ＥＮ”がロー状態となる。

例えば、図６に例示した構成において、イネーブル信号生成回路３９を２つのローアクティブ・トライステートバッファにより構成すれば、ゲート回路３０の全ての倫理素子をローアクティブ・トライステートバッファに統一することができる。この場合には、４つのローアクティブ・トライステートバッファを用いてゲート回路３０を構成することができる。上述したように、一般的に、論理素子を回路として実現するＩＣは、１つの半導体パッケージに、同一種の論理素子を複数個内蔵して構成されている。ローアクティブ・トライステートバッファが４個内蔵された論理ＩＣを用いれば、１つの論理ＩＣを用いてゲート回路３０を構成することができる。

〔本発明の実施形態の概要〕
以下、上記において説明した、本発明の実施形態における回転電機制御装置（１）の概要について簡単に説明する。

本発明の実施形態における回転電機制御装置（１）の特徴的な構成は、
車両の駆動力源となる交流の回転電機（８０）を駆動制御する回転電機制御装置であって、
直流電源（１１）に接続されると共に前記回転電機（８０）に接続されて直流と複数相の交流との間で電力変換を行うインバータ（１０）と、
交流１相分のアーム（１０Ａ）が上段側スイッチング素子（３Ｈ）と下段側スイッチング素子（３Ｌ）との直列回路により構成された前記インバータ（１０）の各スイッチング素子（３）を個別にスイッチング制御するパルス状のスイッチング制御信号（ＳＨ，ＳＬ）を生成して前記インバータ（１０）を制御するインバータ制御装置（２０）と、
それぞれの前記スイッチング制御信号（ＳＨ，ＳＬ）に、少なくとも前記スイッチング素子（３）を駆動するための駆動能力を付加して、それぞれ対応する前記スイッチング素子（３）へ中継するドライブ回路（５０）と、を備え、
さらに、前記インバータ制御装置（２０）と前記ドライブ回路（５０）との間に設けられ、前記スイッチング制御信号（ＳＨ，ＳＬ）の信号レベルを、前記インバータ制御装置（２０）から出力される信号レベルに拘わらず固定可能なゲート回路（３０）と、
前記インバータ（１０）の直流側の電圧である直流リンク電圧（Ｖｄｃ）が予め規定された過電圧しきい値（ＴＨｏｖ）以上であることを検出して前記インバータ（１０）が過電圧状態であると判定した場合に、交流全相の前記上段側スイッチング素子（３Ｈ）及び交流全相の前記下段側スイッチング素子（３Ｌ）の何れか一方の前記スイッチング素子（３）をオフ状態とするように前記ゲート回路（３０）を制御し、その後予め規定された待機時間（Ｔｄ）を経過した後、何れか他方の前記スイッチング素子（３）をオン状態とするように前記ゲート回路（３０）を制御する過電圧保護装置（４０）と、を備え、前記過電圧保護装置（４０）により前記過電圧状態であると判定された場合、さらに、前記インバータ制御装置（２０）も、前記インバータ（１０）を構成する全ての前記スイッチング素子（３）がオフ状態となるように、前記スイッチング制御信号（ＳＨ，ＳＬ）の信号レベルを固定して出力する。その後、前記過電圧保護装置（４０）により前記過電圧状態が解消したと判定された場合には、全ての前記スイッチング制御信号（ＳＨ，ＳＬ）の信号レベルが、前記スイッチング素子（３）がオフ状態となる信号レベルで前記インバータ制御装置（２０）から出力されている状態で、前記過電圧保護装置（４０）は、前記インバータ制御装置（２０）から出力される前記スイッチング制御信号（ＳＨ，ＳＬ）がその信号レベルを維持するように前記ゲート回路（３０）を制御する。その後、前記インバータ制御装置（２０）は、各スイッチング素子（３）を個別にスイッチングするように通常の信号レベルで前記スイッチング制御信号（ＳＨ，ＳＬ）を出力する点にある。

この構成によれば、ゲート回路（３０）においてスイッチング制御信号（ＳＨ，ＳＬ）の信号レベルを変更するので、過電圧状態であると判定されてインバータ制御装置（２０）においてスイッチング制御信号（ＳＨ，ＳＬ）の信号レベルを変更する場合の応答時間（Ｔａ）を要すること無く、迅速にインバータ（１０）に対する保護制御を行うことができる。また、その際、単純に全てのスイッチング素子（３）をオフ状態とするようなシャットダウン制御ではなく、交流全相の上段側及び下段側の何れか一方のスイッチング素子（３）をオフ状態とし、他方のスイッチング素子（３）をオン状態とする、いわゆるアクティブショートサーキット制御が保護制御として実行される。シャットダウン制御では、例えばインバータ（１０）の直流側に備えられる直流リンクコンデンサ（１１）の容量によっては直流リンク電圧（Ｖｄｃ）が急激に上昇する場合もある。しかし、アクティブショートサーキット制御では、シャットダウン制御に比べて直流リンク電圧（Ｖｄｃ）の上昇は抑制され、インバータ（１０）や直流リンクコンデンサ（１１）等の耐圧も比較的抑制することができる。また、アクティブショートサーキット制御は、まず、交流全相の上段側及び下段側の何れか一方のスイッチング素子（３）をオフ状態とした状態で、待機時間（Ｔｄ）を経過した後に他方のスイッチング素子（３）をオン状態とすることによって実現される。従って、アクティブショートサーキット制御への移行に際して、交流１相分のアーム（３Ａ）の上段側及び下段側のスイッチング素子（３）が同時にオン状態となって短絡するような状態が回避される。このように、本構成によれば、インバータ（１０）の直流リンク電圧（Ｖｄｃ）が上昇して過電圧状態であることが検出された場合に、インバータ（１０）の各アーム（３Ａ）に短絡を生じさせること無く、迅速にインバータ（１０）に対して保護制御を実行することができる。

上述したように、過電圧状態であると判定されてインバータ制御装置（２０）においてスイッチング制御信号（ＳＨ，ＳＬ）の信号レベルを変更する場合には、ある程度の応答時間（Ｔａ）を要する。しかし、マスク回路（３０）によって先行してスイッチング制御信号（ＳＨ，ＳＬ）の信号レベルが変更されていたとしても、通常制御への復帰に備えて、インバータ制御装置（２０）においても、スイッチング制御信号（ＳＨ，ＳＬ）の信号レベルを変更しておくと好適である。通常制御への復帰時に、アーム（３Ａ）が短絡することを防止するためには、上下段共にスイッチング制御信号（ＳＨ，ＳＬ）がロー状態であることが好ましい。この構成によれば、アクティブショートサーキット制御の終了後、通常制御への復帰までの間、例えばインバータ制御装置（２０）の応答時間（Ｔａ）が経過するまでの間は、スイッチング制御信号（ＳＨ，ＳＬ）の信号レベルはロー状態に保たれる。従って、通常のスイッチング制御信号（ＳＨ，ＳＬ）が出力されるまでの間、アーム（３Ａ）を構成するスイッチング素子（３）が共にオン状態となるようなことはなく、アーム（３Ａ）の短絡は防止される。

ここで、好適な態様として、前記待機時間（Ｔｄ）は、前記インバータ（１０）の交流１相分のアーム（３Ａ）を構成する前記スイッチング素子（３）が共にオフ状態となるように設けられる時間であるデッドタイム以上の時間に設定されていると好適である。

例えば、上段側スイッチング素子（３Ｈ）をオフ状態に固定するタイミングと、下段側スイッチング素子（３Ｌ）をオン状態に固定するタイミングとが同時であると、インバータ（１０）のアーム（３Ａ）を構成する上段側スイッチング素子（３Ｈ）と下段側スイッチング素子（３Ｌ）とが同時にオン状態となる可能性がある。待機時間（Ｔｄ）を設けることによって、上段側スイッチング素子（３Ｈ）と下段側スイッチング素子（３Ｌ）とが同時にオン状態とならない期間を確実に設けることができる。このような期間は、少なくとも、デッドタイムの時間分確保されていれば充分である。従って、待機時間Ｔｄは、デッドタイム以上の時間に設定されていると好適である。

また、好適な態様として、回転電機制御装置（１）の前記過電圧保護装置（４０）は、前記インバータ（１０）が過電圧状態であると判定して過電圧判定信号（ＤＯＶ）の信号レベルを有効状態に設定して出力する過電圧判定回路（４１）と、前記過電圧判定信号（ＤＯＶ）の有効状態が少なくとも予め規定された保持時間（Ｔｈ）以上となるように前記過電圧判定信号（ＤＯＶ）を保持して過電圧状態報知信号（ｎ＿ＯＶ）として出力する保持回路（４３）と、前記過電圧状態報知信号（ｎ＿ＯＶ）が有効状態である期間を前記待機時間（Ｔｄ）分遅らせて遅延報知信号（ＯＶＤ）として出力する遅延回路（４５）と、を備え、前記ゲート回路（３０）は、前記過電圧状態報知信号（ｎ＿ＯＶ）に基づいて、交流全相の前記上段側スイッチング素子（３Ｈ）及び交流全相の前記下段側スイッチング素子（３Ｌ）の何れか一方の前記スイッチング素子（３）がオフ状態に固定されるように構成されていると共に、前記遅延報知信号（ＯＶＤ）に基づいて、何れか他方の前記スイッチング素子（３）がオン状態に固定されるように構成されている。

過電圧状態であると判定される期間が短いような場合には、過電圧判定信号（ＤＯＶ）の有効期間も短くなり、インバータ制御装置（２０）がその信号を取得することができない可能性がある。従って、過電圧判定信号（ＤＯＶ）の有効状態が少なくとも保持時間（Ｔｈ）以上となるように、過電圧判定信号（ＤＯＶ）を保持して、過電圧状態報知信号（ｎ＿ＯＶ）が生成されるとよい。また、一方のスイッチング素子（３）がオフ状態に固定されるタイミングと、他方のスイッチング素子（３）がオン状態に固定されるタイミングとが同時であると、インバータ（１０）のアーム（３Ａ）を構成する上段側スイッチング素子（３Ｈ）と下段側スイッチング素子（３Ｌ）とが同時にオン状態となり短絡状態が生じる可能性がある。しかし、過電圧状態報知信号（ｎ＿ＯＶ）によって一方のスイッチング素子（３）をオフ状態に固定し、待機時間（Ｔｄ）だけ遅らせた遅延報知信号ＯＶＤによって他方のスイッチング素子（３）をオン状態に固定すれば、アーム（３Ａ）が短絡状態とならない期間を待機時間（Ｔｄ）の分だけ確実に設けることができる。

また、好適な態様として、回転電機制御装置（１）の前記インバータ制御装置は、前記過電圧状態報知信号（ｎ＿ＯＶ）に基づいて前記スイッチング制御信号（ＳＨ，ＳＬ）の出力形態を変更するものであって、前記過電圧状態報知信号（ｎ＿ＯＶ）が無効状態から有効状態となった場合には、当該有効状態が継続する間、前記インバータ（１０）を構成する全ての前記スイッチング素子（３）がオフ状態となるように、前記スイッチング制御信号（ＳＨ，ＳＬ）の信号レベルを固定して出力し、前記過電圧状態報知信号（ｎ＿ＯＶ）が有効状態から無効状態となった場合には、各スイッチング素子（３）を個別にスイッチングするように通常の信号レベルで前記スイッチング制御信号（ＳＨ，ＳＬ）を出力するものであり、前記保持回路（４３）における前記保持時間（Ｔｈ）は、前記過電圧状態報知信号（ｎ＿ＯＶ）の信号レベルが変化した後、出力形態を変更して前記スイッチング制御信号（ＳＨ，ＳＬ）が出力されるまでの時間である、前記インバータ制御装置（２０）の応答時間（Ｔａ）よりも長い時間に設定されている。

上述したように、過電圧状態であると判定されてインバータ制御装置（２０）においてスイッチング制御信号（ＳＨ，ＳＬ）の信号レベルを変更する場合には、ある程度の応答時間（Ｔａ）を要する。保持時間（Ｔｈ）が、応答時間（Ｔａ）よりも長ければ、ゲート回路（３０）によるスイッチング制御信号（ＳＨ，ＳＬ）の信号レベルの固定が終了する前に、インバータ制御装置（２０）においてスイッチング制御信号（ＳＨ，ＳＬ）の信号レベルを変更することができる。従って、ゲート回路（３０）によるスイッチング制御信号（ＳＨ，ＳＬ）の信号レベルの固定が終了した際に、全てのスイッチング素子（３）がオフ状態となるように、スイッチング制御信号（ＳＨ，ＳＬ）の信号レベルを設定しておくことができる。その結果、アクティブショートサーキット制御を終了して通常制御に復帰する際に、アーム（３Ａ）を構成するスイッチング素子（３）が共にオン状態となってアーム（３Ａ）が短絡するようなことを防止することができる。

本発明は、車両の駆動力源となる交流の回転電機を駆動制御する回転電機制御装置に利用することができる。

１ ：回転電機制御装置
３ ：ＩＧＢＴ（スイッチング素子）
３Ａ ：アーム
３Ｈ ：上段側ＩＧＢＴ（上段側スイッチング素子）
３Ｌ ：下段側ＩＧＢＴ（下段側スイッチング素子）
１０ ：インバータ
１１ ：高圧バッテリ（直流電源）
２０ ：インバータ制御装置
２１ ：ＣＰＵ
３０ ：ゲート回路
４０ ：過電圧保護装置
４１ ：過電圧判定回路
４３ ：保持回路
４５ ：遅延回路
５０ ：ドライブ回路
８０ ：回転電機
ＤＯＶ ：過電圧判定信号
ｎ＿ＯＶ ：過電圧状態報知信号
ＯＶＤ ：遅延報知信号
ＳＨ ：上段側スイッチング制御信号（スイッチング制御信号）
ＳＬ ：下段側スイッチング制御信号（スイッチング制御信号）
Ｔａ ：応答時間
Ｔｄ ：待機時間
Ｔｈ ：保持時間
Ｖｄｃ ：直流リンク電圧

Claims (4)

1. 車両の駆動力源となる交流の回転電機を駆動制御する回転電機制御装置であって、
   直流電源に接続されると共に前記回転電機に接続されて直流と複数相の交流との間で電力変換を行うインバータと、
   交流１相分のアームが上段側スイッチング素子と下段側スイッチング素子との直列回路により構成された前記インバータの各スイッチング素子を個別にスイッチング制御するパルス状のスイッチング制御信号を生成して前記インバータを制御するインバータ制御装置と、
   それぞれの前記スイッチング制御信号に、少なくとも前記スイッチング素子を駆動するための駆動能力を付加して、それぞれ対応する前記スイッチング素子へ中継するドライブ回路と、を備え、
   さらに、前記インバータ制御装置と前記ドライブ回路との間に設けられ、前記スイッチング制御信号の信号レベルを、前記インバータ制御装置から出力される信号レベルに拘わらず固定可能なゲート回路と、
   前記インバータの直流側の電圧である直流リンク電圧が予め規定された過電圧しきい値以上であることを検出して前記インバータが過電圧状態であると判定した場合に、交流全相の前記上段側スイッチング素子及び交流全相の前記下段側スイッチング素子の何れか一方の前記スイッチング素子をオフ状態とするように前記ゲート回路を制御し、その後予め規定された待機時間を経過した後、何れか他方の前記スイッチング素子をオン状態とするように前記ゲート回路を制御する過電圧保護装置と、を備え、
   前記過電圧保護装置により前記過電圧状態であると判定された場合、さらに、前記インバータ制御装置も、前記インバータを構成する全ての前記スイッチング素子がオフ状態となるように、前記スイッチング制御信号の信号レベルを固定して出力し、
   その後、前記過電圧保護装置により前記過電圧状態が解消したと判定された場合には、全ての前記スイッチング制御信号の信号レベルが、前記スイッチング素子がオフ状態となる信号レベルで前記インバータ制御装置から出力されている状態で、前記過電圧保護装置は、前記インバータ制御装置から出力される前記スイッチング制御信号がその信号レベルを維持するように前記ゲート回路を制御し、
   その後、前記インバータ制御装置は、各スイッチング素子を個別にスイッチングするように通常の信号レベルで前記スイッチング制御信号を出力する回転電機制御装置。
2. 前記待機時間は、前記インバータの交流１相分のアームを構成する前記スイッチング素子が共にオフ状態となるように設けられる時間であるデッドタイム以上の時間に設定されている請求項１に記載の回転電機制御装置。
3. 前記過電圧保護装置は、前記インバータが前記過電圧状態であると判定して過電圧判定信号の信号レベルを有効状態に設定して出力する過電圧判定回路と、前記過電圧判定信号の有効状態が少なくとも予め規定された保持時間以上となるように前記過電圧判定信号を保持して過電圧状態報知信号として出力する保持回路と、前記過電圧状態報知信号が有効状態である期間を前記待機時間分遅らせて遅延報知信号として出力する遅延回路と、を備え、
   前記ゲート回路は、前記過電圧状態報知信号に基づいて、交流全相の前記上段側スイッチング素子及び交流全相の前記下段側スイッチング素子の何れか一方の前記スイッチング素子がオフ状態に固定されるように構成されていると共に、前記遅延報知信号に基づいて、何れか他方の前記スイッチング素子がオン状態に固定されるように構成されている請求項１又は２に記載の回転電機制御装置。
4. 前記インバータ制御装置は、前記過電圧状態報知信号に基づいて前記スイッチング制御信号の出力形態を変更するものであって、前記過電圧状態報知信号が無効状態から有効状態となった場合には、当該有効状態が継続する間、前記インバータを構成する全ての前記スイッチング素子がオフ状態となるように、前記スイッチング制御信号の信号レベルを固定して出力し、前記過電圧状態報知信号が有効状態から無効状態となった場合には、各スイッチング素子を個別にスイッチングするように通常の信号レベルで前記スイッチング制御信号を出力するものであり、
   前記保持回路における前記保持時間は、前記過電圧状態報知信号の信号レベルが変化した後、出力形態を変更して前記スイッチング制御信号が出力されるまでの時間である、前記インバータ制御装置の応答時間よりも長い時間に設定されている請求項３に記載の回転電機制御装置。

Images