JP6280743B2 - タイミングデバイスおよび方法 - Google Patents

Description

本発明は、一般に、トリガイベントの発生を示すトリガ信号を含むトリガ信号データを処理するためのタイミングデバイスに関する。好ましくは、本発明は、質量分析計、たとえばＴＯＦ質量分析計で使用するためのこのようなタイミングデバイスに関し、この場合、トリガイベントは、たとえば、試料材料をイオン化するためのレーザの照射であってもよい。

ＴＯＦ質量分析は、イオンを加速し、かつイオン検出器までのイオンの飛行時間を測定することにより、イオンの質量／電荷比を測定するための解析技法である。

簡単な形では、ＴＯＦ質量分析計は、試料材料のイオンのパルス（またはバースト）を発生させるためのイオン源、およびイオン源からイオン検出器まで移動したイオンを検出するためのイオン検出器を含む。イオン源により発生させられたイオンは、好ましくは、たとえば、加速されたために所定の運動エネルギーを有するので、イオンの質量／電荷比に従って異なる速度を有する。したがって、イオンがイオン源とイオン検出器の間を移動するとき、異なる質量／電荷比のイオンが異なるイオン速度により分離されるので、イオン検出器により異なる時間に検出され、このことにより、イオンの個々の飛行時間が、イオン検出器の出力に基づき測定されることができるようになる。この方法では、試料材料のイオンの質量／電荷比を表す質量スペクトルデータが、イオン検出器の出力に基づき得られることができる。

しばしば「ＭＡＬＤＩ」と呼ばれるマトリックス支援レーザ脱離イオン化法は、一般に、試料材料をイオン化するために、試料材料と光吸収マトリックスの（一般に結晶化した）混合物に光を照射するためにレーザが使用されるイオン化技法である。ＭＡＬＤＩで使用される試料材料は、典型的には、生体分子（たとえば、タンパク質）、大きな有機分子、および／または重合体などの分子を含む。光吸収マトリックスは、一般にこのような分子がレーザからの光により損傷または破壊されないように保護するために使用される。この場合、得られたイオンは、典型的には数千ダルトンの質量を有し、高運動エネルギーまで、典型的にはおよそ２０ｋｅＶまで加速される。一般に、ＭＡＬＤＩによりイオンを発生させるように構成されたイオン源は、「ＭＡＬＤＩイオン源」と呼ばれる。ＭＡＬＤＩイオン源は、典型的には、試料材料と光吸収マトリックスの混合物に光を照射することにより試料材料をイオン化するためのレーザを含む。

ＭＡＬＤＩは、通常、イオンの質量／電荷比が決定されることができるように、一般に、イオンのパルスがＭＡＬＤＩにより発生させられ、次いで、イオンの飛行時間が典型的にはおよそ１メートルから２メートルの距離にわたり測定される「ＭＡＬＤＩ ＴＯＦ」質量分析計を提供するために、飛行時間質量分析と組み合わせられる。

現代のＴＯＦ質量分析計、たとえばＭＡＬＤＩ ＴＯＦ質量分析計でイオンの飛行時間を測定するには、典型的には多様な範囲の高速デジタルおよびアナログ電子回路が必要である。たとえば、さまざまな高圧電気パルスを、レーザの照射およびイオン信号の獲得と正確に同期させるために、高速タイミング電子回路が使用される場合がある。また、レーザにより発生させられたイオン化分子を加速する、ゲーティングする、および導くために、ｋＶ／μｓのスルーレートの高圧電気パルスが使用されてもよい。最後に、イオンの飛行時間、およびしたがって、イオンの質量／電荷比を決定することができるように、イオン検出器からの出力を記録するために、高速マルチビットアナログデジタル変換器が使用されてもよい。このような高速デジタルおよびアナログ電子回路は、典型的にはＴＯＦ質量分析計の各獲得サイクルに対して動作させられる。

最近まで、ＴＯＦ質量分析計は、たとえばＭＡＬＤＩ ＴＯＦ質量分析計は、数十Ｈｚまでの繰り返し速度（レーザが光のパルスを照射できる速度）を有するガスレーザを使用していた。さらに最近では、ＴＯＦ質量分析計は、はるかに高い繰り返し速度、たとえば１ｋＨｚ以上の能力がある固体レーザを使用していた。

本発明者らは、固体レーザの高い繰り返し速度が、クロック速度が増大したデジタル電子回路とあいまって、ＴＯＦ質量分析計の、特にＭＡＬＤＩ ＴＯＦ質量分析計の設計に新たな問題を生じさせたことを確認した。これらの設計問題は、
多様な、高精度の遅延を伴う（たとえば、マイクロ秒の継続期間およびナノ秒未満の解像度を伴う）質量分析計の１つまたは複数の構成要素を制御するための制御データをどのようにして生成するか、
特に高圧パルスに対して、多くの狭帯域電気ノイズを放射することなく電子回路への電源をどのようにして安定させるか、および
このようなＭＡＬＤＩ ＴＯＦ質量分析計により作り出された質量スペクトルデータ内にノイズが現れるのをどのようにして低減するか
を含む。

トリガ信号により示されたトリガイベントに制御信号が同期するように、質量分析計の１つまたは複数の構成要素の動作を制御するための１つまたは複数の制御信号を作り出すための、および／または調節されたデータがトリガ信号により示されるトリガイベントに同期するように、質量分析計のアナログデジタル変換器により作り出されるデータを調節するための、タイミング電子回路を質量分析計が含むことが好ましい。トリガイベントは、たとえば、試料材料をイオン化するためにレーザを照射することであってもよい。

これまで、本発明者らは、質量分析計のタイミング電子回路に高速ＰＥＣＬ（ｐｏｓｉｔｉｖｅ−ｅｍｉｔｔｅｒ−ｃｏｕｐｌｅｄ ｌｏｇｉｃ）回路を使用していた。このようなタイミング電子回路では、トリガ信号により示されるトリガイベントに同期した制御信号を作り出すために、多くの別個のＰＥＣＬ集積回路が一緒に使用された。これらのＰＥＣＬ集積回路は、典型的にはＦＰＧＡ集積回路により制御され、ＦＰＧＡ集積回路はまた、質量分析計の過渡現象記録装置の他の機能を制御するために使用することができた。

現在利用可能なＰＥＣＬ回路は、クロック速度およそ５００ＭＨｚで動作することができる。したがって、このようなＰＥＣＬ回路の時間分解能は、およそ２ｎｓである。しかしながら、質量分析計のタイミング電子回路のためにＰＥＣＬ回路を使用することに関連した欠点がいくつかある。第一に、現代の質量分析計は、数ＧＨｚのデジタル化速度を必要とすることがあり、タイミング電子回路は、ナノ秒未満の時間分解能を有する。このような速度および時間分解能は、現在利用可能なＰＥＣＬ回路では、実現するのが不可能ではないにしても困難である。第二に、ＰＥＣＬ回路の複雑さには多くの個々の構成要素が含まれるので、多くの別個のＰＥＣＬ集積回路を実装することが困難である。このことは、質量分析計のタイミング電子回路のコストを増加させ、大量のプリント回路基板の場所が必要であることを意味する。第三に、ＰＥＣＬ回路は大きく、複雑になる可能性があるので、ＰＥＣＬ回路は、特に回路基板を製造するときに信頼性がなくなることがある。最後に、ＰＥＣＬ回路は、電気ノイズによる妨害を受けやすい可能性があり、また、回路基板により放射されるＥＭＣノイズを増加させる可能性がある。

本発明は、上記の考察を考慮して考案された。

一般に、本発明は、トリガ信号データを直列データとして受信することにより、トリガイベントの発生を示すトリガ信号を含むトリガ信号データを非直列化し、かつトリガ信号データを並列データとして出力するトリガ信号直並列変換器に関する。

非直列化されたトリガ信号データの各ビットが、トリガ信号直並列変換器のシリアルクロック速度の１クロック周期に等しい継続期間を有するタイムビンを事実上表すと考えることができる。しかしながら、このトリガ信号データは、一般に直列ロック速度の何分の１かでしかない（典型的には、１／Ｎであり、ここでＮはトリガ信号直並列変換器により作り出される並列データのビット幅である）、トリガ信号直並列変換器の並列クロック速度で並列データとして出力される。

したがって、トリガ信号データは、高速処理回路を必要とせずに、改善された時間分解能で処理されることができる。これは、非直列化されたトリガ信号の各ビットが、トリガ信号直並列変換器の直列クロック速度（並列クロック速度より何倍も速い場合がある）でクロック周期に等しい継続期間を有するタイムビンを表す場合でさえ、トリガ信号データが、トリガ信号直並列変換器の比較的遅い並列クロック速度で処理されることができるためである。

本発明の一態様は、トリガイベントの発生を示すトリガ信号を含むトリガ信号データを処理するためのタイミングデバイスであって、
トリガイベントの発生を示すトリガ信号を含むトリガ信号データを直列データとして受信し、かつトリガ信号データを並列データとして出力するように構成されたトリガ信号直並列変換器
を有するタイミングデバイスを提供することができる。

したがって、トリガ信号データは、高速処理回路を必要とせずに、改善された時間分解能で、タイミングデバイスにより処理されることができる。これは、非直列化されたトリガ信号の各ビットが、トリガ信号直並列変換器の直列クロック速度（並列クロック速度より何倍も速い場合がある）でクロック周期に等しい継続期間を有するタイムビンを表す場合でさえ、トリガ信号データが、トリガ信号直並列変換器の比較的遅い並列クロック速度で処理されることができるためである。

好ましくは、タイミングデバイスは、トリガ信号直並列変換器により出力されるトリガ信号データを並列データとして処理するように構成された処理手段を有する。

好ましくは、処理手段は、トリガ信号直並列変換器の並列クロック速度で動作するように構成される。

処理手段は、たとえば、論理回路などの処理電子回路を含んでもよい。

処理手段による、トリガ信号直並列変換器により並列データとして出力されるトリガ信号データの処理が、たとえば、トリガ信号直並列変換器により並列データとして出力されるトリガデータ信号に基づきデータを作り出すこと、トリガ信号直並列変換器により並列データとして出力されるトリガ信号データに含まれるトリガ信号を検出すること、および／またはトリガ信号直並列変換器により出力されるトリガ信号データに基づき、タイミングデバイスにより受信される追加データを調節することを含むことができる。

好ましくは、処理手段は、トリガ信号直並列変換器により並列データとして出力されるトリガ信号データに基づき、データを作り出すように構成される。この方法で作り出される同期データは、たとえば以下にさらに詳細に説明されるように、制御データおよび／または調節された追加データを含んでもよい。

好ましくは、処理手段は、トリガ信号直並列変換器により並列データとして出力されるトリガ信号データに含まれるトリガ信号を検出するように構成される。

より好ましくは、処理手段は、トリガ信号直並列変換器により並列データとして出力されるトリガ信号データに含まれるトリガ信号を検出し、かつ検出されたトリガ信号に基づき、データを作り出すように構成され、好ましくは、その結果、処理手段により作り出されたデータは、検出されたトリガ信号により示されるトリガイベントに同期する。この方法で作り出される同期データは、たとえば以下にさらに詳細に説明されるように、制御データおよび／または調節された追加データを含んでもよい。

本出願に関連して、データまたは信号が、トリガ信号により示されるトリガイベント「に同期して」いると記述されたとき、好ましくは、データまたは信号の内容が、トリガ信号により示されるトリガイベントが発生した時間に依存させられるという意味で、データまたは信号がトリガイベントと時間整列したことを意味する。

トリガ信号直並列変換器により非直列化されたトリガ信号データに含まれるトリガ信号により示されるトリガイベントに同期したデータを作り出すことにより、トリガイベントと、作り出されるデータとの間のジッタ量が最小化されることができる。

好ましくは、処理手段は、トリガ信号直並列変換器により並列データとして出力されるトリガ信号データに基づき、１つまたは複数の構成要素（好ましくは、タイミングデバイスの外部にある１つまたは複数の構成要素）の動作を制御するための制御データを作り出すように構成される。

たとえば、図４ａおよび図４ｂを参照して以下で説明されるように、処理手段は、トリガ信号データを再出力することにより、トリガ信号直並列変換器により並列データとして出力されるトリガ信号データに基づき、制御データを作り出すように構成されてもよい。

好ましくは、処理手段は、トリガ信号直並列変換器により並列データとして出力されるトリガ信号データに含まれるトリガ信号を検出し、かつ検出されたトリガ信号に基づき、制御データを作り出すように構成され、好ましくは、その結果、制御データは、検出されたトリガ信号により示されるトリガイベントに同期する。

たとえば、処理手段は、たとえば図４ｃを参照して以下で説明されるように、処理手段がトリガ信号直並列変換器により並列データとして出力されるトリガ信号データに含まれるトリガ信号を検出した場合、検出されたトリガ信号に基づき、制御データを作り出すように構成されてもよく、その結果、作り出された制御信号は、デジタル波形（すなわち、０および１のビットのシーケンス）の形で制御データを出力することにより、検出されたトリガ信号により示されるトリガイベントに同期する。

処理手段により出力されるデジタル波形は、たとえば図５ａから図５ｃを参照して以下で説明されるように、あらかじめ定められていても、「オンザフライで」作り出されてもよい。

処理手段は、たとえば、自分がトリガ信号を検出した場合、制御データの中に遅延を挿入するように構成されてもよい。このような遅延は、たとえば、処理手段が制御データの中に１つまたは複数の追加の０ビットを挿入することにより挿入されてもよい。

処理手段は、たとえばトリガ信号直並列変換器の並列クロック速度で制御データを並列データとして出力するように構成されてもよい。この場合、タイミングデバイスは、好ましくは、処理手段により並列データとして出力される個々の制御データを受信し、かつ好ましくは、トリガ信号直並列変換器の直列クロック速度で個々の制御データを直列データとして出力するようにそれぞれ構成された１つまたは複数の出力並直列変換器を有する。

この方法では、制御データは、処理手段が比較的遅いクロック速度で動作している場合でさえ、高い（すなわち精細な）時間分解能でタイミングデバイスにより直列データとして作り出され、出力されることができる。

好ましくは、トリガ信号直並列変換器および１つまたは複数の出力並直列変換器は、たとえば、トリガ信号直並列変換器と１つまたは複数の出力並直列変換器の間のジッタを低減／防止するために、共通のクロックソースにより同一クロック速度でクロック制御されるように構成される。

制御データは、質量分析計の１つまたは複数の構成要素の動作を制御するためのものであってもよい。

タイミングデバイスは１つまたは複数の構成要素を有する装置に含まれてもよく、処理手段は１つまたは複数の構成要素の動作を制御するための制御データを作り出すように構成される。

いくつかの実施形態では、１つまたは複数の出力並直列変換器により直列データとして出力される制御データは、１つまたは複数の構成要素を直接制御してもよい。他の実施形態では、１つまたは複数の出力並直列変換器により直列データとして出力される制御データは、１つまたは複数の構成要素を間接的に制御してもよく、たとえば、１つまたは複数の出力並直列変換器により直列データとして出力される制御データは、１つまたは複数の構成要素を制御するための１つまたは複数の制御信号に変換される。

したがって、装置は、１つまたは複数の出力並直列変換器により直列データとして出力される制御データを、１つまたは複数の構成要素を制御するための１つまたは複数の制御信号に変換するように構成された変換手段を含んでもよい。好ましくは、１つまたは複数の出力並直列変換器により直列データとして出力される制御データが、検出されたトリガ信号により示されるトリガイベントに同期した場合、得られた１つまたは複数の制御信号が、検出されたトリガ信号により示されるトリガイベントに同じく同期するように、変換手段は構成される。

変換手段は、たとえば、１つまたは複数の出力並直列変換器の各々に対して、バッファ、増幅器、高圧パルススイッチのうち任意の１つまたは複数を含んでもよい。

いくつかの実施形態では、変換手段は、１つまたは複数の出力並直列変換器により直列データとして出力される制御データを、１つまたは複数の構成要素を制御するための１つまたは複数のアナログ制御信号に変換するように構成されてもよい。このことを達成するために、変換手段は、１つまたは複数の出力並直列変換器の各々に対して、低域フィルタを含んでもよい。

装置は、質量分析計、たとえばＴＯＦ質量分析計であってもよい。制御データにより制御される質量分析計の１つまたは複数の構成要素は、たとえば、抽出プレート、イオンレンズ、イオンブランキングゲート、およびガス弁のうち任意の１つまたは複数を含んでもよい。

抽出プレートは、ＴＯＦ質量分析計であってもよい質量分析計の中にイオンを加速するための（好ましくは高圧の、好ましくは±５００Ｖ以上の、±１ｋＶ以上の）電界を提供するためのものであってもよい。ＴＯＦ質量分析計の集束は、一般に、高圧（たとえば±１ｋＶ以上）パルスで抽出プレートにパルシングすることにより達成され、パルスの精度およびタイミングは、ＴＯＦ質量分析計の質量分解能に直接影響を及ぼす。

イオンレンズは、たとえば、イオン源により発生させられた試料材料のイオンのパルスに含まれるイオンを集束させるためのものであってもよい。イオンレンズの一例がアインツェルレンズである。

イオンブランキングゲートは、イオンを、たとえば、ＴＯＦ質量分析計であり得る質量分析計のイオン検出器から離れてマトリックスから得ることができる低質量イオンを偏向させるための電界を作り出すためのものであってもよい。イオンブランキングゲートにより作り出される電界の正確なタイミングが重要であるのは、このタイミングが、ブランキングゲートの位置、および遮断されるイオンの質量に直接関係があるためである。

ガス弁は、たとえば、質量分析計に含まれるイオンの構造を断片化する、または安定化するために、ＴＯＦ質量分析計であってもよい質量分析計の飛行経路内に位置するセルまたはイオントラップの中にガスの導入を制御するためのものであってもよい。このようなガス弁によるガスの正確な導入タイミングが重要であるのは、タイミングが、セルまたはイオントラップにイオンが入るのと一致する必要があるためである。

好ましくは、処理手段は、トリガ信号直並列変換器により並列データとして出力されるトリガ信号データに基づき、タイミングデバイスにより受信される追加データを調節することにより、調節された追加データを作り出すように構成される。この用途に関連して、「追加データ」は、好ましくは、トリガ信号データに追加された、タイミングデバイスにより受信されるデータを意味する。

より好ましくは、処理手段は、トリガ信号直並列変換器により並列データとして出力されるトリガ信号データに含まれるトリガ信号を検出し、かつ検出されたトリガ信号に基づき、タイミングデバイスにより受信される追加データを調節することにより、調節された追加データを作り出すように構成され、好ましくは、その結果、調節された追加データは、検出されたトリガ信号により示されるトリガイベントに同期する。

例として、処理手段は、たとえば図８を参照して以下で説明されるように、検出されたトリガ信号に基づき、該当する場合には、タイミングデバイスにより受信される追加データの部分を破棄することにより、検出されたトリガ信号により示されるトリガイベントに、調節された追加データが同期するように、調節された追加データを作り出すように構成されてもよい。

好ましくは、タイミングデバイスは、追加データの１つのサンプルがトリガ信号データのビットごとに受信されるように、追加データを受信するように構成され、これは、処理手段により受信されるトリガ信号に追加データを同期させることを簡単にするためである。

タイミングデバイスは、追加データを、たとえばトリガ信号直並列変換器の直列クロック速度で直列データとして、またはたとえばトリガ信号直並列変換器の並列クロック速度で並列データとして受信するように構成されてもよい。タイミングデバイスが追加データを直列データとして受信するように構成された場合、タイミングデバイスは、タイミングデバイスにより受信される追加データを直列データとして受信し、かつ追加データを並列データとして出力するように構成された追加データ直並列変換器を有してもよい。この場合、処理手段は、追加データが、追加データ直並列変換器により並列データとして出力された後に、追加データを調節することにより、調節された追加データを作り出してもよい。

好ましくは、タイミングデバイスは、追加データを出力するように構成された追加データソースを有する装置に含まれ、タイミングデバイスは、追加データソースにより出力される追加データを受信するように構成される。

好ましくは、トリガ信号直並列変換器および追加データソースは、たとえば、トリガ信号直並列変換器と追加データソースの間のジッタを低減／防止するために、共通のクロックソースにより共通のクロックソースでクロック制御されるように構成される。

追加データソースは、追加データを、たとえばトリガ信号直並列変換器の直列クロック速度で直列データとして、またはたとえばトリガ信号直並列変換器の並列クロック速度で並列データとして出力するように構成されてもよい。追加データソースが追加データを直列データとして出力するように構成された場合、タイミングデバイスは、好ましくは、上記で説明されるように、追加データ直並列変換器を含む。

追加データソースは、たとえば、質量分析計のイオン検出器の（たとえばアナログの）出力に基づき、追加データを出力するように構成されたアナログデジタル変換器を含んでもよい。

好ましくは、アナログデジタル変換器は、追加データの１つのサンプルが、トリガ信号データのビットごとに出力されるように、追加データを出力するように構成され、これは、処理手段により検出されるトリガ信号に追加データを同期させることを簡単にするのに役立つためである。

装置は質量分析計であってもよい。たとえば、追加データソースは、たとえば、質量分析計のイオン検出器の（たとえばアナログの）出力に基づき追加データを出力するように構成されたアナログデジタル変換器を含んでもよく、好ましくは、その結果、追加データはイオン検出器の出力を表す。

タイミングデバイスにより受信されるトリガ信号データは、非トリガデータを、すなわちトリガ信号以外のデータを含んでもよい。非トリガデータは、好ましくは、トリガイベントが発生しないことを示す。非トリガデータは、たとえば、トリガ信号がまだ作り出されていないことを示す非トリガデータ、および／またはトリガ信号がすでに作り出されたことを示す非トリガデータを含んでもよい。

トリガ信号データに含まれるトリガ信号が、０ビットと１ビットの間の遷移、たとえば、０ビットから１ビットへの遷移、および／または１ビットから０ビットへの遷移であってもよい。しかしながら、トリガ信号データおよび／またはトリガ信号は、他の形を取ってもよい。

好ましくは、タイミングデバイスは、トリガイベントの発生を示すトリガ信号を含むトリガ信号データを直列データとして出力するように構成されたトリガ信号データソースを有する装置に含まれ、タイミングデバイスのトリガ信号直並列変換器は、トリガ信号データソースにより出力されるトリガ信号データを受信するように構成される。

好ましくは、トリガ信号データソースは、トリガイベントが発生するたびに、装置内部でのトリガイベントの発生を示すトリガ信号をトリガ信号データに含むように構成される。

トリガ信号データソースは、さまざまな形を取ってもよく、クロックを参照して直列トリガ信号データを作り出す必要がない。たとえば、トリガ信号データソースにより出力される直列トリガ信号データが、自己タイミング直列データでも、非同期直列データでもよい。クロックを参照してトリガ信号データを作り出す必要がないトリガ信号データソースの一例が、以下でより詳細に説明される、フォトダイオードおよびコンパレータを含むトリガ信号データソースである。

トリガ信号データソースが、クロックを参照して実際にトリガ信号データを作り出す場合、トリガ信号ソースは、たとえばジッタを低減する目的で、トリガ信号直並列変換器と同一のクロックソースによりクロック制御されてもよい。しかしながら、トリガ信号データソースは、トリガ信号直並列変換器と同一のクロックソースにより必ずしもクロック制御される必要がない。

装置は質量分析計であってもよい。たとえば、トリガ信号データソースは、トリガイベントが発生するたびに、質量分析計内部でのトリガイベントの発生を示すトリガ信号をトリガ信号データに含むように構成されてもよい。トリガイベントは、たとえば、試料材料をイオン化するためにレーザを照射することであってもよい。トリガ信号は、たとえば、レーザにより照射された光のパルスを検出するためにフォトダイオードから得られてもよい。

好ましくは、装置が質量分析計である場合、トリガ信号データソースはフォトダイオードおよびコンパレータを含む。好ましくは、フォトダイオードは、試料材料をイオン化するためにレーザにより照射された光を受け取るように配置され、コンパレータは、フォトダイオードがレーザにより照射された光を受け取ったときに第１の電圧（１ビットを表してもよい）を、およびフォトダイオードがレーザにより照射された光を受け取らなかったときに第２の異なる電圧（０ビットを表してもよい）を出力するように、フォトダイオードの出力を基準と比較するように構成される。この構成では、コンパレータの出力は、非同期に、すなわちクロックを参照することなく作り出された直列データとして出力されるトリガ信号データである。このトリガ信号データの中で、第２の電圧から第１の電圧への遷移が（０ビットから１ビットへの遷移を表してもよい）、質量分析計内部のトリガイベントの発生を示すトリガ信号であり、このトリガイベントはレーザの照射である。

トリガ信号データソースのコンパレータは、たとえば、フォトダイオードの出力上のノイズにより、トリガ信号がコンパレータにより誤って出力される可能性を低減するのに役立つように、ヒステリシスを実装するように構成されてもよい。

本出願に関連して、「直列データ」は一度に１ビット送信されるデータと考えられることができる。上記の説明から明らかであろうが、この用途に関連して、直列データは、クロックを参照して作り出される必要がなく、たとえば、上述の方法でフォトダイオードおよびコンパレータにより作り出されてもよい。

好ましくは、タイミングデバイスは、トリガ信号を含むトリガ信号データをタイミングデバイスが受信する前に、トリガ信号データ直並列変換器により受信される直列データとして、好ましくは０と１のビットの間の複数の遷移（たとえば、１０１０１０１０）を含むプリトリガ信号データを出力するように構成されたプリトリガ信号データソースを有するか、またはこのプリトリガ信号データソースに接続される。図１０を参照して以下で説明されるように、この手法は、トリガ信号直並列変換器内部の時間整列エラーを低減するのに役立つ。

最良の効果を得るために、プリトリガ信号データソースは、トリガ信号により示されるトリガイベントにできるだけ近くで、プリトリガ信号とトリガイベントの間のギャップが好ましくは１００マイクロ秒程度で、より好ましくは１０マイクロ秒程度に、より好ましくは１マイクロ秒程度で、プリトリガ信号データを出力するように構成されることが好ましい。

プリトリガ信号データソースは、たとえば、並直列変換器を含んでもよい。

好ましくは、任意の前述の直並列変換器および／または並直列変換器は、マルチギガビット送受信機（ＭＧＴ）／ギガビット送受信機ブロック（ＧＸＢ）または類似物、すなわち、直列ビットレート１ギガビット／秒以上でデータを非直列化および／または直列化することができる送受信機である。好ましくは、すべての前述の直並列変換器および並直列変換器は、ＭＧＴ、ＧＸＢ、または類似物である。ＭＧＴは、直列データ転送プロトコル、たとえば１０Ｇイーサネット（登録商標）、Ａｕｒｏｒａ、ギガビットイーサネット、ＧＰＯＮ、インフィニバンド、シリアルＡＴＡ、およびＳｅｒｉａｌ ＲａｐｉｄＩＯの実装でＭＧＴを使用することについてよく知られている。

直列化および非直列化が可能であることに加えて、ＭＧＴは、典型的には、高速直列ビットレートでＭＧＴが動作するのに役立つように、いくつかの特徴を組み込む。これらの特徴は、クロックデータリカバリ、符号化／復号、エラー検出、データ整列、クロック補正、チャネルボンディング、および電気的アイドル／帯域外信号方式のうちの任意の１つまたは複数を含んでもよい。トリガ信号を検出するためにデバイス内で、および／またはトリガ信号データを作り出すためにデバイス内でＭＧＴが使用されたときに、以下の詳細な説明から理解することができるように、これらの特徴の一部またはすべてを無効にする、および／または補正することが有利な場合がある。

好ましくは、タイミングデバイスは、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）を有する。好ましくは、処理手段およびトリガ信号直並列変換器はＦＰＧＡに含まれる。デバイスの他の構成要素が、同じく、ＦＰＧＡに含まれてもよい。

好ましくは、タイミングデバイスは、質量分析計で使用するためのものである。しかしながら、タイミングデバイスは、質量分析計以外の装置で、たとえば、トリガ信号に同期するデータを作り出すことが重要である他の装置、たとえば過渡現象記録装置、デジタルオシロスコープ、タイマカウンタ、パルス発生器、パルスシーケンス発生器、ロジックアナライザ、および高周波デジタルアナログ変換器（ＲＦ ＤＡＣ）で同様に使用されることができると考えられる。

本発明の第２の態様は、
上述のタイミングデバイスと、
トリガイベントの発生を示すトリガ信号を含むトリガ信号データを直列データとして出力するように構成されたトリガ信号データソースとを有し、
タイミングデバイスのトリガ信号直並列変換器が、トリガ信号データソースにより出力されるトリガ信号データを受信するように構成された
装置を提供することができる。

トリガ信号データソースは、上述のようなものでもよい。

装置は、１つまたは複数の構成要素をさらに有してもよく、タイミングデバイスの処理手段が、１つまたは複数の構成要素の動作を制御するための制御データを作り出すように構成される。

装置は、追加データソースをさらに有してもよく、タイミングデバイスは、追加データソースにより出力される追加データを受信するように構成される。追加データソースは、本発明の第１の態様に関連して説明されたようなものでもよい。

好ましくは、装置は質量分析計である。しかしながら、上記で説明されるように、タイミングデバイスは、質量分析計以外の装置内で使用することができる。

本発明の第３の態様は、上述のデバイスおよび装置の使用に対応する方法に関する。

したがって、本発明の第３の態様は、
トリガ信号直並列変換器で、トリガイベントの発生を示すトリガ信号を含むトリガ信号データを直列データとして受信し、トリガ信号直並列変換器から、トリガ信号データを並列データとして出力すること
を含む方法を提供することができる。

方法は、本発明の任意の上記の態様に関連して説明された任意の装置の特徴を実装する、またはこの特徴に対応する任意の方法ステップを含んでもよい。

たとえば、方法は、たとえば処理手段内で、トリガ信号直並列変換器により並列データとして出力されるトリガ信号データを処理することを含んでもよい。

他の例として、方法は、トリガ信号直並列変換器により並列データとして出力されるトリガ信号データに基づき、データを作り出すことを含んでもよい。

他の例として、方法は、トリガ信号直並列変換器により並列データとして出力されるトリガ信号データに含まれトリガ信号を検出することを含んでもよい。

他の例として、方法は、トリガ信号直並列変換器により並列データとして出力されるトリガ信号データに含まれトリガ信号を検出し、検出されたトリガ信号に基づき、データを作り出すことを含んでもよく、その結果、作り出されたデータは、検出されたトリガ信号により示されるトリガイベントに同期する。

他の例として、方法は、トリガ信号直並列変換器により並列データとして出力されるトリガ信号データに基づき、１つまたは複数の構成要素の動作を制御するための制御データを作り出すことを含んでもよい。

他の例として、方法は、トリガ信号直並列変換器により並列データとして出力されるトリガ信号データに含まれるトリガ信号を検出し、検出されたトリガ信号に基づき、制御データを作り出すことを含んでもよく、その結果、制御データは、検出されたトリガ信号により示されるトリガイベントに同期する。

他の例として、方法は、たとえば、処理手段がトリガ信号を検出した場合、制御データの中に遅延を挿入することを含んでもよい。

他の例として、方法は、処理手段から、制御データを並列データとして出力し、１つまたは複数の出力並直列変換器で、処理手段により並列データとして出力される制御データを受信し、１つまたは複数の出力並直列変換器から、制御データを直列データとして出力することを含んでもよい。

他の例として、方法は、装置の１つまたは複数の構成要素が制御データにより制御される動作を含んでもよい。

他の例として、方法は、１つまたは複数の出力並直列変換器により直列データとして出力される制御データを、１つまたは複数の構成要素を制御するための１つまたは複数の制御信号に変換することを含んでもよい。

他の例として、方法は、トリガ信号直並列変換器により並列データとして出力されるトリガ信号データに基づき、追加データを調節することにより、調節された追加データを作り出すことを含んでもよい。

他の例として、方法は、トリガ信号直並列変換器により並列データとして出力されるトリガ信号データに含まれトリガ信号を検出し、検出されたトリガ信号に基づき、追加データを調節することにより、調節されたにより追加データを作り出すことを含んでもよく、その結果、調節された追加データは、検出されたトリガ信号により示されるトリガイベントに同期する。

他の例として、方法は、追加データソースから、追加データを出力することを含んでもよい。

他の例として、方法は、トリガ信号データソースから、トリガイベントの発生を示すトリガ信号を含むトリガ信号データを直列データとして出力することを含んでもよい。

他の例として、方法は、トリガイベントが発生するたびに、装置内部でのトリガイベントの発生を示すトリガ信号をトリガ信号データに含むことを含んでもよい。

他の例として、方法は、トリガ信号を含むトリガ信号データをトリガ信号直並列変換器が受信する前に、トリガ信号直並列変換器により受信される直列データとして、好ましくは０と１のビットの間の複数の遷移（たとえば、１０１０１０１０）を含むプリトリガ信号データを出力することを含んでもよい。

本発明の第４の態様は、１ギガビット／秒を超える直列ビットレートでデータを直列化または非直列化するための少なくとも１つのマルチギガビット送受信機（ＭＧＴ）を含むフィールドプログラマブルゲートアレイ（ＦＰＧＡ）を含む質量分析計を提供することができる。

好ましくは、ＦＰＧＡはタイミングデバイスであり、少なくとも１つのＭＧＴは、上記で説明されるように、トリガイベントの発生を示すトリガ信号を含むトリガ信号データを直列データとして受信し、かつトリガ信号データを並列データとして出力するように構成されたトリガ信号直並列変換器を含む。

任意の前述の質量分析計は、試料材料のイオンを発生させるためのイオン源、およびイオン源により発生させられた試料材料のイオンを検出するためのイオン検出器を有してもよい。

イオン源は、試料材料に光を照射することにより試料材料をイオン化するためのレーザを含んでもよい。好ましくは、レーザは、試料材料に光のパルスを照射することにより試料材料をイオン化するためのものである。レーザは、好ましくは紫外光を作り出す。したがって、上述の信号獲得サイクルは、レーザが試料材料に光のパルスを照射して、試料材料のイオンのパルスを発生させることを含んでもよい。

イオン源は、ＭＡＬＤＩイオン源でもよい。ＭＡＬＤＩイオン源については、試料材料は、生体分子（たとえば、タンパク質）、有機分子、および／または重合体を含んでもよい。試料材料は、試料材料と光吸収マトリックスの（好ましくは、結晶化した）混合物に含まれてもよい。光吸収マトリックスは、たとえばＤＣＴＢ（Ｔ−２−（３−（４−ｔ−ブチル−フェニル）−２−メチル−２−プロペニリデン）マロノニトリル）、ＤＨＢ（２，５−ジヒドロキシ安息香酸）、ＳＡ（シナピン酸）、ＤＴＬ（１，８，９−アントラセントリオール（ジトラノール））、またはＣＨＣＡ（ａ−シアノ−４−ヒドロキシケイ皮酸）を含んでもよい。

イオン源は、イオン源により発生させられたイオンを所定の運動エネルギーまで加速するための加速手段を含んでもよい。加速手段は、電界を作り出して、イオン源により発生させられたイオンを所定の運動エネルギーまで加速するための電界を作り出すための少なくとも１つの加速電極を含んでもよい。上述の方法が、たとえばイオン源により発生させられたイオンのパルスを加速するために、加速手段を使用して、（たとえば試料材料をイオン化するためのレーザにより発生させられた）イオンを所定の運動エネルギーまで加速することを含んでもよい。

イオン源は、イオン源によりイオン化される試料材料を保持するための試料保持手段を含んでもよい。試料保持手段は、試料材料を１つまたは複数の「試料スポット」内に保持するための試料プレートを含んでもよい。試料保持手段は、試料プレートを移送するための試料プレートキャリアを含んでもよい。試料プレートは、好ましくは、イオン源から取り外されるように構成されるが、試料プレートキャリアは、イオン源内部に取り外し不可能に搭載されてもよい。

イオン源は、たとえば、加速手段および／または試料保持手段を含むためのハウジングを含むことが好ましい。ハウジングは、好ましくは、排気されるように構成される、すなわち真空を含むように構成される。

任意の上述の質量分析計は、検出されるイオンを選択するための１つまたは複数のイオンゲートを含んでもよい。

任意の前述の質量分析計は、リフレクトロンを含んでもよい。リフレクトロンは、使用する際に、イオンのパルスの形でイオンを反射してイオン源の方向にイオン検出器まで戻すイオンミラーであり、イオン検出器は、イオンが反射された後に、イオンを検出することができる。リフレクトロンを使用する１つの利点は、リフレクトロンは、一般に、より低い最大質量範囲ではあるが、直線状のイオン検出器を使用するよりも高い質量分解能を（したがって、よりよい質量精度を）一般にもたらすことである。

任意の前述の質量分析計は、イオン源およびイオン検出器が配置されるフライトチューブを含んでもよい。他の構成要素、たとえばリフレクトロンも同じくフライトチューブ内に配置されてもよい。フライトチューブは、好ましくは、質量分析計が使用される際に排気される。

任意の上述の質量分析計は、ＴＯＦ質量分析計であってもよい。したがって、たとえば、各獲得サイクルで、試料材料のイオンがイオン検出器により検出されるように、イオン源が、（たとえば、試料材料に光のパルスをレーザ照射することにより）試料材料のイオンのパルスを発生させてもよい。ＴＯＦ質量分析計は、ＭＡＬＤＩ ＴＯＦ質量分析計であってもよい。

本発明はまた、前述の態様および好ましい特徴の任意の組合せを含むが、このような組合せが明らかに容認できない、または明示的に無効にされた場合を除く。

添付図面を参照して、本提案の実施形態が以下で説明される。

本発明で使用するためのＴＯＦ質量分析計を示す概略図である。 本発明の開発以前に本発明者らにより使用された、図１に示される質量分析計で使用するためのタイミング電子回路を示す。 トリガイベントの発生を示すトリガ信号を含むトリガ信号データを処理するためのタイミングデバイスを示す。 １つの制御データを作り出すための、図３に示されるタイミングデバイスの動作を示す。 １つの制御データを作り出すための、図３に示されるタイミングデバイスの動作を示す。 １つの制御データを作り出すための、図３に示されるタイミングデバイスの動作を示す。 図３に示されるタイミングデバイスを使用して、質量分析計の構成要素を制御するための制御信号を作り出すための、一構成を示す。 図３に示されるタイミングデバイスを使用して、質量分析計の構成要素を制御するための制御信号を作り出すための、一構成を示す。 図３に示されるタイミングデバイスを使用して、質量分析計の構成要素を制御するための制御信号を作り出すための、一構成を示す。 アナログ制御信号を作り出すための、図５ａから図５ｃに示される構成の動作を示す。 トリガイベントの発生を示すトリガ信号を含むトリガ信号データを処理するための他のタイミングデバイスを示す。 図７に示されるタイミングデバイスの動作を示す。 トリガイベントの発生を示すトリガ信号を含むトリガ信号データを処理するためのさらに他のタイミングデバイスを示す。 ＭＧＴ受信機および遮断コンデンサを含む回路内に０ビットまたは１ビットの長いシーケンスを含むトリガ信号データにより引き起こされる可能性のあるジッタを示す。

図１は、本発明で使用するためのＴＯＦ質量分析計１を示す概略図である。

図１に示される質量分析計１は、試料材料のイオンのパルスを発生させるためのイオン源１０、およびイオン源１０により発生させられた試料材料のイオンを検出するためのイオン検出器２０を有する。イオン源１０およびイオン検出器２０は、排気されたフライトチューブ３０内に配置される。

イオン源１０は、試料材料に（好ましくは紫外）光のパルスを照射することにより試料材料をイオン化するためのレーザ１２を含む。ＭＡＬＤＩ ＴＯＦ質量分析計では、試料材料は、試料材料と光吸収マトリックスの結晶化した混合物に含まれてもよい。レーザ１２は、結合する高圧電源１４から高圧パルス（典型的には、±１ｋＶ以上）を供給されたときに、光のパルスを照射する。現代の質量分析計では、レーザ１２は、高い繰り返しレート、たとえば１ｋＨｚ以上が可能な固体レーザであってもよい。

ＴＯＦ質量分析計は、イオンの連続ストリームではなく、イオンのパルスが個々に作り出されるパルス技法であるので、使用する際に高圧パルスを供給される他の構成要素が、フライトチューブ３０内に配置されてもよい。

たとえば、イオン検出器２０により検出されるイオンを選択するためのイオンゲート４０が、フライトチューブ３０内に配置されてもよい。イオンゲート４０は、結合する高圧電源４４から高圧パルス（典型的には、±５００Ｖであるが、より大きな電圧が使用されることができる）を供給されたとき、不要なイオンをイオン検出器２０の方向から離して偏向させる電界を作り出すことにより、イオン検出器２０により検出されるイオンを選択することができる。イオンゲートは、たとえば、交互に配置されたワイヤを含んでもよい。イオンゲート４０が開けられる、または閉じられるとき、高圧電源４４は、典型的には非常に高速に、好ましくはおよそ１０ｎｓ以下の時間間隔で切り換えられる。

質量分析計１はまた、リフレクタ５０を含んでもよい。リフレクタ５０は、イオンパルスの形のイオンを、イオン検出器２０により検出されるように、イオン源１０の方向に戻して反射するイオンミラーである。

質量分析計１はまた、イオン検出器２０の出力に基づき、質量スペクトルデータを作り出すための電子回路を有し、この電子回路は、好ましくは前処理ユニット６０（または「過渡現象記録装置」）内に配置される。質量スペクトルデータを作り出すための電子回路は、イオン検出器２０からの出力を調整するためのアナログ入力セクション６２、（アナログ入力セクション６２により調整された）イオン検出器２０からの出力を非常に高速に（典型的には、デジタル化ポイントの間が１ｎｓ未満）デジタル化するためのアナログデジタル変換器６４、および試料材料のイオンの質量／電荷比が外部処理ユニット（図示せず）、たとえばコンピュータに転送される前に、この質量／電荷比を表す信号質量スペクトルデータを格納するためのメモリ６６を含む。

好ましくは、質量分析計はトリガイベントの発生（たとえば、レーザ１２の照射）を示すトリガ信号を含むトリガ信号データを直列データとして出力するように構成されたトリガ信号データソース（図示せず）を有する。好ましくは、トリガ信号データソースは、トリガイベントが発生するたびに、質量分析計内部でのトリガイベントの発生を示すトリガ信号をトリガ信号データに含むように構成される。

好ましくは、トリガ信号データソースは、フォトダイオードおよびコンパレータ（図示せず）を含む。好ましくは、フォトダイオードは、レーザ１２により照射された光を受け取るように配置され、コンパレータは、フォトダイオードがレーザにより照射された光を受け取ったときに第１の電圧（１ビットを表す）を、およびフォトダイオードがレーザにより照射された光を受け取らなかったときに第２の異なる電圧（０ビットを表す）を出力するように、フォトダイオードの出力を基準と比較するように構成される。この構成では、コンパレータの出力は、非同期に、すなわちクロックを参照することなく作り出された直列データとして出力されるトリガ信号データである。このトリガ信号データの中で、第２の電圧から第１の電圧への遷移が（すなわち、０ビットから１ビットへの遷移）、質量分析計内部のトリガイベントの発生を示すトリガ信号であり、このトリガイベントは、レーザ１２の照射である。

好ましくは、前処理ユニット６０は、トリガ信号データソースにより出力されるトリガ信号データを受信するように構成されたタイミング電子回路７０を含む。

好ましくは、タイミング電子回路７０は、（たとえば、高圧電源１４、４４を介して）質量分析計の１つまたは複数の構成要素の動作を制御するための１つまたは複数の制御信号を作り出すように構成され、好ましくは、その結果、制御信号は、（たとえば、トリガ信号データソースにより出力されるトリガ信号に含まれるような）トリガイベントの発生を示すトリガ信号データに同期する。このような制御信号を作り出すために、タイミング電子回路７０は、図３に示され、以下でより詳細に説明されるタイミングデバイス１００を組み込んでもよい。

好ましくは、タイミング電子回路７０はまた、（たとえば、トリガ信号データソースにより出力されるトリガ信号データに含まれるような）トリガイベントの発生を示すトリガ信号に基づき、質量分析計１のアナログデジタル変換器６４により作り出され、かつタイミング電子回路７０により受信される追加データを調節することにより、調節された追加データを作り出すように構成され、好ましくは、その結果、調節された追加データは、トリガ信号により示されるトリガイベントに同期する。このような調節された追加データを作り出すために、タイミング電子回路７０は、図７に示され、以下でより詳細に説明されるタイミングデバイス２００を組み込んでもよい。

使用する際には、質量分析計１は、試料材料のイオンがイオン検出器２０により引き続き検出されるように、試料材料のイオンのパルスを発生させるためにイオン源１０が使用される、１つまたは複数の信号獲得サイクルを実行する。好ましくは、各信号獲得サイクル中のイオンのパルスは、レーザ１２が試料材料に光のパルスを照射することにより作り出され、イオン化された試料材料が、加速電極（図示せず）により所定の運動エネルギーまで加速される。イオン検出器２０の出力は、前処理ユニット６０内で質量スペクトルデータを作り出すための電子回路に供給され、前処理ユニット６０は、出力を調整し、デジタル化し、次いで、１つまたは複数の信号獲得サイクル中に調整され、デジタル化された出力信号に基づき、試料材料のイオンの質量／電荷比を表す質量スペクトルデータをメモリ６６に格納する。

１つまたは複数の獲得サイクルで収集された質量スペクトルデータは、飛行時間または質量／電荷比に対する大きさを示す質量スペクトルとしてプロットされてもよく、ここで、大きさは、所与の飛行時間または質量／電荷比に対して検出器により検出されたイオンの数を表す。

図２は、本発明の開発以前に本発明者らにより使用された、図１に示される質量分析計１で使用するためのタイミング電子回路７０ａを示す。

図２に示されるタイミング電子回路７０ａは、高速正基準エミッタ結合論理（ＰＥＣＬ）集積回路７２およびカウンタ電子回路７４を使用する。タイミング電子回路にＰＥＣＬを使用することに関連するある種の欠点が、すでに上記で説明された。

質量分析計の１つまたは複数の構成要素の動作を制御するための１つまたは複数の制御信号を作り出すために図２に示されるタイミング電子回路７０ａを使用することに伴う問題は、トリガイベントの発生（たとえば、レーザの照射）を示すトリガ信号が、一般にタイミング電子回路７０ａのクロックと非同期であることである。これは、一般に、トリガ信号とタイミング電子回路７０ａのクロックとの間に、しばしばナノ秒の時間スケールのジッタが存在することを意味し、このことは、タイミング電子回路７０ａが、トリガ信号に正確に同期した制御信号を作り出すことが不可能であることを意味する。

図３は、トリガイベントの発生を示すトリガ信号を含むトリガ信号データを処理するためのタイミングデバイス１００を示す。

以下の説明は、タイミングデバイス１００が、質量分析計の１つまたは複数の構成要素の動作を制御するための１つまたは複数の制御信号を作り出すようにどのように構成されることができるかについて記載する。しかしながら、当業者には明らかであろうが、タイミングデバイス１００は、他の方法で、質量分析計以外の装置で同様に使用されてもよい。

図３に示されるように、タイミングデバイス１００は、トリガイベントの発生を示すトリガ信号を含むトリガ信号データを直列データ１０２として受信し、かつトリガ信号データを並列データ１１２として出力するように構成された、ＭＧＴ受信機の形のトリガ信号直並列変換器１１０を有するＦＰＧＡ１０１を含む。

トリガ信号直並列変換器１１０により直列データ１０２として受信されるトリガ信号データは、図１を参照して上記で説明されたように、たとえば、フォトダイオードおよびコンパレータを含むトリガ信号データソースにより出力された可能性がある。これに関連して、図３は、トリガ信号データソースのフォトダイオードおよびコンパレータがＦＰＧＡ１０１の外部にあることを意味するが、いくつかの実施形態では、トリガ信号データソースのコンパレータはＦＰＧＡ１０１上に搭載されてもよい。

タイミングデバイス１００はまた、トリガ信号直並列変換器１１０により並列データ１１２として出力されるトリガ信号データを処理するように構成された処理手段１２０を有する。

図３に示されるタイミングデバイス１００については、処理手段１２０は、好ましくは、トリガ信号直並列変換器１１０により並列データ１１２として出力されるトリガ信号データに基づき、質量分析計（図示せず）の１つまたは複数の構成要素の動作を制御するための制御データを作り出すように構成された「遅延調節」論理回路である。より好ましくは、処理手段１２０は、トリガ信号直並列変換器により並列データ１１２として出力されるトリガ信号データに含まれるトリガ信号を検出し、かつ検出されたトリガ信号に基づき、制御データを作り出すように構成され、その結果、制御データは、検出されたトリガ信号により示されるトリガイベントに同期する。

処理手段１２０は、好ましくは、ＦＰＧＡ１０１のクロックにより決定されるトリガ信号直並列変換器１１０の並列クロック速度で動作する。

図３に示されるタイミングデバイス１００の処理手段１２０は、好ましくはトリガ信号直並列変換器１１０の並列クロック速度で制御データを並列データ１２２として出力するように構成されることが好ましい。したがって、タイミングデバイス１００は、処理手段により並列データ１２２として出力される制御データを受信し、かつ好ましくはトリガ信号直並列変換器１１０の直列クロック速度で、制御データを直列データ１３２として出力するように構成された、ＭＧＴ送信機の形の出力並直列変換器１３０を有することが好ましい。

トリガ信号直並列変換器１１０および出力並直列変換器１３０が同一クロック速度でクロック制御されるので、タイミングデバイス１００により受信されるトリガ信号データの各ビットおよび処理手段１２０により作り出される制御データの各ビットが、事実上、トリガ信号直並列変換器１１０の直列クロック速度で１クロック周期に等しい継続期間を有するタイムビンを表す。したがって、処理手段１２０は、一般に直列クロック速度の何分の１（典型的には１／Ｎであり、ここでＮはトリガ信号直並列変換器１１０により作り出される並列データのビット幅である）でしかない、トリガ信号直並列変換器１１０の並列クロック速度で動作していても、トリガ信号直並列変換器１１０の直列クロック速度で、１クロック周期の精度で制御データを正確に作り出すことができる。

一般的な言葉で言えば、図３のタイミングデバイス１００は、トリガ信号直並列変換器１１０の直列（または「ＭＧＴ」）クロック速度で動作する第１の比較的速いクロック領域から、ＦＰＧＡ１０１の（「ＦＰＧＡ」）クロック速度で動作する第２の比較的遅いクロック領域の中にトリガ信号データを変換することにより作動する。トリガ信号データの処理が第２の比較的遅いクロック領域で行われるので、第１の比較的速いクロック領域でのトリガ信号データの処理が避けられる（トリガ信号を第１の場所で、このような速度で処理することが、現実にそうなった場合、可能であった）。たとえば、トリガ信号直並列変換器１１０および出力並直列変換器１３０として１０ＧＨｚのＭＧＴを使用することにより、１００ｐｓのタイミング精度で、トリガ信号データが処理され、制御データが作り出されることが可能になる。しかしながら、６４ビット幅の並列トリガ信号データを使用することにより、ＦＰＧＡ１０１の処理手段１２０は、はるかに高い、達成可能な１５６．２５ＭＨｚ（１／６４×１０ＧＨｚ）でデータを処理することができる。

図４ａから図４ｃは、シーケンス：
００００
０１１１
１１１１
を含む４ビット幅の並列データとしてトリガ信号直並列変換器１１０により出力されるトリガ信号データを処理手段１２０が受信する一例において、異なる形の制御データを作り出すための、図３に示されるタイミングデバイス１００の動作を示す。

ここで、トリガ信号データ００００は、トリガ信号がまだ作り出されていないことを示し、０１１１は、ローからハイへの遷移（すなわち、０ビットから１ビットへの遷移）の形で試料材料をイオン化するためのレーザの照射（すなわちトリガイベント）を示すトリガ信号を含み、１１１１は、トリガ信号がすでに作り出されたことを示す。

図４ａでは、処理手段１２０は、トリガ信号直並列変換器１１０から受信するトリガ信号データを出力並直列変換器１３０に直接再出力することにより、トリガ信号直並列変換器により並列データ１１２として出力されるトリガ信号データに基づき、制御データを作り出す。これは、タイミングデバイス１００の最小待ち時間遅延を表し、この遅延は、この場合、図４ａから理解することができるように、トリガ信号直並列変換器１１０の直列クロック速度で８クロック周期、またはトリガ信号直並列変換器１１０の並列クロック速度で２クロック周期である。

図４ｂでは、処理手段１２０は、この場合も、トリガ信号直並列変換器１１０から受信するトリガ信号データを出力並直列変換器１３０に再出力することにより、トリガ信号直並列変換器により並列データ１１２として出力されるトリガ信号データに基づき、制御データを作り出す。しかしながら、図４ａと異なり、図４ｂでは、トリガ信号データは、処理手段１２０により出力並直列変換器１３０に直接再出力されるわけではない。むしろ、図４ｂでは、処理手段１２０がトリガ信号を検出したときに、処理手段１２０は、１つまたは複数の追加の０のビットを制御データの中に挿入することにより、制御データが出力並直列変換器１３０に出力される前に、遅延を制御データの中に挿入する。処理手段１２０により制御データの中に挿入されたそれぞれの０ビットは、トリガ信号直並列変換器１１０の直列クロック速度で１クロック周期の追加遅延を（タイミングデバイス１００の待ち時間遅延に加えて）提供する。この方法では、処理手段１２０は、トリガ信号直並列変換器１１０の直列クロック速度で１クロック周期の精度で、任意の必要な遅延を制御データに提供することができる。

図４ｂに示される特定の例では、１クロック周期の遅延（１つの０ビット）が制御データの中に挿入され、その結果、処理手段１２０により受信されるトリガ信号データ０１１１は、制御データ００１１になる。図４ａまたは図４ｂに従って作り出された、直列データ１３２として出力される制御データは、質量分析計の１つまたは複数の構成要素、たとえば抽出プレート、イオンレンズ、イオンブランキングゲートおよび／またはガス弁を、直接または間接的に（たとえば変換手段を介して）制御するために使用されてもよい。

図４ｃでは、処理手段１２０は、トリガ信号直並列変換器１１０により並列データ１１２として出力されるトリガ信号データに含まれるトリガ信号を検出した場合、制御データをデジタル波形（すなわち、０および１のビットのシーケンス）の形で出力することにより、トリガ信号直並列変換器により並列データ１１２として出力されるトリガ信号データに基づき、制御データを作り出す。この方法では、処理手段１２０は、トリガ信号直並列変換器１１０の直列クロック速度で１クロック周期の精度で、検出されたトリガ信号に同期したデジタル波形を作り出すことが可能である。

図４ｃに示される特定の例では、処理手段１２０により作り出されたデジタル波形は、０１０１ １０１１ ００１１であるが、任意の他の波形を、まったく同様に、容易に作り出すことができる。図４ｂに示す第２の動作モードと同様に、処理手段がトリガ信号を検出した場合、１つまたは複数の追加の０ビットを制御データの中に挿入することにより、制御データが出力並直列変換器１３０に出力される前に、処理手段が遅延を制御データの中に挿入することが可能である。図４ｃまたは図４ｂに従って作り出された、直列データ１３２として出力される制御データは、質量分析計の１つまたは複数の構成要素、たとえば抽出プレート、イオンレンズ、イオンブランキングゲートおよび／またはガス弁を、直接または間接的に（たとえば変換手段を介して）制御するために使用してもよい。

図４ａから図４ｃでは、トリガ信号直並列変換器１１０により出力されるトリガ信号データは４ビット幅であるが、他のビット幅が同様に可能である。

処理手段１２０は、たとえば、（たとえば、処理手段１２０内部の）固定された論理回路に基づき、または図３に示すように、外部のマイクロプロセッサからの制御信号１２５に基づき、制御データを作り出すことができる。

トリガ信号直並列変換器１１０および出力並直列変換器１３０は、たとえば、トリガ信号直並列変換器１１０および出力並直列変換器１３０の間のジッタを低減／防止するために、好ましくはトリガ信号直並列変換器１１０の直列クロック速度で共通クロックソースによりクロック制御されることが好ましい。

図３に示されるタイミングデバイス１００には出力並直列変換器１３０が１つしかないが、他の実施形態では、タイミングデバイス１００は、たとえば図９を参照して説明されるタイミングデバイス３００のように、複数の出力並直列変換器を有してもよい。

ノイズによりトリガ信号データ内にローからハイへの（０ビットから１ビットへの）遷移が発生することがある可能性がある。したがって、処理手段１２０は、たとえば、トリガ信号を誤って検出するリスクを低減するために、換言すれば、「ノイズ耐性」を達成するために、０ビットの連続、その後のローからハイへの遷移、続いてローからハイへの遷移に続く１の連続を検出した場合に、トリガ信号を検出するように構成されてもよい。代わりにまたは追加で、トリガ信号データソースのコンパレータが、たとえば、フォトダイオードの出力上のノイズにより、トリガ信号がコンパレータにより誤って出力される可能性を低減するのに役立つように、ヒステリシスを実装するように構成されてもよい。

いくつかの実施形態では、出力並直列変換器１３０により直列データ１３２として出力される制御データは、質量分析計の構成要素を直接制御してもよい。他の実施形態では、出力並直列変換器１３０により直列データ１３２として出力される制御データは、質量分析計の構成要素を間接的に制御してもよく、たとえば、出力並直列変換器１３０により直列データ１３２として出力される制御データは、構成要素を制御するための制御信号に変換される。

図５ａから図５ｃは、図３に示されるタイミングデバイス１００を使用して、質量分析計の構成要素を制御するための制御信号を作り出すための、異なる構成を示す。

図５ａおよび図５ｂは、質量分析計で使用するためのタイミングデバイス１００および変換手段１４０を含む構成を示す。変換手段１４０は、出力並直列変換器１３０により直列データ１３２として出力される制御データを、質量分析計の構成要素を制御するための高圧（たとえば、±５００Ｖ以上、±１ｋＶ以上）アナログ制御信号に変換するように構成される。変換手段１４０は、バッファ１４３、低域フィルタ１４４、および増幅器１４６を含む。低域フィルタ１４４は、抵抗器１４４ａ、および接地に接続されたコンデンサ１４４ｂを含む。

使用する際には、低域フィルタは、図６を参照して以下でより詳細に説明されるように、出力並直列変換器１３０により直列データとして出力される制御データをアナログ信号に変換する。バッファ１４３は、低域フィルタ１４４を駆動する低インピーダンスソースの役割を果たす。増幅器１４６は、低域フィルタ１４６により出力されるアナログ信号を増幅して、高圧アナログ信号を作り出す。変換手段により出力された結果得られる、増幅されたアナログ信号が、質量分析計の構成要素を制御するための高圧制御信号である。

図５ａも図５ｂも、処理手段１２０がトリガ信号を検出した場合、処理手段１２０により制御データとして出力されるデジタル波形１５２を提供されるタイミングデバイス１００の処理手段１２０を示す。図５ａでは、「オンザフライで」デジタル波形１５２を作り出してもよいデルタシグマＤＡＣ１５０によりデジタル波形１５２が供給される。図５ｂでは、デジタル波形１５２があらかじめ決定され、あらかじめ計算され、次いで、メモリ（図示せず）内に格納され、メモリがデジタル波形１５２を処理手段１２０に供給する。

図５ａおよび図５ｂでは、低域フィルタリングが、低圧領域で、すなわち増幅前に行われる。しかしながら、図５ｃ（他の点では図５ｂと同一である）に示されるように、低域フィルタリングが、高圧領域で行われてもよく、低域フィルタ１４４を駆動するために、高圧パルススイッチ１４７が使用される。高圧パルススイッチ１４７は、たとえば、１ビットを受信したときに高圧（たとえば、±５００Ｖ以上、±１ｋＶ以上）を、０ビットを受信したときに無電圧を出力するように構成されてもよい。

図６は、アナログ制御信号を作り出すための、図５ａから図５ｃに示される構成の動作を示す。

図６に示されるように、処理手段１２０は、トリガ信号直並列変換器１１０により並列データ１１２として出力されるトリガ信号データに含まれるトリガ信号を検出した場合、デジタル波形の形で制御信号を出力する。次いで、あらかじめ決定されたデジタル波形が、出力並直列変換器１３０により直列データ１３２として出力される。これは、図４ｃを参照して上記で説明された処理手段１２０の動作に類似する。

図６に示されるように、出力並直列変換器１３０により直列データ１３２として出力されるデジタル波形は、変換手段１４０により高圧アナログ制御信号に変換される。デジタル波形からアナログ波形への変換は、低域フィルタ１４４により行われ、低域フィルタ１４４は、０ビットのシーケンスを最小アナログ電圧に変換し、１ビットのシーケンスを最大アナログ電圧に変換し、交互の０および１のシーケンスを、デジタル波形の高周波スイッチング成分を取り除くことにより、最小と最大のアナログ電圧の間の５０％のアナログ電圧に変換する。異なるデジタル波形を有する制御データを使用して他のアナログ電圧を作り出すことが可能な場合がある。

図４ｂおよび図４ｃを参照してすでに説明されたように、処理手段により作り出された制御データの中に追加の０ビットを挿入することにより、任意の必要な遅延を伴うアナログ制御信号が作り出されることができる。

図５ａから図５ｃは、変換手段が制御データを高圧アナログ制御信号に変換する構成を示すが、変換手段はこれらの構成のいずれにおいても低域フィルタ１４４を省略することにより、制御データを高圧デジタル制御信号に変換するように容易に構成されることができる。変換手段が制御データを高圧デジタル制御信号に変換するように構成された場合、制御データ内のそれぞれの０ビットが、たとえば、０ボルトの高圧デジタル制御信号をもたらすことができ、制御データ内のそれぞれの１ビットが高圧（たとえば、±５００Ｖ以上、±１ｋＶ以上）の高圧デジタル制御信号をもたらすことができる。

図５ａから図５ｃは、変換手段が、１つの出力並直列変換器１３０により作り出された制御データを１つの制御信号に変換する構成を示すが、複数の出力並直列変換器、ならびに各出力並直列変換器用の個々のバッファ、低域フィルタ、増幅器、および／または高圧パルススイッチを含む変換手段を使用することにより、複数の制御信号が作り出されることが可能である。

図５ａから図５ｃに示される構成の変換手段１４０は、出力並直列変換器１３０により直列データ１３２として出力される制御データが、検出されたトリガ信号により示されるトリガイベントに同期する場合、出来上がった制御信号１４２は、トリガイベントに同期するように構成されることに留意されたい。

図５ａから図５ｃのいずれかで示される構成により作り出される制御信号１４２は、質量分析計の構成要素、たとえば抽出プレートおよび／またはイオンレンズを制御するために使用されてもよい。

図２に示されるタイミング電子回路７０ａは、調節されたデータがトリガイベントの発生を、たとえばレーザの照射を示すトリガ信号に同期するように、質量分析計のアナログデジタル変換器により作り出されるデータを調節するために使用されることができる。このような同期は、過去には、通常、アナログデジタル変換器システムをリセットすることにより、またはトリガ信号が検出された場合にはゲーティングクロック技法を使用することにより達成された。しかしながら、これらの方式はいずれも、これらの方式に従って同期を達成するために必要な論理回路が、典型的には非常に高速なアナログデジタル変換器により出力されるデータのクロック速度で動作しなければならないので、問題を生じさせた。これらの問題は、多重チャネルアナログデジタル変換器システムが実装されたときに、さらに悪化した。

これらの問題に対処するために、アナログデジタル変換器により出力されるデータが、タイミング電子回路により受信される前に多重化されることができ、その結果、アナログデジタル変換器により出力されるデータの複数のサンプルが、タイミング電子回路に対する速度要件を軽減するために、ＦＰＧＡの各クロックエッジでタイミング電子回路のＦＰＧＡの中にクロック制御される。しかしながら、この方法でアナログデジタル変換器により出力されるデータを多重化することは、アナログデジタル変換器により出力されるデータのどの部分がトリガ信号と整列するかをタイミング電子回路が決定することができなかったことを意味する。

図７は、トリガイベントの発生を示すトリガ信号を含むトリガ信号データを処理するための他のタイミングデバイス２００を示す。

以下の記述は、調節されたデータが、トリガイベントの発生を示すトリガ信号に同期するように、質量分析計のアナログデジタル変換器により作り出されるデータを、タイミングデバイス２００が調節するのにどのように構成されるかを説明する。しかしながら、当業者には明らかであろうが、タイミングデバイス１００は、他の方法で、質量分析計以外の装置で同様に使用されてもよい。

図７に示されるように、タイミングデバイス２００は、トリガイベントの発生を示すトリガ信号を含むトリガ信号データを直列データ２０２として受信し、かつトリガ信号データを並列データ２１２として出力するように構成された、ＭＧＴ受信機の形のトリガ信号直並列変換器２１０を有するＦＰＧＡ２０１を含む。

トリガ信号直並列変換器２１０により直列データ２０２として受信されるトリガ信号は、図１を参照して上記で説明されたように、たとえば、フォトダイオードおよびコンパレータを含むトリガ信号データソースにより出力された可能性がある。

タイミングデバイス２００はまた、トリガ信号直並列変換器２１０により並列データ２１２として出力されるトリガ信号データを処理するように構成された処理手段２２０を有する。

図７に示されるタイミングデバイス１００については、処理手段２２０は、トリガ信号直並列変換器２１０により並列データ２１２として出力されるトリガ信号データに基づき、タイミングデバイスにより受信される追加データを調節することにより、調節された追加データを作り出すように構成されることが好ましい「データ調節」論理回路である。より好ましくは、処理手段２２０は、トリガ信号直並列変換器により並列データ２１２として出力されるトリガ信号データに含まれるトリガ信号を検出し、かつ検出されたトリガ信号に基づき、タイミングデバイスにより受信される追加データを調節することにより、調節された追加データを作り出すように構成され、その結果、調節された追加データは、検出されたトリガ信号により示されるトリガイベントに同期する。

処理手段２２０は、好ましくは、ＦＰＧＡ２０１のクロックにより決定されるトリガ信号直並列変換器２１０の並列クロック速度で動作する。

図７に示されるタイミングデバイス２００の処理手段２２０は、好ましくはトリガ信号直並列変換器２１０の並列クロック速度で、調節された追加データを並列データ２２２として出力するように構成されることが好ましい。

図７に示されるように、タイミングデバイス２００により受信される追加データは、この場合、好ましくはトリガ信号直並列変換器２１０の並列クロック速度で追加データを並列データ２４２として出力するように構成されることが好ましい、質量分析計のアナログデジタル変換器（ＡＤＣ）２４０を含む追加データソースにより出力されるデータである。

好ましくは、ＡＤＣ２４０は、質量分析計（図示せず）のイオン検出器の（たとえば、アナログ）出力に基づき、追加データを出力するように構成される。たとえば、ＡＤＣ２４０により作り出される追加データは、それぞれが個々のサンプルポイントでイオン検出器により作り出されるアナログ電圧を表すデジタル値である複数のサンプルを含んでもよい。デジタル値は、好ましくはＡＤＣ２４０により多重化され、その結果、追加データは、ＡＤＣ２４０により並列データ２４２として出力される。たとえば、ＡＤＣ２４０は、たとえば図８を参照して以下で説明されるように、４つのサンプルが並列に出力される追加データを出力してもよい。

好ましくは、ＡＤＣ２４０は、追加データの１つのサンプルが、トリガ信号データのビットごとに出力されるように、追加データを出力するように構成され、これは、処理手段により検出されるトリガ信号に追加データを同期させることを簡単にするのに役立つためである。

トリガ信号直並列変換器２１０およびＡＤＣ２４０は、たとえば、トリガ信号直並列変換器２１０およびＡＤＣ２４０の間のジッタを低減／防止するために、好ましくはトリガ信号直並列変換器の直列クロック速度で共通クロックソースによりクロック制御されることが好ましい。

図７は、追加データを並列データ２４２として作り出すとしてＡＤＣ２４０を示しているが、他の実施形態（図示せず）では、ＡＤＣ２４０は直列データを作り出してもよく、この場合、タイミングデバイスは、タイミングデバイスにより直列データとして受信される追加データを受信し、かつ好ましくはトリガ信号直並列変換器２１０の並列クロック速度で、追加データを並列データとして出力するように構成される追加データ直並列変換器（図示せず）を有してもよい。

図８は、ＡＤＣ２４０が追加データを、追加データの４つのサンプルがＡＤＣ２４０によりトリガ信号直並列変換器の並列クロック速度で出力される並列データとして出力し、トリガ信号直並列変換器が、トリガ信号データを並列クロック速度で４ビット幅の並列データとして出力する（したがって、ＡＤＣ２４０は、トリガ信号データのビットごとに追加データの１つのサンプルを出力する）一例において、図７に示されるタイミングデバイス２００の動作を示す。

図８に示されるように、トリガ信号直並列変換器２１０により直列データ２１２として受信されるトリガ信号データに含まれるトリガ信号は、ＡＤＣ２４０により並列データ２４２として出力される追加データのサンプル「ｆ」と一致する。しかしながら、ＡＤＣ２４０により並列データ２４２として出力される追加データは、ＡＤＣ２４０のｄａｔａ＿ｂｕｓバイトレーン０上にサンプル「ｅ」を偶然有する（トリガ信号は、当然、ｄａｔａ＿ｂｕｓバイトレーンのいずれかで、ＡＤＣ２４０により出力されるサンプルと一致してもよい）。しかしながら、トリガ信号直並列変換器２１０により行われる非直列化のために、処理手段２２０は、トリガ信号を検出し、ＡＤＣ２４０のどのｄａｔａ＿ｂｕｓバイトレーンが、検出されたトリガ信号と一致したかを正確に決定することが可能であり、したがって、検出されたトリガ信号に同期した、調節された追加データを作り出すことができる。

図８に示される特定の例では、ＡＤＣ２４０から並列データ２４２として受信する追加データからサンプル「ｅ」を処理手段が廃棄することにより、検出されたトリガ信号に同期した、調節された追加データを処理手段が作り出し、その結果、サンプル「ｆ」がｄａｔａ＿ｂｕｓ＿０上に整列させられ、その結果、このサンプルが、正確に、メモリに格納される第１のサンプルになる。

一般的な言葉で言えば、追加データソース（この例では外部ＡＤＣ２４０であった）およびトリガ信号直並列変換器を同一クロックソースからクロック制御することにより、処理手段は、トリガ信号直並列変換器により並列データとして出力されるトリガ信号データに基づき、追加データソースにより出力される追加データを同期させる（時間整列させる）ことが可能である。

これらの原理は、たとえば、複数の追加データソースの各々により作り出される個々の追加データが、１つまたは複数の同一トリガ信号に同期することができるように、複数の追加データソースに適用されることができる。

本発明者らは、ＭＧＴが、典型的には、送信／受信される直列データ内の連続する１ビットおよび０ビットの数が制限されている通信用途のために設計されていることを観察している。多数の連続する１ビットまたは０ビットは、ＭＧＴ受信機内の入力回路の基線変動を引き起こす可能性があり、タイミングの不正確さをもたらす。また、入力ラインのアイドル期間が拡大することにより、ＭＧＴ受信機の再整列を引き起こす可能性のある、ＭＧＴ受信機内のクロック再生回路またはプロトコルサポート回路の問題が引き起こされる可能性がある。トリガ信号直並列変換器として使用されるためには、ＭＧＴ受信機は、好ましくは多数の連続する０ビットまたは１ビットで正しく機能するように構成される。

図９は、好ましくは質量分析計で使用するための、トリガイベントの発生を示すトリガ信号を含むトリガ信号データを処理するためのさらに他のタイミングデバイス３００を示す。

図９に示されるように、タイミングデバイス３００は、図３に示され、かつ上記で説明されたタイミングデバイス１００に類似する。したがって、図３に示されるタイミングデバイス１００の特徴に対応する、図９に示されるタイミングデバイス３００の特徴は、対応する参照番号を与えられており、さらに詳細に説明される必要がない。

図３に示されるタイミングデバイス１００とは対照的に、図９に示されるタイミングデバイス３００は、複数のＭＧＴ送信機の形で、複数の出力並直列変換器３３０ａ、３００ｂを有し、各出力並直列変換器３３０ａ、３３０ｂは、処理手段により並列データ３２２ａ、３２２ｂとして出力される個々の制御データを受信し、かつ好ましくはトリガ信号直並列変換器の直列クロック速度で、個々の制御データを直列データ３３２ａ、３３２ｂとして出力するように構成される。

該当する数の出力並直列変換器を選択することにより、この構成で、任意の数の構成要素の動作を制御するための制御データが、デバイスにより直列データ３３２ａ、３３２ｂとして出力されることが可能になる。好ましくは、トリガ信号直並列変換器３１０および複数の出力並直列変換器３３０ａ、３３０ｂは、共通のクロックソースによりクロック制御されるように構成される。好ましくは、処理手段３２０は、トリガ信号直並列変換器により並列データ３１２として出力されるトリガ信号データに含まれるトリガ信号を検出し、かつ各出力並直列変換器３３０ａ、３３０ｂにより出力される（個々の）制御データが、同一の検出されたトリガ信号に同期するように制御データを作り出すように構成される。

図９に示されるタイミングデバイス３００はまた、好ましくは処理手段３２０（「制御論理回路」）を制御するように構成され、かつ好ましくは質量分析計の他の要素を、システム分岐３５２を介して制御するように構成された制御システム３５０を有する。

ＭＧＴ受信機を含む回路は、典型的には、終端抵抗器と共に高域フィルタの役割を果たす、外部および／または内部の直流遮断コンデンサを必要とする。本発明者らは、０ビットの長いシーケンスに続く１ビットの長いシーケンスを有するトリガ信号データをこのような回路の中に入力することにより、遮断コンデンサに電荷を蓄積させることができることを観察している。これには、ＭＧＴ受信機内のしきいポイントを移動させる効果があり、この効果には、今度は、ＭＧＴ受信機のトリガポイントを変動させる効果がある。

図１０は、ＭＧＴ受信機および遮断コンデンサを含む回路内に０ビットまたは１ビットの長いシーケンスを含むトリガ信号データにより引き起こされる可能性のあるジッタを示す。

図１０の上の波形は、回路が遮断コンデンサを含まない「理想的な」状況を表す。図１０の下の波形は、回路が遮断コンデンサを含む「実際の」状況を表す。１ビットの長いシーケンスが、遮断コンデンサを使用することにより作り出されたジッタを示す。

この問題に対処するために、図９に示されるタイミングデバイス３００は、好ましくは処理手段３２０からの制御信号３２７に基づき動作するように構成された、他のＭＧＴ送信機の形の並直列変換器を含む、プリトリガ信号データソース３６０を有する。

第３のタイミングデバイスは、トリガ信号データおよびプリトリガ信号データがトリガ信号直並列変換器により受信される「ＯＲ」ゲート３７０を有する。

プリトリガ信号データソース３６０の並直列変換器は、トリガ信号を含むトリガ信号データをタイミングデバイス３００が受信する前にトリガ信号直並列変換器３１０により受信される直列データ３６２として、好ましくは０と１のビットの間の複数の遷移（たとえば、１０１０１０１０）を含むプリトリガ信号データを出力するように構成される。この方法では、上述の直流ドリフトにより引き起こされる時間整列エラーを最小にすることができる。

最良の効果を得るために、プリトリガ信号データソースは、トリガ信号により示されるトリガイベントにできるだけ近くで、プリトリガ信号とトリガイベントの間のギャップが好ましくは１００マイクロ秒程度で、より好ましくは１０マイクロ秒程度に、より好ましくは１マイクロ秒程度で、プリトリガ信号データを出力するように構成されることが好ましい。このような小さなギャップは、トリガイベント（たとえば、試料材料をイオン化するためのレーザの照射）もプリトリガ信号データソースも制御することができる制御システム３５０を適切に構成することにより達成されてもよい。

プリトリガ信号は、数百ナノ秒の継続期間の間に交互の１０１０１０１０の形を取ってもよい。このような波形は、直流オフセットを回復するために十分に高周波の内容を有してもよい。しかしながら、プリトリガ信号は、同様に他の形を取ってもよい。

この明細書および特許請求の範囲で使用されるとき、用語「備える（ｃｏｍｐｒｉｓｅ）」および「備えている（ｃｏｍｐｒｉｓｉｎｇ）」、ならびにこの変形は、指定された特徴、ステップ、または整数が含まれることを意味する。これらの用語は、他の特徴、ステップ、または整数の存在を排除すると解釈されるべきではない。

前述の記述で、または以下の特許請求の範囲で、または添付図面で開示され、特定の形で、または開示される機能を実行するための手段、もしくは開示される結果を得るための方法もしくはプロセスに関して表現される特徴が、必要に応じて、別個に、またはこのような特徴の任意の組合せで、本発明をその多様な形で実現するために利用されてもよい。

本発明は、上述の例示的実施形態に関連して説明されたが、この開示を示されたときに、開示される広い概念から逸脱することなく、多くの均等の修正形態および変形形態が当業者には明らかであろう。したがって、これに関して付与される本発明の範囲が、本明細書および図面を参照して解釈されるときに、添付の特許請求の範囲だけによって限定され、本明細書に記載される実施形態の制限により限定されないことが意図される。

要素が、効果を達成する「ためのもの」であるとして説明されたとき、要素はその効果を達成する「ように構成される」としてさらに説明されることができる。

たとえば、本明細書で説明されるデバイスは、質量分析計に関連して説明されたが、デバイスは、質量分析計以外の装置に、たとえば、トリガ信号に同期するデータを作り出すことが重要である他の装置、たとえば過渡現象記録装置、デジタルオシロスコープ、タイマカウンタ、パルス発生器、パルスシーケンス発生器、ロジックアナライザ、および高周波デジタルアナログ変換器（ＲＦ ＤＡＣ）に実装されてもよい。

Claims (15)

1. トリガイベントの発生を示すトリガ信号を含むトリガ信号データを処理するためのタイミングデバイスであって、
   トリガイベントの発生を示すトリガ信号を含むトリガ信号データを直列データとして受信し、かつトリガ信号データを並列データとして出力するように構成されたトリガ信号直並列変換器、および
   トリガ信号直並列変換器により並列データとして出力されるトリガ信号データを処理するように構成された処理手段を有し、
   処理手段が、トリガ信号直並列変換器により並列データとして出力されるトリガ信号データに含まれるトリガ信号を検出し、検出されたトリガ信号に基づき、１つまたは複数の構成要素の動作を制御するための制御データを作り出すように構成され、その結果、制御データが、検出されたトリガ信号により示されるトリガイベントに同期するようにし、
   処理手段が、前記制御データを並列データとして出力するように構成され、タイミングデバイスが、１つまたは複数の出力並直列変換器を有し、各出力並直列変換器が、処理手段により並列データとして出力される個々の制御データを受信し、個々の制御データを直列データとして出力するように構成される、タイミングデバイス。
2. 処理手段がトリガ信号を検出した場合、処理手段は前記制御データの中に遅延を装入するように構成される、請求項１に記載のタイミングデバイス。
3. タイミングデバイスが、１つまたは複数の構成要素を有する装置に含まれ、処理手段が、１つまたは複数の構成要素の動作を制御するための前記制御データを作り出すように構成される、請求項１または２に記載のタイミングデバイス。
4. 装置が、１つまたは複数の出力並直列変換器により直列データとして出力される前記制御データを、１つまたは複数の構成要素を制御するための１つまたは複数のアナログ制御信号に変換するように構成された変換手段を含む、請求項３に記載のタイミングデバイス。
5. 装置が質量分析計であり、１つまたは複数の構成要素が、抽出プレート、イオンレンズ、イオンブランキングゲート、およびガス弁のうち１つまたは複数を含む、請求項３または４に記載のタイミングデバイス。
6. トリガイベントの発生を示すトリガ信号を含むトリガ信号データを処理するためのタイミングデバイスであって、
   トリガイベントの発生を示すトリガ信号を含むトリガ信号データを直列データとして受信し、かつトリガ信号データを並列データとして出力するように構成されたトリガ信号直並列変換器、および
   トリガ信号直並列変換器により並列データとして出力されるトリガ信号データを処理するように構成された処理手段を有し、
   処理手段が、トリガ信号直並列変換器により並列データとして出力されるトリガ信号データに含まれるトリガ信号を検出し、かつ検出されたトリガ信号に基づき、タイミングデバイスにより受信される追加データを調節することにより、調節された追加データを作り出すように構成され、その結果、調節された追加データが、検出されたトリガ信号により示されるトリガイベントに同期するようにする、タイミングデバイス。
7. 前記追加データを出力するように構成された追加データソースを有する装置に含まれ、追加データソースにより出力される追加データを受信するように構成される、請求項６に記載のタイミングデバイス。
8. 追加データソースがアナログデジタル変換器を含み、装置が質量分析計であり、アナログデジタル変換器が、質量分析計のイオン検出器の出力に基づき、前記追加データを出力するように構成される、請求項７に記載のタイミングデバイス。
9. トリガイベントが、試料材料をイオン化するためのレーザの照射である、請求項１から８のいずれか一項に記載のタイミングデバイス。
10. トリガ信号を含むトリガ信号データをタイミングデバイスが受信する前に、プリトリガ信号データをトリガ信号直並列変換器により受信される直列データとして出力するように構成されたプリトリガ信号データソースを有するか、またはこのプリトリガ信号データソースに接続される、請求項１から９のいずれか一項に記載のタイミングデバイス。
11. プリトリガ信号データソースが、トリガを含むトリガ信号データをタイミングデバイスが受信する前に、０と１のビットの間の複数の遷移を含むプリトリガ信号データを、トリガ信号直並列変換器により受信される直列データとして出力するように構成され、および／または
    プリトリガ信号データソースが、プリトリガ信号とトリガイベントの間に１００マイクロ秒程度のギャップを伴うプリトリガ信号データを出力するように構成される、請求項１０に記載のタイミングデバイス。
12. 前述の直並列変換器および／または並直列変換器が、マルチギガビット送受信機またはギガビット送受信機ブロックであり、および／または
    タイミングデバイスがフィールドプログラマブルゲートアレイを有し、トリガ信号直並列変換器がフィールドプログラマブルゲートアレイに含まれる、請求項１から１１のいずれか一項に記載のタイミングデバイス。
13. 装置であって、
    請求項１から１２のいずれか一項に記載のタイミングデバイスと、
    トリガイベントの発生を示すトリガ信号を含むトリガ信号データを直列データとして出力するように構成されたトリガ信号データソースとを有し、
    タイミングデバイスのトリガ信号直並列変換器が、トリガ信号データソースにより出力されるトリガ信号データを受信するように構成される、装置。
14. 装置が質量分析計である、請求項１３に記載の装置。
15. トリガ信号データソースが、試料材料をイオン化するためにレーザにより照射される光を受け取るように配置されたフォトダイオードと、フォトダイオードの出力を基準と比較するように構成されたコンパレータとを含み、その結果、コンパレータが、フォトダイオードがレーザにより照射される光を受け取ったときに第１の電圧を、およびフォトダイオードがレーザにより照射される光を受け取らなかったときに第２の、異なる電圧を出力する、請求項１４に記載の質量分析計。

Images