JP6278925B2 - マルチポートスイッチ - Google Patents

マルチポートスイッチ Download PDF

Info

Publication number
JP6278925B2
JP6278925B2 JP2015089428A JP2015089428A JP6278925B2 JP 6278925 B2 JP6278925 B2 JP 6278925B2 JP 2015089428 A JP2015089428 A JP 2015089428A JP 2015089428 A JP2015089428 A JP 2015089428A JP 6278925 B2 JP6278925 B2 JP 6278925B2
Authority
JP
Japan
Prior art keywords
input port
circuit
series
parallel
variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015089428A
Other languages
English (en)
Other versions
JP2016208353A (ja
Inventor
邦浩 遠藤
邦浩 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2015089428A priority Critical patent/JP6278925B2/ja
Publication of JP2016208353A publication Critical patent/JP2016208353A/ja
Application granted granted Critical
Publication of JP6278925B2 publication Critical patent/JP6278925B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electronic Switches (AREA)

Description

本発明は、入力信号を1または複数の出力ポートに出力するマルチポートスイッチに関する。
マルチポートスイッチには、マルチポート分配器、ならびに、単極単投(Single Pole Single Throw:SPST)スイッチ、単極双投(Single Pole Double Throw:SPDT)スイッチの構成を拡張または組み合わせたSPnT構成のマルチポートスイッチなどが知られている。
従来のマルチポート分配器は、入力ポートからの信号を、すべての出力ポートに分配および伝搬させるように動作する。また、下記特許文献1には、SPnT構成のマルチポートスイッチが開示されている。特許文献1に開示されたマルチポートスイッチは、入力ポートからの信号を、選択した1つの出力ポートだけに伝搬させるように動作する。
特開2010−74025号公報
本発明においては、後述のように、入力ポートから入力された信号を選択した任意複数の出力ポートに同時に伝搬させるように構成されたマルチポートスイッチを開示する。マルチポートスイッチは、例えばフェーズドアレイアンテナ(Phased Array Anntena:PAA)に適用することが考えられる。マルチポートスイッチをフェーズドアレイアンテナに用いると、アレイ状配列の素子アンテナの中から信号を伝搬させる任意複数の素子を選択することができ、低サイドローブ、あるいは低グレーティングローブといったアンテナパターンを形成するために有効である。
マルチポートスイッチは、複数のSPSTスイッチの組合せにより構成可能である。ところが、SPSTスイッチでは、通過状態の入力インピーダンスと遮断状態の入力インピーダンスとは一般的に異なるため、任意複数の出力ポートに同時に信号を通過させようとすると、通過状態または遮断状態の組合せによりに合成入力インピーダンスが変化するので、信号を通過させる出力ポートの組合せにおいて、インピーダンス整合をとることが困難であるという問題点があった。
本発明は、上記に鑑みてなされたものであって、入力信号を通過させる出力ポートの組合せにおいて、インピーダンス整合を容易にとることができるマルチポートスイッチを得ることを目的とする。
上述した課題を解決し、目的を達成するため、本発明に係るマルチポートスイッチは、1つの入力ポートと、複数の出力ポートと、前記入力ポートに対して並列に配置され、出力ポート側の各端部が複数の前記出力ポートにそれぞれ接続されるスイッチと、前記入力ポートと、複数の前記スイッチとの間に配置される可変インピーダンス変換回路と、を備え、前記可変インピーダンス変換回路は、前記入力ポートからの入力信号が選択された1または複数の任意の出力ポートに出力されるときに、入力ポート側から前記可変インピーダンス変換回路を見たインピーダンスが前記入力ポートのインピーダンスに変成されることを特徴とする。
本発明によれば、入力信号を通過させる出力ポートの組合せにおいて、インピーダンス整合を容易にとることができる、という効果を奏する。
実施の形態1に係るマルチポートスイッチの構成を示すブロック図 実施の形態1に係るマルチポートスイッチの図1とは異なる構成を示すブロック図 実施の形態1に係る可変インピーダンス変換回路の回路構成を示す図 実施の形態1に係る可変インピーダンス変換回路の図3とは異なる回路構成を示す図 実施の形態1に係る可変インピーダンス変換回路の図3および図4とは異なる回路構成を示す図 実施の形態2に係る可変インピーダンス変換回路の回路構成を示す図 実施の形態2に係る可変インピーダンス変換回路の図6とは異なる回路構成を示す図 実施の形態2に係る可変インピーダンス変換回路の図6および図7とは異なる回路構成を示す図
以下に、本発明の実施の形態に係るマルチポートスイッチを図面に基づいて詳細に説明する。なお、以下に示す実施の形態により本発明が限定されるものではない。
実施の形態1.
図1は、実施の形態1に係るマルチポートスイッチの構成を示すブロック図である。実施の形態1に係るマルチポートスイッチは、図1に示すように、1つの入力ポート1と、N個(Nは自然数)の出力ポート2,2,……,2(図1では、それぞれ「出力ポート1」、「出力ポート2」、「出力ポートN」と表記)と、入力ポート1に対して並列に配置され、入力ポート1側の各端部同士が電気的に接続され、出力ポート2側の各端部が出力ポート2,2,……,2にそれぞれ接続されるスイッチ3,3,……,3(図1では、それぞれ「スイッチ1」、「スイッチ2」、「スイッチN」と表記)と、入力ポート1とスイッチ3,3,……,3のそれぞれとの間に配置される可変インピーダンス変換回路4と、を備えて構成される。並列に配置されるスイッチ3,3,……,3は、SPST構成の高周波スイッチが例示される。
つぎに、実施の形態1に係るマルチポートスイッチの動作について説明する。まず、スイッチ3,3,……,3の通過状態と遮断状態のインピーダンスを以下のように表わす。
通過状態のインピーダンス:Zon_1,Zon_2,……,Zon_N ……(1)
遮断状態のインピーダンス:Zoff_1,Zoff_2,……,Zoff_N
……(2)
ここで、スイッチ3,3,……,3のそれぞれの状態をSn(通過状態ではSn=1、遮断状態ではSn=0)とした場合、スイッチ3,3,……,3のそれぞれのインピーダンスは、以下のように表すことができる。
Zn=Zon_n×Sn+Zoff_n×(1−Sn) ……(3)
ただし、nは1〜Nまでの整数
上記(3)式を用いて、N個のスイッチ3,3,……,3全体の任意の状態における合成インピーダンス、すなわち可変インピーダンス変換回路4における出力ポート側の端子部(図1のA点)から見たN個のスイッチ3,3,……,3の合成インピーダンスをZtとすると、以下の(4)式で表すことができる。
Zt=1/(1/Z1+1/Z2+・・・1/ZN) ……(4)
ここで、入力ポート1のインピーダンスをZinとする。可変インピーダンス変換回路4では、入力ポート1のインピーダンスZinと、上記(4)式で表す合成インピーダンスZtとが整合するように、可変インピーダンス変換回路4のインピーダンス変成比が設定される。すなわち、スイッチ3,3,……,3の状態によって合成インピーダンスZtが(4)式に従って変化するとき、可変インピーダンス変換回路4におけるインピーダンス変成比は、その状態に応じた変成比に設定される。このとき、入力ポート1から可変インピーダンス変換回路4を見たインピーダンスはZinとなり、入力ポート1のインピーダンスをZinと整合する。Zin=50Ωの場合、A点から出力ポート側を見たインピーダンスがZtであっても、入力ポート1から可変インピーダンス変換回路4を見たインピーダンスが50Ωとなるように可変インピーダンス変換回路4の変成比が設定される。
なお、図1では、入力ポート1と、スイッチ3,3,……,3を入力ポート1側の接続端との間に単一の可変インピーダンス変換回路4を設ける構成を開示したが、図2のように、スイッチ3,3,……,3のそれぞれに可変インピーダンス変換回路4,4,……,4(図2では、それぞれ「可変インピーダンス変換回路1」、「可変インピーダンス変換回路2」、「可変インピーダンス変換回路N」と表記)を設けてもよく、図1の回路構成の場合と同一もしくは同等の効果が得られる。
つぎに、可変インピーダンス変換回路4の具体的な回路構成について例示する。図3は、図1に示した可変インピーダンス変換回路4の具体的な回路構成を示す図である。図3において、LC直列共振回路4A、LC並列共振回路4AおよびLC並列共振回路4Aは、図1の可変インピーダンス変換回路4の構成要素である。また、出力端6は出力ポート側の端子部であり、図1に示した可変インピーダンス変換回路4におけるA点に対応し、入力端5は入力ポート側の端子部であり、図1に示した可変インピーダンス変換回路4におけるB点に対応する。
図3において、入力端5と出力端6との間にインダクタL12と可変キャパシタC12とが直列接続されたLC直列共振回路4Aが接続され、LC直列共振回路4Aの入力端5側において、入力端5に電気的に接続される部位とグラウンド電位との間にインダクタL11と可変キャパシタC11とが並列接続されたLC並列共振回路4Aが接続され、LC直列共振回路4Aの出力端6側において、出力端6に電気的に接続される部位とグラウンド電位との間にインダクタL13と可変キャパシタンスC13とが並列接続されたLC並列共振回路4Aが接続されて、π型回路を構成している。なお、インダクタL11および可変キャパシタC11の接続、ならびに、インダクタL13および可変キャパシタC13の接続はシャント接続とも称される。可変キャパシタC11,C12,C13には、バラクタダイオード、電界効果トランジスタ(Field Effect Transistor:FET)による可変容量素子を用いることができる。なお、図ではDCカット等のダイオード、FETへのバイアス回路は省略している。
インダクタL11,L12,L13のインダクタンスをL、可変キャパシタC11,C12,C13のキャパシタンスをCとした場合、以下に示すとおり、LC並列共振回路のインピーダンスは(5)式で、LC直列共振回路のインピーダンスは(6)式で与えられる。
Zp=jωL/(1−ωLC) ……(5)
Zs=−j(1−ωLC)/ωC ……(6)
上記(5)式、(6)式より、共振周波数(ω=1/√(LC))においては、LC並列共振回路のインピーダンス:Zp=∞、直列並列共振回路のインピーダンス:Zs=0、となり、図3の回路における入力端5と出力端6との間はスルーとなる。
また、(5)式より、LC並列共振回路では、共振周波数(ω=1/√(LC))よりも低い周波数では、Zp>0、つまり誘導性負荷となり、共振周波数よりも高い周波数では、Zp<0、つまり容量性負荷となる。
さらに、(6)式より、LC直列共振回路の共振周波数(ω=1/√(LC))よりも低い周波数では、Zs<0、つまり容量性負荷となり、共振周波数よりも高い周波数では、Zs>0、つまり誘導性負荷となる。
上述のように、LC並列共振回路、LC直列共振回路ともに、共振周波数を境として誘導性または容量性負荷に変化するが、キャパシタンスCの値を変化させることで、それに追従して共振周波数も変化する。その結果、図3の回路構成によれば、使用周波数において、LC直列共振回路4AおよびLC並列共振回路4A,4Aのインピーダンスを所望の値に調整することができ、可変インピーダンス変換回路4において、任意のインピーダンス変成比を得ることができる。
つぎに、実施の形態1に係る可変インピーダンス変換回路4の他の構成例について説明する。図4は、実施の形態1に係る可変インピーダンス変換回路の図3とは異なる回路構成を示す図である。
図4において、インダクタL22と可変キャパシタC22とによるLC直列共振回路4Bと、分布定数線路と可変キャパシタC21による直列共振回路4Bと、分布定数線路と可変キャパシタC23による直列共振回路4Bとが、図3と同様にπ型に接続されて構成されている。分布定数線路は、線路の長さ(電気長)を調整することにより、リアクタンス要素(インダクタンス要素またはキャパシタンス要素)の大きさを可変することができる。
図4に示す構成の可変インピーダンス変換回路4によれば、LC直列共振回路および分布定数線路を用いた直列共振回路を有しているので、上記(5)、(6)式にも示されるように、共振周波数(ω=1/√(LC))を境に、誘導性負荷または容量性負荷の性質を持たせることができ、LC直列共振回路4Bおよび直列共振回路4B,4Bによって、任意のインピーダンス変成比を得ることができる。
また、図5は、実施の形態1に係る可変インピーダンス変換回路の図3および図4とは異なる回路構成を示す図である。
図5では、π型回路で構成される点は図3と同様であるが、LC並列共振回路とLC直列共振回路との関係を図3とは逆にしている。具体的に説明すると、図3におけるLC直列共振回路4AをインダクタL32と可変キャパシタC32とによるLC並列共振回路4Cに置換し、LC並列共振回路4AをインダクタL31と可変キャパシタC31とによるLC直列共振回路4Cに置換し、LC並列共振回路4AをインダクタL33と可変キャパシタC33とによるLC直列共振回路4Cに置換している。
図5の構成においても図3と同様に、LC並列共振回路およびLC直列共振回路の双方の回路を有しているので、上記(5)、(6)式にも示されるように、共振周波数(ω=1/√(LC))を境に、誘導性負荷または容量性負荷の性質を持たせることができ、LC並列共振回路4CおよびLC直列共振回路4C,4Cによって、任意のインピーダンス変成比を得ることができる。
以上説明したように、実施の形態1に係るマルチポートスイッチによれば、可変インピーダンス変換回路は、入力ポートからの入力信号が選択された1または複数の任意の出力ポートに出力されるときに、入力ポートから可変インピーダンス変換回路を見たインピーダンスが入力ポートのインピーダンスに変成されるので、各スイッチの通過または遮断の状態の組み合わせによって入力ポートからインピーダンスが変化する場合であっても可変インピーダンス変換回路によってインピーダンスを整合させることができ、各スイッチの任意の通過または遮断の状態の組み合わせにおいても反射損失を低減することができるという効果が得られる。
また、実施の形態1に係るマルチポートスイッチによれば、LC直列共振回路と第1および第2のLC並列共振回路とをπ型に組み合わせて可変インピーダンス変換回路を構成し、LC直列共振回路ならびに第1および第2のLC並列共振回路に具備される可変キャパシタのキャパシタンスを変更することにより、インピーダンス変成比を可変できるので、高精度なインピーダンス変成比を設定できるという効果が得られる。
また、実施の形態1に係るマルチポートスイッチによれば、LC直列共振回路と、分布定数線路と可変キャパシタとを直列接続した第1および第2の直列共振回路とをπ型に組み合わせて可変インピーダンス変換回路を構成し、LC直列共振回路ならびに第1および第2の直列共振回路に具備される可変キャパシタのキャパシタンスを変更することにより、インピーダンス変成比を可変できるので、高精度なインピーダンス変成比を設定できるという効果が得られる。
また、実施の形態1に係るマルチポートスイッチによれば、LC並列共振回路と第1および第2のLC直列共振回路とをπ型に組み合わせて可変インピーダンス変換回路を構成し、LC並列共振回路ならびに第1および第2のLC直列共振回路に具備される可変キャパシタのキャパシタンスを変更することにより、インピーダンス変成比を可変できるので、高精度なインピーダンス変成比を設定できるという効果が得られる。
実施の形態2.
図6は、実施の形態2に係る可変インピーダンス変換回路4の回路構成を示す図である。図6において、インダクタL41と可変キャパシタC41とが直列接続されたLC直列共振回路4Dと、インダクタL43と可変キャパシタC43とが直列接続されたLC直列共振回路4Dと、インダクタL42と可変キャパシタC42とが並列接続されたLC並列共振回路4Dとを有し、LC直列共振回路4DとLC直列共振回路4Dとが直列に接続され、LC直列共振回路4DとLC直列共振回路4Dとの接続点とグラウンド電位との間にLC並列共振回路4Dがシャント接続されてT型回路を構成している。
図6の構成によれば、LC並列共振回路およびLC直列共振回路の双方の回路を有しているので、上記(5)、(6)式にも示されるように、共振周波数(ω=1/√(LC))を境に、誘導性負荷または容量性負荷の性質を持たせることができ、LC直列共振回路4D,4DおよびLC並列共振回路4Dによって、任意のインピーダンス変成比を得ることができる。
また、図7は、実施の形態2に係る可変インピーダンス変換回路4の図6とは異なる回路構成を示す図である。
図7において、インダクタL51と可変キャパシタC51とによるLC直列共振回路4Eと、インダクタL53と可変キャパシタC53とによるLC直列共振回路4Eと、インダクタンス要素を呈する分布定数線路と可変キャパシタC52による直列共振回路4Eとが、図6と同様にT型に接続されて構成されている。分布定数線路は、線路の長さ(電気長)を調整することにより、リアクタンス要素(インダクタンス要素またはキャパシタンス要素)の大きさを可変することができる。
図7に示す構成の可変インピーダンス変換回路4によれば、LC直列共振回路および分布定数線路を用いた直列共振回路を有しているので、上記(5)、(6)式にも示されるように、共振周波数(ω=1/√(LC))を境に、誘導性負荷または容量性負荷の性質を持たせることができ、LC直列共振回路4E,4Eおよび直列共振回路4Eによって、任意のインピーダンス変成比を得ることができる。
また、図8は、実施の形態2に係る可変インピーダンス変換回路の図6および図7とは異なる回路構成を示す図である。
図8では、T型回路で構成される点は図6と同様であるが、LC並列共振回路とLC直列共振回路との関係を図6とは逆にしている。具体的に説明すると、図6におけるLC直列共振回路4DをインダクタL61と可変キャパシタC61とによるLC並列共振回路4Fに置換し、LC直列共振回路4DをインダクタL63と可変キャパシタC63とによるLC並列共振回路4Fに置換し、LC並列共振回路4DをインダクタL62と可変キャパシタC62とによるLC直列共振回路4Fに置換している。
図8の構成においても図6と同様に、LC並列共振回路およびLC直列共振回路の双方の回路を有しているので、上記(5)、(6)式にも示されるように、共振周波数(ω=1/√(LC))を境に、誘導性負荷または容量性負荷の性質を持たせることができ、LC並列共振回路4F,4FおよびLC直列共振回路4Fによって、任意のインピーダンス変成比を得ることができる。
以上説明したように、実施の形態2に係るマルチポートスイッチによれば、第1および第2のLC直列共振回路とLC並列共振回路とをT型に組み合わせて可変インピーダンス変換回路を構成し、LC並列共振回路ならびに第1および第2のLC直列共振回路に具備される可変キャパシタのキャパシタンスを変更することにより、インピーダンス変成比を可変できるので、高精度なインピーダンス変成比を設定できるという効果が得られる。
また、実施の形態2に係るマルチポートスイッチによれば、第1および第2のLC直列共振回路と、分布定数線路と可変キャパシタとを直列接続した直列共振回路とをT型に組み合わせて可変インピーダンス変換回路を構成し、第1および第2のLC直列共振回路ならびに直列共振回路に具備される可変キャパシタのキャパシタンスを変更することにより、インピーダンス変成比を可変できるので、高精度なインピーダンス変成比を設定できるというが効果が得られる。
また、実施の形態2に係るマルチポートスイッチによれば、第1および第2のLC並列共振回路とLC直列共振回路とをT型に組み合わせて可変インピーダンス変換回路を構成し、第1および第2のLC並列共振回路ならびにLC直列共振回路に具備される可変キャパシタのキャパシタンスを変更することにより、インピーダンス変成比を可変できるので、高精度なインピーダンス変成比を設定できるという効果が得られる。
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
1 入力ポート、2,2,2 出力ポート、3,3,3 スイッチ、4,4,4,4 可変インピーダンス変換回路、4A,4B,4C,4C,4D,4D,4E,4E,4F LC直列共振回路、4A,4A,4C,4D,4D,4D,4E,4E,4F,4F LC並列共振回路、4B,4B,4E 直列共振回路、5 入力端、6 出力端、C11,C12,C13,C21,C22,C31,C32,C33,C41,C42,C43,C51,C52,C53,C61,C62,C63 可変キャパシタ、L11,L12,L13,L22,L31,L32,L33,L41,L42,L43,L51,L53,L61,L62,L63 インダクタ。

Claims (7)

  1. 1つの入力ポートと、
    複数の出力ポートと、
    前記入力ポートに対して並列に配置され、前記入力ポート側の各端部同士が電気的に接続され、前記出力ポート側の各端部が複数の前記出力ポートにそれぞれ接続されるスイッチと、
    前記入力ポートと、複数の前記スイッチとの間に配置される単一の可変インピーダンス変換回路と、
    を備え、
    前記可変インピーダンス変換回路は、
    前記入力ポートと前記出力ポートとの間に接続され、インダクタと可変キャパシタとが直列接続されたLC直列共振回路と、
    インダクタと可変キャパシタとが並列接続され、前記LC直列共振回路の入力ポート側においてシャント接続される第1のLC並列共振回路と、
    インダクタと可変キャパシタとが並列接続され、前記LC直列共振回路の出力ポート側においてシャント接続される第2のLC並列共振回路と、
    を備えて構成され
    前記可変インピーダンス変換回路は、前記入力ポートからの入力信号が選択された複数の任意の出力ポートに出力されるときに、入力ポート側から前記可変インピーダンス変換回路を見たインピーダンスが前記入力ポートのインピーダンスに変成されることを特徴とするマルチポートスイッチ。
  2. 1つの入力ポートと、
    複数の出力ポートと、
    前記入力ポートに対して並列に配置され、前記入力ポート側の各端部同士が電気的に接続され、前記出力ポート側の各端部が複数の前記出力ポートにそれぞれ接続されるスイッチと、
    前記入力ポートと、複数の前記スイッチとの間に配置される単一の可変インピーダンス変換回路と、
    を備え、
    前記可変インピーダンス変換回路は、
    前記入力ポート側の端子部と前記出力ポート側の端子部との間に接続され、インダクタと可変キャパシタとが直列接続されたLC直列共振回路と、
    分布定数線路および前記分布定数線路に直列接続される可変キャパシタを有し、前記LC直列共振回路の入力ポート側においてグラウンド電位との間にシャント接続される第1の直列共振回路と、
    分布定数線路および前記分布定数線路に直列接続される可変キャパシタを有し、前記LC直列共振回路の出力ポート側においてグラウンド電位との間にシャント接続される第2の直列共振回路と、
    を備え
    前記可変インピーダンス変換回路は、前記入力ポートからの入力信号が選択された複数の任意の出力ポートに出力されるときに、入力ポート側から前記可変インピーダンス変換回路を見たインピーダンスが前記入力ポートのインピーダンスに変成されることを特徴とするマルチポートスイッチ。
  3. 1つの入力ポートと、
    複数の出力ポートと、
    前記入力ポートに対して並列に配置され、前記入力ポート側の各端部同士が電気的に接続され、前記出力ポート側の各端部が複数の前記出力ポートにそれぞれ接続されるスイッチと、
    前記入力ポートと、複数の前記スイッチとの間に配置される単一の可変インピーダンス変換回路と、
    を備え、
    前記可変インピーダンス変換回路は、
    前記入力ポートと前記出力ポートとの間に接続され、インダクタと可変キャパシタとが並列接続されたLC並列共振回路と、
    インダクタと可変キャパシタとが直列接続され、前記LC並列共振回路の入力ポート側においてグラウンド電位との間にシャント接続される第1のLC直列共振回路と、
    インダクタと可変キャパシタとが直列接続され、前記LC並列共振回路の出力ポート側においてグラウンド電位との間にシャント接続される第2のLC直列共振回路と、
    を備え
    前記可変インピーダンス変換回路は、前記入力ポートからの入力信号が選択された複数の任意の出力ポートに出力されるときに、入力ポート側から前記可変インピーダンス変換回路を見たインピーダンスが前記入力ポートのインピーダンスに変成されることを特徴とするマルチポートスイッチ。
  4. 1つの入力ポートと、
    複数の出力ポートと、
    前記入力ポートに対して並列に配置され、前記入力ポート側の各端部同士が電気的に接続され、前記出力ポート側の各端部が複数の前記出力ポートにそれぞれ接続されるスイッチと、
    前記入力ポートと、複数の前記スイッチとの間に配置される単一の可変インピーダンス変換回路と、
    を備え、
    前記可変インピーダンス変換回路は、
    インダクタと可変キャパシタとが直列接続された第1のLC直列共振回路と、
    前記第1のLC直列共振回路に直列に接続され、前記第1のLC直列共振回路と共に前記入力ポートと前記出力ポートとの間に接続される、インダクタと可変キャパシタとが直列接続された第2のLC直列共振回路と、
    前記第1のLC直列共振回路と前記第2のLC直列共振回路との接続点に接続され、グラウンド電位との間にシャント接続される、インダクタと可変キャパシタとが並列接続されたLC並列共振回路と、
    を備え
    前記可変インピーダンス変換回路は、前記入力ポートからの入力信号が選択された複数の任意の出力ポートに出力されるときに、入力ポート側から前記可変インピーダンス変換回路を見たインピーダンスが前記入力ポートのインピーダンスに変成されることを特徴とするマルチポートスイッチ。
  5. 1つの入力ポートと、
    複数の出力ポートと、
    前記入力ポートに対して並列に配置され、前記入力ポート側の各端部同士が電気的に接続され、前記出力ポート側の各端部が複数の前記出力ポートにそれぞれ接続されるスイッチと、
    前記入力ポートと、複数の前記スイッチとの間に配置される単一の可変インピーダンス変換回路と、
    を備え、
    前記可変インピーダンス変換回路は、
    インダクタと可変キャパシタとが直列接続された第1のLC直列共振回路と、
    前記第1のLC直列共振回路に直列に接続され、前記第1のLC直列共振回路と共に前記入力ポートと前記出力ポートとの間に接続される、インダクタと可変キャパシタとが直列接続された第2のLC直列共振回路と、
    分布定数線路および前記分布定数線路に直列接続される可変キャパシタを有し、前記第1のLC直列共振回路と前記第2のLC直列共振回路との接続点に接続され、グラウンド電位との間にシャント接続される直列共振回路と、
    を備え
    前記可変インピーダンス変換回路は、前記入力ポートからの入力信号が選択された複数の任意の出力ポートに出力されるときに、入力ポート側から前記可変インピーダンス変換回路を見たインピーダンスが前記入力ポートのインピーダンスに変成されることを特徴とするマルチポートスイッチ。
  6. 1つの入力ポートと、
    複数の出力ポートと、
    前記入力ポートに対して並列に配置され、前記入力ポート側の各端部同士が電気的に接続され、前記出力ポート側の各端部が複数の前記出力ポートにそれぞれ接続されるスイッチと、
    前記入力ポートと、複数の前記スイッチとの間に配置される単一の可変インピーダンス変換回路と、
    を備え、
    前記可変インピーダンス変換回路は、
    インダクタと可変キャパシタとが並列接続された第1のLC並列共振回路と、
    前記第1のLC並列共振回路に直列に接続され、前記第1のLC並列共振回路と共に前記入力ポートと前記出力ポートとの間に接続される、インダクタと可変キャパシタとが並列接続された第2のLC並列共振回路と、
    前記第1のLC並列共振回路と前記第2のLC並列共振回路との接続点に接続され、グラウンド電位との間にシャント接続される、インダクタと可変キャパシタとが直列接続されたLC直列共振回路と、
    を備え
    前記可変インピーダンス変換回路は、前記入力ポートからの入力信号が選択された複数の任意の出力ポートに出力されるときに、入力ポート側から前記可変インピーダンス変換回路を見たインピーダンスが前記入力ポートのインピーダンスに変成されることを特徴とするマルチポートスイッチ。
  7. 複数の前記スイッチにおける入力ポート側の各端部同士は電気的に接続され、前記可変インピーダンス変換回路は、前記入力ポートと前記スイッチにおける入力ポート側の電気的接続端との間に設けられていることを特徴とする請求項1から6の何れか1項に記載のマルチポートスイッチ。
JP2015089428A 2015-04-24 2015-04-24 マルチポートスイッチ Expired - Fee Related JP6278925B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015089428A JP6278925B2 (ja) 2015-04-24 2015-04-24 マルチポートスイッチ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015089428A JP6278925B2 (ja) 2015-04-24 2015-04-24 マルチポートスイッチ

Publications (2)

Publication Number Publication Date
JP2016208353A JP2016208353A (ja) 2016-12-08
JP6278925B2 true JP6278925B2 (ja) 2018-02-14

Family

ID=57490568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015089428A Expired - Fee Related JP6278925B2 (ja) 2015-04-24 2015-04-24 マルチポートスイッチ

Country Status (1)

Country Link
JP (1) JP6278925B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7074100B2 (ja) 2019-03-13 2022-05-24 株式会社Jvcケンウッド 無線通信装置およびプログラム

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10491182B2 (en) 2017-10-12 2019-11-26 Ethertronics, Inc. RF signal aggregator and antenna system implementing the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5313327Y2 (ja) * 1971-03-23 1978-04-11
JPH0846470A (ja) * 1994-07-29 1996-02-16 Murata Mfg Co Ltd Lc複合部品
JP3020815B2 (ja) * 1994-07-30 2000-03-15 東光株式会社 積層lcローパスフィルタ
US6101371A (en) * 1998-09-12 2000-08-08 Lucent Technologies, Inc. Article comprising an inductor
JP4279539B2 (ja) * 2002-11-13 2009-06-17 島田理化工業株式会社 抵抗減衰器
JP2005020140A (ja) * 2003-06-24 2005-01-20 Ngk Spark Plug Co Ltd アンテナスイッチモジュール及びそれを用いた無線電話通信装置
JP4340511B2 (ja) * 2003-10-21 2009-10-07 株式会社日立国際電気 自動インピーダンス整合方法
JP2010081383A (ja) * 2008-09-26 2010-04-08 Panasonic Corp 高周波回路、高周波電力増幅装置、及び半導体装置
JP5136532B2 (ja) * 2009-09-29 2013-02-06 株式会社村田製作所 高周波スイッチモジュール
US8975981B2 (en) * 2011-09-13 2015-03-10 Qualcomm Incorporated Impedance matching circuits with multiple configurations

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7074100B2 (ja) 2019-03-13 2022-05-24 株式会社Jvcケンウッド 無線通信装置およびプログラム

Also Published As

Publication number Publication date
JP2016208353A (ja) 2016-12-08

Similar Documents

Publication Publication Date Title
JP6168243B2 (ja) 移相器、インピーダンス整合回路、合分波器および通信端末装置
CN1945987B (zh) 用于连接天线的双工器
US7714681B2 (en) Reconfigurable phase-shifter
US9543630B2 (en) Electronic device
WO2016126981A1 (en) Superconducting single-pole double-throw switch system
EP1427115A1 (en) Antenna switching circuit
US10283864B2 (en) Antenna and terminal
CN107078717A (zh) Hf滤波器
US10033350B2 (en) Tunable duplexer having a circulator
CN111742491B (zh) 开关电路、高频前端电路以及通信装置
US10079586B2 (en) Package for a tunable filter
WO2018055467A1 (en) Routing quantum signals in the microwave domain using time dependent switching
CN106716828A (zh) 具有串联谐振器的可调谐hf滤波器
US20190020088A1 (en) Microwave digital phase shifters
US4779065A (en) Microwave signal routing matrix
US10141927B2 (en) Optimized RF switching device architecture for impedance control applications
JP6278925B2 (ja) マルチポートスイッチ
US20100237964A1 (en) High frequency filter
JP2008219748A (ja) 減衰特性可変フィルタ
KR101548980B1 (ko) 고집적 필터형 위상 천이기
US20220329225A1 (en) Phase shifter circuit and power divider
KR101850910B1 (ko) 스위치 뱅크를 이용한 주파수 가변형 밴드패스-밴드스탑 전환필터
JPWO2019186913A1 (ja) 切替回路及び可変減衰器
KR101721866B1 (ko) 위상 천이기 및 그 제어방법
JP2005191649A (ja) フィルタ機能付き高周波スイッチング回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180116

R150 Certificate of patent or registration of utility model

Ref document number: 6278925

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees