JP6271180B2 - アレイ基板、表示パネル及びその製造方法 - Google Patents

アレイ基板、表示パネル及びその製造方法 Download PDF

Info

Publication number
JP6271180B2
JP6271180B2 JP2013162187A JP2013162187A JP6271180B2 JP 6271180 B2 JP6271180 B2 JP 6271180B2 JP 2013162187 A JP2013162187 A JP 2013162187A JP 2013162187 A JP2013162187 A JP 2013162187A JP 6271180 B2 JP6271180 B2 JP 6271180B2
Authority
JP
Japan
Prior art keywords
protective layer
array substrate
photosensitive resin
data line
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013162187A
Other languages
English (en)
Other versions
JP2014067008A (ja
Inventor
▲徳▼▲師▼ 王
▲徳▼▲師▼ 王
建 郭
建 郭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Publication of JP2014067008A publication Critical patent/JP2014067008A/ja
Application granted granted Critical
Publication of JP6271180B2 publication Critical patent/JP6271180B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133526—Lenses, e.g. microlenses or Fresnel lenses
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/13356—Structural association of cells with optical devices, e.g. polarisers or reflectors characterised by the placement of the optical elements
    • G02F1/133565—Structural association of cells with optical devices, e.g. polarisers or reflectors characterised by the placement of the optical elements inside the LC elements, i.e. between the cell substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、アレイ基板、表示パネル及びその製造方法に関する。
液晶ディスプレイ技術は、この十数年間で非常に速く発展している。従来の液晶ディスプレイは、一般的に、下から上へ順に設けられる薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、以下、ＴＦＴと略称する）アレイ基板、液晶層及びカラーフィルター（Ｃｏｌｏｒ Ｆｉｌｔｅｒ、以下、ＣＦと略称する）基板を備える。液晶層は、互いに対向するＴＦＴアレイ基板及びＣＦ基板から形成される液晶セル内に収納される。
本発明の一方面は、基板と、前記基板上に設けられるゲートライン及びデータラインと、前記ゲートライン及び／又は前記データラインを被覆する保護層と、を備え、前記保護層上には、前記ゲートライン及び／又は前記データラインの上方に集光構造が設けられるアレイ基板の製造方法を提供する。
本発明の他の方面は、上述のアレイ基板を備える表示パネルを提供する。
本発明のさらに他の方面は、基板上にゲートライン及びデータラインを形成する工程と、ゲートライン及びデータライン上に保護層を形成する工程と、ゲートライン及び／又はデータラインの上方で保護層上に集光構造を形成する工程と、を備えるアレイ基板の製造方法を提供する。
以下、本発明の実施例または従来技術の技術案をさらに明確に説明するために、実施例に用いられる例示的な図面を簡単に説明する。
本発明の実施例１に係るアレイ基板の断面構造を示す概略図である。 本発明の実施例１に係るＴＦＴアレイ基板の上面図である。 本発明の実施例１に係る表示パネルにおける各構造の大きさ関係を示す概略図である。 本発明の実施例２に係る表示パネルの構造概略図である。 本発明の実施例３において基板に感光性樹脂を塗布した後の構造概略図である。 本発明の実施例３において感光性樹脂層を露光・現像する場合の構造概略図である。 本発明の実施例３において集光構造を形成する場合の構造概略図である。 本発明の実施例３において画素電極層を形成する場合の構造概略図である。
以下、図面を組み合わせて本発明の実施例に係るアレイ基板、表示パネル及びその製造方法を詳しく説明する。なお、下記の実施例は、本発明の実施例の一部であり、全ての実施例ではない。本発明の実施例に基づき、当業者が創造的活動をしない前提で得られる全ての他の実施例は、いずれも本発明の保護範囲に入る。
ここで使わられる技術用語または科学技術用語は、特別に定義されていない場合、当業者が理解できる一般的な意味を有する。「１つ」、「１」または「該」などの類似する用語は数量を限定するものではなく、少なくとも１つがあることを示すものである。「備える」または「含む」等の類似する用語は、「備える」または「含む」の前に記載された素子または部材が、「備える」または「含む」の後に挙げられる素子または部材及びそれらと同等のものをカバーすることを指し、他の素子または部材を排除しない。「接続」または「つながる」等の類似する用語は、物理的または机械的な接続に限定されるのではなく、直接的または間接的な接続にもかかわらず、電気的な接続も含む。「上」、「下」、「左」、「右」等は、相対的な位置関係を指すだけであり、説明された対象の絶対的な位置が変化した後、該相対的な位置関係も対応に変化する可能性がある。
発明者は、従来の液晶パネルに少なくとも以下の問題が存在することを見つけた。アレイ基板及びカラーフィルター基板を対向して液晶セルを形成する場合、アレイ基板とカラーフィルター基板との間の位置合わせがずれる可能性があり、隣接する２つの画素電極の間の距離が大きすぎることや、位置合わせのずれることによって、画素電極の一部がブラックマトリクスに遮蔽されて漏光の問題が生じてしまう。このとき、漏光によるゴースト現象を避けるために、ブラックマトリクスの長さを大きくして、カラーフィルター基板の開口率を低下する必要がある。
そこで、本発明の実施例は、アレイ基板、表示パネル及びその製造方法を提供する。
実施例１
本実施例はアレイ基板１１を提供し、該アレイ基板１１及び対向基板が対向に設けられて液晶セルを形成し、液晶セルに液晶材料が収納される。
図１及び図２は、アレイ基板の概略図を示し、図１は、図２におけるＡ−Ａ線に対応する断面概略図である。
図１及び図２に示すように、該アレイ基板１１は、基板１と、前記基板１上に設けられるゲートライン１４及びデータライン４と、ゲートライン１４及び／又はデータライン４を被覆する保護層８とを備える。保護層８上において、ゲートライン１４及び／又はデータライン４に対応する位置の上方に集光構造８０が設けられる。即ち、集光構造８０は、ゲートライン１４及びデータライン４の中のいずれか一方の上方に位置する。ゲートライン１４及びデータライン４は、互いに交差して複数の画素ユニットを画成する。
各画素ユニットは、スイッチング素子としての薄膜トランジスタ、及び液晶の配列を制御する画素電極を備える。例えば、各画素の薄膜トランジスタは、ゲート電極が対応するゲートラインに電気的に接続され、または一体に形成され、ソース電極が対応するデータラインに電気的に接続され、または一体に形成され、ドレイン電極が対応する画素電極に電気的に接続され、または一体に形成される。
ゲートライン１４及び／又はデータライン４上に設けられる集光構造８０によって、アレイ基板上におけるゲートライン及び／又はデータラインの両側から出射する光を、対応するブラックマトリクスの中心に集光し、元々はブラックマトリクスの両側から漏れる可能性がある光線を、集光してブラックマトリクスが所在する領域内に入らせる。これによって、漏光が防止され、ブラックマトリクスのサイズに対して長さ及び幅から低下され、光線の射出によるゴーストが避けられるとともに、対向基板の開口率が向上された。図２に示すように、集光構造８０はゲートライン１４及びデータライン４の両方の上方にともに設けられるが、本実施例はこれに限らず、集光構造８０はゲートライン１４またはデータライン４の上方に設置されてもよい。
該アレイ基板１１は、保護層８と基板１との間に、絶縁層３をさらに備える。絶縁層３はゲートライン１４を被覆し、且つデータライン４は、絶縁層３の表面上に設けられる。前記絶縁層３の材料は、窒化ケイ素または感光性樹脂であってもよい。
さらに、前記基板１上に、絶縁層３に被覆される遮光バー２をさらに設けてもよい。遮光バー２は、ゲートライン１４及び／又はデータライン４に平行に設けられてもよい。図２は、遮光バー２がデータライン４に平行しデータライン４の両側に設けられる状況のみを示すが、本実施例はこれに限らない。
前記集光構造８０の両側に画素電極９０が設けられる。該画素電極９０は、ゲートライン及びデータラインに定義される対応する画素ユニットに位置する。
遮光バー２を設けるによって、バックライトモジュール（図示せず）から基板１へ入射する光線が遮蔽され、光線の出射が制限され、ブラックマトリクスの小型化がさらに実現され、対向基板の開口率が向上される。
１つの例示では、集光構造８０及び保護層８は、一体に成形される感光性樹脂である。
保護層８及び集光構造８０の形成は、絶縁層３及びデータライン４上に感光性樹脂の溶液を堆積し、プリベークを実施して、感光性樹脂層を形成し、パターニング工程によって凸起を形成し、ポストベークを実施して、感光性樹脂層によって保護層８及び集光構造８０を形成する。
感光性樹脂の一体成形によって保護層８及び集光構造８０を形成することは、集光構造８０を個別に形成するプロセスが省略され、アレイ基板１１の生産効率が向上された。
また、凸レンズ構造が光線をよく集光できるため、例えば、集光構造８０が凸レンズ構造である。
凸起が形成された感光性樹脂層に対してポストベークを実施する場合、感光性樹脂層が段々内部へ線収縮し、凸起が凸レンズ構造に形成される。
表示パネルでは、液晶層１２の厚み（即ち、アレイ基板と対向基板とが対向形成する液晶セルの厚み）は、一般的に、２〜３μｍであり、データライン４の幅は、一般的に２〜３μｍである。表示パネルでは、図３に示すように、ｄは液晶層１２の厚みであり、ｂは保護層８において透過光線と屈折光線との間の夾角であり、ａは、保護層８の入射光線と集光構造８０の縁部での法線との夾角であり、ｃは集光構造８０の断面幅の半分であり、ｒは集光構造８０の曲率半径であり、ｎ１は集光構造８０の屈折率であり、ｎ２は液晶層１２の屈折率である。
屈折の法則及び三角関数から、以下の数式が得られる。即ち、
Figure 0006271180
 ただし、ｃは、パターニング工程を行う場合における、ハーフトーンマスク６におけるハーフトーン領域６１、又はグレートーンマスク７におけるグレートーン領域７１のサイズによって調整することができ（図６を参照する）、ｈは、糊付ユニットの回転速度によって制御され、ｃは、露光・現像の時間によって制御される。これによって、曲率半径ｒのサイズが制御できるとともに、ａの角度も確定できる。そして、保護層８及び液晶層１２の材料が既に確定されたため、下記の数式
Figure 0006271180
 によって、ｂの角度が確定でき、且つ、液晶層１２が所定の厚みを有する場合、
Figure 0006271180
 によって、ＣＦ基板１３上におけるブラックマトリクス１３０の幅の変化範囲を確定することができ、該変化範囲によってブラックマトリクス１３０の幅を調節することができる。
アレイ基板１１に対応する対向基板１３上に備えられるブラックマトリクス１３０のサイズをさらによく制御して、アレイ基板１１の漏光によるゴースト問題を避け、対向基板の開口率をさらによく調節して液晶ディスプレイの輝度を向上するために、例えば、集光構造８０の断面高さｈは、０．５〜１．５μｍであってもよく、集光構造８０の断面幅ｃは、１．５μｍ〜４．５μｍであってもよい。
なお、本発明の実施例では、以上のように、データライン４の上方またはゲートライン１４の上方だけに集光構造８０を設けてもよい。
実施例２
本実施例は、上記実施例１のアレイ基板に対応して、図４に示すように、アレイ基板１１及び対向基板１３を備える表示パネルを提供する。
該対向基板１３は、例えば、カラーフィルター基板（ＣＦ基板）である。アレイ基板１１上にカラーフィルター層（例えば、ＲＧＢフィルターを有する）が形成された場合、対向基板はカラーフィルター層を備えなくてもよい。また、必要によって、対向基板１３は、アレイ基板上の画素電極と協働して液晶を駆動する電場を形成する共通電極層をさらに備えてもよい。
アレイ基板１１と対向基板１３との間に、一般的に、スペーサ（例えば、柱状スペーサまたは球状スペーサ）を設け、そして、例えば、シール剤によって固定して所定の厚みを有する液晶セルを形成する。液晶は、液晶セルの中に充填され、アレイ基板１１と対向基板１３との間に位置する。
アレイ基板１１は、基板１と、基板１上に設けられるゲートライン１４及びデータライン４と、ゲートライン１４及び／又はデータライン４を被覆する保護層８と、を備え、保護層８上において、ゲートライン１４及び／又はデータライン４に対応する位置の上方に集光構造８０が設けられている。
対向基板１３には、アレイ基板１１上におけるゲートライン及びデータラインに対応するブラックマトリクス１３０が設けられる。これによって、該ブラックマトリクス１３０は集光構造８０にも対応する。
保護層８と基板１との間に絶縁層３が設けられる。絶縁層３はゲートライン１４を被覆し、かつデータライン４は絶縁層３上に設けられる。さらに、例えば、前記基板１上に、絶縁層３に被覆される遮光バー２が設けられ、遮光バー２は、ゲートライン１４及び／又はデータライン４に平行に設けられてもよい。また、前記集光構造８０の両側で、保護層８上に画素電極９０が設けられている。
遮光バー２を設けるによって、基板１へ入射する光線が遮蔽され、光線の射出が制限され、ブラックマトリクスの小型化が一層実現され、カラーフィルター基板１３の開口率が向上される。
例えば、集光構造８０及び保護層８は、一体に成形される感光性樹脂である。
保護層８及び集光構造８０の形成は、絶縁層３及びデータライン４上に感光性樹脂の溶液を堆積してプリベークを実施することで感光性樹脂層を形成し、パターニング工程によって凸起を形成してポストベークを実施することで感光性樹脂層で保護層８及び集光構造８０を形成する。
感光性樹脂の一体成形で保護層８及び集光構造８０を形成することによって、集光構造８０を個別に形成するプロセスが省略され、アレイ基板１１の生産効率が向上された。
凸レンズ構造が光線をよく集光できるため、例えば、集光構造８０は、凸レンズ構造であってもよい。
凸起を形成した感光性樹脂層に対してポストベークを実施する場合は、感光性樹脂層が内部へ段々線収縮して、凸起が凸レンズ構造に形成される。
アレイ基板１１に対応する対向基板１３上に備えられるブラックマトリクスの幅をさらに制御し、アレイ基板１１の漏光によるゴースト問題を避け、対向基板の開口率をさらによく調整して液晶ディスプレイの輝度を向上するために、関連するパラメータを必要によって調節してもよい。例えば、図３に示すように、集光構造８０の断面高さｈは、例えば、０．５〜１．５μｍであってもよく、集光構造８０の断面幅ｃは、１．５μｍ〜４．５μｍであってもよく、前記液晶層１２の厚みｄは、例えば、２〜３μｍであってもよい。
実施例３
本実施例は、上記実施例１のアレイ基板に対応して、アレイ基板の製造方法をさらに提供する。該方法は、以下のステップを備える。
Ｓ１、基板上に遮蔽層を形成し、パターニング工程によってゲートラインを形成する。
図５に示すように、基板１上に遮蔽層を堆積する。該基板１は、例えば、ガラス基板、プラスチック基板等である。該遮蔽層は、ゲート電極（図示せず）及びゲートラインを形成する材料と同じであってもよく、一般的にゲート金属層とも称する。例えば、クロム、アルミニウム、モリブデン、またはネオジム等の金属導電材料であってもよいし、または非金属導電材料であってもよい。遮蔽層上にフォトレジストを塗布し、パターニング工程によって、該フォトレジストを露光・現像し、露光・現像した後、該遮蔽層をエッチングし、ゲート電極及びゲートライン１４を形成する。１つの例示では、遮光バーを同時に形成してもよい。該遮光バーは、例えば、ゲートラインの両側、または後続で形成されるデータラインの両側に形成されてもよい。
Ｓ２、絶縁層を形成する。
遮光バー２を形成した後、ステップＳ１を完了した基板１上に、絶縁層３を堆積して形成する。例えば、該絶縁層３の材料は、窒化ケイ素や絶縁樹脂等の材料であってもよい。
Ｓ３、前記絶縁層上にデータラインを形成する。
例えば、薄膜トランジスタの活性層を先に形成してもよい。例えば、絶縁層３上のゲート電極の上方に、アモルファスシリコン層（図示せず）、及びリン元素をドープしたアモルファスシリコン層（図示せず）を形成し、アモルファスシリコン層及びドープした元素を有するアモルファスシリコン層をパターニングする。活性層の材料は、上記アモルファスシリコン層に限らず、多結晶シリコン、酸化物半導体等であってもよい。その後、活性層の上方に金属層を堆積し、該パターニング工程によって薄膜トランジスタのソース電極（図示せず）、ドレイン電極（図示せず）及びデータライン４を形成し、データライン４は、例えばソース電極に接続される。
パターニング工程は、例えばフォトエッチング工程である。フォトエッチング工程の１つの例示は、パターニングされる必要がある構造層上にフォトレジスト層を塗布し、マスクによってフォトレジスト層を露光し、フォトレジストのパターンを得るように露光したフォトレジスト層を現像し、フォトレジストパターンによって構造層をエッチングし、フォトレジストのパターンを必要によって除去する。
Ｓ４、パターニング工程によって、前記ゲートライン及び／又は前記データラインの上方の保護層上に集光構造を形成する。
ステップＳ４の１つの例示は、図７に示すように、以下のステップＳ４０〜Ｓ４３を備える。
Ｓ４０、ゲートライン及びデータラインが形成された基板上に、感光性樹脂の溶液を塗布する。
基板１上にソース電極、ドレイン電極及びデータライン４を形成した後、基板１上に感光性樹脂の溶液を塗布する。例えば、該感光性樹脂の材料は、フェノール樹脂及び感光剤の混合物である。
Ｓ４１、前記感光性樹脂の溶液をプリベークし、感光性樹脂層を形成する。
プリベークの温度等の条件は、必要によって設定すればよい。例えば、感光性樹脂の溶液における溶剤（例えば有機溶剤）を揮発させて感光性樹脂層５を形成するように、約１１０℃の環境でプリベークをする。
Ｓ４２、ハーフトーンマスクまたはグレートーンマスクによって、前記感光性樹脂層を露光・現像し、完全遮蔽領域で対応して前記凸起を形成する。
ハーフトーンマスクを用いると、前記ハーフトーンマスク６はハーフトーン領域６１及び完全遮蔽領域６０を有する。グレートーンマスクを用いると、前記グレートーンマスク７はグレートーン領域７１及び完全遮蔽領域７０を有する。以下、ハーフトーンマスク６を例として説明する。
ハーフトーンマスク６で感光性樹脂層５を遮蔽し、図６に示すように、露光して、ハーフトーン領域６１に対応する感光性樹脂層５の一部露光領域５１の上部一部の感光性樹脂材料が酸性材料に変え、露光しない領域５２が元の感光性樹脂の特性を依然として保留し、露光した後の基板１を現像液に放置して現像し、該現像液は、アルカリ性であるため、酸性である一部露光領域５１の上部一部の感光性樹脂層５と反応し、一部露光領域５１の上部一部の感光性樹脂層５が除去され、一部露光領域５１の下部の感光性樹脂層５が保護層として保留され、完全遮蔽領域６０に対応する露光しない領域５２の感光性樹脂層５上に凸起５０を形成する。このとき、該凸起５０の形状は、台形に類似する。必要によって、例えば、保護層にビアホールを形成してもよく、ハーフトーンマスク６は、対応する感光性樹脂を完全に露光する空白領域を備えてもよい。これらの完全に露光される感光性樹脂は、現像工程で完全に除去される。
該例示では、感光性樹脂材料は、ポジティブ感光材料であり、即ち、現像工程で露光領域が除去される。他の例示では、感光性樹脂材料は、ネガティブ感光材料であってもよく、即ち、現像工程で露光領域が保留される。
グレートーンマスク７によって露光・現像をする工程は、ハーフトーンマスクによって露光・現像をする工程と同じであり、グレートーン領域７１は一部露光領域に対応する。ここで、贅言しない。
Ｓ４３、ポストベークで加熱し、前記感光性樹脂層を硬化し、前記凸起を前記集光構造としての凸レンズ構造に変形して形成する。
基板１をポストベーク加熱し、ポストベーク加熱の温度は、実際の状況によって設定できる。ポストベーク加熱によって、感光性樹脂層５及び形成された凸起５０がその内部に重合して収縮され、凸起５０の縁部がさらに円滑になり、継続的に加熱する過程に、凸起５０及び感光性樹脂層５が硬化される。図７に示すように、ポストベーク工程をした後、第２の絶縁層８及び集光構造８０を形成する。
感光性樹脂層５を硬化する場合、ポストベーク温度が低すぎることによって、形成された保護層８の接着性が劣化し、保護層８の脱落をもたらす等の問題を避けるために、例えば、前記ポストベーク加熱の温度は、１１０〜１５０℃に設けられてもよい。この温度でポストベーク加熱することによって、硬化して形成された保護層８の粘合性がよくなる。
Ｓ５、前記保護層上に、前記集光構造の両側に位置する画素電極を形成する。
必要によって、保護層８を形成した後に、画素電極を形成してもよい。画素電極膜９を形成するように、保護層８上に画素電極を形成する材料、例えば、インジウムスズ酸化物や、インジウム亜鉛酸化物等を堆積する。このとき、図８に示すように、堆積された画素電極膜９は、集光構造８０上を被覆する。パターニング工程によって画素電極膜９をパターニングしてもよい。画素電極膜９上にフォトレジスト９を塗布し、フォトエッチング工程によって集光構造８０の上方のフォトレジストを除去し、凸レンズ構造８０の上方の画素電極膜９をエッチングして、集光構造８０の上方の画素電極膜９を除去し、画素電極膜９を集光構造８０の両側の画素電極９０に形成する。これによって、図１に示すアレイ基板１１が得られる。
また、必要によって、アレイ基板１１には、画素電極と協働して液晶を駆動する電場を形成する共通電極層が形成されてもよい。該共通電極は、画素電極と同一層に形成されてもよいし、異なる層に形成されてもよい。この実施例では、対応する対向基板上に、共通電極層を設けなくてもよい。
他の実施例では、画素電極は、保護層８（集光構造８０）に形成されてもよいし、保護層８（集光構造８０）の下に形成されてもよい。即ち、画素電極は、保護層の先に形成されてもよい。このとき、保護層８は、光透過材料からなる。
実施例４
上述したステップで製造されるアレイ基板１１では、感光性樹脂材料で保護層８を形成するため、感光性樹脂材料が感光グループ等の構造を含有する可能性があり、感光性樹脂が淡黄色等になるため、上記アレイ基板１１で製造される液晶ディスプレイは、表示するとき、透過率が低下し、または光線がＴＦＴアレイ基板１１を透過するときに変色する問題が生じる可能性があり、表示する色が暗くなり、または偏差が生じられるようになる。
これによって、ポストベーク加熱によって、前記感光性樹脂層を硬化し、前記凸起を前記集光構造としての凸レンズ構造に変形する上述のステップの後、図５に示すように、以下の処理をさらに実施してもよい。
Ｓ４４、紫外線によって、硬化された前記保護層及び前記集光構造を漂白し、前記保護層及び前記集光構造を脱色する。
感光性樹脂層５をポストベーク加熱して、それを保護層８に硬化した後、紫外線によってそれを漂白し、即ち、紫外線で保護層８を照射し、保護層８を形成する感光性樹脂における感光グループを反応させ、該感光グループを脱色し、保護層８を無色で透明な構造にさせる。これによって、該アレイ基板１１で製造される液晶ディスプレイは、透過率が低下し、または表示する色に偏差が生じる問題が避けられた。
本発明の実施例に係るアレイ基板、表示パネル及びその製造方法は、ゲートライン及びデータライン上にある保護層上に、パターニング工程によって前記ゲートライン及び／又は前記データラインに対応する集光構造を形成し、ゲートライン及び／又はデータラインの位置に保護層から出射する光線を集光し、元々はブラックマトリクスの両側から漏出する光線を、集光してブラックマトリクスが所在する領域内に入らせることによって、漏光が防止され、ゴースト現象を防止するように射出する光線を遮蔽するブラックマトリクスのサイズが小さくされ、対向基板の開口率が向上された。
以上は本発明の例示的な実施例だけであり、本発明の保護範囲を限定するものではない。本発明の保護範囲は、特許請求の範囲に基づく。
１ 基板
２ 遮光バー
３ 絶縁層
４ データライン
５ 感光性樹脂層
６ ハーフトーンマスク
７ グレートーンマスク
８ 保護層
９ 画素電極膜
１１ アレイ基板
１２ 液晶層
１３ 対向基板
１４ ゲートライン
５０ 凸起
５１ 一部露光領域
５２ 露光しない領域
６０ 完全遮蔽領域
６１ ハーフトーン領域
７０ 完全遮蔽領域
７１ グレートーン領域
８０ 集光構造
９０ 画素電極
１３０ ブラックマトリクス

Claims (10)

  1. アレイ基板であって、基板と、前記基板上に設けられるゲートライン及びデータラインと、前記ゲートライン及び／又は前記データラインを被覆する保護層と、を備え、
    前記保護層上における、前記ゲートライン及び／又は前記データラインの上方に集光構造が設けられ、
    前記集光構造の両側に、画素電極が設けられることを特徴とするアレイ基板。
  2. 前記集光構造及び前記保護層は、一体に成形される感光性樹脂層であることを特徴とする請求項１に記載のアレイ基板。
  3. 前記集光構造は、凸レンズ構造であることを特徴とする請求項１または２に記載のアレイ基板。
  4. 前記凸レンズ構造の断面高さは０．５〜１．５μｍであり、前記保護層の表面方向に沿った前記凸レンズ構造の断面幅は１．５〜４．５μｍであることを特徴とする請求項３に記載のアレイ基板。
  5. 請求項１〜４のいずれか一項に記載のアレイ基板を備えることを特徴とする表示パネル。
  6. 前記アレイ基板に対向して設けられる対向基板をさらに備え、前記対向基板はブラックマトリクスを備えることを特徴とする請求項５に記載の表示パネル。
  7. アレイ基板の製造方法であって、
    基板上にゲートライン及びデータラインを形成する工程と、
    ゲートライン及びデータライン上に保護層を形成する工程と、
    ゲートライン及び／又はデータラインの上方で保護層上に集光構造を形成する工程と、
    前記保護層上に画素電極を形成する工程と、を備え、
    前記画素電極は前記集光構造の両側に位置することを特徴とするアレイ基板の製造方法。
  8. 保護層及び保護層上の集光構造を形成する工程は、
    前記ゲートライン及び前記データラインが形成された基板に感光性樹脂の溶液を塗布する工程と、
    前記感光性樹脂の溶液をプリベークして感光性樹脂層を形成する工程と、
    前記保護層及び保護層上の凸起を形成するように、ハーフトーンマスクまたはグレートーンマスクによって前記感光性樹脂層を露光・現像する工程と、
    ポストベーク加熱して、前記感光性樹脂層を硬化し、前記凸起を前記集光構造としての凸レンズ構造に変形する工程と、を備えることを特徴とする請求項７に記載のアレイ基板の製造方法。
  9. ポストベーク加熱して、前記感光性樹脂層を硬化し、前記凸起を前記集光構造としての凸レンズ構造に変形する工程の後、
    紫外線によって硬化後の前記保護層及び前記集光構造を漂白して、前記保護層及び前記集光構造を脱色する工程をさらに備えることを特徴とする請求項８に記載のアレイ基板の製造方法。
  10. 前記ポストベーク加熱の温度は１１０〜１５０℃であることを特徴とする請求項８に記載のアレイ基板の製造方法。
JP2013162187A 2012-09-24 2013-08-05 アレイ基板、表示パネル及びその製造方法 Active JP6271180B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201210358702.8A CN102866550B (zh) 2012-09-24 2012-09-24 阵列基板、显示面板及其制备方法
CN201210358702.8 2012-09-24

Publications (2)

Publication Number Publication Date
JP2014067008A JP2014067008A (ja) 2014-04-17
JP6271180B2 true JP6271180B2 (ja) 2018-01-31

Family

ID=47445503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013162187A Active JP6271180B2 (ja) 2012-09-24 2013-08-05 アレイ基板、表示パネル及びその製造方法

Country Status (5)

Country Link
US (1) US9425369B2 (ja)
EP (1) EP2711766B1 (ja)
JP (1) JP6271180B2 (ja)
KR (1) KR101583215B1 (ja)
CN (1) CN102866550B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105116649B (zh) * 2015-08-25 2018-03-16 京东方科技集团股份有限公司 一种显示基板的制备方法及显示基板和显示装置
WO2018126358A1 (zh) * 2017-01-04 2018-07-12 曾世宪 像素单元结构及其制造方法
CN108594517B (zh) * 2018-05-04 2021-04-06 京东方科技集团股份有限公司 一种液晶显示装置及其控制方法
KR20200054382A (ko) * 2018-11-09 2020-05-20 삼성디스플레이 주식회사 표시패널
CN113641031B (zh) * 2021-08-30 2022-07-01 厦门天马微电子有限公司 阵列基板、显示面板和显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3289527B2 (ja) * 1994-12-15 2002-06-10 ソニー株式会社 液晶表示装置の製造方法
JP2001004988A (ja) * 1999-06-24 2001-01-12 Hitachi Ltd 液晶表示装置
JP2002341375A (ja) 2001-05-14 2002-11-27 Nec Corp アクティブマトリクス型液晶表示装置及びその製造方法
CN1782835A (zh) * 2004-11-30 2006-06-07 三洋电机株式会社 液晶显示装置
JP2006154577A (ja) * 2004-11-30 2006-06-15 Sanyo Electric Co Ltd 液晶表示装置
JP2006220907A (ja) * 2005-02-10 2006-08-24 Sanyo Epson Imaging Devices Corp 電気光学装置の製造方法
KR20060121370A (ko) * 2005-05-24 2006-11-29 삼성전자주식회사 액정표시장치의 제조방법과 이에 의한 액정표시장치
KR101321251B1 (ko) * 2006-05-09 2013-10-25 엘지디스플레이 주식회사 액정표시장치 및 이의 제조 방법
KR101493021B1 (ko) * 2008-08-19 2015-02-12 삼성디스플레이 주식회사 유기 발광 표시 장치
TWI738824B (zh) * 2010-03-26 2021-09-11 友輝光電股份有限公司 一種形成光學膜的方法
KR101671036B1 (ko) * 2010-06-07 2016-10-31 유브라이트 옵트로닉스 코포레이션 도광필름

Also Published As

Publication number Publication date
CN102866550A (zh) 2013-01-09
CN102866550B (zh) 2015-03-25
US20140084319A1 (en) 2014-03-27
EP2711766A1 (en) 2014-03-26
US9425369B2 (en) 2016-08-23
JP2014067008A (ja) 2014-04-17
KR20140039974A (ko) 2014-04-02
EP2711766B1 (en) 2016-03-02
KR101583215B1 (ko) 2016-01-07

Similar Documents

Publication Publication Date Title
US7643112B2 (en) Color filter substrate and manufacturing method thereof
JP6271180B2 (ja) アレイ基板、表示パネル及びその製造方法
CN102566148B (zh) 液晶显示面板及其制造方法
US20070002259A1 (en) Liquid crystal display device and method of manufacturing the same
JP5094010B2 (ja) 液晶表示装置用カラーフィルタ基板及びその製造方法
KR20120033688A (ko) 액정표시장치 및 이의 제조 방법
KR20030058186A (ko) 액정 표시장치의 기판 구조 및 그 제조방법
CN105182625A (zh) 一种显示基板及其制作方法和显示装置
KR20080110347A (ko) 전기 영동 표시 장치 및 그 제조 방법
KR100914588B1 (ko) 액정 표시 장치의 하부기판 제조방법
CN101226316B (zh) 液晶显示器下基板的制作方法
JP2006276327A (ja) 液晶表示装置及びその製造方法
US8896792B2 (en) Liquid crystal display device comprising a reactive mesogen that fixes liquid crystal molecules to form a liquid crystal domain
KR100892357B1 (ko) 액정표시장치용 컬러필터 기판 및 그 제조방법
CN111381402A (zh) 液晶显示装置及其形成方法
KR20150018144A (ko) 액정표시장치 및 이의 제조방법
CN100394270C (zh) 液晶显示器下基板的制作方法
CN107422522B (zh) 一种彩色滤光片基板及其制作方法
KR20070049719A (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
JP2006071799A (ja) マイクロレンズアレイ板及びその製造方法、並びにこれを備えた電気光学装置及び電子機器
KR102195580B1 (ko) 위상 반전 마스크, 이를 이용한 패턴 형성 방법 및 이를 이용한 표시 패널의 제조 방법
CN103715179B (zh) 一种基板及其对位标的制作方法、显示装置
KR20130045733A (ko) 표시 패널 및 이의 제조 방법
KR101006475B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101703876B1 (ko) 액정표시장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171227

R150 Certificate of patent or registration of utility model

Ref document number: 6271180

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250