JP6271179B2 - 積分に基づくアーミング閾値を用いる可変磁気抵抗センサインターフェース及び方法 - Google Patents

Description

本発明は、一般に可変磁気抵抗センサに関し、より詳細には、積分に基づくアーミング閾値を用いる可変磁気抵抗センサインターフェースに関する。

可変磁気抵抗（ＶＲ）センサは、運動または回転する強磁性物体の角位置および速度を測定するのに使用される。このような応用の１つは、自動車のクランクシャフトである。たとえば、鉄製（ｉｒｏｎ ｂａｓｅｄ）歯車がクランクシャフトに据え付けられ、クランクシャフトの回転中に、ＶＲセンサは通過する各歯を感知するのに使用される。点火および燃料噴射のタイミングなどを含む電子エンジン制御に関するエンジンのタイミングをセットするべく、クランクシャフトの位置および上死点（ＴＤＣ）が使用される。ＴＤＣは通常、歯車の歯のない部分に対して確立される。ＶＲセンサは、一般に、歯車付近に位置するコイルおよびバイアス用磁石を含み、ＶＲセンサのそばを通過する各歯が磁束を変化させ、この磁束がコイル内で誘導される電圧に変換される。ＶＲセンサ（ＶＲＳ）インターフェースは、電気信号を感知および調整してタイミングパラメータを導出する。このようにして、クランクシャフトの回転運動が、クランクシャフトの位置および速度を決定するのに使用される電子信号に変換される。ＶＲセンサからの電圧のゼロ交差によって、回転している歯車の既知の複数の位置が示される。

米国特許第５４５１８６７号明細書

積分器と、アーミング比較器と、検出回路とを含む、可変磁気抵抗センサによって提供される可変磁気抵抗センサ信号を処理するためのインターフェースを提供する。

上記問題点を解決するために、請求項１に記載の発明は、可変磁気抵抗センサによって提供される可変磁気抵抗センサ信号を処理するためのインターフェースであって、前記可変磁気抵抗センサ信号を受信するための入力を備えるとともに、前記可変磁気抵抗センサの総磁束変化を示す積分信号を提供する出力を備える積分器と、前記積分信号を所定のアーミング閾値と比較し、それを示すアーミング信号を提供するアーミング比較器と、前記アーミング信号が提供された後にリセット信号を提供して前記積分器をリセットする検出回路とを備えることを要旨とする。

請求項２に記載の発明は、請求項１に記載のインターフェースにおいて、前記積分器は、フィードバックキャパシタを有する増幅器を備え、前記リセット信号に応答して前記キャパシタを放電させるように結合されているスイッチをさらに備える、ことを要旨とする。

請求項３に記載の発明は、請求項１に記載のインターフェースにおいて、前記所定のアーミング閾値は誤ったアーミングを最小限に抑えるのに十分な値を有する、ことを要旨とする。

請求項４に記載の発明は、請求項１に記載のインターフェースにおいて、前記可変磁気抵抗センサ信号を基準信号と比較し、それを示すゼロ検出信号を提供する検出比較器をさらに備え、前記検出回路は、前記アーミング信号がアーミング状態を示した後に前記ゼロ検出信号が提供されたとき、交差信号を提供する、ことを要旨とする。

請求項５に記載の発明は、請求項４に記載のインターフェースにおいて、前記交差信号は前記リセット信号として使用される、ことを要旨とする。
請求項６に記載の発明は、請求項１に記載のインターフェースにおいて、前記検出回路は、前記アーミング信号が提供された後であって、前記可変磁気抵抗センサ信号の後続のパルスの前である、選択される時点において前記リセット信号を提供する、ことを要旨とする。

請求項７に記載の発明は、請求項１に記載のインターフェースにおいて、前記アーミング比較器は、前記可変磁気抵抗センサ信号の後続のパルスの開始前に前記アーミング信号をクリアする、ことを要旨とする。

請求項８に記載の発明は、請求項１に記載のインターフェースにおいて、前記積分器は、前記可変磁気抵抗センサ信号を受信するノードに結合される第１の端部を備え、第２の端部を備える抵抗器と、キャパシタと、前記抵抗器の前記第２の端部と前記キャパシタの第１の端部とに結合される第１の入力を備え、基準信号を受信する第２の入力を備え、前記キャパシタの第２の端部に結合される出力を備える増幅器であって、前記積分信号を提供する増幅器とを備え、前記アーミング比較器は、前記積分信号を受信する第１の入力を備え、前記所定のアーミング閾値を受信する第２の入力を備え、前記アーミング信号を提供する出力を備える、ことを要旨とする。

請求項９に記載の発明は、請求項８に記載のインターフェースにおいて、前記キャパシタの前記第１の端部および第２の端部にそれぞれ結合される第１の電流端子および第２の電流端子を備えるとともに、制御端子を備えるトランジスタをさらに備え、前記検出回路はラッチを備え、該ラッチは前記アーミング信号を受信するクロック入力を備え、論理１信号を受信するデータ入力を備え、前記トランジスタの前記制御端子に交差信号を提供する出力を備える、ことを要旨とする。

請求項１０に記載の発明は、請求項９に記載のインターフェースにおいて、検出比較器をさらに備え、該検出比較器は、前記可変磁気抵抗センサ信号を受信するための第１の入力を備え、前記基準信号を受信する第２の入力を備え、前記ラッチの反転リセット入力に検出信号を提供する出力を備える、ことを要旨とする。

請求項１１に記載の発明は、請求項１０に記載のインターフェースにおいて、前記アーミング信号および前記検出信号のうちの少なくとも一方をフィルタリングするための少なくとも１つのフィルタをさらに備える、ことを要旨とする。

請求項１２に記載の発明は、可変磁気抵抗センサによって提供される可変磁気抵抗センサ信号を処理する方法であって、前記可変磁気抵抗センサ信号を積分するとともに、前記可変磁気抵抗センサの総磁束変化に対応する積分信号を提供する工程と、前記積分信号を所定のアーミング閾値と比較するとともに、対応するアーミング信号を提供する工程と、前記アーミング信号が提供された後に前記積分信号をクリアする工程とを備えることを要旨とする。

請求項１３に記載の発明は、請求項１２に記載の方法において、前記可変磁気抵抗センサ信号を積分する工程は、前記可変磁気抵抗センサによって生成される電磁力を示す前記可変磁気抵抗センサ信号のパルスを積分する工程を含む、ことを要旨とする。

請求項１４に記載の発明は、請求項１２に記載の方法において、前記積分信号を所定のアーミング閾値と比較する工程は、前記積分信号を、誤ったアーミングを最小限に抑えるのに十分な値を有する所定のアーミング閾値と比較する工程を含む、ことを要旨とする。

請求項１５に記載の発明は、請求項１２に記載の方法において、前記可変磁気抵抗センサ信号を積分する工程は、キャパシタを充電する工程を含み、前記積分信号をクリアする工程は、前記キャパシタを放電させる工程を含む、ことを要旨とする。

請求項１６に記載の発明は、請求項１２に記載の方法において、前記可変磁気抵抗センサ信号を基準信号と比較し、それを示すゼロ検出信号を提供する工程と、前記アーミング信号が提供された後に前記ゼロ検出信号が提供されたとき、交差信号を提供する工程とをさらに備える、ことを要旨とする。

請求項１７に記載の発明は、請求項１６に記載の方法において、前記積分信号をクリアする工程は、前記交差信号が提供されるのに応答して前記積分信号をクリアする工程を含む、ことを要旨とする。

請求項１８に記載の発明は、請求項１２に記載の方法において、前記アーミング信号が提供された後であって前記可変磁気抵抗センサ信号の後続のパルスの開始前に、前記アーミング信号をクリアする工程をさらに備える、ことを要旨とする。

請求項１９に記載の発明は、請求項１２に記載の方法において、前記アーミング信号をフィルタリングする工程をさらに備える、ことを要旨とする。
請求項２０に記載の発明は、請求項１２に記載の方法において、ゼロ交差検出をイネーブルするためにアーミング信号を使用する工程をさらに備える、ことを要旨とする。

ＶＲセンサのインターフェースを行うための一実施形態に従って実装される、積分に基づくアーミング閾値を用いるＶＲＳインターフェースの簡略化された概略ブロック図。 種々の回転速度に関する、対応するＶＲＳパルス信号の持続時間と最大振幅との間の関係を示す、時間に対してプロットされた３つの例示的なＶＲＳ信号曲線のタイミング図。 ＶＲセンサのインターフェースを行うためのより具体的な実施形態に従って実装される、積分に基づくアーミング閾値を用いるＶＲＳインターフェースの簡略化された概略ブロック図。 図３のＶＲＳインターフェースの動作を示すタイミング図。

本発明は例として示されており、添付の図面によって限定されない。図面において、同様の参照符号は類似の要素を示す。図面内の要素は簡潔かつ明瞭にするために示されており、必ずしも原寸に比例して描かれてはいない。

以下の記載は、特定の用途およびその要件の状況で規定される、本発明に係る物の作成および本発明に係る方法の使用を当業者に可能とすべく提示される。しかしながら、好ましい実施形態に対するさまざまな改変が当業者には明らかであり、本明細書において定義される一般原則は他の実施形態にも適用され得る。それゆえ、本発明は、本明細書において示され記載される特定の実施形態に限定されることは意図されておらず、本明細書において開示される原理および新規な特徴と一致する最も広い範囲に従うべきである。

ＶＲセンサからの電気信号を使用して正確に位置を決定することは、同期および非同期ノイズ、入力信号のダイナミックレンジ等、電気機械システムのさまざまな物理的特性、ならびに、歯のばらつき、ＶＲセンサと歯の配置との間の相対的配置等の機械公差と、経年変化とによって引き起こされる信号変化によってより困難になる。ＶＲセンサの出力信号は、ホワイトノイズ、ランダムまたは非同期ノイズ、相関または同期ノイズ、ノイズバースト、入力の頂点に乗るリップルノイズ等、さまざまな種類のノイズを含む場合がある。したがって、ＶＲＳ信号は、信号対雑音比（ＳＮＲ）パラメータに関連付けられる。ゼロ交差事象が誤って決定される可能性を最小限に抑えるために、センサがすでにゼロ交差位置に近いと分かっているときにゼロ交差検出器がイネーブルされることのみが可能であることが望ましい。ゼロ交差検出器のイネーブルを可能とすることは、検出器の「アーミング」と呼ばれる。本明細書において記載される場合、センサ信号は積分されて所定のアーミング閾値と比較される。最適なアーミング閾値は適正な検出に十分なＳＮＲのレベルを保証するように速度とともに変化することが分かっている。積分信号を所定のアーミング閾値と比較することによって、ゼロ交差が誤って検出されたり、あるいは見過ごされたりする確率が有効に減少する。

図１は、ＶＲセンサ１０２のインターフェースを行うための一実施形態に従って実装される、積分に基づくアーミング閾値を用いるＶＲＳインターフェース１００の簡略化されたブロック図である。図示されている構成において、ＶＲセンサ１０２は、クランクシャフト（図示せず）に据え付けられるトリガホイールまたは他の回転部材に対して直角に配置されるコイルおよびバイアス用磁石を含む。トリガホイールは、多くの異なる方法のうちのいずれによって作成されてもよい。この図示した構成では、トリガホイールは歯車１０４として構成され、ＶＲセンサ１０２は通過する各歯を感知する。歯車１０４が回転すると、通過する各歯がコイルを通じるバイアス用磁石の磁束を変化させ、コイルは変化する磁束を電気信号ＶＲＳに変換する。

電気信号ＶＲＳの形態は、本明細書では、ほぼ正弦波形の形態で示されており、正パルスに負パルスが続き、中間には「ゼロ」交差点がある。ＶＲＳ信号の実際の形状および形態は、歯の形状および構成、ＶＲセンサ１０２の位置および向き等さまざまなシステムパラメータによって決まり、正弦波形態には限定されない。コイルは、したがってＶＲＳ信号は、基準電圧レベルＲＥＦに対して参照される。ＲＥＦは、任意の適切な、正、負またはグランド（たとえば、０ボルト）の電圧レベルであってよい。ゼロ交差点は、ＶＲＳ信号が正パルスと負パルスとの間でＲＥＦと交差するときに現れる。

ＶＲＳ信号は積分器回路１０６の入力およびゼロ検出回路１０８の入力に提供される。積分器回路１０６はリセット信号ＲＳＴを受信して積分信号ＩＮＴを比較器回路１１０の入力に提供する。比較器回路１１０は、ＩＮＴを閾値ＴＨと比較して、アーミング信号ＡＲＭを検出回路１１２の１つの入力に提供する。ゼロ検出回路１０８はＶＲＳをＲＥＦと比較して、ゼロ検出信号ＺＤを検出回路１１２の別の入力に提供する。検出回路は、交差検出信号ＣＤおよびリセット信号ＲＳＴを出力する。

動作時、積分器回路１０６はＶＲＳ信号を積分して積分信号ＩＮＴを提供する。比較器回路１１０は、ＩＮＴが所定の閾値ＴＨと交差するとアサートその他によってＡＲＭを提供する。ＴＨは、特定の実装に応じて実験的に決定されてよく、ＩＮＴ信号によって示されるゼロ交差点より前のＶＲＳ信号の十分な「面積」と一致するレベルにあるように選択される。ＡＲＭは、アーミング状態を検出回路１１２に示すように提供される。ゼロ検出回路１０８は、ＶＲＳがＲＥＦ以下になるとき、アサートその他によってＺＤを提供し、ゼロ交差点を示す。検出回路１１２は、アーミング状態を示すＡＲＭが提供された後にゼロ交差点を示すためにＣＤを提供する。検出回路１１２はＲＳＴ信号を提供して、積分器回路１０６をリセットし、したがって、構成に応じてＡＲＭ信号が提供された後から次のパルスの開始の直前までの任意の時点においてＩＮＴをクリアする。一実施形態では、ＲＳＴはゼロ交差点を示すＣＤに応答して提供される。

要約すると、歯車１０４の歯によって開始される各タイミング事象について、ＡＲＭが正パルスの開始時に提供され、各サイクル中、ＡＲＭが提供された後にＺＤが提供されたとき、検出回路１１２はゼロ交差点を決定し、ＣＤを提供する。ＺＤは、またしたがってＣＤは、歯がほぼＶＲセンサ１０２と位置整合されるかまたはＶＲセンサ１０２に対して中央に配置されるときを示す。ＡＲＭ信号によってアーミング状態が示された後に、後続のサイクルにおけるＶＲＳの次のパルスの検出を確実に間に合うように、積分器回路１０６がリセットされてＩＮＴがクリアされる。ＡＲＭ信号は、提供された後でＶＲＳの次のパルスの前の任意の時点においてクリアされてよい。

図２は、種々の回転速度に関する、対応するＶＲＳパルス信号の持続時間と最大振幅との間の関係を示す、時間に対してプロットされた３つの例示的なＶＲＳ信号曲線２０１、２０３および２０５の電圧のタイミング図である。各ＶＲＳ信号曲線は、共通開始時間ｔ０において開始するとともにＲＥＦに対して参照される、異なる複数の回転速度のうちの対応するものにおけるおおよそ正弦波パルスの形態として示されている。また、各パルスは説明を目的として、最初に負に向かい、その後正に向かうように反転して示されている。

ＶＲセンサ１０２によって生成されるパルスは、通過する各歯によって生じる磁束の変化に応答して生成される。各パルスのピーク振幅または最大振幅は、歯がＶＲセンサ１０２のそばを通過する速度とともに変化し、この速度は、回転歯車１０５の毎分回転数（ＲＰＭ）で測定され得る。ＶＲセンサ１０２によって生成される起電力（ＥＭＦ）は経時的な磁束の変化、すなわちｄ（ｆｌｕｘ）／ｄｔに応じて決まるため、パルス信号の最大振幅は速度に応じて決まる。各ＶＲＳパルスの持続時間または周期も速度とともに変化し、パルスの周期は速度が速くなると短くなる。したがって、ＶＲＳのパルスのピークはより早く発生するとより大きくなり、速度が速くなると周波数は高くなり、より遅く発生するとパルスのピークは小さくなり、速度が遅くなると周波数は低くなる。

図示されているように、第１のＶＲＳ信号曲線２０１は速い速度を表し、相対的に高いピークレベルＰ１に達し、その後相対的に短い時間ｔ１−ｔ０の後にＲＥＦに戻って下降する。第２のＶＲＳ信号曲線２０３は中程度の速度を表し、中程度のピークレベルＰ２に達し、その後中程度の時間ｔ２−ｔ０の後にＲＥＦに戻って下降する。第３のＶＲＳ信号曲線２０５は遅い速度を表し、相対的に低いピークレベルＰ３に達し、その後相対的に長い時間ｔ３−ｔ０の後にＲＥＦに戻って下降する。要約すると、最大振幅は速度が減少するにつれて減少し（Ｐ１＞Ｐ２＞Ｐ３）、一方でパルスの持続時間は速度が減少するにつれて増大する（ｔ１−ｔ０＜ｔ２−ｔ０＜ｔ３−ｔ０）。

ＲＥＦに対するＶＲＳ信号曲線２０１、２０３および２０５の正パルスの「面積」Φが網掛けになっており、各面積はボルト×時間（Ｖ・ｓ）の次元を有し、ここで「ｓ」は秒単位の時間を示す。ＲＥＦに対するＶＲＳ信号曲線２０１、２０３および２０５の正パルスの「面積」Φはほぼ等しい。ＶＲＳインターフェース１００の積分器回路１０６は、ＶＲセンサ１０２によって生成されるＥＭＦパルスを積分し、したがって、それを通じて結合される磁束の変化を決定する。比較器回路１１０は、積分信号ＩＮＴを、所定の磁束変化を表す所定の閾値ＴＨと比較する。ＴＨによって表される所定の磁束変化は、回転速度とは比較的無関係である回路のための良好なアーミング閾値としての役割を果たす。

閾値曲線ＴＨが、各パルスによって示される所定の磁束変化を表す対応する交点において、ＶＲＳ信号曲線２０１、２０３および２０５の各々と交差して図示されている。図示されるように、ＴＨはＶＲＳ信号曲線２０１、２０３および２０５と、それぞれ点ＰＴ１、ＰＴ２およびＰＴ３において交差している。各正パルスの開始とＴＨの交差との間の色の濃い領域は、正パルス全体によって示される総磁束変化に対する、ＴＨによって示される所定の磁束変化を表す。パルスの各々の色の濃い領域は、ほぼ同じ面積を有し、したがって、各パルスによって表される総磁束変化とほぼ同じ割合を表す。ＴＨは、ＶＲＳパルスを積分したものであるＩＮＴと比較されるため、ＴＨは固定値であり、回転の速度とは無関係な適切なアーミング閾値を提供する。

図３は、ＶＲセンサ１０２のインターフェースを行うためのより具体的な実施形態に従って実装される、積分に基づくアーミング閾値を用いるＶＲＳインターフェース３００のより詳細な概略ブロック図である。ＶＲＳを提供するノード３０１は、抵抗器Ｒの一方の端部と、ＲＥＦを受信する反転または負（−）入力を有する検出比較器３０２の非反転または正（＋）入力とに結合される。抵抗器Ｒの他方の端部は、正入力がＲＥＦを受信する増幅器３０４の負入力に結合される。増幅器３０４の負入力と出力との間にキャパシタＣが結合され、増幅器３０４は反転積分器３０５として構成される。積分器３０５の出力は比較器３０６の負入力に積分信号ＩＮＴを提供し、当該比較器はその正入力においてＴＨを受信する。

比較器３０６の出力はフィルタ３０８の入力に提供され、当該フィルタは、ＡＲＭ信号をＤ型ラッチまたはフリップフロップ（ＤＦＦ）３１０のクロック入力に提供する出力を有する。フィルタ３０８は一般的に、フィルタリングその他によってＡＲＭ信号を調整して、これをしない場合に動作を混乱させるおそれがあるノイズおよび／または信号スパイクを除去する。ＤＦＦ３１０のＤ入力は電源電圧ＶＤＤを受信し、そのＱ出力はＣＤ信号を提供する。検出比較器３０２の出力はフィルタ３１２の入力に提供され、当該フィルタは、ＺＤ信号をＤＦＦ３１０の反転リセット入力に提供する出力を有する。フィルタ３１２はフィルタ３０８と同様に動作し、一般的に、フィルタリングその他によってＺＤ信号を調整して、これをしない場合に動作を混乱させるおそれがあるノイズおよび／または信号スパイクを除去する。

ＣＤ信号は、Ｎ型電界効果トランジスタ（ＦＥＴ）または金属酸化膜半導体（ＭＯＳ）トランジスタ等として示される電子スイッチＱの制御入力またはゲートに提供される、リセット信号ＲＳＴとして使用される。図示されているように、Ｑのドレインは増幅器３０４の出力に結合され、Ｑのソースは増幅器３０４の反転入力に結合される。ＣＤがローであるとき、Ｑはオフになる。ＣＤがハイであるとき、ＱはオンになりキャパシタＣを有効に短絡し、したがって本明細書においてさらに記載するように積分器３０５をリセットする。

図４は、ＶＲＳインターフェース３００の動作を示すタイミング図であり、信号ＦＬＵＸ、ＶＲＳ、ＩＮＴ、ＡＲＭ、ＺＤ、およびＣＤが時間に対してプロットされている。ＦＬＵＸは、示されている実施形態に関する、回転中の歯の通過に応答したＶＲセンサ１０２の磁束の変化を示す。ＶＲＳ信号は、ＦＬＵＸの変化率を示す基準電圧レベルＲＥＦをほぼ中心とする、正パルスと直後に続く負パルスとを含むパルス信号として図示されている。パルス信号の形状は、例示を目的として、ほぼ正弦波パルスとして図示されている。しかしながら、ＦＬＵＸ信号の実際の形状およびＶＲＳ上の正および負パルスの対応する形状は、種々の構成によって変化し、必ずしも正弦波であるとは限らない。

ＶＲＳの各パルスは、歯の端部がＶＲセンサ１０２に接近するとＲＥＦを上回って、歯の端部がＶＲセンサ１０２とほぼ位置整合するときの最大磁束変化を示す最大振幅に達するまで増大する。その後、ＶＲＳの各パルスは低減し、歯がＶＲセンサ１０２と位置整合すると最大磁束レベルに達してＲＥＦと交差し、その後、歯がＶＲセンサ１０２から遠ざかり始めるとＲＥＦを下回って下降し、負のピークに達する。歯の通過が完了すると、パルスは最終的にＲＥＦに戻る。連続する歯の間の任意の不感時間の後に、次の歯がＲＥＦに対して同様に正および負パルスを生成する。

開始時刻ｔ０においてＦＬＵＸおよびＶＲＳは増大し始め、これは歯が近づいていることを示す。ＩＮＴは先行するサイクルからハイに荷電されている。ＡＲＭ、ＺＤおよびＣＤは、ｔ０前の最初はローであり、検出比較器３０２はほぼ時刻ｔ０においてＺＤをハイでアサートする。ＶＲＳが上昇すると、反転積分器３０５はＶＲＳを積分し、ＩＮＴは低減する。ほぼ時刻ｔ１において、ＩＮＴはＴＨに達し、またはそうでなければＴＨを下回って下降し、比較器３０６はＡＲＭをハイでアサートする。ＡＲＭがハイになると、ＤＦＦ３１０はほぼ時刻ｔ１においてＣＤをハイでアサートするようにクロック制御される。ＣＤがハイになることによってスイッチＱがオンになってキャパシタＣを短絡して、したがって積分器３０５がリセットされて、それによって増幅器３０４はＩＮＴ信号をローでクリアする。ＶＲＳインターフェース３００はアーミング状態に置かれる。

ＶＲＳはピークに達し、ほぼ時刻ｔ２においてＲＥＦに戻って通過するまで低減し、これは、ＦＬＵＸの最大レベルにおいて歯が位置整合することを示す。検出比較器３０２は、時刻ｔ２においてＺＤをローでアサートし、これによってＤＦＦ３１０がリセットされて、ＣＤがローに引き戻される。スイッチＱはオフに戻り、それによって、積分器３０５は再びＶＲＳを積分し始める。したがって、ＩＮＴはＶＲＳの負パルスを積分するにつれて上昇し、ＩＮＴはほぼ時刻ｔ３においてＴＨを上回って上昇し戻る。比較器３０６はほぼ時刻ｔ３においてＡＲＭをローにクリアし戻し、ＩＮＴはＶＲＳの負パルスが終わってＲＥＦに戻ると最大レベルに達する。動作は、歯の通過に応答してサイクル毎にほぼ同様に反復する。

ＶＲＳインターフェース３００はＣＤ信号を使用して積分器３０５をリセットし、ＩＮＴ信号をクリアする。積分器３０５は、ＣＤがハイである間はリセットされたままであり、ＣＤがローに引き戻されたとき積分機能を再開する。この事例において、次のサイクルのためにＶＲＳの負パルスを積分してＩＮＴをＴＨを上回るハイに引き戻すことが望ましく、それによって、積分器３０５は時刻ｔ２におけるゼロ交差点以前のリセット状態から解放される。また、この構成において、ＩＮＴはＴＨを上回って上昇し戻って、ＡＲＭをクリアする。

一実施形態による可変磁気抵抗センサによって提供される可変磁気抵抗センサ信号を処理するためのインターフェースは、積分器と、アーミング比較器と、検出回路とを備える。積分器は、可変磁気抵抗センサ信号を受信するための入力と、可変磁気抵抗センサの総磁束変化を示す積分信号を提供する出力とを備える。アーミング比較器は、積分信号を所定のアーミング閾値と比較し、それを示すアーミング信号を提供する。検出回路は、アーミング信号が提供された後にリセット信号を提供して積分器をリセットする。

一実施形態による可変磁気抵抗センサによって提供される可変磁気抵抗センサ信号を処理する方法は、可変磁気抵抗センサ信号を積分するとともに、可変磁気抵抗センサの総磁束変化を示す対応する積分信号を提供する工程と、積分信号を所定のアーミング閾値と比較するとともに、対応するアーミング信号を提供する工程と、アーミング信号が提供された後に積分信号をクリアする工程とを備える。

本明細書において、具体的な実施形態を参照して本発明を説明したが、添付の特許請求の範囲に記載されている本発明の範囲から逸脱することなくさまざまな改変および変更をなすことができる。したがって、本明細書および図面は限定的な意味ではなく例示とみなされるべきであり、すべてのこのような改変が本発明の範囲内に含まれることが意図されている。本明細書において具体的な実施形態に関して記載されているいかなる利益、利点、または問題に対する解決策も、任意のまたはすべての請求項の重要な、必要とされる、または基本的な特徴または要素として解釈されるようには意図されていない。別途記載されない限り、「第１の」および「第２の」等の用語は、そのような用語が説明する要素間で適宜区別するように使用される。したがって、これらの用語は必ずしも、このような要素の経時的なまたは他の優先順位付けを示すようには意図されていない。

Claims (13)

1. 可変磁気抵抗センサによって提供される可変磁気抵抗センサ信号を処理するためのインターフェースであって、
   前記可変磁気抵抗センサ信号を受信するための入力を備えるとともに、前記可変磁気抵抗センサの総磁束変化を示す積分信号を提供する出力を備える積分器と、
   前記積分信号を所定のアーミング閾値と比較し、前記積分信号が前記所定のアーミング閾値に達したときにアーミング状態を示すアーミング信号を提供するアーミング比較器と、
   前記アーミング信号が提供されたときにリセット信号を提供して前記積分器をリセットする検出回路と、
   前記可変磁気抵抗センサ信号を基準信号と比較し、それを示すゼロ検出信号を提供する検出比較器と、を備え、
   前記検出回路は、前記アーミング信号がアーミング状態を示した後に前記ゼロ検出信号が提供されたとき、交差信号を提供し、
   リセットされた前記積分器は、前記交差信号の提供後において、前記可変磁気抵抗センサ信号を積分することで、前記積分信号を前記積分器のリセット前の状態へと復帰させ、
   前記アーミング比較器は、前記積分信号が前記積分器のリセット前の状態へと復帰する過程で前記所定のアーミング閾値と交差したときに前記アーミング信号をクリアする、インターフェース。
2. 前記積分器は、フィードバックキャパシタを有する増幅器を備え、前記リセット信号に応答して前記キャパシタを放電させるように結合されているスイッチをさらに備える、請求項１に記載のインターフェース。
3. 前記所定のアーミング閾値は誤ったアーミングを最小限に抑えるのに十分な値を有する、請求項１に記載のインターフェース。
4. 前記積分器は、
   前記可変磁気抵抗センサ信号を受信するノードに結合される第１の端部を備え、第２の端部を備える抵抗器と、
   キャパシタと、
   前記抵抗器の前記第２の端部と前記キャパシタの第１の端部とに結合される第１の入力を備え、基準信号を受信する第２の入力を備え、前記キャパシタの第２の端部に結合される出力を備える増幅器であって、前記積分信号を提供する増幅器とを備え、
   前記アーミング比較器は、前記積分信号を受信する第１の入力を備え、前記所定のアーミング閾値を受信する第２の入力を備え、前記アーミング信号を提供する出力を備える、請求項１に記載のインターフェース。
5. 前記キャパシタの前記第１の端部および第２の端部にそれぞれ結合される第１の電流端子および第２の電流端子を備えるとともに、制御端子を備えるトランジスタをさらに備え、
   前記検出回路はラッチを備え、該ラッチは前記アーミング信号を受信するクロック入力を備え、論理１信号を受信するデータ入力を備え、前記トランジスタの前記制御端子に交差信号を提供する出力を備える、請求項４に記載のインターフェース。
6. 前記検出比較器は、前記可変磁気抵抗センサ信号を受信するための第１の入力を備え、前記基準信号を受信する第２の入力を備え、前記ラッチの反転リセット入力に検出信号を提供する出力を備える、請求項５に記載のインターフェース。
7. 前記アーミング信号および前記検出信号のうちの少なくとも一方をフィルタリングするための少なくとも１つのフィルタをさらに備える、請求項６に記載のインターフェース。
8. 可変磁気抵抗センサによって提供される可変磁気抵抗センサ信号を処理する方法であって、
   前記可変磁気抵抗センサ信号を積分するとともに、前記可変磁気抵抗センサの総磁束変化に対応する積分信号を提供する工程と、
   前記積分信号を所定のアーミング閾値と比較し、前記積分信号が前記所定のアーミング閾値に達したときにアーミング状態を示すアーミング信号を提供する工程と、
   前記アーミング信号が提供されたときに前記積分信号をクリアする工程と、
   前記可変磁気抵抗センサ信号を基準信号と比較し、それを示すゼロ検出信号を提供する工程と、
   前記アーミング信号がアーミング状態を示した後に前記ゼロ検出信号が提供されたとき、交差信号を提供する工程と、
   前記交差信号の提供後において、前記可変磁気抵抗センサ信号を積分することで、前記積分信号をクリア前の状態へと復帰させる工程と、
   前記積分信号がクリア前の状態へと復帰する過程で前記所定のアーミング閾値と交差したときに前記アーミング信号をクリアする工程とを備える、方法。
9. 前記可変磁気抵抗センサ信号を積分する工程は、前記可変磁気抵抗センサによって生成される電磁力を示す前記可変磁気抵抗センサ信号のパルスを積分する工程を含む、請求項８に記載の方法。
10. 前記積分信号を所定のアーミング閾値と比較する工程は、前記積分信号を、誤ったアーミングを最小限に抑えるのに十分な値を有する所定のアーミング閾値と比較する工程を含む、請求項８に記載の方法。
11. 前記可変磁気抵抗センサ信号を積分する工程は、キャパシタを充電する工程を含み、前記積分信号をクリアする工程は、前記キャパシタを放電させる工程を含む、請求項８に記載の方法。
12. 前記アーミング信号をフィルタリングする工程をさらに備える、請求項８に記載の方法。
13. ゼロ交差検出をイネーブルするためにアーミング信号を使用する工程をさらに備える、請求項８に記載の方法。