JP5427248B2 - 可変閾値を有する磁界検出器 - Google Patents

Description

関連出願の相互参照
[0001]該当なし。
連邦政府による資金提供を受けた研究の記載
[0002]該当なし。

[0003]本発明は、概略的には磁界ピーク検出器に関し、より具体的には動的可変閾値機能を有する磁界ピーク検出器に関する。

[0004]可動の磁性物体または強磁性物体に関する磁界を検出する磁界検出器またはセンサが知られている。磁界は、検出磁界に比例する信号（すなわち磁界信号）を供給する、ホール効果素子または磁気抵抗デバイスなどの１つまたは複数の磁界トランスデューサによって検出される。磁界信号は、閾値信号と比較され、磁界信号が閾値信号と交わるとき、状態を変化させる出力信号を生成する。

[0005]磁界検出器は、ギア歯および／またはギア溝などのギア機構を検出するために、しばしば使用される。本適用例における磁界検出器は、一般に、「ギア歯センサ」と呼ばれる。ギア歯センサは、自動車用途で使用され、点火タイミング制御、燃料管理、および他の運転のためにエンジン制御ユニットに情報を提供する。

[0006]傾斜駆動検出器またはピーク参照検出器と呼ばれることもある、磁界検出器の１つのタイプにおいて、閾値信号は、磁界信号の正および負のピーク（すなわちピークおよび谷）と、所定の「閾値オフセット量」だけ異なる。したがって、このタイプの検出器において、磁界信号がピークまたは谷から所定のオフセット量だけ離れると、出力信号は、状態を変化させる。そうした構成において、デジタルアナログ回路（ＤＡＣ）は、磁界信号の正および負のピークを追跡し、追跡信号を供給するために使用される。

[0007]閾値信号を設定する１つの方法は、コンパレータに関するヒステリシスを使用することによって、磁界信号が追跡信号とコンパレータヒステリシス量だけ異なるとき、コンパレータ出力信号が遷移するようにすることである。したがって、この場合、所定の閾値オフセット量は、コンパレータヒステリシスによって設定される。別の構成では、閾値信号は、追跡信号から所定のオフセット電圧にある閾値信号を供給するオフセット電圧源によって生成される。閾値信号を供給するさらに別の方法は、ＤＡＣを用いて、追跡信号および追跡信号といくつかのビットが異なる閾値信号の両方をＤＡＣに供給させるものである。

[0008]検出精度は、不利にも、通過する磁性物体以外の要素に起因する、磁界信号の変動によって影響を受ける可能性がある。そうした磁界変動の１つの発生源は、磁性物体と磁界トランスデューサとの間のスペース（またはエアギャップ）である。エアギャップは、磁界信号のピーク・トゥ・ピークレベルに反比例し、その結果、小さいエアギャップ構成における磁界信号は、より大きいエアギャップ構成よりも大きいピーク・トゥ・ピーク信号レベルを有する。

[0009]大小のエアギャップ設定の両方に適する閾値信号レベルを選択することが課題となる可能性がある。具体的には、より大きいエアギャップでは、コンパレータ出力信号が確実に望みどおりにスイッチングするように、閾値信号が追跡信号に近づくこと（すなわち、より小さい閾値オフセット量を使用すること）が望ましいが、より小さいエアギャップでは、磁界信号のオーバシュートによる出力スイッチングを防止するために、追跡信号からより離れた閾値信号（すなわち、より大きい閾値オフセット量）が望ましい。

[0010]Ｗｏｒｃｅｓｔｅｒ，ＭＡのＡｌｌｅｇｒｏ Ｍｉｃｒｏｓｙｓｔｅｍｓ，Ｉｎｃ．が販売するいくつかのギア歯センサ、部品番号ＡＴＳ６３１、ＡＴＳ１６３７、ＡＴＳ１６３３において、閾値オフセット量は、ピーク磁界信号レベルの測定値に応答して始動時に選択される。ピーク磁界信号レベルが所定の量よりも大きいとき、小さいエアギャップが推定され、比較的大きい閾値オフセット量が使用される。あるいは、ピーク磁界信号レベルが所定の量よりも小さいとき、大きいエアギャップが推定され、より小さい閾値オフセット量が使用される。

[0011]一態様において、通過する磁性物体を検出し、通過する磁性物体を示す検出器出力信号を供給する装置であって、磁界に比例する磁界信号を供給する磁界トランスデューサと、磁界信号に応答し、磁界信号の正および負のピークを追跡する追跡信号を生成し、磁界信号が追跡信号と閾値オフセット量よりも大きい量だけ異なるとき、第１の信号レベルから第２の信号レベルに遷移する検出器出力信号を供給するピーク検出器とを含む、装置に本発明は向けられる。本装置は、磁界信号のピーク・トゥ・ピーク信号レベルを検出するピーク・トゥ・ピーク信号レベル検出器と、磁性物体の回転速度を示す速度信号を供給する速度決定回路とをさらに含む。閾値オフセット決定回路は、磁界信号のピーク・トゥ・ピーク信号レベルおよび速度信号に応答し、閾値オフセット量を設定する。

[0012]一実施形態において、閾値オフセット決定回路は、磁性物体の回転速度が所定の速度よりも小さいとき、第１の閾値オフセット量に対応する第１の信号レベルでピーク検出器にイネーブル信号を供給し、磁性物体の回転速度が所定の速度よりも大きく、かつ磁界信号のピーク・トゥ・ピーク信号レベルが所定のレベルよりも小さいとき、第２のより小さい閾値オフセット量に対応する第２のレベルでイネーブル信号を供給する。

[0013]さらなる態様によれば、磁界検出器のピーク検出器に関する閾値オフセット量を設定する方法であって、通過する磁性物体に関する磁界に比例する磁界信号を生成するステップと、磁界信号の正および負のピークを追跡する追跡信号を供給するステップと、磁界信号が追跡信号と閾値オフセット量よりも大きい量だけ異なるとき、第１の信号レベルから第２の信号レベルに遷移するピーク検出器出力信号を供給するステップとを含む、方法に本発明は向けられる。本方法は、磁界信号のピーク・トゥ・ピーク信号レベルを検出するステップと、通過する磁性物体の回転速度および磁界信号のピーク・トゥ・ピーク信号レベルに応答して閾値オフセット量を設定するステップとをさらに含む。
[0014]一実施形態において、本方法は、磁性物体の回転速度が所定の速度よりも小さいとき、閾値オフセット量を第１の閾値オフセット量に設定するステップと、磁性物体の回転速度が所定の速度よりも大きく、かつ磁界信号のピーク・トゥ・ピーク信号レベルが所定のレベルよりも小さいとき、閾値オフセット量を第２のより小さい閾値オフセット量に設定するステップとを含む。
[0015]この構成によって、ピーク検出器の閾値オフセット量は、有利にも、磁界信号のピーク・トゥ・ピーク信号レベルに適合するように調整され、その結果、より大きいエアギャップ設定では、通過する磁性物体に応答して検出器出力信号が確実に適切にスイッチングするように、ピーク・トゥ・ピーク磁界信号レベルはより小さくなり、閾値オフセット量も同様により小さくなるが、より小さいエアギャップ設定では、磁界信号オーバシュートの結果としての望ましくない出力信号スイッチングを防止するために、ピーク・トゥ・ピーク磁界信号はより大きくなり、閾値オフセット量は大きくなる。狭いエアギャップにおいて磁気オーバシュートによるスイッチングを防止するために、ピーク磁界信号レベルの絶対値における閾値オフセット量に基づく従来の構成と異なり、ピーク・トゥ・ピーク磁界信号レベルの使用は、有利にも、差動またはシングルエンドのセンサの使用を可能にする。それに加えて、閾値オフセット量は、さらに有利にも、磁性物体の回転速度に適合するように調整され、その結果、最初の電源投入時により大きい量に設定される閾値オフセット量は、磁性物体が所定の速度で回転するまで、より小さい閾値オフセット量に調整されない。このように、電源投入時の標的振動による望ましくない出力信号スイッチングが防止される。さらに、回転速度および磁界信号条件に対する閾値オフセット量の最適化が、始動時だけでなく検出器動作中に連続的に起こり、したがって、さらに変化する条件に応答して上述の利点を提供する。

[0016]本発明の上述の機能および本発明自体は、図面の以下の詳細な説明より、より十分に理解されよう。

本発明による、可変閾値を有する磁界検出器のブロック図である。 図１のピーク検出器の簡略化された回路図である。 図２の１つの例示的な閾値生成器を示す図である。 図１の例示的な速度決定回路および閾値オフセット決定回路の回路図である。 磁界信号、検出器出力信号、および低閾値オフセットイネーブル信号を含む、図１の磁界検出器に関するいくつかの例示的な波形を示す図である。 図１および３の磁界検出器に関する追加の信号を伴う、図４のＰＯＳＣＯＭＰ信号の一部分の拡大図である。 図１のピーク・トゥ・ピーク信号レベル検出器の例示的な実施形態のブロック図である。 図１の磁界検出器に関する、いくつかの例示的な信号波形を示す図である。 図１のデコーダの例示的な実施形態の回路図である。

[0026]図１を参照すると、動的可変閾値機能を有する磁界検出器１０は、磁界トランスデューサ１２、ピーク検出器２０、ピーク・トゥ・ピーク信号レベル検出器２６、速度決定回路３４、および閾値オフセット決定回路４０を含む。磁界トランスデューサ１２は、磁性物体１４に関する磁界に応答し、トランスデューサ出力信号を増幅器１６に供給し、増幅器１６は、自動利得制御（ＡＧＣ）機能を実行することができ、磁界に比例する磁界信号ＤＩＦＦ１８を生成する。磁性物体１４は、硬質強磁性材料（永久磁石と呼ばれることもある）または軟質強磁性材料とすることができ、鉄または非鉄とすることができることを当業者は理解されたい。別の硬質強磁性要素を、逆バイアス構成で磁性物体１４から見て検出器の反対側に配置することができることも理解されたい。

[0027]ピーク・トゥ・ピーク信号レベル検出器２６は、磁界信号１８のピーク・トゥ・ピークレベルを検出し、ピーク・トゥ・ピーク信号レベルを示すピーク・トゥ・ピーク値信号２８を供給する。速度決定回路２４は、磁性物体１４の回転速度を示す速度信号３８を供給する。閾値オフセット決定回路４０は、ピーク・トゥ・ピーク値信号２８および速度信号３８の両方に応答し、ピーク検出器２０によって使用される閾値オフセット量を設定する。

[0028]磁界検出器１０は、ピーク・トゥ・ピーク値信号２８を受け取り、ピーク・トゥ・ピーク磁界信号１８が１つまたは複数の所定の値を超えたかどうかを示す１つまたは複数の論理信号３２ａ〜３２ｎを供給するデコーダ３０として示される論理回路も含む。例示的な実施形態において、論理信号は、検出磁界が所定のＧａｕｓｓレベルを超えたか否かを示す診断信号である。

[0029]例示的な回路１０において、磁界トランスデューサ１２は、ホール効果デバイスである。ＩｎＡｓ、ＧＭＲ、ＴＭＲ、ＭＴＪ、またはＡＭＲデバイスなどの磁気抵抗デバイスなどの、他のタイプの磁界トランスデューサも同様に適する。トランスデューサ１２は、シングルエンドまたは差動構成とすることができ、様々な既知の構成において１つまたは複数の磁界トランスデューサ要素を含むことができる。

[0030]さらに図２を参照すると、例示的なピーク検出器２０は、磁界信号１８に応答し、追跡信号ＰＥＡＫＤＡＣ７２を生成するデジタルアナログ変換器（ＤＡＣ）７０を含み、追跡信号ＰＥＡＫＤＡＣ７２は、磁界信号を追跡し、検出器出力信号ＰＯＳＣＯＭＰ８４が遷移するまで正および負のピークの値を保持する。コンパレータ８０は、磁界信号１８に応答する第１の入力部と、追跡信号７２に関連する閾値信号Ｖ_ＴＨ７８に応答する第２の入力部と、磁界信号１８が追跡信号７２と閾値オフセットを超える量だけ異なるとき第１の信号レベルから第２の信号レベルに遷移するＰＯＳＣＯＭＰ出力信号８４が供給される出力部とを有する。

[0031]本発明によると、磁界検出器１０は、動的可変閾値機能を備え、それによって、動作中に磁界信号のピーク・トゥ・ピークレベル（エアギャップを示す）に応じて、さらに速度決定回路によって判定された磁性物体の回転速度に応じて閾値オフセット量が調整される。この構成によって、従来の磁界センサで経験した不正確なスイッチングおよびスイッチング故障の問題に対処する。具体的には、この条件のもとで出力信号スイッチングが確実に起こることが望まれるとき、より大きいエアギャップ構成で閾値オフセット量をより小さくするように動的に調整することによって、閾値信号は磁界信号の正および負のピークにより近づく。逆に、この条件のもとで磁界信号のオーバシュートによる望ましくない出力信号スイッチングを防止することが望まれるとき、より小さいエアギャップ設定で閾値オフセット量をより大きくするように動的に調整することによって、閾値信号は磁界信号の正および負のピークからより離れる。さらに、磁性物体の所定の回転最小速度が生じた後だけ閾値オフセット量を調整することによって、従来の磁界センサの別の問題、すなわち実回転によるものではなく標的振動による始動時のスイッチングの問題に対処する。

[0032]より具体的には、ピーク検出器２０は、第１のコンパレータ５０、アップ／ダウンカウンタ（「ＣＩ」）５４、ＤＡＣ７０、および第２のコンパレータ８０を含む。ＸＯＲ回路５８、インバータ６０、および遅延回路６２も含まれる。磁界信号１８は、第１のコンパレータ５０の反転入力部に結合する。第１のコンパレータ５０は、図示されるように、非反転入力部において追跡信号ＰＥＡＫＤＡＣ７２を受け取る。ＣＯＭＰＯＵＴ５６として示される第１のコンパレータ５０の出力信号は、ＸＯＲゲート５８に結合し、ＸＯＲゲート５８は、それに加えてＰＯＳＣＯＭＰＮ信号６４（以下に説明する）を受け取り、その出力部においてＨＯＬＤ入力６６をカウンタ５４に供給する。カウンタ５４は、さらに、カウンタ５４のカウントを増加させるか減少させるかを制御するために、クロック信号ＣＬＫ５２およびＰＯＳＣＯＭＰ信号８４に応答する。

[0033]カウンタ５４の出力は、ＰＥＡＫＤＡＣ信号７２を供給するＤＡＣ７０によってアナログ信号に変換される。上述のように、コンパレータ８０は、磁界信号１８に応答する、ここでは非反転入力部である第１の入力部と、追跡信号７２に関連する閾値信号Ｖ_ＴＨ７８に応答する、ここでは反転入力部である第２の入力部と、磁界信号１８が追跡信号７２と閾値オフセットを超える量だけ異なるとき状態を変化させるＰＯＳＣＯＭＰ検出器出力信号８４が供給される出力部とを有する。

[0034]説明する検出器出力信号８４を生成するために、Ｖ_ＴＨ閾値信号７８を供給する様々な技法が可能である。例えば、一実施形態において、任意の閾値生成器７４をＤＡＣ出力部とコンパレータ８０との間に結合することができ、ＰＥＡＫＤＡＣ信号７２から閾値オフセット量だけオフセットしている閾値信号Ｖ_ＴＨを生成する。１つのそうした適当な閾値生成器７４が、図２Ａに示される。

[0035]図２Ａを参照すると、閾値生成器７４は、ＰＥＡＫＤＡＣ信号７２およびそれぞれのスイッチ１０６、１０８に結合する２組の電圧源１００ａ、１００ｂ、および１０２ａ、１０２ｂを含む。スイッチ１０６の第１の端子１０６ａは、電圧源１００ａに結合し、スイッチ端子１０６ａにおける電圧がＰＥＡＫＤＡＣ信号７２よりも電源１００ａの電圧だけ大きくなるようにする。スイッチ１０６の第２の端子１０６ｂは、電圧源１００ｂに結合し、スイッチ端子１０６ｂにおける電圧がＰＥＡＫＤＡＣ信号７２よりも電源１００ｂの電圧だけ小さくなるようにする。同様に、スイッチ１０８の第１の端子１０８ａは、電圧源１０２ａに結合し、スイッチ端子１０８ａにおける電圧がＰＥＡＫＤＡＣ信号７２よりも電源１０２ａの電圧だけ大きくなるようにし、スイッチ１０８の第２の端子１０８ｂは、電圧源１０２ｂに結合し、スイッチ端子１０８ｂにおける電圧がＰＥＡＫＤＡＣ信号７２よりも電源１０２ｂの電圧だけ小さくなるようにする。両スイッチ１０６および１０８は、ＰＯＳＣＯＭＰ信号８４によって制御され、ＰＯＳＣＯＭＰ８４が第１のレベルにあるとき、端子１０６ａおよび１０６ｃが互いに結合し、端子１０８ａおよび１０８ｃが互いに結合するようにする一方、ＰＯＳＣＯＭＰ信号８４が第２のレベルにあるとき、端子１０６ｂおよび１０６ｃが互いに結合し、端子１０８ｂおよび１０８ｃが互いに結合するようにする。

[0036]電圧源１００ａ、１００ｂは、電圧源１０２ａ、１０２ｂよりも低い電圧を供給する。したがって、端子１０６ａにおける電圧は、端子１０８ａにおける電圧よりもＰＥＡＫＤＡＣ信号レベルに近い。同様に、端子１０６ｂにおける電圧は、端子１０８ｂにおける電圧よりもＰＥＡＫＤＡＣ信号レベルに近い。

[0037]図示されるように、追加のスイッチ１１０は、第１の端子１１０ａがスイッチ端子１０６ｃに結合し、第２の端子１１０ｂがスイッチ端子１０８ｃに結合するように構成される。閾値オフセット決定回路４０（図１）によって供給される低閾値オフセットイネーブル信号４４が、スイッチ１１０を制御し、イネーブル信号４４が第１のレベルにあるとき、スイッチ端子１１０ａおよび１１０ｃが互いに結合するようにし、イネーブル信号が第２のレベルにあるとき、スイッチ端子１１０ｂおよび１１０ｃが互いに結合するようにする。

[0038]この構成によって、低閾値オフセットイネーブル信号４４が第１のレベルにあるとき、Ｖ_ＴＨ閾値信号７８は、ＰＥＡＫＤＡＣ信号７２と電源１０２ａ、１０２ｂの電圧に対応する第１の閾値オフセット量だけ異なり、イネーブル信号４４が第２のレベルにあるとき、Ｖ_ＴＨ閾値信号７８は、ＰＥＡＫＤＡＣ信号７２と電源１０２ａ、１０２ｂの電圧に対応する第２のより大きい閾値オフセット量だけ異なる。

[0039]別の構成として、閾値信号Ｖ_ＴＨ７８は追跡信号７２それ自体によって供給することができ、磁界信号１８が追跡信号と閾値オフセットを超える量だけ異なるとき、コンパレータ８０の内部ヒステリシスを、コンパレータ出力信号８４のスイッチングを達成するために使用することができるが、閾値オフセット量は内部コンパレータヒステリシスである。１つのそうした例において、第２のコンパレータ８０は、第１の閾値オフセット量に対応する１００ｍＶ程度の第１のヒステリシスレベルと、第２の閾値オフセット量に対応する５０ｍＶ程度の第２のヒステリシスとを有し、低閾値オフセットイネーブル信号４４は、第１または第２のヒステリシスレベルのいずれを使用するかを制御する。

[0040]検出器出力信号８４を生成する、さらに別の実施形態として、ＤＡＣ７０は、低閾値オフセットイネーブル信号４４の状態に応じて、第１の閾値オフセット量に対応する第１の所定のビット数、または第２の閾値オフセット量に対応する第２の所定のビット数だけＰＥＡＫＤＡＣ信号７２と異なる追加の出力（点線８２で示される）としてのＶ_ＴＨ閾値信号を供給することができる。したがって、この実施形態において、ＤＡＣ７０は、追跡信号からの第１または第２の所定のビット数で信号８２を供給することを選択するために、イネーブル信号４４に応答する。

[0041]ＰＥＡＫＤＡＣ信号７２の値に関連する閾値信号Ｖ_ＴＨ７８を供給し、磁界信号１８が、ＰＥＡＫＤＡＣ信号７２と第１の閾値オフセットを超える量だけ、または第２のより大きい閾値オフセットを超える量だけ異なるとき、コンパレータ出力信号が遷移し、第１または第２の閾値オフセット量の選択が、低閾値オフセットイネーブル信号４４によって制御されるようにする他の技法が可能であることを当業者は理解されたい。

[0042]さらに図４を参照すると、磁界信号１８およびＰＥＡＫＤＡＣ信号７２を含む例示的な波形が示される。電力が検出器１０に印加されるとき、低閾値オフセットイネーブル信号４４は、ここでは低である第１のレベルになり、第１の閾値オフセット量Ｖ_ＴＨＯ１がピーク検出器２０によって使用されるようにする。物体１４の回転速度は、高速度信号１７８（図３）が高になることによって示されるように、時間ｔ１で所定の速度に到達するまで増加する。イネーブル信号４４は、磁界信号１８のピーク・トゥ・ピーク値が所定の信号レベルＶｐｐよりも大きくなって以降、第１のレベルを維持し、閾値オフセット量が第１の閾値オフセット量Ｖ_ＴＨＯ１を維持するようにする。より具体的には、磁界信号１８が所定のピーク・トゥ・ピーク値Ｖｐｐより小さくなり、所定の回転速度が検出されるまで、イネーブル信号４４は、第１のレベルを維持し、第１の閾値オフセット量Ｖ_ＴＨＯ１を使用するようにする。イネーブル信号４４がここでは高である第２のレベルに遷移することによって示されるが、これら２つの条件は、時間ｔ２において初めて共に発生する。イネーブル信号４４が高レベルに遷移すると、閾値オフセット量は、図示されるように、第２のより低い量Ｖ_ＴＨＯ２に変化する。図示されるように、ピーク・トゥ・ピーク磁界信号レベルが第２の所定の信号レベルＶｐｐ＋Ｖ_ｈｙｓｔを超え、それによってイネーブル信号４４を低に遷移させ、閾値オフセット量を第１のより大きい閾値オフセット量Ｖ_ＴＨＯ１に戻す時間ｔ３まで、イネーブル信号４４は高を維持する。

[0043]再び図２を参照すると、ピーク検出器２０は、ある所定の遅延時間だけＰＯＳＣＯＭＰＮ信号を遅延させる遅延回路６２にＰＯＳＣＯＭＰＮ信号６４を供給するインバータ６０を含む。遅延回路６２は、限定はしないが、ＲＣ回路、ＬＲ回路、ＬＲＣ回路、および／またはインダクタなどのコイルを含む様々な形態をとることができる。ＰＯＳＣＯＭＰＮ＿ＤＥＬＡＹ信号６８として示される遅延ＰＯＳＣＯＭＰＮ信号は、ピーク・トゥ・ピーク信号レベル検出器２６に供給される。第１のカウンタ５４の出力部からのＰＥＡＫ＿ＬＳＢ値信号７６も、ピーク・トゥ・ピーク信号レベル検出器２６に供給される。これら２つの信号ＰＯＳＣＯＭＰＮ＿ＤＥＬＡＹおよびＰＥＡＫ＿ＬＳＢがピーク・トゥ・ピーク信号レベル検出器２６によってどのように使用されるかは、図５を参照して以下に説明する。

[0044]図３を参照すると、速度決定回路３４および閾値オフセット決定回路４０の例示的な実施形態が示される。速度決定回路３４は、ＰＯＳＣＯＭＰ信号８４に応答し、ＰＯＳＣＯＭＰ信号８４の各遷移においてパルスを有する信号１５２を供給するエッジストリップ回路１５０を含む。パルス信号１５２は、クロック信号をフリップフロップ１５６に供給する。エッジストリップ回路１５０は、ＰＯＳＣＯＭＰ信号８４の各立上りおよび立下りエッジに応答して短パルスを生成するために、ＸＯＲゲートおよび遅延回路を含むことができる。

[0045]ＳＴＡＲＴＵＰ信号２２２によって設定され、パルス信号１５２によってリセットされる発振器信号ＯＳＣ１６４によって、ＳＲラッチ１６０は刻時される。ＳＴＡＲＴＵＰ信号２２２は、電力が検出器１０に印加されたとき、約６０μｓ間、高になる。図示されるように、ラッチ１６０の出力部１６２は、オーバフロー出力信号１７０をインバータ１７２に供給するＡＮＤゲート１６６に結合し、インバータ１７２は、入力信号１７４をフリップフロップ１５６に供給する。フリップフロップ１５６は、図４に示される高速度信号１７８の反転バージョンである低速度信号３８を閾値オフセット決定回路４０に供給する。

[0046]速度決定回路３４の動作は、図４Ａの例示的な信号の考察から明らかになる。最初に、電源投入に続いて磁性物体１４が比較的緩やかに回転し、オーバフローパルス１７０を生成する。オーバフローパルスは、出力フリップフロップ１５６の低速度信号３８の状態が変化するのを防止する。オーバフローパルスは、ラッチ１６０のカウント出力１６２が所定のカウントに到達しないようにＰＯＳＣＯＭＰ信号遷移が互いに十分に近づくまで存在し、それによって所定の回転速度が生じたことを示す。１つの例示的な実施形態において、所定の回転速度は、３Ｋｈｚ程度である。磁性物体が所定の回転速度に到達すると、オーバフロー信号１７０は低を維持し、エッジストリップ信号１５２の後続の遷移が低速度信号３８の状態を変化させ、それによって、時間ｔ１において起こる、少なくとも所定の速度の磁性物体の回転の発生を示す。

[0047]閾値オフセット決定回路４０は、低速度信号３８、およびデコーダ３０からの論理信号３２ａ〜３２ｎに応答する（図１）。例示的な実施形態において、ＢＬＩＭＩＴ信号３２ａおよびＢＴＨＲＥＳＨＮ信号（ＢＴＨＲＥＳＨ信号３２ｂの反転バージョンである）が、それぞれのフリップフロップ１８０、１８２のＤ入力部に結合する。例示的な実施形態において、ＢＬＩＭＩＴ信号３２ａは、磁界信号が第１の所定のピーク・トゥ・ピーク信号レベルＶｐｐを超えることに対応して、所定の対応するエアギャップを超えたかどうかを示し、ＢＴＨＲＥＳＨ信号３２ｂは、磁界信号が第２の所定のピーク・トゥ・ピーク信号レベルＶｐｐ＋Ｖ_ｈｙｓｔを超えることに対応して、第２の対応するエアギャップを超えたかどうかを示す。

[0048]フリップフロップ１８０、１８２は、ＰＯＳＣＯＭＰＮ信号６４によって刻時され、ＳＴＡＲＴＵＰ信号の反転バージョンであるＳＴＡＲＴＵＰＮ信号によってリセットされる。ＢＬＩＭＩＴ信号３２ａはＡＮＤゲート１８６にも結合され、その第２の入力部がフリップフロップ１８０のＱ出力部に結合される。ＡＮＤゲート１８６の出力部はＮＯＲゲート１９０に結合され、その第２の入力部がフリップフロップ２００のＱ出力部に結合される。同様に、ＢＴＨＲＥＳＨＮ信号１９２はＡＮＤゲート１９４にも結合され、その第２の入力部がフリップフロップ１８２のＱ出力部に結合される。図示されるように、ＡＮＤゲート１９４の出力部およびＮＯＲゲート１９０の出力部は、別のＮＯＲゲート１９８の入力部に結合し、ＮＯＲゲート１９８は、さらに低速度信号３８に応答する。図示されるように、ＮＯＲゲート１９８の出力部は、ＰＯＳＣＯＭＰＮ信号によって刻時され、ＳＴＡＲＴＵＰＮ信号によってリセットされ、そのＱ出力部で低閾値オフセットイネーブル信号４４を供給するフリップフロップ２００にＤ入力を供給する。

[0049]この構成によって、その間に磁界信号１８がＢＬＩＭＩＴエアギャップを超える、２つのＰＯＳＣＯＭＰ遷移が起こるとき（すなわち磁界信号１８が例えば１８Ｇａｕｓｓより小さいピーク・トゥ・ピーク値を有するとき）、ＮＯＲゲート１９０の出力は高となる。その間に磁界信号１８がＢＴＨＲＥＳＨエアギャップより小さい、２つのＰＯＳＣＯＭＰ遷移が起こるとき（すなわち磁界信号１８が例えば２８Ｇａｕｓｓより大きいピーク・トゥ・ピーク値を有するとき）、ＡＮＤゲート１９４の出力は高となる。上述のように、標的１４が所定の速度より小さい低速度で回転しているとき、低速度信号３８は高となる。したがって、以下の条件が共に生じるときだけ、ＮＯＲゲート１９８の出力は、高となり、低閾値オフセットイネーブル信号４４を高とする（閾値オフセット量を第２のより低い閾値オフセット量に設定する）。すなわち（ａ）その間に磁界信号１８のピーク・トゥ・ピークレベルが所定のレベルＶｐｐより小さい、２つのＰＯＳＣＯＭＰ信号遷移が起こり、（ｂ）その間に磁界信号１８のピーク・トゥ・ピーク値が第２のより大きい所定のレベルＶｐｐ＋Ｖ_ｈｙｓｔより小さい（すなわち大きくない）、２つのＰＯＳＣＯＭＰ信号遷移が起こり、（ｃ）低速度信号３８が低であり、磁性物体が少なくとも所定の速度で回転していることを示す。以下の条件のいずれか１つが生じるとき、ＮＯＲゲート１９８の出力は、低となり、低閾値オフセットイネーブル信号４４を低にする（閾値オフセット量を第１のより高い閾値オフセット量に設定する）。すなわち（ａ）その間にピーク・トゥ・ピーク磁界信号レベルが第２の所定のレベルＶｐｐ＋Ｖ_ｈｙｓｔより大きい、２つのＰＯＳＣＯＭＰ信号遷移が起こるか、または（ｂ）低速度信号３８が高であり、磁性物体１４が所定の速度より遅く回転していることを示す。

[0050]一実施形態において、ＢＴＨＲＥＳＨエアギャップは、ＢＬＩＭＩＴエアギャップの等価ピーク・トゥ・ピーク信号レベルと第１の所定の閾値オフセット量Ｖ_ＴＨ０１との和にほぼ等しいピーク・トゥ・ピーク磁界信号レベルに対応する。第１のより低い所定の閾値オフセット量に遷移して戻る前にピーク・トゥ・ピーク磁界信号レベルが第２の所定のレベルＶｐｐ＋Ｖ_ｈｙｓｔを超えることを要求する目的は、出力信号ジッタを防止することである。

[0051]ここで、ピーク・トゥ・ピーク信号レベル検出器２６の例示的な実施形態を示す図５を参照すると、第２のカウンタ２２０は、ＳＴＡＲＴＵＰ信号２２２およびＰＯＳＣＯＭＰＮ＿ＤＥＬＡＹ信号６８に応答してリセットされる。より具体的には、ＳＴＡＲＴＵＰおよびＰＯＳＣＯＭＰＮ＿ＤＥＬＡＹ信号を受け取るＮＯＲゲートとして実装することができる選択論理回路２２６は、参照番号２２８によって示されるリセット入力を第２のカウンタ２２０に供給する。

[0052]第２のカウンタ２２０は、第１のカウンタ５４の出力の最下位のビット、すなわちＰＥＡＫ＿ＬＳＢ信号７６に応答して生成されるＣ２＿ＣＬＫ信号２３０によって刻時される。第２のカウンタ２２０は、その出力部でＤＩＦＦ信号１８のピーク・トゥ・ピーク電圧を示すピーク・トゥ・ピーク値２８を供給する。第２のカウンタ出力信号２８は、図７の実施形態と共に説明されるように、デコーダ３０によって診断信号３２ａ〜３２ｎに変換することができる。第２のカウンタ２２０の出力は、使用するために格納され、または回路から外部コントローラに伝送することができる。

[0053]ＰＥＡＫ＿ＬＳＢ信号７６のエッジは、回路（「エッジストリップ回路」）７０によってストリップ化され、第１のカウンタ５４の各ステップが第２のカウンタ２２０内に１ステップを生成するようにＣ２＿ＣＬＫ信号２３０を供給する。これは、第２のカウンタ２２０の分解能を２倍にする。より具体的には、エッジストリップ回路２３４は、ＰＥＡＫ＿ＬＳＢ信号７６の各立上りおよび立下りエッジに応答して短パルスを生成するために、ＸＯＲゲートおよび遅延回路を含むことができる。このように、ＰＥＡＫ＿ＬＳＢ信号７６の各立上りおよび立下りエッジは、第２のカウンタ２２０内にクロックパルスを生成する。

[0054]図６の波形によって示されるように、ＤＩＦＦ信号１８の追跡レベル（すなわちＰＥＡＫＤＡＣ出力信号７２）は、時間ｔ＝０においてＤＩＦＦ信号１８を捕捉する。時間ｔ＝０の後、ＤＩＦＦ信号１８がＰＥＡＫＤＡＣ信号７２を１０ｍＶなどの、第１のコンパレータ５０のヒステリシスレベルだけ超えたときはいつでも、第１のコンパレータ５０の出力部におけるＣＯＭＰＯＵＴ信号５６は、論理低レベルに遷移し、それによって第１のカウンタ５４にカウントさせる。第１のカウンタ５４がカウントを１ステップ増加させると、ＤＩＦＦ信号１８がＰＥＡＫＤＡＣ信号７２を１０ｍＶだけ再び超えるまで、ＣＯＭＰＯＵＴ信号５６は、高となり、カウント値を保持する。ＤＩＦＦ信号１８が正のピークに到達すると、時間ｔ２の直前にＰＯＳＣＯＭＰＮ信号６４が高になるとき起こるように、ＰＥＡＫＤＡＣ信号７２は、第２のコンパレータ８０のヒステリシスを打ち消すか、または閾値信号Ｖ_ＴＨに交わるまで、ＤＩＦＦ信号１８よりも上に留まり、第１のカウンタ５４へのＨＯＬＤ入力信号６６をアサートしたままにする。

[0055]さらに図６を参照すると、時間ｔ０とｔ２の間で、ＰＯＳＣＯＭＰＮ＿ＤＥＬＡＹ信号６８は低となり、選択論理回路（すなわちＮＯＲゲート）２２６の出力信号６６は高となり、それにより、そのリセット入力を高に保つことによって第２のカウンタ２２０がカウントするのを可能にする。ＤＡＣ７０は、ＤＩＦＦ信号１８がピーク値と閾値オフセット量だけ異なるとき、時間ｔ２の直前までＤＩＦＦ信号１８の正のピーク（時間ｔ１に到達した）を保持する。ＰＯＳＣＯＭＰＮ信号６４の論理高遷移は、第１のカウンタ５４のカウント方向を減少方向に変化させ、ＰＥＡＫＤＡＣ信号７２がＤＩＦＦ信号１８の立下り部分を追跡することができるようにする。

[0056]それに加えて、ＰＯＳＣＯＭＰＮ信号６４が論理高にあるとき、ＰＯＳＣＯＭＰＮ信号６４は、ＰＯＳＣＯＭＰＮ＿ＤＥＬＡＹ信号６８を（遅延回路６２の）遅延間隔の後に高とし、それによってＰＯＳＣＯＭＰＮ信号６４が高を維持している間、第２のカウンタ２２０へのリセット入力を低とし、第２のカウンタ２２０が刻時されるのを防止する。この構成によって、第２のカウンタ２２０は、ＤＩＦＦ信号１８の半サイクルの間にリセットされ、リセット入力は、残りの半サイクルの間に放出され、ＤＩＦＦ信号１８の立上りおよび立下り部分の選択された１つの間だけ第２のカウンタ２２０がカウントするようにする。例示的な実施形態において、第２のカウンタ２２０は、ＤＩＦＦ信号１８の立上り部分の間にカウントする。あるいは、第２のカウンタ２２０を、ＤＩＦＦ信号１８の立下り部分の間にカウントするように制御することができることを理解されたい。さらに別の形態として、第２のカウンタ２２０は、より頻繁に更新されるピーク・トゥ・ピーク信号値（すなわちＤＩＦＦ信号サイクル当り２回更新されるピーク・トゥ・ピーク値）を与えるために、ＤＩＦＦ信号１８の立上りおよび立下り部分の間にカウントするように制御することができる。

[0057]ＰＯＳＣＯＭＰＮ信号６４が、ＰＯＳＣＯＭＰＮとＰＯＳＣＯＭＰＮ＿ＤＥＬＡＹ信号との間の遅延または遅延間隔に対応する、時間ｔ２の前の短い時間に高になるとき、ＤＩＦＦ信号１８は、保持された正のピークから閾値オフセット量だけ離れた。この点において、ピーク・トゥ・ピークＤＩＦＦ信号電圧を示すピーク・トゥ・ピーク値２８は、第２のカウンタ２２０が時間ｔ０から時間ｔ２までカウントして以降、第２のカウンタ２２０の出力部におけるデジタルワードとして測定することができる。

[0058]図７の詳細回路図を参照すると、図１の回路１０の一部分は、ピーク・トゥ・ピーク信号レベル検出器２６の第２のカウンタ２２０およびデコーダ３０を含むことが示される。図５を参照して先に説明したように、第２のカウンタ２２０は、ＮＯＲゲート２４０を含み、ＰＯＳＣＯＭＰＮ＿ＤＥＬＡＹ信号６８およびＳＴＡＲＴＵＰ信号２２２に応答する選択論理回路２２６によってリセットされる。第２のカウンタ２２０は、デコーダ３０に以下の出力信号、すなわちＱ０Ｎ信号２８ａ、Ｑ１Ｎ信号２８ｂ、Ｑ２Ｎ信号２８ｃ、Ｑ３Ｎ信号２８ｄ、Ｑ４Ｎ信号２８ｅ、およびＱ５Ｎ信号２８ｆを供給する。例示的な実施形態において、デコーダ３０は、ここでは所定のＧａｕｓｓレベルを超えたかどうかを示す診断信号、ＢＬＩＭＩＴ信号３２ａおよびＢＴＨＲＥＳＨ信号３２ｂとして示される信号３２ａ、３２ｂを生成する。デコーダ３０は、２つのデコーダ部分、デコーダ部分２４４および２４６を含む。

[0059]例示的なデコーダ部分２４４（図７）を考察すると、図示されるように、カウンタ出力Ｑ０Ｎ２８ａ、Ｑ１Ｎ２８ｂ、およびＱ２Ｎ２８ｃは、ＮＯＲゲート２４８に結合する。ＮＯＲゲート２４８の出力部は、ＲＳフリップフロップ２５０に結合し、ＲＳフリップフロップ２５０は、入力としてＰＯＳＣＯＭＰＮ＿ＤＥＬＡＹ信号６８およびＳＴＡＲＴＵＰ信号２２２を有するＯＲゲート２５２の出力によってリセットされる。この構成によって、フリップフロップ２５０は、始動時、およびＤＩＦＦ信号の各ピークが次のサイクルのために準備した後、リセットされる。フリップフロップ２５０のＱＮ出力部は、ＯＲゲート２５６に結合するＣＨＫ＿ＬＩＭ信号２５４を供給する。ＯＲゲート２５６の出力部は、そのＱ出力部においてＢＬＩＭＩＴ信号３２ａを生成するフリップフロップ２５８に結合する。論理高ＢＬＩＭＩＴ信号は、ここでは１８Ｇａｕｓｓピーク・トゥ・ピークの信号レベルに対応するそれぞれのエアギャップを超えたことを示す（すなわち、磁界強度が１８Ｇｐｐより小さいとき、ＢＬＩＭＩＴ信号３２ａが高になる）。ここで、フリップフロップ２５８は、ＮＯＲゲート２６４を介して、始動時にＳＴＡＲＴＵＰ信号２２２（標識付きでない）によって、さらにＰＵＬＳＥ１信号２６０によってリセットされる。

[0060]他方のデコーダ部分２４６は、部分２４４とほぼ同一であり、ＮＯＲゲート２４８と同様のＮＯＲゲート２７０、フリップフロップ２５０と同様のフリップフロップ２７６および２７２、ＯＲゲート２５６と同様のＯＲゲート２７４、ならびにフリップフロップ２５８と同様のフリップフロップ２７６を含む。ＮＯＲゲート２７０は、カウンタ出力Ｑ４Ｎ信号２８ｅを受け取る。デコーダ部分２４６は、それぞれ以下に説明する自動利得制御（ＡＧＣ）によって回路動作に対処する、ＮＯＲゲート２８０およびインバータ２８２が追加される点で部分２４４と異なる。

[0061]例示的な実施形態において、フリップフロップ２５８が刻時される間、ＣＨＫ＿ＬＩＭ信号２５４を無処理のままにするために、ＰＯＳＣＯＭＰＮ＿ＤＥＬＡＹ信号６８を約２μｓだけ遅延させる。したがって、第２のカウンタ２２０は、回路１０の始動時、およびＰＯＳＣＯＭＰＮ＿ＤＥＬＡＹ信号６８の各正の遷移時にリセットされる。上述のように、第２のカウンタ２２０は、リセット状態で保持されるが、ＰＯＳＣＯＭＰＮ＿ＤＥＬＡＹ信号６８は、高となり、放出され、ＰＯＳＣＯＭＰＮ＿ＤＥＬＡＹ信号６８の各負の遷移時にカウントすることを可能にする。

[0062]動作中、ＢＬＩＭＩＴおよびＢＴＨＲＥＳＨ信号は、始動時、およびＤＩＦＦ信号１８がＢＬＩＭＩＴ閾値およびＢＴＨＲＥＳＨ閾値よりも大きい（すなわち、それぞれのエアギャップを超えない）ことを想定されるＰＵＬＳＥ１＿２６０によって、論理状態０に初期化される。フリップフロップ２５０および２７２の出力（すなわちＣＨＫ＿ＬＩＭ信号２５４およびＣＨＫ＿ＴＨＲＥＳＨ信号２７８）は、ＤＩＦＦ信号１８の全ての正のピークの後に高にリセットされ、ＢＬＩＭＩＴおよびＢＴＨＲＥＳＨ信号は、ＤＩＦＦのいずれかのサイクルで高にされなければ、低のままであることを意味する。第２のカウンタ２２０が７までカウントを増加させると、これはデコーダ部分２４４内でＣＨＫ＿ＬＩＭ信号２５４を低にし、ＰＯＳＣＯＭＰＮ信号６４が次に高になるとき、ＰＯＳＣＯＭＰＮ信号６４は、フリップフロップ２５８内に低状態を刻時し、これは、ＢＬＩＭＩＴ信号３２ａを低に留まらせ、それによってＤＩＦＦ信号１８が１８Ｇピーク・トゥ・ピークよりも大きいことを示す。ＤＩＦＦ信号１８のいずれかのピークが１８Ｇｐｐより小さい（カウンタ２２０の出力部におけるカウント値が７より小さいことを意味する）とき、ＣＨＫ＿ＬＩＭ信号２５４は、その値がフリップフロップ２５８内に刻時される前は低とならず、ＢＬＩＭＩＴ信号３２ａは、高になる。さらに、ＢＬＩＭＩＴ信号３２ａは、ＰＵＬＳＥ１＿２６０がフリップフロップ２５８をリセットするまで高に留まる。フリップフロップ２５８がＰＯＳＣＯＭＰＮ信号６４によって刻時された後、フリップフロップ２５０の出力部におけるＣＨＫ＿ＬＩＭ信号２５４は、ＰＯＳＣＯＭＰＮ＿ＤＥＬＡＹ信号６８によって高にリセットされる。

[0063]図２、５、および６を参照すると、ＰＥＡＫ＿ＬＳＢ信号７６は、時間ｔ１で遷移開始を停止し、ＰＯＳＣＯＭＰＮ信号６４が高レベルに遷移するまで継続を停止するが、それは、その時間中に第１のカウンタ５４へのホールド入力６６がアサートされているためである。明らかに、ＰＯＳＣＯＭＰＮ信号６４が高または低レベルのいずれかに遷移すると、ＰＥＡＫ＿ＬＳＢ信号７６およびＣ２＿ＣＬＫ２３０に、いくつかの高速パルスが生じるが、それは、ＰＥＡＫＤＡＣ信号７２がほぼ瞬間的に（すなわち、第１のカウンタ５４への２ＭＨｚＣＬＫ発振器クロック入力が可能となると直ちに）１００ｍＶのヒステリシスだけ降下しているためである。

[0064]第２のカウンタ２２０は、ＰＯＳＣＯＭＰＮ＿ＤＥＬＡＹ信号６８によってリセットされ、特にＰＯＳＣＯＭＰＮ＿ＤＥＬＡＹ信号６８が高となる間合いにリセットされるので、ＰＯＳＣＯＭＰＮ信号６４が論理低レベルに遷移するときに生じるこれらの高速Ｃ２＿ＣＬＫパルスは、第２のカウンタ２２０によってカウントされず、時間ｔ２で第２のカウンタ２２０の出力部で読まれる結果的なピーク・トゥ・ピーク信号値の誤差を表す可能性がある。第２のカウンタ２２０は、時間ｔ２の前の短い時間に生じる高速Ｃ２＿ＣＬＫパルスをカウントするが、デコーダ３０（図７）がＰＯＳＣＯＭＰＮ信号６４の立上りエッジで刻時され、したがって、これらの高速パルスのカウントがこの潜在的な誤差を防止しないとき、デコーダ３０は、カウンタの出力を見るのを停止する。例示的な実施形態において、デコーダ３０内のこの潜在的な誤差は、第２のカウンタ２２０の対応するカウント値を計算するとき、ピーク・トゥ・ピークＤＩＦＦ信号１８から１００ｍＶのヒステリシスを減ずることによって防止される。

[0065]この誤差を補正する別の方法は、ＰＯＳＣＯＭＰＮ＿ＤＥＬＡＹ信号６８を立上りエッジでのみＰＯＳＣＯＭＰＮ信号６４に対して遅延させるように、ＰＯＳＣＯＭＰＮ＿ＤＥＬＡＹ信号６８を変更することである。この構成によって、カウンタ２２０は、ＰＯＳＣＯＭＰＮ信号６４が低になるのと同時にリセットされ、それによって時間ｔ０の直前にこれらの高速Ｃ２＿ＣＬＫパルスが第２のカウンタ２２０によってカウントされるようにし、その後、ＰＯＳＣＯＭＰＮ信号６４が高になるとき、フリップフロップ２５８が刻時される。したがって、ピーク・トゥ・ピーク値の真の表示は、ラッチ２５０のＱＮ出力がフリップフロップ２５８内に刻時されるとき、第２のカウンタ２２０の出力部に現れる。

[0066]第２のカウンタ２２０の出力部におけるデジタルワード２８は、第２のカウンタ２２０に刻時したＣ２ ＣＬＫエッジの数を表示する。ピーク・トゥ・ピークＤＩＦＦ電圧は、第２のカウンタ２２０出力値２８と、第２のカウンタ２２０の各カウントに関するボルトのステップサイズとを単純に乗算することによって判定することができる。例えば、第２のカウンタ２２０出力値が１３で、第２のカウンタ２２０の各ステップが、ＤＡＣ電圧において１８ｍＶステップに対応するとき、ＤＩＦＦ信号は、２３４ｍＶピーク・トゥ・ピークとなる。さらに、例示的な実施形態の磁界適用例において、ピーク・トゥ・ピークＤＩＦＦ信号電圧をｍＶ／Ｇａｕｓｓの増幅器利得によって除算することによって、ピーク・トゥ・ピークＤＩＦＦ信号電圧の値をＧａｕｓｓに変換することができる。例えば、利得が１４ｍＶ／Ｇａｕｓｓであるとき、上述の例において、２３４ｍＶｐｐのＤＩＦＦ信号電圧は、上述の潜在的な誤差が防止されることを想定される、（２３４ｍＶｐｐ）／（１４ｍＶ／Ｇ）または１６．７Ｇｐｐの磁界によって生成される。

[0067]例示的な実施形態において、磁界信号が１８Ｇｐｐを超えるとき、ＢＬＩＭＩＴ信号３２ａは高となり、磁界信号が２８Ｇｐｐを超えるとき、ＢＴＨＲＥＳＨ信号３２ｂは高となる。１４ｍＶ／Ｇの利得と１８ｍＶ／ｓｔｅｐの第２のカウンタ２２０の各カウントに関するステップ値とが与えられると、１８ＧｐｐのＢＬＩＭＩＴ閾値は、（１８Ｇｐｐ）（１４ｍＶ／Ｇ）＝２５２ｍＶｐｐのＤＩＦＦ信号値に超えられるが、このＤＩＦＦ信号値は、（２５２ｍＶ−１００ｍＶ）／（１８ｍＶ／ｓｔｅｐ）＝８．４または四捨五入して８のカウントのカウンタ２２０の出力値に対応する。Ｃ２＿ＣＬＫパルスは、時間ｔ０の直前に生じる遅延間隔の間はカウントされないので、ピーク・トゥ・ピークＤＩＦＦ信号値から除算される１００ｍＶは、第２のコンパレータ８０（図２）のヒステリシスであることに留意されたい。理解されるように、ＰＯＳＣＯＭＰＮ＿ＤＥＬＡＹ信号６８が、上述のように立上りエッジでのみＰＯＳＣＯＭＰＮ信号６４に対して遅延するように変更されると、上述の対応するカウント値を計算するとき、ＤＩＦＦ信号値から１００ｍＶヒステリシスを減算する必要がない。

[0068]例示的な実施形態のホール効果センサ１０が、増幅器１６（図１）においてＡＧＣを実施し、それによってｍＶ／Ｇの利得は、変化することができる。この機能は、ピーク・トゥ・ピーク信号レベル検出器２６の動作に影響を与えることができるが、それは、ＡＧＣが活性化される前のある所定のＧａｕｓｓレベルに対応する第２のカウンタ２２０の特定の出力２８が、ＡＧＣが活性化された後の異なるＧａｕｓｓレベルに対応するためである。

[0069]この潜在的な問題は、例示的な実施形態において、特定のＡＧＣスキームが実施されることによって比較的簡単に取り扱われる。ＡＧＣ動作によれば、周囲磁界が６０Ｇｐｐのレベルに到達するまで、増幅器１６は、最大利得にあり、次に６０Ｇｐｐを超える信号レベルに対して減少利得にある。ピーク・トゥ・ピーク信号が６０Ｇａｕｓｓにあり、ＡＧＣ動作がＢＴＨＲＥＳＨ信号３２ｂを誤って高にする可能性があるとき、ＢＴＨＲＥＳＨ信号３２ｂは低となるべきなので、ＡＧＣが活性化されたとき、ＢＴＨＲＥＳＨ信号３２ｂは、低にされる。６１ＧｐｐでＤＩＦＦ信号は、ＡＧＣが活性化されたときでも、極めて高いミリボルトであるので、ＢＬＩＭＩＴ信号３２ａは誤って高にされないため、ＢＬＩＭＩＴ信号３２ａは、同様には低にされない。

[0070]ＢＴＨＲＥＳＨ信号を低にするこの動作は、デコーダ部分２４６のＮＯＲゲート２８０によって達成される。入力ＡＧＣ＿ＣＮＴ０Ｎ信号２８４は、ＡＧＣが活性化されるとき（すなわち、利得がもはや最大でないとき）、高となる。したがって、ＡＧＣが活性化され、ＡＧＣ＿ＣＮＴ０Ｎ信号２８４が高であるときはいつでも、ＢＴＨＲＥＳＨ信号３２ｂは低にされる。

[0071]したがって、デコーダ３０は、ＡＧＣが活性化されるとき、ＢＴＨＲＥＳＨ信号を低にすることによってＡＧＣ利得変化に対処する。この解決策は、上述の場合、すなわち、ピーク・トゥ・ピーク値がＢＴＨＲＥＳＨ閾値よりも大きいときにのみＡＧＣがトリガーされる場合のＡＧＣ利得変化に適する。この特定の場合において、ＡＧＣがトリガーされるとき、ＢＬＩＭＩＴおよびＢＴＨＲＥＳＨに関するＧａｕｓｓレベルを超えることが知られている。さらに、回路１０は最大利得で始動し、あらゆるＡＧＣイベントは、回路１０の利得の減少をもたらす。

[0072]本明細書で引用した全ての参照項目は、これにより、それらの全体が参照によって本明細書に組み込まれるものとする。
[0073]本発明の好ましい実施形態を説明してきたが、ここで、それらの技術思想を含む他の実施形態を使用することができることは、当業者には明らかであろう。

[0074]したがって、これらの実施形態は、開示した実施形態に限定すべきではなく、むしろ添付の特許請求の範囲の技術思想および範囲によってのみ限定すべきであると考えられる。

Claims (18)

1. 通過する磁性物体を検出し、前記通過する磁性物体を示す検出器出力信号を供給する装置であって、
   前記磁性物体に関する磁界に応答し、前記磁界に比例する磁界信号を生成する磁界トランスデューサと、
   前記磁界信号に応答し、前記磁界信号の正および負のピークを追跡する追跡信号を生成し、前記磁界信号が前記追跡信号と閾値オフセット量よりも大きい量だけ異なるとき、第１の信号レベルから第２の信号レベルに遷移する前記検出器出力信号を供給するピーク検出器と、
   前記磁界信号に応答し、前記磁界信号のピーク・トゥ・ピーク信号レベルを検出するピーク・トゥ・ピーク信号レベル検出器と、
   前記磁性物体の回転速度を示す速度信号を供給する速度決定回路と、
   前記磁界信号の前記ピーク・トゥ・ピーク信号レベルおよび前記速度信号に応答し、前記閾値オフセット量を設定する閾値オフセット決定回路とを含む、装置。
2. 前記磁界トランスデューサは、ホール効果デバイスを含む、請求項１に記載の装置。
3. 前記ピーク検出器は、前記磁界信号に応答し、前記追跡信号を生成するデジタルアナログ変換器と、前記磁界信号に応答する第１の入力部、前記追跡信号に関連する閾値信号に応答する第２の入力部、および前記検出器出力信号が供給される出力部を有するコンパレータとを含む、請求項２に記載の装置。
4. 前記閾値オフセット決定回路は、前記磁性物体の前記回転速度が所定の速度よりも小さいとき、第１の閾値オフセット量に対応する第１のレベルで前記ピーク検出器にイネーブル信号を供給し、前記磁性物体の前記回転速度が前記所定の速度よりも大きく、かつ前記磁界信号の前記ピーク・トゥ・ピーク信号レベルが所定のレベルよりも小さいとき、第２のより小さい閾値オフセット量に対応する第２のレベルで前記ピーク検出器に前記イネーブル信号を供給する、請求項３に記載の装置。
5. 前記追跡信号に応答し、前記イネーブル信号が前記第１のレベルにあるとき、前記追跡信号と前記第１の閾値オフセット量だけ異なる第１の閾値信号レベルで前記閾値信号を生成し、前記イネーブル信号が前記第２のレベルにあるとき、前記追跡信号と前記第２の閾値オフセット量だけ異なる第２の閾値信号レベルで前記閾値信号を生成する閾値生成器をさらに含む、請求項４に記載の装置。
6. 前記閾値信号は、前記追跡信号にほぼ等しく、前記コンパレータは、前記イネーブル信号が前記第１のレベルにあるとき、前記第１の閾値オフセット量に対応する第１のヒステリシスレベルを有し、前記イネーブル信号が前記第２のレベルにあるとき、前記第２の閾値オフセット量に対応する第２のヒステリシスレベルを有する、請求項４に記載の装置。
7. 前記デジタルアナログ変換器は、前記イネーブル信号が前記第１のレベルにあるとき、前記追跡信号と前記第１の閾値オフセット量だけ異なる第１の閾値信号レベルで、また前記イネーブル信号が前記第２のレベルにあるとき、前記追跡信号と前記第２の閾値オフセット量だけ異なる第２の閾値信号レベルで、前記閾値信号を供給する、請求項４に記載の装置。
8. 前記磁界信号の前記ピーク・トゥ・ピーク信号レベルに応答し、前記磁界信号の前記ピーク・トゥ・ピーク信号レベルが前記所定のレベルよりも大きいかどうかを示す状態を有する論理信号を供給するデコーダをさらに含み、前記論理信号は、前記閾値オフセット決定回路に結合する、請求項４に記載の装置。
9. 前記磁界トランスデューサは、磁気抵抗デバイスを含む、請求項１に記載の装置。
10. 前記ピーク検出器は、前記磁界信号に応答し、前記追跡信号を生成するデジタルアナログ変換器と、前記磁界信号に応答する第１の入力部、前記追跡信号に関連する閾値信号に応答する第２の入力部、および前記検出器出力信号が供給される出力部を有するコンパレータとを含む、請求項９に記載の装置。
11. 前記閾値オフセット決定回路は、前記磁性物体の前記回転速度が所定の速度よりも小さいとき、第１の閾値オフセット量に対応する第１のレベルで前記ピーク検出器にイネーブル信号を供給し、前記磁性物体の前記回転速度が前記所定の速度よりも大きく、かつ前記磁界信号の前記ピーク・トゥ・ピーク信号レベルが所定のレベルよりも小さいとき、第２のより小さい閾値オフセット量に対応する第２のレベルで前記ピーク検出器に前記イネーブル信号を供給する、請求項１０に記載の装置。
12. 前記追跡信号に応答し、前記イネーブル信号が前記第１のレベルにあるとき、前記追跡信号と前記第１の閾値オフセット量だけ異なる第１の閾値信号レベルで前記閾値信号を生成し、前記イネーブル信号が前記第２のレベルにあるとき、前記追跡信号と前記第２の閾値オフセット量だけ異なる第２の閾値信号レベルで前記閾値信号を生成する閾値生成器をさらに含む、請求項１１に記載の装置。
13. 前記閾値信号は、前記追跡信号にほぼ等しく、前記コンパレータは、前記イネーブル信号が前記第１のレベルにあるとき、前記第１の閾値オフセット量に対応する第１のヒステリシスレベルを有し、前記イネーブル信号が前記第２のレベルにあるとき、前記第２の閾値オフセット量に対応する第２のヒステリシスレベルを有する、請求項１１に記載の装置。
14. 前記デジタルアナログ変換器は、前記イネーブル信号が前記第１のレベルにあるとき、前記追跡信号と前記第１の閾値オフセット量だけ異なる第１の閾値信号レベルで、また前記イネーブル信号が前記第２のレベルにあるとき、前記追跡信号と前記第２の閾値オフセット量だけ異なる第２の閾値信号レベルで、前記閾値信号を供給する、請求項１１に記載の装置。
15. 前記磁界信号の前記ピーク・トゥ・ピーク信号レベルに応答し、前記磁界信号の前記ピーク・トゥ・ピーク信号レベルが前記所定のレベルよりも大きいかどうかを示す状態を有する論理信号を供給するデコーダをさらに含み、前記論理信号は、前記閾値オフセット決定回路に結合する、請求項１１に記載の装置。
16. 磁界検出器のピーク検出器に関する閾値オフセット量を設定する方法であって、
    通過する磁性物体に関する磁界に比例する磁界信号を生成するステップと、
    前記磁界信号の正および負のピークを追跡する追跡信号を供給するステップと、
    前記磁界信号が前記追跡信号と閾値オフセット量よりも大きい量だけ異なるとき、第１の信号レベルから第２の信号レベルに遷移するピーク検出器出力信号を供給するステップと、
    前記磁界信号のピーク・トゥ・ピーク信号レベルを検出するステップと、
    前記通過する磁性物体の回転速度および前記磁界信号の前記ピーク・トゥ・ピーク信号レベルに応答して前記閾値オフセット量を設定するステップとを含む、方法。
17. 前記閾値オフセット量を設定するステップは、前記磁性物体の前記回転速度が所定の速度よりも小さいとき、前記閾値オフセット量を第１の閾値オフセット量に設定するステップと、前記磁性物体の前記回転速度が前記所定の速度よりも大きく、かつ前記磁界信号の前記ピーク・トゥ・ピーク信号レベルが所定のレベルよりも小さいとき、前記閾値オフセット量を第２のより小さい閾値オフセット量に設定するステップとを含む、請求項１６に記載の方法。
18. 前記ピーク検出器出力信号を供給するステップは、前記磁界信号を閾値信号と比較するステップと、前記ピーク検出器出力信号として前記比較の結果を供給するステップとを含む、請求項１６に記載の方法。

Images