JP6268693B2 - 光電変換素子、画像読取装置及び信号処理方法 - Google Patents

Description

本発明は、光電変換素子、画像読取装置及び信号処理方法に関する。

一般に、縮小光学系スキャナの小型化を進めるためには、内蔵する縮小光学系をコンパクト化することが有効である。しかし、コンパクトにするために光学系の光路長を短くすると、光学設計の余裕がなくなる。そして、光学系の各種の収差、例えば歪曲収差や色収差が大きくなり、読み取って得た画像に位置ズレや色ズレを発生させる問題がある。そこで、画像処理によって収差を補正する方法がいくつか知られている。

例えば、特許文献１は、収差の特性を反映して作成されたデータテーブルを用いて出力画素の画素値を求めることにより、光学系の収差の影響を軽減する画像読取装置を開示する。

しかしながら、収差を補正するためにメモリ等の記憶手段が必要になるという問題があった。

本発明は、上記に鑑みてなされたものであって、メモリ等の記憶手段を必要とすることなく、収差を補正することができる光電変換素子、画像読取装置及び信号処理方法を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、光を画素毎の電荷に変換する受光部と、注目画素及び前記注目画素に隣接する１つ以上の画素位置からそれぞれ取り出した前記電荷に対応する複数の画素信号を、前記注目画素の位置ずれ量に対応して各増幅器に設定される増幅量又は減衰量を用いて、それぞれ個別の増幅器で増幅又は減衰する増幅部と、前記増幅器が増幅又は減衰させた複数の画素信号を加算し、前記注目画素の位置における画素信号とする画素加算部と、を有し、前記受光部は、前記増幅部が画素信号を増幅又は減衰させる対象とする画素数よりも多くの数のフォトダイオードを有し、前記増幅部は、前記フォトダイオードが変換した電荷に対応する複数の画素信号をそれぞれ個別に増幅又は減衰させること、を特徴とする。

本発明によれば、メモリ等の記憶手段を必要とすることなく、収差を補正することができるという効果を奏する。

図１は、実施の形態にかかる画像読取装置の構成を示すブロック図である。 図２は、光電変換素子の構成の第１例を示す図である。 図３は、位置ずれの補正量に応じてアンプ部の各アンプに設定する増幅量又は減衰量の一例を示す図表である。 図４は、光電変換素子の構成の第２例を示す図である。 図５は、図４に示した光電変換素子の第２例の増幅量又は減衰量の切替タイミングを示すタイミングチャートである。 図６は、図２に示した光電変換素子の第１例を用いた場合における、画素信号の流れを示す図である。 図７は、比較例の光電変換素子を用いた場合における、画素信号の流れを示す図である。

以下に添付図面を参照して、画像読取装置の実施の形態を詳細に説明する。図１は、実施の形態にかかる画像読取装置１０の構成を示すブロック図である。図１に示すように、画像読取装置１０は、光源部２０、光源点灯回路２１、光電変換素子２２、光電変換素子駆動回路２３、信号処理回路２４、モータ２５、モータ駆動回路２６及び制御部３０を有する。

光源部２０は、画像読取を行う対象である原稿に光を照射する光源である。光源点灯回路２１は、光源部２０を点灯させるための回路である。光電変換素子２２は、原稿から反射された光を電気信号（アナログ画像信号）に変換する。例えば、光電変換素子２２は、ＰＤ（Photodiode）、ＣＣＤ（Charge Coupled Device）、ＣＩＳ（Contact Image Sensor）又はＣＭＯＳ（Complementary Metal Oxide Semiconductor）などのイメージセンサであり、ラインセンサとなっている。光電変換素子駆動回路２３は、光電変換素子２２を駆動する。

信号処理回路２４は、アナログ画像信号のサンプルホールド、増幅、ＡＤ変換等を行う。例えば、信号処理回路２４は、ＡＦＥ（アナログフロントエンド）などの１パッケージデバイスである。モータ２５は、モータ駆動回路２６によって駆動され、原稿を読取るために例えば光源部２０を移動させる。

制御部３０は、ＲＯＭ３１、ＲＡＭ３２、外部インターフェイス（Ｉ／Ｆ）３３、光源点灯制御部３４、光電変換素子駆動部３５、画像処理部３６、モータ制御部３７及びＣＰＵ３８を有し、画像読取装置１０を構成する各部の制御及び外部との通信等を行う。画像処理部３６は、信号処理回路２４から出力されたデジタル画像信号に対して、シェーディング補正やガンマ補正等の各種画像処理を行う。

（光電変換素子２２の第１例）
図２は、光電変換素子２２の構成の第１例を示す図である。光電変換素子２２の第１例は、ＰＤ（フォトダイオード）部４０、アンプ部（増幅部）４２及び画素加算部４４を有する。ＰＤ部４０は、入射光を受光して光電変換を行うＰＤ（フォトダイオード）がラインセンサの全画素数分（Ｎ個）配置されている。ＰＤ部４０は、光を画素毎の電荷に変換する。アンプ部４２は、注目画素位置及び注目画素に隣接する（１つ以上の）画素位置からそれぞれ取り出した複数の画素信号（電荷に対応する）をそれぞれ個別のアンプで増幅又は減衰させる。つまり、アンプ部４２は、各画素位置においてそれぞれ複数個のアンプを有している。画素加算部４４は、アンプ部４２の各アンプでそれぞれ増幅又は減衰された注目画素位置の画素信号と、注目画素に隣接する画素位置の画素信号とをそれぞれ複数の加算器により加算し、注目画素位置における画素信号としてそれぞれ後段に出力する。

図２においては、各画素位置ｎに対して２つのアンプｎＡとｎＢが配置された構成となっている。各アンプでの増幅量又は減衰量は、縮小光学系が有する収差の特性を反映して設定されればよい。つまり、光電変換素子２２は、光学系収差の影響による位置ずれを光電変換素子２２内で補正することができ、メモリなどの記憶手段が必要でない。

また、光電変換素子２２は、例えばＲ，Ｇ，Ｂの３ｃｈカラーセンサである場合、ｃｈ毎に図２に示した構成を有する。そして、光電変換素子２２は、Ｒ，Ｇ，Ｂそれぞれ個別に補正の処理を実施することにより、光学系収差の影響による色ずれを補正することができる。

また、図２において、最終段の画素位置Ｎおける加算器には、アンプＮＢからの画素信号しか接続されていない。この構成では画素位置Ｎにおいては補正が不可という問題が生じる。そこで、光電変換素子２２は、画素位置Ｎの補正に利用される複数の画素信号を生成するために、追加のＰＤＮ＋１、Ｎ＋２・・・と、追加したＰＤの出力を個別に増幅又は減衰するアンプとを備えてもよい。これにより、その他の画素位置と同様に、最終段の画素位置Ｎにおける補正を実施することができる。

図３は、位置ずれの補正量に応じてアンプ部４２の各アンプに設定する増幅量又は減衰量の一例を示す図表である。図３では、図２に例示した各画素に対して２つのアンプが配置された構成における設定例を示している。なお、ｇは定数を表す。この例では３ｂｉｔ以上の分解能で任意の増幅量又は減衰量を設定可能なアンプを用い、光学的収差の影響による位置ずれを０〜＋７／８画素（ｐｉｘ）の範囲（ｎが増える方向を正とした場合）で補正することが可能となっている。

（光電変換素子２２の第２例）
図４は、光電変換素子２２の構成の第２例を示す図である。光電変換素子２２の第２例は、ＰＤ（フォトダイオード）部４０、第１ＣＣＤ（アナログシフトレジスタ）部４６、第２ＣＣＤ（アナログシフトレジスタ）部４８、第１アンプ部（第１増幅部）５０、第２アンプ部（第２増幅部）５２及び画素加算部５４を有する。ＰＤ部４０は、図２に示したＮ個のＰＤと同じである。第１ＣＣＤ部４６及び第２ＣＣＤ部４８は、注目画素位置及び注目画素に隣接する（１つ以上の）画素位置からそれぞれ取り出した複数の画素信号を蓄積し、順次転送する。

第１アンプ部５０及び第２アンプ部５２は、注目画素位置及び注目画素に隣接する（１つ以上の）画素位置からそれぞれ取り出した複数の画素信号をそれぞれ個別に増幅又は減衰させる。つまり、光電変換素子２２の第２例は、限られた個数のアンプ部（例えば第１アンプ部５０及び第２アンプ部５２）によって、増幅量又は減衰量を画素毎に切替ながら処理する。

第１アンプ部５０及び第２アンプ部５２がそれぞれ増幅又は減衰させた画素信号を、画素加算部５４は、注目画素位置及び注目画素に隣接する（１つ以上の）画素位置からそれぞれ取り出した複数の画素信号を加算し、注目画素位置における画素信号として後段に出力する。

このように、図４は、ある注目画素とその右隣の画素から取り出した画素信号をそれぞれ蓄積・順次転送する２つのＣＣＤ部と、それぞれのＣＣＤ部から順次転送された画素信号を増幅又は減衰させる２つのアンプ部が配置された光電変換素子２２の構成を例示している。

図５は、図４に示した光電変換素子２２の第２例の増幅量又は減衰量の切替タイミングを示すタイミングチャートである。第１アンプ部５０及び第２アンプ部５２には、それぞれ３ｂｉｔの分解能で任意の増幅量又は減衰量を設定可能にされた設定部（図示せず）が設けられている。図５に示すように、各画素毎は、増幅量又は減衰量（ゲイン）が切替えられている。なお、各アンプにおける各画素毎の増幅量又は減衰量は、縮小光学系が有する収差の特性を反映して設定される。

（実施の形態における補正効果）
図６は、図２に示した光電変換素子２２の第１例を用いた場合における、画素信号の流れを示す図である。例えば、注目画素位置ｎにおける位置ずれ量が５／８（ｐｉｘ）であった場合、図３に例示した各アンプに設定する増幅量又は減衰量に従って、アンプｎＢには０．３７５×ｇ（倍）、アンプ（ｎ＋１）Ａには０．６２５×ｇ（倍）を設定する。その結果、図６に示すように、光電変換素子出力画像は、原稿の画像とほぼ一致しており、後段にて画像処理による位置ずれ補正を実施する必要がない。即ち、実施の形態にかかる光電変換素子２２によれば、光電変換素子内においてアナログ信号処理により光学系収差を補正するので、メモリ等の記憶手段を用いることなく、より低コストな構成で光学系収差の影響を補正することができる。

（比較例における補正効果）
図７は、比較例の光電変換素子を用いた場合における、画素信号の流れを示す図である。比較例の光電変換素子を用いた場合、光学系の収差の影響による位置ずれにより、原稿画像と光電変換素子出力画像が一致していない。このため、後段にて画像処理による位置ずれ補正が必要となっていた。

１０ 画像読取装置
２０ 光源部
２１ 光源点灯回路
２２ 光電変換素子
２３ 光電変換素子駆動回路
２４ 信号処理回路
２５ モータ
２６ モータ駆動回路
３０ 制御部
３１ ＲＯＭ
３２ ＲＡＭ
３６ 画像処理部
３８ ＣＰＵ
４０ ＰＤ部
４２ アンプ部
４４ 画素加算部
４６ 第１ＣＣＤ部
４８ 第２ＣＣＤ部
５０ 第１アンプ部
５２ 第２アンプ部
５４ 画素加算部

特開２０１０−０６８１２４号公報

Claims (4)

1. 光を画素毎の電荷に変換する受光部と、
   注目画素及び前記注目画素に隣接する１つ以上の画素位置からそれぞれ取り出した前記電荷に対応する複数の画素信号を、前記注目画素の位置ずれ量に対応して各増幅器に設定される増幅量又は減衰量を用いて、それぞれ個別の増幅器で増幅又は減衰する増幅部と、
   前記増幅器が増幅又は減衰させた複数の画素信号を加算し、前記注目画素の位置における画素信号とする画素加算部と、を有し、
   前記受光部は、前記増幅部が画素信号を増幅又は減衰させる対象とする画素数よりも多くの数のフォトダイオードを有し、
   前記増幅部は、前記フォトダイオードが変換した電荷に対応する複数の画素信号をそれぞれ個別に増幅又は減衰させること、を特徴とする光電変換素子。
2. 前記増幅部は、
   前記受光部が光を電荷に変換した各画素の位置毎に、複数の画素信号をそれぞれ個別に増幅又は減衰させること
   を特徴とする請求項１に記載の光電変換素子。
3. 請求項１または２に記載の光電変換素子により画像を読取る画像読取装置。
4. 受光部により光を画素毎の電荷に変換する変換工程と、
   増幅部により注目画素及び前記注目画素に隣接する１つ以上の画素位置からそれぞれ取り出した前記電荷に対応する複数の画素信号を、前記注目画素の位置ずれ量に対応して各増幅器に設定される増幅量又は減衰量を用いて、それぞれ個別の増幅器で増幅又は減衰する増幅工程と、
   増幅又は減衰させた複数の画素信号を加算し、前記注目画素の位置における画素信号とする画素加算工程と、
   を含み、
   前記受光部は、前記増幅部が画素信号を増幅又は減衰させる対象とする画素数よりも多くの数のフォトダイオードを有し、
   前記増幅工程は、前記フォトダイオードが変換した電荷に対応する複数の画素信号をそれぞれ個別に増幅又は減衰させること、を含む信号処理方法。

Images