JP6266258B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6266258B2
JP6266258B2 JP2013161968A JP2013161968A JP6266258B2 JP 6266258 B2 JP6266258 B2 JP 6266258B2 JP 2013161968 A JP2013161968 A JP 2013161968A JP 2013161968 A JP2013161968 A JP 2013161968A JP 6266258 B2 JP6266258 B2 JP 6266258B2
Authority
JP
Japan
Prior art keywords
film
silicon nitride
layer electrode
nitride film
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013161968A
Other languages
English (en)
Other versions
JP2015032720A (ja
Inventor
康孝 礒邉
康孝 礒邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2013161968A priority Critical patent/JP6266258B2/ja
Publication of JP2015032720A publication Critical patent/JP2015032720A/ja
Application granted granted Critical
Publication of JP6266258B2 publication Critical patent/JP6266258B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、DRAM、EPROM、EEPROMなどの半導体装置に組み込まれるキャパシタのように、誘電体膜を挟んで電極が積層形成されている半導体装置の製造方法に関し、特に積層された電極間のショート不良の発生を大幅に低減できる半導体装置の製造方法に関する。
近年の電子機器の軽薄短小化に伴い、半導体装置についてもより一層の高集積化、小型化が要求されている。そのため、誘電体膜を挟んで電極が積層形成されている半導体装置であるキャパシタも、より小さい面積で所望の高い静電容量を形成する必要がある。キャパシタの静電容量Cは、一対の電極で挟まれた誘電体膜の誘電率をε、面積をS、厚さをdとすると、C=ε・S/dで与えられるため、面積Sを小さくすると共に、厚さdを小さくするか、誘電率εを大きくすることになる。
誘電率εを大きくする方法としては、誘電体膜として誘電率の大きな材料を用いるのが望ましい。一般的にはシリコン窒化膜(比誘電率6.9)やシリコン酸化膜とシリコン窒化膜の積層膜が用いられる(たとえば、特許文献1)。
本願出願人が先に提案したキャパシタの製造方法を図3に示す。まず、半導体基板11の表面にLOCOS酸化膜やシリコン酸化膜などの絶縁膜12を形成する。絶縁膜12上に、例えばLPCVD法によりポリシリコン膜を350nm程度の厚さに堆積して下層電極13を形成する(図3a)。ここで下層電極13は、ノンドープのポリシリコン膜を形成した後、イオン注入法により、砒素(As)を注入し、約1000℃の加熱処理をすることにより注入したイオンを活性化し、導電性のポリシリコン膜とする。
その後、ポリシリコンを酸化する酸化液中に浸積し、下層電極13表面のポリシリコンを酸化してシリコン酸化膜14を形成する(図3b)。このシリコン酸化膜14表面を清浄化した後、LPCVD法により40nm程度のシリコン窒化膜15を形成し、さらにシリコン窒化膜15表面を熱酸化処理することで、シリコン窒化膜15上に2nm程度のシリコン酸化膜16を形成する(図3c)。このシリコン酸化膜14、シリコン窒化膜15及びシリコン酸化膜16からなる多層膜構造とすることで、キャパシタショート不良の少ないキャパシタの誘電体膜が形成されている。
その後、下層電極13と同様の方法で、高濃度に不純物を含んだポリシリコン膜を350nm程度の厚さ堆積し、上層電極17を形成することにより、キャパシタを完成させることができる(図3d)。
ところで、以上のように形成されたキャパシタにおいて、下層電極13を形成する際、ノンドープのポリシリコン膜中に不純物イオンを注入する工程を含んでいる。一般的にイオン注入工程で使用されるイオン注入装置は、不純物イオンが通過する経路の側壁、半導体基板1を固定するウエハステージは、ステンレス、アルミナ、その他のセラミックス等で形成されており、鉄(Fe)、アルミニウム(Al)、ニッケル(Ni)、銅(Cu)等を含んでいる。
そのため、ポリシリコン膜を導電性とするために砒素を注入する場合、砒素イオンの他に、ポリシリコン膜中に鉄やアルミニウム等が同時に注入されてしまう。ところで、鉄やアルミニウム等がポリシリコン膜中に存在すると、トラップ源となり電荷が蓄積し、電流経路を形成してしまいキャパシタショートが発生してしまう。このような問題は、本願出願人が先に開示した多層構造の絶縁膜構造としても防ぐことができず、キャパシタの小型化の妨げとなったり、製品の信頼性低下を招いてしまっていた。
特開2009−212363号公報
従来のキャパシタの製造工程において、下層電極あるいは上層電極を形成する際にイオン注入法を用いると、イオン注入装置内から混入する不純物によって絶縁膜破壊が発生し、小型化の妨げとなったり、信頼性低下の原因となっていた。本発明はこれらの問題点を解消し、信頼性が高く、小型化のキャパシタを形成することができる半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、本願請求項1記載の発明は、下層電極と上層電極との間に、誘電体膜を備えた半導体装置の製造方法において、前記下層電極又は前記上層電極の少なくともいずれか一方を形成する工程は、不純物元素を含むポリシリコンからなる前記下層電極又は前記上層電極を構成する膜を形成した後、該膜上にシリコン窒化膜を堆積させる工程と、前記膜内に含まれる不純物元素のうち拡散係数の大きい不純物元素を前記膜から前記シリコン窒化膜中に拡散させる加熱処理を行う工程と、前記シリコン窒化膜を該シリコン窒化膜中に拡散した前記不純物元素と共に除去する工程と、を含むことを特徴とする。
本願請求項2に係る発明は、請求項1記載の半導体装置の製造方法において、前記下層電極又は前記上層電極の少なくともいずれか一方を形成する工程は、前記下層電極又は上層電極を構成するノンドープのポリシリコン膜を形成し、該ポリシリコン膜中に不純物をイオン注入し、導電性の前記下層電極又は前記上層電極を形成する工程と、前記不純物を注入したポリシリコン膜上にシリコン窒化膜を堆積させる工程と、前記ポリシリコン膜内に含まれる不純物元素のうち、該ポリシリコンを導電性とするために注入された不純物より拡散係数の大きい不純物元素を前記ポリシリコン膜から前記シリコン窒化膜中に拡散させる加熱処理を行う工程と、前記シリコン窒化膜を該シリコン窒化膜中に拡散した前記不純物元素と共に除去する工程と、を含むことを特徴とする。
本発明の半導体装置の製造方法によれば、積層形成された電極内に含まれる不純物元素、特にイオン注入装置から混入した不純物元素を除去することができるので、薄い誘電体膜であっても絶縁膜破壊が発生することがなくなり、信頼性の高い、小型のキャパシタを形成することが可能となる。また、本発明の製造方法は、通常の半導体装置の製造工程に使用される一般的な製造工程のみで構成することができるため、歩留まりよくキャパシタを形成することができるという利点がある。
特にこの種の半導体装置の製造工程において電極中に混入する可能性の高い不純物元素の中で、鉄とアルミニウムは、シリコン窒化膜に効果的にゲッタリングされ、除去効果が大きい。
本発明によるキャパシタの製造方法を説明する図である。 本発明の半導体装置の製造方法により形成した別のキャパシタの説明図である。 従来のキャパシタの製造方法を説明する図である。
本発明の半導体装置の製造方法は、不要の不純物元素を含む下層電極又は上層電極上にシリコン窒化膜を形成し、加熱処理を行うことで、電極中含まれる拡散係数が大きく、かつシリコン窒化膜にゲッタリングされる不純物元素をシリコン窒化膜中に拡散させ、その後、シリコン窒化膜を除去することで、不要の不純物元素を取り除くことを特徴とする。特に、アルミニウム、鉄は、拡散係数が大きく、シリコン窒化膜にゲッタリングされやすく、効果的に除去することができる。以下、本発明について、キャパシタの製造方法を例に取り、詳細に説明する。
まず、半導体基板1の表面に設けられたLOCOS酸化膜やCVD法などにより形成されたシリコン酸化膜等の絶縁膜2を形成する。この絶縁膜2上に、例えばLPCVD法により、モノシランを原料ガスとして、600℃で350nm程度のポリシリコン膜を堆積させ、下層電極3を形成する(図1a)。この下層電極3は、ノンドープのポリシリコンを形成した後、イオン注入法により、例えば砒素(As)を注入して、高濃度に不純物イオンを含む導電性のポリシリコン膜により形成される。
ここで、イオン注入法により不純物イオンをノンドープのポリシリコン膜に注入する際、不純物イオンが通過する経路の側壁、半導体基板1を固定するウエハステージは、ステンレス、アルミナ、その他のセラミックス等で形成されており、注入イオンである砒素の他に、鉄、アルミニウム、ニッケル、銅等が下層電極3中に混入してしまう。
また、イオン注入法に限らず、LPCVD法によりポリシリコン膜を形成する際も、半導体基板1を固定するウエハステージ等からわずかながら鉄、アルミニウム、ニッケル、銅等が下層電極3中に混入してしまう。
そこで本発明では、下層電極3上に、シリコン窒化膜4を形成し、加熱処理を行うことで、下層電極3中に含まれる拡散係数が大きく、シリコン窒化膜4にゲッタリングされる不純物を、下層電極3中からシリコン窒化膜4中に拡散させる(図1b)。具体的には、ジクロロシランとアンモニアとを原料ガスとしてLPCVD法により、600〜700℃で40nm程度のシリコン窒化膜4を形成した後、窒素雰囲気中で、900℃〜1200℃、30分から3時間程度の加熱処理を行う。
この加熱処理により、下層電極3中に注入された砒素イオンは活性化され、同時に砒素より拡散係数が大きい鉄、アルミニウム、ニッケル、銅等をシリコン窒化膜4中に拡散させることができる。その後、シリコン窒化膜4を除去することで、下層電極3中に含まれる鉄、アルミニウム、ニッケル、銅等を減少させることができる。
次に、下層電極3上に誘電体膜5を形成する。この誘電体膜5は、シリコン窒化膜の単層構造としたり、シリコン酸化膜/シリコン窒化膜/シリコン酸化膜の多層構造とすることができる。なお先に本願出願人が提案しているように、下層電極3表面を酸化液中に浸漬してポリシリコンの表面を酸化してシリコン酸化膜を形成することも可能である。
次に誘電体膜5上に上層電極6を形成する。この上層電極6の形成は、先に説明した下層電極3の形成工程と同じ工程となる。即ち、例えばLPCVD法により、モノシランを原料ガスとして、600℃で350nm程度のポリシリコン膜を堆積させ、上層電極6を形成する。この上層電極6は、ノンドープのポリシリコンを形成した後、イオン注入法により、例えば砒素(As)を注入して、高濃度に不純物イオンを含むポリシリコン膜により形成される。
先に説明したようにイオン注入法により不純物イオンをノンドープのポリシリコン膜に注入する際、不純物イオンが通過する経路の側壁、半導体基板1を固定するウエハステージは、ステンレス、アルミナ、その他のセラミックス等で形成されており、注入イオンである砒素の他に、鉄、アルミニウム、ニッケル、銅等が上層電極6中に混入してしまう。
また、イオン注入法に限らず、LPCVD法によりポリシリコン膜を形成する際も、半導体基板1を固定するウエハステージ等からわずかながら鉄、アルミニウム、ニッケル、銅等が下層電極3中に混入してしまう。
そこで、上層電極6上に、シリコン窒化膜7を形成し、加熱処理を行うことで、上層電極6中に含まれる拡散係数が大きく、シリコン窒化膜7にゲッタリングされる不純物を、上層電極6中からシリコン窒化膜7中に拡散させる(図1d)。
この加熱処理により、上層電極6中に注入された砒素イオンは活性化され、同時に砒素より拡散係数が大きい鉄、アルミニウム、ニッケル、銅等をシリコン窒化膜7に拡散させることができる。その後、シリコン窒化膜7を除去することにより、上層電極中に含まれる鉄、アルミニウム、ニッケル、銅等を減少させ、キャパシタを完成させることができる(図1e)。
このように形成されたキャパシタは、誘電体膜中に、鉄、アルミニウム、ニッケル、銅等の不純物元素を含まず、あるいは従来より非常に少ない量し存在しないため、これらの不純物元素がトラップ源となり電荷が蓄積することもなく、キャパシタショート不良の発生をなくすことが可能となった。特に鉄、アルミニウムは、トラップ源となり電荷が蓄積し、電流経路を形成してしまいキャパシタショートの発生原因となっていたが、これらを除去することができることは、キャパシタの小型化、製品の信頼性の向上を実現することができ、好ましい。
次に、第2の実施例について説明する。第1の実施例では、下層電極3をポリシリコン膜で形成する場合について説明したが、図2に示すように半導体基板1上に導電性の半導体領域を形成して下層電極層8とすることも可能である。この場合、上層電極6を形成する際に、第1の実施例同様、ノンドープのポリシリコンにイオン注入法により高濃度に不純物イオンを含むポリシリコン膜から、このポリシリコン膜上にシリコン窒化膜を形成して加熱処理することで、上層電極6中に含まれる拡散係数が大きく、シリコン窒化膜にゲッタリングされる不純物をシリコン窒化膜中に拡散させ、その後、シリコン窒化膜を除去することで取り除くことで、キャパシタを完成させることができる。
以上本発明の実施例について説明したが、本発明はこれら実施例に限定されず、誘電体膜を挟んで積層形成された電極金属上にシリコン窒化膜を形成し、加熱処理を行うことで拡散係数の大きい不純物を電極金属からシリコン窒化膜中に拡散させ、シリコン窒化膜を除去することによって不純物を除去する半導体装置の製造方法に適用することができる。
1、11: 半導体基板、2、12:絶縁膜、3、13:下層電極、4、15、7:シリコン窒化膜、5:誘電体膜、6、17:上層電極、8:下層電極層、14、16:シリコン酸化膜

Claims (2)

  1. 下層電極と上層電極との間に、誘電体膜を備えた半導体装置の製造方法において、前記下層電極又は前記上層電極の少なくともいずれか一方を形成する工程は、
    不純物元素を含むポリシリコンからなる前記下層電極又は前記上層電極を構成する膜を形成した後、該膜上にシリコン窒化膜を堆積させる工程と、前記膜内に含まれる不純物元素のうち拡散係数の大きい不純物元素を前記膜から前記シリコン窒化膜中に拡散させる加熱処理を行う工程と、前記シリコン窒化膜を該シリコン窒化膜中に拡散した前記不純物元素と共に除去する工程と、を含むことを特徴とする半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法において、前記下層電極又は前記上層電極の少なくともいずれか一方を形成する工程は、
    前記下層電極又は上層電極を構成するノンドープのポリシリコン膜を形成し、該ポリシリコン膜中に不純物をイオン注入し、導電性の前記下層電極又は前記上層電極を形成する工程と、
    前記不純物を注入したポリシリコン膜上にシリコン窒化膜を堆積させる工程と、
    前記ポリシリコン膜内に含まれる不純物元素のうち、該ポリシリコンを導電性とするために注入された不純物より拡散係数の大きい不純物元素を前記ポリシリコン膜から前記シリコン窒化膜中に拡散させる加熱処理を行う工程と、
    前記シリコン窒化膜を該シリコン窒化膜中に拡散した前記不純物元素と共に除去する工程と、を含むことを特徴とする半導体装置の製造方法。
JP2013161968A 2013-08-05 2013-08-05 半導体装置の製造方法 Active JP6266258B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013161968A JP6266258B2 (ja) 2013-08-05 2013-08-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013161968A JP6266258B2 (ja) 2013-08-05 2013-08-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015032720A JP2015032720A (ja) 2015-02-16
JP6266258B2 true JP6266258B2 (ja) 2018-01-24

Family

ID=52517796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013161968A Active JP6266258B2 (ja) 2013-08-05 2013-08-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6266258B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01225350A (ja) * 1988-03-04 1989-09-08 Nec Corp 半導体集積回路装置の製造方法
JP2774019B2 (ja) * 1992-06-08 1998-07-09 シャープ株式会社 半導体装置の製造方法
JPH06252153A (ja) * 1993-03-01 1994-09-09 Toshiba Corp 半導体装置の製造方法
JP3296307B2 (ja) * 1998-11-02 2002-06-24 日本電気株式会社 ゲッタリングサイト層を有する半導体装置及びその製造方法
JP2003017497A (ja) * 2001-07-04 2003-01-17 Nec Corp 半導体装置の製造方法
JP2007067366A (ja) * 2005-08-05 2007-03-15 Elpida Memory Inc 半導体記憶装置の製造方法
JP2007134641A (ja) * 2005-11-14 2007-05-31 Canon Inc 半導体装置の製造方法
JP2009212363A (ja) * 2008-03-05 2009-09-17 New Japan Radio Co Ltd キャパシタの製造方法

Also Published As

Publication number Publication date
JP2015032720A (ja) 2015-02-16

Similar Documents

Publication Publication Date Title
JP4722501B2 (ja) 半導体素子の多層誘電体構造物、半導体及びその製造方法
US20020153579A1 (en) Semiconductor device with thin film having high permittivity and uniform thickness
JP2002170940A5 (ja)
KR20030013626A (ko) 스택형 캐패시터의 제조 방법
US20120129310A1 (en) Methods of fabricating a semiconductor device having a high-k gate dielectric layer and semiconductor devices fabricated thereby
JP2018533838A (ja) キャパシタ堆積装置及びこれを用いた誘電体膜の堆積方法
JP4566555B2 (ja) 誘電膜の形成方法
JP6266258B2 (ja) 半導体装置の製造方法
JP2006351896A (ja) キャパシタ装置
JP4177803B2 (ja) 半導体装置の製造方法
JP2006295123A (ja) Mos電界効果半導体装置の製造方法及びmos電界効果半導体装置
JPH11177048A (ja) 半導体素子およびその製造方法
KR101474184B1 (ko) 반도체 장치, 반도체 장치의 제조 방법
JP2005183422A (ja) 高誘電率誘電体膜、mos型電界効果トランジスタ、及び半導体装置
US20180226470A1 (en) Method of fabricating bottom electrode
JP5109269B2 (ja) 半導体装置の製造方法
JP2007180137A (ja) 半導体装置およびその製造方法
JP2006245194A (ja) 半導体装置
JP2009212363A (ja) キャパシタの製造方法
KR100585003B1 (ko) 캐패시터 및 그 제조 방법
CN109003881B (zh) 金属氧化物层的形成
JPH10178159A (ja) キャパシタを有する半導体装置およびその製造方法
JP2013021012A (ja) 半導体装置の製造方法
JP2006245612A (ja) 容量素子の製造方法
JP3302917B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171212

R150 Certificate of patent or registration of utility model

Ref document number: 6266258

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250